JPH07142867A - 多層基板及びその製造方法 - Google Patents
多層基板及びその製造方法Info
- Publication number
- JPH07142867A JPH07142867A JP5285197A JP28519793A JPH07142867A JP H07142867 A JPH07142867 A JP H07142867A JP 5285197 A JP5285197 A JP 5285197A JP 28519793 A JP28519793 A JP 28519793A JP H07142867 A JPH07142867 A JP H07142867A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- resin
- substrate
- ceramic
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】小型で結線密度が高くコンデンサ及びインダク
タの内蔵が可能な多層基板を提供する。 【構成】コンデンサ２ａ及び配線パターン２ｂを内蔵
し、表裏面にビアホール２ｄが露出したセラミック多層
基板２と、セラミック多層基板２の両面に、ビアホール
４ａを有するプリプレグ４，４を介して、インダクタ３
ａ及び配線パターン３ｂを有し、表裏面にビアホール３
ｅが露出した樹脂多層基板３，３とを接合してなり、セ
ラミック多層基板２のビアホール２ｄと樹脂多層基板
３，３のビアホール３ｅとが、プリプレグ４，４のビア
ホール４ａを介して電気的に接続されたことを特徴とす
るものである。
タの内蔵が可能な多層基板を提供する。 【構成】コンデンサ２ａ及び配線パターン２ｂを内蔵
し、表裏面にビアホール２ｄが露出したセラミック多層
基板２と、セラミック多層基板２の両面に、ビアホール
４ａを有するプリプレグ４，４を介して、インダクタ３
ａ及び配線パターン３ｂを有し、表裏面にビアホール３
ｅが露出した樹脂多層基板３，３とを接合してなり、セ
ラミック多層基板２のビアホール２ｄと樹脂多層基板
３，３のビアホール３ｅとが、プリプレグ４，４のビア
ホール４ａを介して電気的に接続されたことを特徴とす
るものである。
Description
【０００１】
【産業上の利用分野】本発明は、回路素子等を内蔵した
多層基板及びその製造方法に関し、セラミック多層基板
と樹脂多層基板の組合せに関するものである。
多層基板及びその製造方法に関し、セラミック多層基板
と樹脂多層基板の組合せに関するものである。
【０００２】
【従来の技術】従来の多層基板は、図４に示すように、
セラミック基板１１にビアホール１１ａをプレス等で形
成し、例えば、銅からなるビアホール電極１１ｂ、配線
パターン１１ｃ及びコンデンサ１１ｄ用の電極１１ｅを
スクリーン印刷により形成する。その後、セラミック基
板１１を複数枚積層し一体焼成した後、側面に外部電極
１１ｆを形成し、配線パターン１１ｃ及びコンデンサ１
１ｄを内蔵したセラミック多層基板１２を構成してい
る。
セラミック基板１１にビアホール１１ａをプレス等で形
成し、例えば、銅からなるビアホール電極１１ｂ、配線
パターン１１ｃ及びコンデンサ１１ｄ用の電極１１ｅを
スクリーン印刷により形成する。その後、セラミック基
板１１を複数枚積層し一体焼成した後、側面に外部電極
１１ｆを形成し、配線パターン１１ｃ及びコンデンサ１
１ｄを内蔵したセラミック多層基板１２を構成してい
る。
【０００３】また、図５に示すように、銅張り樹脂基板
１３に、エッチングによりインダクタ１３ａ及び配線パ
ターン（図示せず）を形成した後、複数枚積層接合し積
層体１３ｂを形成する。そして、ドリル等によりビアホ
ール１３ｃを形成し、ビアホール１３ｃの内壁をメッキ
等により電極とし、ビアホール１３ｃを介してインダク
タ１３ａや配線パターン間を接続する。さらに、積層体
１３ｂの側面に、外部電極１３ｄを形成し、配線パター
ンを内蔵した樹脂多層基板１４を構成している。
１３に、エッチングによりインダクタ１３ａ及び配線パ
ターン（図示せず）を形成した後、複数枚積層接合し積
層体１３ｂを形成する。そして、ドリル等によりビアホ
ール１３ｃを形成し、ビアホール１３ｃの内壁をメッキ
等により電極とし、ビアホール１３ｃを介してインダク
タ１３ａや配線パターン間を接続する。さらに、積層体
１３ｂの側面に、外部電極１３ｄを形成し、配線パター
ンを内蔵した樹脂多層基板１４を構成している。
【０００４】
【発明が解決しようとする課題】ところが、上記従来例
の多層基板において、セラミック多層基板１２では、配
線パターン１１ｃをスクリーン印刷により形成している
ため、電極のライン幅及び線間は、ともに７５μｍ以下
にすることが困難で、高密度の配線ができず結線密度が
劣っていた。また、樹脂多層基板１４では、誘電率が低
くかつ板厚を薄くできないためコンデンサを形成するこ
とができなかった。さらに、ビアホールの形成をドリル
等で行うため、ビアホール径が大きくなり、ビアホール
密度を高めることができず小型化が困難であった。その
ため、配線長が長くなり信号の伝播遅延が大きくなって
いた。
の多層基板において、セラミック多層基板１２では、配
線パターン１１ｃをスクリーン印刷により形成している
ため、電極のライン幅及び線間は、ともに７５μｍ以下
にすることが困難で、高密度の配線ができず結線密度が
劣っていた。また、樹脂多層基板１４では、誘電率が低
くかつ板厚を薄くできないためコンデンサを形成するこ
とができなかった。さらに、ビアホールの形成をドリル
等で行うため、ビアホール径が大きくなり、ビアホール
密度を高めることができず小型化が困難であった。その
ため、配線長が長くなり信号の伝播遅延が大きくなって
いた。
【０００５】本発明は、このような問題を解消するため
になされたものであり、セラミック多層基板と樹脂多層
基板を接合し一体化することにより、小型で結線密度が
高く、コンデンサ及びインダクタの内蔵が可能な多層基
板及びその製造方法を提供することを目的とするもので
ある。
になされたものであり、セラミック多層基板と樹脂多層
基板を接合し一体化することにより、小型で結線密度が
高く、コンデンサ及びインダクタの内蔵が可能な多層基
板及びその製造方法を提供することを目的とするもので
ある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、回路素子又は配線パターンを
内蔵し、表裏面にビアホールが露出したセラミック多層
基板と、該セラミック多層基板の片面若しくは両面に、
ビアホールを有するプリプレグを介して、回路素子又は
配線パターンを有し、表裏面にビアホールが露出した樹
脂多層基板とを接合してなり、前記セラミック多層基板
のビアホールと樹脂多層基板のビアホールとが、前記プ
リプレグのビアホールを介して電気的に接続されたこと
を特徴とするものである。
めに、本発明においては、回路素子又は配線パターンを
内蔵し、表裏面にビアホールが露出したセラミック多層
基板と、該セラミック多層基板の片面若しくは両面に、
ビアホールを有するプリプレグを介して、回路素子又は
配線パターンを有し、表裏面にビアホールが露出した樹
脂多層基板とを接合してなり、前記セラミック多層基板
のビアホールと樹脂多層基板のビアホールとが、前記プ
リプレグのビアホールを介して電気的に接続されたこと
を特徴とするものである。
【０００７】また、セラミック基板に回路素子又は配線
パターン及びビアホールを形成し、該セラミック基板を
複数積層して表面に前記ビアホールが露出したセラミッ
ク多層基板を得る工程と、回路素子又は配線パターン及
びビアホールを形成した樹脂基板を得る工程と、前記セ
ラミック多層基板の片面若しくは両面に、ビアホールを
有するプリプレグと、複数の前記樹脂基板を積層し、高
温で一体に接合したことを特徴とするものである。
パターン及びビアホールを形成し、該セラミック基板を
複数積層して表面に前記ビアホールが露出したセラミッ
ク多層基板を得る工程と、回路素子又は配線パターン及
びビアホールを形成した樹脂基板を得る工程と、前記セ
ラミック多層基板の片面若しくは両面に、ビアホールを
有するプリプレグと、複数の前記樹脂基板を積層し、高
温で一体に接合したことを特徴とするものである。
【０００８】また、前記樹脂基板及びプリプレグのビア
ホール内に、はんだペーストを充填したことを特徴とす
るものである。
ホール内に、はんだペーストを充填したことを特徴とす
るものである。
【０００９】
【作用】上記の構成によれば、セラミック多層基板と樹
脂多層基板を一体に接合することにより、セラミック多
層基板の部分で、コンデンサの形成とビアホール密度を
高めることができ、樹脂多層基板の部分で、ファインラ
インの形成とクロストークノイズの低減により結線密度
を高めることができる。
脂多層基板を一体に接合することにより、セラミック多
層基板の部分で、コンデンサの形成とビアホール密度を
高めることができ、樹脂多層基板の部分で、ファインラ
インの形成とクロストークノイズの低減により結線密度
を高めることができる。
【００１０】また、セラミック多層基板及び樹脂多層基
板の表裏面にビアホールが露出しているため、プリプレ
グによりセラミック多層基板と樹脂多層基板を接合する
ことで、セラミック多層基板の回路素子又は配線パター
ンと、樹脂多層基板の回路素子又は配線パターンとが、
プリプレグのビアホールを介して電気的に接続すること
ができる。
板の表裏面にビアホールが露出しているため、プリプレ
グによりセラミック多層基板と樹脂多層基板を接合する
ことで、セラミック多層基板の回路素子又は配線パター
ンと、樹脂多層基板の回路素子又は配線パターンとが、
プリプレグのビアホールを介して電気的に接続すること
ができる。
【００１１】また、樹脂多層基板を構成する樹脂基板及
びプリプレグのビアホール内に、はんだペーストを充填
することにより、セラミック多層基板と複数の樹脂基板
をプリプレグにより接合する際の熱ではんだペーストが
溶融し、それぞれのビアホールが接続される。
びプリプレグのビアホール内に、はんだペーストを充填
することにより、セラミック多層基板と複数の樹脂基板
をプリプレグにより接合する際の熱ではんだペーストが
溶融し、それぞれのビアホールが接続される。
【００１２】
【実施例】以下、本発明による多層基板及びその製造方
法の実施例を図面を用いて説明する。図１及び図２に示
すように、多層基板１は、コンデンサ２ａ及び配線パタ
ーン２ｂを内蔵したセラミック多層基板２の表裏両面
に、インダクタ３ａ又は配線パターン３ｂを形成した樹
脂多層基板３，３を、ビアホール４ａを有したプリプレ
グ４，４により接合し構成したものである。
法の実施例を図面を用いて説明する。図１及び図２に示
すように、多層基板１は、コンデンサ２ａ及び配線パタ
ーン２ｂを内蔵したセラミック多層基板２の表裏両面
に、インダクタ３ａ又は配線パターン３ｂを形成した樹
脂多層基板３，３を、ビアホール４ａを有したプリプレ
グ４，４により接合し構成したものである。
【００１３】このうち、セラミック多層基板２は、セラ
ミック基板２ｃを積層したものであり、内部にコンデン
サ２ａ及び配線パターン２ｂを形成し、コンデンサ２ａ
や配線パターン２ｂ間をビアホール２ｄにより接続して
いる。なお、ビアホール２ｄは、その内部に銅等の電極
を充填し、セラミック多層基板２の表裏面に露出してい
る。
ミック基板２ｃを積層したものであり、内部にコンデン
サ２ａ及び配線パターン２ｂを形成し、コンデンサ２ａ
や配線パターン２ｂ間をビアホール２ｄにより接続して
いる。なお、ビアホール２ｄは、その内部に銅等の電極
を充填し、セラミック多層基板２の表裏面に露出してい
る。
【００１４】また、樹脂多層基板３，３は、樹脂基板３
ｃを積層したもので、内部に配線パターン３ｂを形成
し、上層部の樹脂多層基板３の表面には電子部品５を搭
載するための接続パターン３ｄを形成し、下層部の樹脂
多層基板３の表面にはインダクタ３ａを形成するととも
に、インダクタ３ａと配線パターン３ｂ間及び配線パタ
ーン３ｂと接続パターン３ｄ間をビアホール３ｅにより
接続したものである。なお、ビアホール３ｅにははんだ
が充填され、下層部の樹脂多層基板３の底面に露出した
ビアホール３ｅは、ボールグリッドアレイとして外部電
極を兼ねることができる。
ｃを積層したもので、内部に配線パターン３ｂを形成
し、上層部の樹脂多層基板３の表面には電子部品５を搭
載するための接続パターン３ｄを形成し、下層部の樹脂
多層基板３の表面にはインダクタ３ａを形成するととも
に、インダクタ３ａと配線パターン３ｂ間及び配線パタ
ーン３ｂと接続パターン３ｄ間をビアホール３ｅにより
接続したものである。なお、ビアホール３ｅにははんだ
が充填され、下層部の樹脂多層基板３の底面に露出した
ビアホール３ｅは、ボールグリッドアレイとして外部電
極を兼ねることができる。
【００１５】次に、多層基板１の製造方法を説明する。
まず、セラミック基板２ｃのグリーンシート状態で上下
に貫通するビアホール２ｄをプレス等により形成し、例
えば、銅からなる電極を、スクリーン印刷によりビアホ
ール２ｄ内に充填するとともに、配線パターン２ｂ及び
コンデンサ２ａ用の電極を形成し、複数枚積層後一体焼
成してセラミック多層基板２を得る。
まず、セラミック基板２ｃのグリーンシート状態で上下
に貫通するビアホール２ｄをプレス等により形成し、例
えば、銅からなる電極を、スクリーン印刷によりビアホ
ール２ｄ内に充填するとともに、配線パターン２ｂ及び
コンデンサ２ａ用の電極を形成し、複数枚積層後一体焼
成してセラミック多層基板２を得る。
【００１６】次に、銅箔が取り付けられた樹脂基板にビ
アホール３ｅを形成し、エッチングにより、インダクタ
３ａ，配線パターン３ｂ及び接続パターン３ｄ等を形成
した後、ビアホール３ｅ内にはんだペーストを充填して
樹脂基板３ｃを得る。この樹脂基板３ｃは、後に積層し
て樹脂多層基板３を構成するものである。
アホール３ｅを形成し、エッチングにより、インダクタ
３ａ，配線パターン３ｂ及び接続パターン３ｄ等を形成
した後、ビアホール３ｅ内にはんだペーストを充填して
樹脂基板３ｃを得る。この樹脂基板３ｃは、後に積層し
て樹脂多層基板３を構成するものである。
【００１７】また、プリプレグ４は、樹脂シートにビア
ホール４ａを形成した後、ビアホール４ａ内にはんだペ
ーストを充填して得るものである。
ホール４ａを形成した後、ビアホール４ａ内にはんだペ
ーストを充填して得るものである。
【００１８】そして、セラミック多層基板２の表裏面
に、ビアホール４ａが形成されたプリプレグ４，４を介
して、複数の樹脂基板３ｃを積層し、１７０℃、３０Ｋ
ｇｆ／ｃｍ2 の圧力で約３０分間プレスし、セラミック
多層基板２と樹脂基板３ｃを接合する。このとき、樹脂
基板３ｃの各層が接合し樹脂多層基板３，３を形成す
る。また、樹脂基板３ｃのビアホール３ｅ及びプリプレ
グ４，４のビアホール４ａ内のはんだペーストが溶融
し、各樹脂基板３ｃのインダクタ３ａ，配線パターン３
ｂ，及び接続パターン３ｄが接続するとともに、セラミ
ック多層基板２のビアホール２ｄと樹脂多層基板３，３
のビアホール３ｅが、プリプレグ４，４のビアホール４
ａを介して接続する。
に、ビアホール４ａが形成されたプリプレグ４，４を介
して、複数の樹脂基板３ｃを積層し、１７０℃、３０Ｋ
ｇｆ／ｃｍ2 の圧力で約３０分間プレスし、セラミック
多層基板２と樹脂基板３ｃを接合する。このとき、樹脂
基板３ｃの各層が接合し樹脂多層基板３，３を形成す
る。また、樹脂基板３ｃのビアホール３ｅ及びプリプレ
グ４，４のビアホール４ａ内のはんだペーストが溶融
し、各樹脂基板３ｃのインダクタ３ａ，配線パターン３
ｂ，及び接続パターン３ｄが接続するとともに、セラミ
ック多層基板２のビアホール２ｄと樹脂多層基板３，３
のビアホール３ｅが、プリプレグ４，４のビアホール４
ａを介して接続する。
【００１９】このように構成した多層基板１は、セラミ
ック多層基板２の部分でコンデンサ２ａを形成すること
ができ、また、ビアホール密度を高めることができるた
め、信号の伝播遅延が短縮できる。一方、樹脂多層基板
３，３の部分では、エッチングにより配線パターン３ｂ
を形成するため、ライン幅及び線間を２０μｍ程度にで
きる。そのため、ファインラインが形成できるととも
に、誘電率が低くクロストークノイズを低減することが
できるため、結線密度を高めることができる。また、配
線パターン３ｂの銅の厚みを厚くできるため、Ｑ値の高
いインダクタを形成することができる。
ック多層基板２の部分でコンデンサ２ａを形成すること
ができ、また、ビアホール密度を高めることができるた
め、信号の伝播遅延が短縮できる。一方、樹脂多層基板
３，３の部分では、エッチングにより配線パターン３ｂ
を形成するため、ライン幅及び線間を２０μｍ程度にで
きる。そのため、ファインラインが形成できるととも
に、誘電率が低くクロストークノイズを低減することが
できるため、結線密度を高めることができる。また、配
線パターン３ｂの銅の厚みを厚くできるため、Ｑ値の高
いインダクタを形成することができる。
【００２０】なお、樹脂多層基板は、セラミック多層基
板の片面に接合したものでもよく、図３に示すように、
側面に外部電極６ａを形成したセラミック多層基板６の
上面に、プリプレグ７を介して樹脂多層基板８を接合し
た、多層基板９を構成することができる。
板の片面に接合したものでもよく、図３に示すように、
側面に外部電極６ａを形成したセラミック多層基板６の
上面に、プリプレグ７を介して樹脂多層基板８を接合し
た、多層基板９を構成することができる。
【００２１】
【発明の効果】以上説明したように、本発明にかかる多
層基板によれば、セラミック多層基板と樹脂多層基板を
一体に接合したため、ビアホール密度が高くなるととも
に、クロストークノイズの低減により高密度な配線が可
能となるため、信号の伝播遅延が短縮でき小型化が可能
となる。また、コンデンサ及びインダクタを内蔵するこ
とができる等高機能な多層基板を得ることができる。
層基板によれば、セラミック多層基板と樹脂多層基板を
一体に接合したため、ビアホール密度が高くなるととも
に、クロストークノイズの低減により高密度な配線が可
能となるため、信号の伝播遅延が短縮でき小型化が可能
となる。また、コンデンサ及びインダクタを内蔵するこ
とができる等高機能な多層基板を得ることができる。
【図１】本発明の実施例による多層基板の断面図であ
る。
る。
【図２】図１の分解斜視図である。
【図３】本発明の第二の実施例の断面図である。
【図４】第一の従来の多層基板の断面図である。
【図５】第二の従来の多層基板の斜視図である。
１ 多層基板 ２ セラミック多層基板 ２ｂ，３ｂ 配線パターン ２ｄ，３ｅ，４ａ ビアホール ３ 樹脂多層基板 ４ プリプレグ
Claims (3)
- 【請求項１】回路素子又は配線パターンを内蔵し、表裏
面にビアホールが露出したセラミック多層基板と、該セ
ラミック多層基板の片面若しくは両面に、ビアホールを
有するプリプレグを介して、回路素子又は配線パターン
を有し、表裏面にビアホールが露出した樹脂多層基板と
を接合してなり、前記セラミック多層基板のビアホール
と樹脂多層基板のビアホールとが、前記プリプレグのビ
アホールを介して電気的に接続されたことを特徴とする
多層基板。 - 【請求項２】セラミック基板に回路素子又は配線パター
ン及びビアホールを形成し、該セラミック基板を複数積
層して表面に前記ビアホールが露出したセラミック多層
基板を得る工程と、回路素子又は配線パターン及びビア
ホールを形成した樹脂基板を得る工程と、前記セラミッ
ク多層基板の片面若しくは両面に、ビアホールを有する
プリプレグと、複数の前記樹脂基板を積層し、高温で一
体に接合したことを特徴とする多層基板の製造方法。 - 【請求項３】前記樹脂基板及びプリプレグのビアホール
内に、はんだペーストを充填したことを特徴とする請求
項２記載の多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28519793A JP3309522B2 (ja) | 1993-11-15 | 1993-11-15 | 多層基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28519793A JP3309522B2 (ja) | 1993-11-15 | 1993-11-15 | 多層基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142867A true JPH07142867A (ja) | 1995-06-02 |
| JP3309522B2 JP3309522B2 (ja) | 2002-07-29 |
Family
ID=17688367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28519793A Expired - Lifetime JP3309522B2 (ja) | 1993-11-15 | 1993-11-15 | 多層基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309522B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093240A (ja) * | 1996-09-10 | 1998-04-10 | Yamaichi Electron Co Ltd | 多層配線板および多層配線板の製造方法 |
| JP2000151114A (ja) * | 1998-11-11 | 2000-05-30 | Sony Corp | 多層基板及びその製造方法 |
| WO2002019430A2 (en) * | 2000-08-30 | 2002-03-07 | Intel Corporation | Hybrid substrate with embedded capacitors and methods of manufacture |
| US6611419B1 (en) | 2000-07-31 | 2003-08-26 | Intel Corporation | Electronic assembly comprising substrate with embedded capacitors |
| JP2003347846A (ja) * | 2002-05-22 | 2003-12-05 | Murata Mfg Co Ltd | 温度補償型水晶発振器 |
| JP2005500685A (ja) * | 2001-08-14 | 2005-01-06 | スカイワークス ソリューションズ，インコーポレイテッド | インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 |
| JP2005012107A (ja) * | 2003-06-20 | 2005-01-13 | Ngk Spark Plug Co Ltd | コンデンサ内蔵中間基板 |
| US6871396B2 (en) | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
| US6970362B1 (en) | 2000-07-31 | 2005-11-29 | Intel Corporation | Electronic assemblies and systems comprising interposer with embedded capacitors |
| JP2009071016A (ja) * | 2007-09-13 | 2009-04-02 | Ibiden Co Ltd | 電子部品およびその製造方法 |
| JPWO2007043165A1 (ja) * | 2005-10-11 | 2009-04-16 | 富士通株式会社 | 多層配線基板及びその製造方法 |
| US7649252B2 (en) | 2003-12-26 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| JP2011029522A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 多層配線基板 |
| WO2017150611A1 (ja) * | 2016-03-02 | 2017-09-08 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
| US10499506B2 (en) | 2016-03-11 | 2019-12-03 | Murata Manufacturing Co., Ltd. | Composite substrate and method for manufacturing composite substrate |
| EP3646369A4 (en) * | 2017-06-28 | 2021-03-24 | Catlam LLC | MULTI-LAYER PRINTED CIRCUIT BOARD USING INTERPOSER LAYER AND CONDUCTIVE PULP |
-
1993
- 1993-11-15 JP JP28519793A patent/JP3309522B2/ja not_active Expired - Lifetime
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093240A (ja) * | 1996-09-10 | 1998-04-10 | Yamaichi Electron Co Ltd | 多層配線板および多層配線板の製造方法 |
| JP2000151114A (ja) * | 1998-11-11 | 2000-05-30 | Sony Corp | 多層基板及びその製造方法 |
| US7888789B2 (en) | 2000-02-09 | 2011-02-15 | Panasonic Corporation | Transfer material used for producing a wiring substrate |
| US6871396B2 (en) | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
| EP1933376A2 (en) | 2000-02-09 | 2008-06-18 | Matsushita Electric Industrial Co., Ltd. | Transfer material, method for producing the same and wiring substrate produced by using the same |
| US6936774B2 (en) | 2000-02-09 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Wiring substrate produced by transfer material method |
| US6611419B1 (en) | 2000-07-31 | 2003-08-26 | Intel Corporation | Electronic assembly comprising substrate with embedded capacitors |
| US6970362B1 (en) | 2000-07-31 | 2005-11-29 | Intel Corporation | Electronic assemblies and systems comprising interposer with embedded capacitors |
| US7339798B2 (en) | 2000-07-31 | 2008-03-04 | Intel Corporation | Electronic assemblies and systems comprising interposer with embedded capacitors |
| US7535728B2 (en) | 2000-08-30 | 2009-05-19 | Intel Corporation | Electronic assemblies comprising ceramic/organic hybrid substrate with embedded capacitors |
| US6775150B1 (en) | 2000-08-30 | 2004-08-10 | Intel Corporation | Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture |
| US7120031B2 (en) | 2000-08-30 | 2006-10-10 | Intel Corporation | Data processing system comprising ceramic/organic hybrid substrate with embedded capacitors |
| WO2002019430A2 (en) * | 2000-08-30 | 2002-03-07 | Intel Corporation | Hybrid substrate with embedded capacitors and methods of manufacture |
| WO2002019430A3 (en) * | 2000-08-30 | 2002-09-12 | Intel Corp | Hybrid substrate with embedded capacitors and methods of manufacture |
| JP2005500685A (ja) * | 2001-08-14 | 2005-01-06 | スカイワークス ソリューションズ，インコーポレイテッド | インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 |
| JP2003347846A (ja) * | 2002-05-22 | 2003-12-05 | Murata Mfg Co Ltd | 温度補償型水晶発振器 |
| JP4570338B2 (ja) * | 2003-06-20 | 2010-10-27 | 日本特殊陶業株式会社 | コンデンサ内蔵中間基板 |
| JP2005012107A (ja) * | 2003-06-20 | 2005-01-13 | Ngk Spark Plug Co Ltd | コンデンサ内蔵中間基板 |
| US7649252B2 (en) | 2003-12-26 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| JP5185622B2 (ja) * | 2005-10-11 | 2013-04-17 | 富士通株式会社 | 多層配線基板 |
| JPWO2007043165A1 (ja) * | 2005-10-11 | 2009-04-16 | 富士通株式会社 | 多層配線基板及びその製造方法 |
| JP2009071016A (ja) * | 2007-09-13 | 2009-04-02 | Ibiden Co Ltd | 電子部品およびその製造方法 |
| JP2011029522A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 多層配線基板 |
| WO2017150611A1 (ja) * | 2016-03-02 | 2017-09-08 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
| JPWO2017150611A1 (ja) * | 2016-03-02 | 2018-09-06 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
| US10499506B2 (en) | 2016-03-11 | 2019-12-03 | Murata Manufacturing Co., Ltd. | Composite substrate and method for manufacturing composite substrate |
| TWI776907B (zh) * | 2017-06-28 | 2022-09-11 | 美商凱特聯有限責任公司 | 由頂部子層及一或多個複合層形成之多層電路板，以及用於由頂部子層及一或多個鄰接於子層之中介層之鄰接對形成多層電路板之方法 |
| EP3646369A4 (en) * | 2017-06-28 | 2021-03-24 | Catlam LLC | MULTI-LAYER PRINTED CIRCUIT BOARD USING INTERPOSER LAYER AND CONDUCTIVE PULP |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3309522B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3309522B2 (ja) | 多層基板及びその製造方法 | |
| KR101076061B1 (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
| US7358591B2 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
| JP3059568B2 (ja) | 多層プリント回路基板の製造方法 | |
| JP2001068858A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
| JP2007116177A (ja) | 電力コアデバイスおよびその製造方法 | |
| US6916706B2 (en) | Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device | |
| JP2003051427A (ja) | キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置 | |
| JPH05343856A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH0714110B2 (ja) | 多層セラミック基板 | |
| KR100649683B1 (ko) | 무선고주파용 인쇄회로기판 및 그 제조방법 | |
| JPS5824958B2 (ja) | 多重貫通孔を設けた多層印刷配線板の製造方法 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JP3812392B2 (ja) | プリント配線基板構造及びその製造方法 | |
| JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
| JP2003234579A (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 | |
| JP2001352004A (ja) | 回路基板及びその製造方法並びに半導体装置 | |
| JPH022318B2 (ja) | ||
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 | |
| JPH05335745A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH04313296A (ja) | プリント配線板 | |
| JP2002353584A (ja) | 両面実装電子装置、その製造方法、及び電子機器 | |
| JP2004342641A (ja) | コンデンサ内蔵プリント配線板 | |
| JP2001320169A (ja) | 多層回路基板およびその製造方法 | |
| JPH04217389A (ja) | 厚膜多層回路基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |