JPH10270855A - 多層プリント基板とその製造方法 - Google Patents
多層プリント基板とその製造方法Info
- Publication number
- JPH10270855A JPH10270855A JP9073188A JP7318897A JPH10270855A JP H10270855 A JPH10270855 A JP H10270855A JP 9073188 A JP9073188 A JP 9073188A JP 7318897 A JP7318897 A JP 7318897A JP H10270855 A JPH10270855 A JP H10270855A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- circuit board
- printed circuit
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 IC/LSIの近傍に配置されたデカップリ
ングコンデンサを介してプリント基板の電源層に流れ込
むIC/LSI動作に伴う高周波電源電流を、設計者が
コントロールできるようにする。 【解決手段】 電源層7と接続されたヴィアホール11
またはスルーホール12にインダクターを形成すること
で、電源層に接続しているヴィアホール11やスルーホ
ール12がインダクターとして働き、高周波インピーダ
ンスを高くし、高周波電源電流をコントロールする。か
つ、IC/LSIのスイッチング動作に伴う交流電圧変
動はデカップリングコンデンサの適正使用で非常に小さ
くできる。
ングコンデンサを介してプリント基板の電源層に流れ込
むIC/LSI動作に伴う高周波電源電流を、設計者が
コントロールできるようにする。 【解決手段】 電源層7と接続されたヴィアホール11
またはスルーホール12にインダクターを形成すること
で、電源層に接続しているヴィアホール11やスルーホ
ール12がインダクターとして働き、高周波インピーダ
ンスを高くし、高周波電源電流をコントロールする。か
つ、IC/LSIのスイッチング動作に伴う交流電圧変
動はデカップリングコンデンサの適正使用で非常に小さ
くできる。
Description
【0001】
【発明の属する技術分野】本発明は多層プリント基板に
係り、特にトランジスタ、集積回路(IC)、大規模集
積回路(LSI)などのような回路素子が搭載された多
層プリント基板に関する。
係り、特にトランジスタ、集積回路(IC)、大規模集
積回路(LSI)などのような回路素子が搭載された多
層プリント基板に関する。
【0002】
【従来の技術】トランジスタ、IC、LSIなどのよう
な回路素子が搭載された多層プリント基板は電磁ノイズ
を発生するため、そのプリント基板が電子機器自身に、
あるいは他の電子機器に誤動作を引き起こす問題がある
ことはよく知られている。
な回路素子が搭載された多層プリント基板は電磁ノイズ
を発生するため、そのプリント基板が電子機器自身に、
あるいは他の電子機器に誤動作を引き起こす問題がある
ことはよく知られている。
【0003】特に大きなウェートを占めるのは、コモン
モードと言われる、回路の寄生容量や寄生相互インダク
タンスによって流れる電流(廻り込み電流)や電源供給
線に流れ込む高周波電流等による放射であり、その発生
機構が複雑なため、発生源に近い所での有効な対策方法
がなく、現状ではプリント板としてのノイズ対策とし
て、プリント板の上下両面に電磁ノイズを吸収するため
の磁性塗膜やシールド層を形成する方法(特開平6−2
44581号公報、特開平6−244582号公報
等)、プリント板の内層に電磁ノイズ吸収層を設ける方
法(特開平2−87593号公報)等が考えられている
が、電磁ノイズの発生をコントロールできていない以
上、その効果にも限界がある。
モードと言われる、回路の寄生容量や寄生相互インダク
タンスによって流れる電流(廻り込み電流)や電源供給
線に流れ込む高周波電流等による放射であり、その発生
機構が複雑なため、発生源に近い所での有効な対策方法
がなく、現状ではプリント板としてのノイズ対策とし
て、プリント板の上下両面に電磁ノイズを吸収するため
の磁性塗膜やシールド層を形成する方法(特開平6−2
44581号公報、特開平6−244582号公報
等)、プリント板の内層に電磁ノイズ吸収層を設ける方
法(特開平2−87593号公報)等が考えられている
が、電磁ノイズの発生をコントロールできていない以
上、その効果にも限界がある。
【0004】電源層とグランド層と信号層が絶縁材を介
在して積層された多層プリント基板においては、図7
(a)に示すようにプリント基板の電源層による電源供
給線22とグランド層によるグランド線23との間に接
続された、高周波電源電流発生源であるIC/LSI3
の近傍にデカップリングコンデンサ4を並列に接続する
ことがよく行われている。これは、IC/LSI3のス
イッチング動作に伴って、電源供給線22に流れる高周
波電源電流をIC/LSI3近傍でデカップリングコン
デンサ4を介してバイパスさせると共に、IC/LSI
3のスイッチング動作に伴うIC/LSI3の電源端子
部の電圧変動を抑制しようとしていた。
在して積層された多層プリント基板においては、図7
(a)に示すようにプリント基板の電源層による電源供
給線22とグランド層によるグランド線23との間に接
続された、高周波電源電流発生源であるIC/LSI3
の近傍にデカップリングコンデンサ4を並列に接続する
ことがよく行われている。これは、IC/LSI3のス
イッチング動作に伴って、電源供給線22に流れる高周
波電源電流をIC/LSI3近傍でデカップリングコン
デンサ4を介してバイパスさせると共に、IC/LSI
3のスイッチング動作に伴うIC/LSI3の電源端子
部の電圧変動を抑制しようとしていた。
【0005】一方、従来の多層プリント基板の電源供給
線22となる電源層は、全面導電膜の層で構成された、
いわゆる全面平板の電源層である。これにより、電流の
流れる面を最大にして電源供給線の抵抗値を小さくし、
直流電源電圧変動を抑圧する効果を得ている。
線22となる電源層は、全面導電膜の層で構成された、
いわゆる全面平板の電源層である。これにより、電流の
流れる面を最大にして電源供給線の抵抗値を小さくし、
直流電源電圧変動を抑圧する効果を得ている。
【0006】
【発明が解決しようとする課題】しかるに、上記の従来
の多層プリント基板では、IC/LSIの動作に伴い電
源層に流れ込む高周波電源電流を設計者がコントロール
出来ないという問題がある。
の多層プリント基板では、IC/LSIの動作に伴い電
源層に流れ込む高周波電源電流を設計者がコントロール
出来ないという問題がある。
【0007】すなわち、全面平板の場合、電源層のイン
ピーダンスが小さいことから、IC/LSIの高周波電
源電流は、一つのIC/LSIの近傍に配置したデカッ
プリングコンデンサだけでなく、その他のIC/LSI
の近傍に配置したデカップリングコンデンサにも流れ込
むことにより、多層プリント基板全体では、高周波電源
電流の分布は非常に複雑であり、解析が困難であった。
このため、IC/LSI毎に配置するデカップリングコ
ンデンサ容量値を決定することが出来なかった。
ピーダンスが小さいことから、IC/LSIの高周波電
源電流は、一つのIC/LSIの近傍に配置したデカッ
プリングコンデンサだけでなく、その他のIC/LSI
の近傍に配置したデカップリングコンデンサにも流れ込
むことにより、多層プリント基板全体では、高周波電源
電流の分布は非常に複雑であり、解析が困難であった。
このため、IC/LSI毎に配置するデカップリングコ
ンデンサ容量値を決定することが出来なかった。
【0008】また、電源層に流れ込んだ高周波電源電流
は、電源層自身が全面平板となっているため、その経路
が複雑であり、場合によっては、大きなループを形成
し、電磁放射やイミュニティ劣化の要因になるという問
題がある。
は、電源層自身が全面平板となっているため、その経路
が複雑であり、場合によっては、大きなループを形成
し、電磁放射やイミュニティ劣化の要因になるという問
題がある。
【0009】例えば、図7(b)に示すように、高周波
電源電流の異なるIC/LSI3c(電流大)、3d
(電流中)、3e(電流小)がそれぞれ電源供給線22
およびグランド線23に並列に接続されており、また、
それぞれのIC/LSIの高周波電源電流量に応じて、
IC/LSI3cの近傍には、容量の大きいデカップリ
ングコンデンサ4d(インピーダンスZは小)、IC/
LSI3dの近傍には、容量が中程度のデカップリング
コンデンサ4e(インピーダンスZは中)、IC/LS
I3eの近傍には、容量の小さいデカップリングコンデ
ンサ4f(インピーダンスZは大)が配置されている。
例えば、IC/LSI3eの近傍に配置したデカップリ
ングコンデンサ4fのインピーダンスが大きいため、I
C/LSI3eからの全ての高周波電源電流が、デカッ
プリングコンデンサ4fでグランド線17にバイパスさ
れず、IC/LSI3cまたは3dに流れ込んでしま
い、電流ループ面積が大きくなり、結果として、放射電
磁ノイズが増大し、イミュニティが劣化する問題が起こ
り得る。また、IC/LSIの高周波電源電流が近傍の
デカップリングコンデンサでバイパスされない場合、高
周波電源電流の他経路への流れ込みにより、経路のイン
ピーダンスが大きくなり、その結果、交流電圧変動も大
きくなり、IC/LSI自身の安定動作にも影響するこ
とすらあり得る。
電源電流の異なるIC/LSI3c(電流大)、3d
(電流中)、3e(電流小)がそれぞれ電源供給線22
およびグランド線23に並列に接続されており、また、
それぞれのIC/LSIの高周波電源電流量に応じて、
IC/LSI3cの近傍には、容量の大きいデカップリ
ングコンデンサ4d(インピーダンスZは小)、IC/
LSI3dの近傍には、容量が中程度のデカップリング
コンデンサ4e(インピーダンスZは中)、IC/LS
I3eの近傍には、容量の小さいデカップリングコンデ
ンサ4f(インピーダンスZは大)が配置されている。
例えば、IC/LSI3eの近傍に配置したデカップリ
ングコンデンサ4fのインピーダンスが大きいため、I
C/LSI3eからの全ての高周波電源電流が、デカッ
プリングコンデンサ4fでグランド線17にバイパスさ
れず、IC/LSI3cまたは3dに流れ込んでしま
い、電流ループ面積が大きくなり、結果として、放射電
磁ノイズが増大し、イミュニティが劣化する問題が起こ
り得る。また、IC/LSIの高周波電源電流が近傍の
デカップリングコンデンサでバイパスされない場合、高
周波電源電流の他経路への流れ込みにより、経路のイン
ピーダンスが大きくなり、その結果、交流電圧変動も大
きくなり、IC/LSI自身の安定動作にも影響するこ
とすらあり得る。
【0010】以上述べたとおり、従来は電磁ノイズの発
生をコントロールできていなかったために電磁波を完全
に遮蔽することができず、そのため、電子機器全体を金
属筐体に収納することによって電磁波を遮蔽する方法が
通常用いられていた。しかし、金属筐体には電子機器の
操作部その他を設ける必要上、開口部を設けなければな
らないために、完全に電磁ノイズの外部への漏れを防止
することは困難である。
生をコントロールできていなかったために電磁波を完全
に遮蔽することができず、そのため、電子機器全体を金
属筐体に収納することによって電磁波を遮蔽する方法が
通常用いられていた。しかし、金属筐体には電子機器の
操作部その他を設ける必要上、開口部を設けなければな
らないために、完全に電磁ノイズの外部への漏れを防止
することは困難である。
【0011】本発明は以上の点に鑑みなされたもので、
電磁ノイズ発生を大幅に低減し得る多層プリント基板を
提供することを目的とする。
電磁ノイズ発生を大幅に低減し得る多層プリント基板を
提供することを目的とする。
【0012】また、本発明の他の目的は、放射の原因と
なる電源層に廻り込むIC/LSIの高周波電源電流を
コントロールできる多層プリント基板を提供することに
ある。
なる電源層に廻り込むIC/LSIの高周波電源電流を
コントロールできる多層プリント基板を提供することに
ある。
【0013】
【課題を解決するための手段】本発明は上記の目的を達
成するため、電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層された多層プリント基板において、
電源層と接続されたヴィアホールまたはスルーホールに
インダクターを形成したものである。具体的には、前記
インダクターが、前記ヴィアホールまたはスルーホール
の壁面に螺旋状に設けられた導電体材料よりなること、
あるいは前記ヴィアホールまたはスルーホール中に螺旋
状の切り込みを有すること、前記ヴィアホールまたはス
ルーホールにチップインダクターもしくは磁性体が埋め
こまれてインダクターを形成すること、等を特徴とす
る。これによって、電源層に接続しているビアホールや
スルーホールがインダクターとして働き、高周波インピ
ーダンスを上げる構成としている。電源層は絶縁材を介
在して、グランド層に上下両側から挟まれている構成と
することがノイズのシールド効果が期待できるために好
ましく、またこのようなグランド層はスルーホールやヴ
ィアホール以外の切り抜きや独立配線を含まない全面平
板のほうが、信号線のリターンパス、すなわち信号の帰
路電流のルートを最短に確保する意味で望ましい。さら
に前記電源層には配線化したインピーダンス付加回路が
形成されていることで電磁ノイズ発生を大幅に低減する
ことができる。
成するため、電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層された多層プリント基板において、
電源層と接続されたヴィアホールまたはスルーホールに
インダクターを形成したものである。具体的には、前記
インダクターが、前記ヴィアホールまたはスルーホール
の壁面に螺旋状に設けられた導電体材料よりなること、
あるいは前記ヴィアホールまたはスルーホール中に螺旋
状の切り込みを有すること、前記ヴィアホールまたはス
ルーホールにチップインダクターもしくは磁性体が埋め
こまれてインダクターを形成すること、等を特徴とす
る。これによって、電源層に接続しているビアホールや
スルーホールがインダクターとして働き、高周波インピ
ーダンスを上げる構成としている。電源層は絶縁材を介
在して、グランド層に上下両側から挟まれている構成と
することがノイズのシールド効果が期待できるために好
ましく、またこのようなグランド層はスルーホールやヴ
ィアホール以外の切り抜きや独立配線を含まない全面平
板のほうが、信号線のリターンパス、すなわち信号の帰
路電流のルートを最短に確保する意味で望ましい。さら
に前記電源層には配線化したインピーダンス付加回路が
形成されていることで電磁ノイズ発生を大幅に低減する
ことができる。
【0014】なお、図6に示すような、インダクターを
回路(IC)と電源層の間に形成する方法が既に提案さ
れている。この構造ではインダクター15を基板表面に
取り付けこれをビアホール13またはスルーホール14
を介して接続されている。
回路(IC)と電源層の間に形成する方法が既に提案さ
れている。この構造ではインダクター15を基板表面に
取り付けこれをビアホール13またはスルーホール14
を介して接続されている。
【0015】しかしこの方法では電源層7と回路(I
C)3の電源端子の距離が長くなり発生ノイズをほかの
信号ラインへ放射することになり、電源層への回り込み
は防止できるが、別の問題を生じてしまう結果となる。
さらに、回路(IC)の電源端子あたり一つのチップイ
ンダクターを基板表面に形成すると基板表面にも基板中
にも物理的にスペースがなくなり、表面のチップインダ
クターと回路(IC)を接続するヴィアホールやスルホ
ールも基板に形成できなくなり実現が不可能である。特
に高周波・高速デバイスでは一つの回路(IC)あたり
の電源端子は数十から数百になるものもありそれぞれの
電源端子に対応する個別のチップインダクターを基板表
面にインダクターを形成することは現実的に困難であ
る。
C)3の電源端子の距離が長くなり発生ノイズをほかの
信号ラインへ放射することになり、電源層への回り込み
は防止できるが、別の問題を生じてしまう結果となる。
さらに、回路(IC)の電源端子あたり一つのチップイ
ンダクターを基板表面に形成すると基板表面にも基板中
にも物理的にスペースがなくなり、表面のチップインダ
クターと回路(IC)を接続するヴィアホールやスルホ
ールも基板に形成できなくなり実現が不可能である。特
に高周波・高速デバイスでは一つの回路(IC)あたり
の電源端子は数十から数百になるものもありそれぞれの
電源端子に対応する個別のチップインダクターを基板表
面にインダクターを形成することは現実的に困難であ
る。
【0016】しかし、本発明によればこのような問題を
生じることなく、電源層への回り込みを効果的に防止す
ることが可能となる。
生じることなく、電源層への回り込みを効果的に防止す
ることが可能となる。
【0017】
(第1の実施形態)図1は本発明の第1の実施形態を示
したものであり、また図2は多層プリント基板全体の断
面図を表したもので、上から下方向に順番に信号層5、
グランド層6、信号層5、信号層5、グランド層6、電
源層7、グランド層6及び信号層5が、絶縁材8を介在
して積層された8層プリント基板を示したものである。
この図においては、電源層はグランド層によって両側か
ら挟まれた構造となっており、このグランド層はスルー
ホール及びヴィアホール以外の項及び配線を含まない全
面平板であることが、信号線のリターンパス、すなわち
信号の帰路電流のルートを最短に確保する意味で望まし
い。
したものであり、また図2は多層プリント基板全体の断
面図を表したもので、上から下方向に順番に信号層5、
グランド層6、信号層5、信号層5、グランド層6、電
源層7、グランド層6及び信号層5が、絶縁材8を介在
して積層された8層プリント基板を示したものである。
この図においては、電源層はグランド層によって両側か
ら挟まれた構造となっており、このグランド層はスルー
ホール及びヴィアホール以外の項及び配線を含まない全
面平板であることが、信号線のリターンパス、すなわち
信号の帰路電流のルートを最短に確保する意味で望まし
い。
【0018】図1に示した回路(IC)3と、電源層7
とは図1に示すように導線9を介しプリント板上の最上
層の信号層5に形成した電源パット10を経て、インダ
クター24の形成されているヴィアホール11またはス
ルーホール12に接続されている。このように回路と電
源層を接続するヴィアホールまたはスルーホールにイン
ダクターを形成することによって回路への直流抵抗の増
加を伴わず、高周波のインピーダンスを大きくすること
が可能となり回路から発生する高周波ノイズを電源層へ
回り込むことを防止することができる。
とは図1に示すように導線9を介しプリント板上の最上
層の信号層5に形成した電源パット10を経て、インダ
クター24の形成されているヴィアホール11またはス
ルーホール12に接続されている。このように回路と電
源層を接続するヴィアホールまたはスルーホールにイン
ダクターを形成することによって回路への直流抵抗の増
加を伴わず、高周波のインピーダンスを大きくすること
が可能となり回路から発生する高周波ノイズを電源層へ
回り込むことを防止することができる。
【0019】なお、電源層7は図3に示したような銅箔
パターンにより、幹配線1と枝配線2とで形成すること
ができる。ここで幹配線は、主に、直流電圧降下を十分
低く抑えつつプリント基板全体に直流を分配する目的を
有しており、枝配線2はICまたは他の能動素子によっ
て構成される独立とみなされる回路間を高周波的に分離
するという目的を有しており、主に高周波インピーダン
スを高くする目的を有している。つまり、この枝配線2
は単純に2点間を結ぶ直線上に線路パターンよりも経路
長を長くすることでインダクタンスを大きくすることが
できるので、インピーダンス付加回路として作用するこ
とが可能となる。
パターンにより、幹配線1と枝配線2とで形成すること
ができる。ここで幹配線は、主に、直流電圧降下を十分
低く抑えつつプリント基板全体に直流を分配する目的を
有しており、枝配線2はICまたは他の能動素子によっ
て構成される独立とみなされる回路間を高周波的に分離
するという目的を有しており、主に高周波インピーダン
スを高くする目的を有している。つまり、この枝配線2
は単純に2点間を結ぶ直線上に線路パターンよりも経路
長を長くすることでインダクタンスを大きくすることが
できるので、インピーダンス付加回路として作用するこ
とが可能となる。
【0020】従って、前述のようなヴィアホールもしく
はスルーホール中に設けたれたインダクターと、電源層
中に設けられたインピーダンス付加回路とを両方形成す
ることで回路から発生する高周波ノイズの回り込みを非
常に効果的に防止することができ、また電流の流れる経
路を設計者が特定でき、高周波電源電流の発生源である
IC/LSI毎に最適デカップリングコンデンサを決定
できるという特徴がある。
はスルーホール中に設けたれたインダクターと、電源層
中に設けられたインピーダンス付加回路とを両方形成す
ることで回路から発生する高周波ノイズの回り込みを非
常に効果的に防止することができ、また電流の流れる経
路を設計者が特定でき、高周波電源電流の発生源である
IC/LSI毎に最適デカップリングコンデンサを決定
できるという特徴がある。
【0021】(実施例1)図4(a)〜(d)には電源
層と回路(IC)を接続するスルーホールまたはヴィア
ホールにインダクターを形成したものの実施例を示す。
層と回路(IC)を接続するスルーホールまたはヴィア
ホールにインダクターを形成したものの実施例を示す。
【0022】図4(a)は電源層7と回路(IC)3
を、導線9、及び信号層5に形成したパット10を介し
て、内壁に導体を螺旋状に形成したスルーホール16ま
たはヴィアホール17で接続し、インダクターとして機
能する様にしたもので、スルーホール16またはヴィア
ホール17の内部の空間は有機絶縁材料で充填してもよ
いが、フェライトなどの磁性材料を充填することによっ
てインダクターとしての性能を高めることもできる。
を、導線9、及び信号層5に形成したパット10を介し
て、内壁に導体を螺旋状に形成したスルーホール16ま
たはヴィアホール17で接続し、インダクターとして機
能する様にしたもので、スルーホール16またはヴィア
ホール17の内部の空間は有機絶縁材料で充填してもよ
いが、フェライトなどの磁性材料を充填することによっ
てインダクターとしての性能を高めることもできる。
【0023】スルーホール16またはヴィアホール17
の内壁に導体を螺旋状に形成するには、内壁全面に無電
解メッキにより導体を形成した後、穴の内壁に雌ねじを
切り込むのに使われるタップと同様の治具を用いて、内
壁から螺旋状に導体を削り取る。これにより、残った導
体部分も螺旋状となる。
の内壁に導体を螺旋状に形成するには、内壁全面に無電
解メッキにより導体を形成した後、穴の内壁に雌ねじを
切り込むのに使われるタップと同様の治具を用いて、内
壁から螺旋状に導体を削り取る。これにより、残った導
体部分も螺旋状となる。
【0024】(実施例2)図4(b)は電源層7と回路
(IC)3を接続するスルーホールまたはヴィアホール
にチップインダクター18を挿入し電気的に電源層と回
路(IC)を接続したものである。チップインダクター
は巻き線型、厚膜型、薄膜型などいろいろな種類のもの
があり、それぞれ各種インダクタンス特性を有するが、
要求されるインダクタンス特性に応じたチップインダク
ターであれば、どの種類のものでも構わない。
(IC)3を接続するスルーホールまたはヴィアホール
にチップインダクター18を挿入し電気的に電源層と回
路(IC)を接続したものである。チップインダクター
は巻き線型、厚膜型、薄膜型などいろいろな種類のもの
があり、それぞれ各種インダクタンス特性を有するが、
要求されるインダクタンス特性に応じたチップインダク
ターであれば、どの種類のものでも構わない。
【0025】(実施例3)図4(c)は電源層と回路
(IC)を接続するスルーホールまたはヴィアホールの
中にコイル19を挿入したもので、これによってインダ
クタンス特性を高めたものである。同様な構成として
は、非導電性の磁性体材料でスルーホールまたはヴィア
ホールを埋め込んだ後、タップ等で螺旋状に切り込みを
入れた後、その切り込み中に導電材料を注入する方法も
ある。また、磁性材料が導電体材料を兼ねる場合には切
り込みを形成するのみでよい。
(IC)を接続するスルーホールまたはヴィアホールの
中にコイル19を挿入したもので、これによってインダ
クタンス特性を高めたものである。同様な構成として
は、非導電性の磁性体材料でスルーホールまたはヴィア
ホールを埋め込んだ後、タップ等で螺旋状に切り込みを
入れた後、その切り込み中に導電材料を注入する方法も
ある。また、磁性材料が導電体材料を兼ねる場合には切
り込みを形成するのみでよい。
【0026】(実施例4)図4(d)は電源層と回路
(IC)を接続するヴィアホールを信号層の部分で複数
個用いてインダクター20を形成した例である。即ち上
下の信号層内に設けられた複数の短い電源配線をヴィア
ホールで接続して、上下の信号層間を行き来する部分を
作る。この部分は横方向にコイル状の配線を形成したこ
ととなり、インダクターとして機能することが可能とな
る。
(IC)を接続するヴィアホールを信号層の部分で複数
個用いてインダクター20を形成した例である。即ち上
下の信号層内に設けられた複数の短い電源配線をヴィア
ホールで接続して、上下の信号層間を行き来する部分を
作る。この部分は横方向にコイル状の配線を形成したこ
ととなり、インダクターとして機能することが可能とな
る。
【0027】(第2の実施形態)第1の実施形態によっ
て示したような多層プリント基板上に、図5に示すよう
に、IC/LSI3a及び3bをそれぞれ電源層7によ
る電源供給線とグランド層6による接地との間に共通接
続するように搭載し、これらのIC/LSI3a及び3
bのそれぞれの近傍に別々にデカップリングコンデンサ
4a及び4bを配置し、更に、デカップリングコンデン
サ4cに共通接続した構成の電源回路を設けた場合は、
電源層7とIC/LSIの間を接続するスルーホールま
たはヴィアホールにインダクターが形成され、分布イン
ダクタンス21が確保される。
て示したような多層プリント基板上に、図5に示すよう
に、IC/LSI3a及び3bをそれぞれ電源層7によ
る電源供給線とグランド層6による接地との間に共通接
続するように搭載し、これらのIC/LSI3a及び3
bのそれぞれの近傍に別々にデカップリングコンデンサ
4a及び4bを配置し、更に、デカップリングコンデン
サ4cに共通接続した構成の電源回路を設けた場合は、
電源層7とIC/LSIの間を接続するスルーホールま
たはヴィアホールにインダクターが形成され、分布イン
ダクタンス21が確保される。
【0028】この分布インダクタンス21はデカップリ
ングコンデンサ4a、4b、4cと共にフィルタを構成
し、電源供給線に流れ込むIC/LSI動作に伴う高周
波電源電流を抑制する効果がある。分布インダクタンス
21の値は、電源層7とIC/LSIの間を接続するス
ルーホールまたはヴィアホールにインダクターが形成さ
れた構成のため、インダクターのインダクタンスを調整
することができるため、上記フィルタの定数を調整でき
る。
ングコンデンサ4a、4b、4cと共にフィルタを構成
し、電源供給線に流れ込むIC/LSI動作に伴う高周
波電源電流を抑制する効果がある。分布インダクタンス
21の値は、電源層7とIC/LSIの間を接続するス
ルーホールまたはヴィアホールにインダクターが形成さ
れた構成のため、インダクターのインダクタンスを調整
することができるため、上記フィルタの定数を調整でき
る。
【0029】このため、スイッチング動作するIC/L
SI3a、3bの近傍に配置したデカップリングコンデ
ンサ4a,4bを介して、電源供給線22に流れ込んで
しまうIC/LSI動作に伴う高周波電源電流を従来に
比べて大幅に小さくでき、このため、多層プリント基板
からの電磁放射を抑制することができる。従って、従来
の金属筐体から外部へ漏れる電磁放射を十分抑制でき、
場合によっては金属筐体をも不要にできる。
SI3a、3bの近傍に配置したデカップリングコンデ
ンサ4a,4bを介して、電源供給線22に流れ込んで
しまうIC/LSI動作に伴う高周波電源電流を従来に
比べて大幅に小さくでき、このため、多層プリント基板
からの電磁放射を抑制することができる。従って、従来
の金属筐体から外部へ漏れる電磁放射を十分抑制でき、
場合によっては金属筐体をも不要にできる。
【0030】なお、本発明は上記の実施に限定されるも
のではなく、例えばスルーホールまたはヴィアホールに
インダクターを形成したものは図4(a)〜(d)に示
した形状のものに限定されるものではないし、プリント
基板の層数や層構成も図2に示した形態に限定されるも
のではない。
のではなく、例えばスルーホールまたはヴィアホールに
インダクターを形成したものは図4(a)〜(d)に示
した形状のものに限定されるものではないし、プリント
基板の層数や層構成も図2に示した形態に限定されるも
のではない。
【0031】
【発明の効果】以上説明したように、本発明によれば、
電源層と接続されたヴィアホールまたはスルーホールに
チップインダクターを形成する、或は前記電源層と接続
されたヴィアホールまたはスルーホールが螺旋状に形成
されインダクターを構成する、或は前記電源層と接続さ
れたヴィアホールまたはスルーホールに磁性体が埋めこ
まれインダクターを形成することによって、電源層に接
続しているビアホールやスルーホールがインダクターと
して働き、高周波インピーダンスを上げる構成としてい
る。これにより、広い範囲にわたって実装されているデ
カップリングコンデンサに流れ込んでしまうIC/LS
I動作に伴う高周波電源電流を従来に比べ小さくでき
る。
電源層と接続されたヴィアホールまたはスルーホールに
チップインダクターを形成する、或は前記電源層と接続
されたヴィアホールまたはスルーホールが螺旋状に形成
されインダクターを構成する、或は前記電源層と接続さ
れたヴィアホールまたはスルーホールに磁性体が埋めこ
まれインダクターを形成することによって、電源層に接
続しているビアホールやスルーホールがインダクターと
して働き、高周波インピーダンスを上げる構成としてい
る。これにより、広い範囲にわたって実装されているデ
カップリングコンデンサに流れ込んでしまうIC/LS
I動作に伴う高周波電源電流を従来に比べ小さくでき
る。
【0032】同時に、IC/LSI毎に最適のデカップ
リングコンデンサ容量を決定することが出来るため、I
C/LSI電源端子部の交流電圧変動を小さくすること
が容易となり、この結果、IC/LSIの動作安定化が
計られる。
リングコンデンサ容量を決定することが出来るため、I
C/LSI電源端子部の交流電圧変動を小さくすること
が容易となり、この結果、IC/LSIの動作安定化が
計られる。
【図1】本発明多層プリント基板の構成の一例を示す図
である。
である。
【図2】本発明の一実施形態の断面図である。
【図3】本発明の要部の一実施形態の平面図(電源層)
である。
である。
【図4】スルーホールまたはヴィアホールにインダクタ
ーを形成したプリント基板の各例を示す図である。
ーを形成したプリント基板の各例を示す図である。
【図5】本発明多層プリント基板上に搭載した電源回路
の一例を示す図である。
の一例を示す図である。
【図6】従来のインダクター実装の一例を示す図であ
る。
る。
【図7】従来の課題説明図である。
1 幹配線 2 枝配線 3、3a、3b、3c、3d、3e IC/LSIまた
は他の能動素子からなる独立と見なされる回路 4、4a、4b、4c、4d、4e、4f デカップリ
ングコンデンサ 5 信号層 6 グランド層 7 電源層 8 絶縁材 9 導線 10 パット 11 インダクターの形成されたヴィアホール 12 インダクターの形成されたスルーホール 13 ヴィアホール 14 スルーホール 15 インダクター 16 螺旋を形成したスルーホール 17 螺旋を形成したヴィアホール 18 チップインダクター 19 コイルヴィアホールを複数用いて形成したインダ
クター 21 分布インダクタンス 22 電源供給線 23 グランド線
は他の能動素子からなる独立と見なされる回路 4、4a、4b、4c、4d、4e、4f デカップリ
ングコンデンサ 5 信号層 6 グランド層 7 電源層 8 絶縁材 9 導線 10 パット 11 インダクターの形成されたヴィアホール 12 インダクターの形成されたスルーホール 13 ヴィアホール 14 スルーホール 15 インダクター 16 螺旋を形成したスルーホール 17 螺旋を形成したヴィアホール 18 チップインダクター 19 コイルヴィアホールを複数用いて形成したインダ
クター 21 分布インダクタンス 22 電源供給線 23 グランド線
Claims (22)
- 【請求項1】電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層された多層プリント基板において、
前記電源層と接続されたヴィアホールまたはスルーホー
ルにインダクターが形成されていることを特徴とする多
層プリント基板。 - 【請求項2】前記インダクターが、前記ヴィアホールま
たはスルーホールの壁面に螺旋状に設けられた導電体材
料よりなることを特徴とする請求項1記載の多層プリン
ト基板。 - 【請求項3】前記ヴィアホールまたはスルーホールに磁
性体が埋め込まれていることを特徴とする請求項2記載
の多層プリント基板。 - 【請求項4】前記ヴィアホールまたはスルーホール中に
埋め込まれた導電性材料中に螺旋状の切り込みを有する
ことを特徴とする請求項1記載の多層プリント基板。 - 【請求項5】前記螺旋状の切り込みの中に磁性材料を有
することを特徴とする請求項4記載の多層プリント基
板。 - 【請求項6】前記ヴィアホールまたはスルーホール中に
埋め込まれた磁性材料中に螺旋状の切り込みを有し、か
つ前記螺旋状の切り込みの中に導電性材料を有すること
を特徴とする請求項1記載の多層プリント基板。 - 【請求項7】前記ヴィアホールまたはスルーホール中に
埋め込まれた磁性材料中に螺旋状の切り込みを有し、か
つ前記磁性材料は導電性を有することを特徴とする請求
項1記載の多層プリント基板。 - 【請求項8】前記インダクターがチップインダクターで
あることを特徴とする請求項1記載の多層プリント基
板。 - 【請求項9】前記インダクターが前記ヴィアホールまた
はスルーホール中に埋め込まれたコイルよりなることを
特徴とする請求項1記載の多層プリント基板。 - 【請求項10】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層された多層プリント基板におい
て、前記電源層、グランド層、信号層を複数層積層し、
前記信号層間を、複数の短い電源配線を用い、前記各電
源配線をヴィアホールで接続することによって各層に平
行な、連続したコイル状配線を形成していることを特徴
とする請求項1記載の多層プリント基板。 - 【請求項11】前記電源層は絶縁材を介在してグランド
層に両側から挟まれていることを特徴とする請求項1な
いし8のいずれかに記載の多層プリント基板。 - 【請求項12】前記グランド層は全面平板であり、スル
ーホールやヴィアホール以外の切り抜きもしくは独立し
た配線を含まないことを特徴とする請求項9記載の多層
プリント基板。 - 【請求項13】前記電源層には配線化したインピーダン
ス付加回路が形成されていることを特徴とする請求項1
ないし10のいずれかに記載の多層プリント基板。 - 【請求項14】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層された多層プリント基板におい
て、前記電源層、グランド層、信号層を積層し、電源層
と接続されたヴィアホールまたはスルーホール中の壁面
に螺旋状に導電材料を形成することを特徴とする多層プ
リント基板の製造方法。 - 【請求項15】前記壁面に螺旋状に導電材料が形成され
た前記ヴィアホールまたはスルーホール中に磁性体材料
を充填することを特徴とする請求項12または13記載
の多層プリント基板の製造方法。 - 【請求項16】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層された多層プリント基板におい
て、前記電源層、グランド層、信号層を積層し、電源層
と接続されたヴィアホールまたはスルーホール中に導電
材料を充填した後に、前記ヴィアホールまたはスルーホ
ール中に螺旋状の切り込みを形成することを特徴とする
多層プリント基板の製造方法。 - 【請求項17】螺旋状の切り込みを形成した後に、その
切り込み中に磁性材料を埋め込むことを特徴とする請求
項12記載の多層プリント基板の製造方法。 - 【請求項18】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層された多層プリント基板におい
て、前記電源層、グランド層、信号層を積層し、電源層
と接続されたヴィアホールまたはスルーホール中に磁性
材料を充填した後に、前記ヴィアホールまたはスルーホ
ール中に螺旋状の切り込みを形成し、さらにその切り込
み中に導電材料を埋め込むことを特徴とする多層プリン
ト基板の製造方法。 - 【請求項19】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層された多層プリント基板におい
て、前記電源層、グランド層、信号層を積層し、電源層
と接続されたヴィアホールまたはスルーホール中に導電
性を有する磁性材料を充填した後に、前記ヴィアホール
またはスルーホール中に螺旋状の切り込みを形成するこ
とを特徴とする多層プリント基板の製造方法。 - 【請求項20】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層された多層プリント基板におい
て、前記電源層、グランド層、信号層を積層し、電源層
と接続されたヴィアホールまたはスルーホール中にチッ
プインダクターを挿入することを特徴とする多層配線プ
リント基板の製造方法。 - 【請求項21】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層された多層プリント基板におい
て、前記電源層、グランド層、信号層を積層し、電源層
と接続されたヴィアホールまたはスルーホール中にコイ
ルを挿入することを特徴とする多層配線プリント基板の
製造方法。 - 【請求項22】電源層とグランド層と信号層がそれぞれ
絶縁材を介在して積層された多層プリント基板におい
て、前記信号層に複数の短い電源配線を形成する工程
と、前記電源層、グランド層、信号層を複数層積層する
工程と、前記信号層の前記電源配線間をヴィアホールを
用いて接続し、各層に平行なコイル状の連続した配線を
形成する工程と、からなることを特徴とする多層配線基
板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9073188A JP2877132B2 (ja) | 1997-03-26 | 1997-03-26 | 多層プリント基板とその製造方法 |
US09/048,127 US6091310A (en) | 1997-03-26 | 1998-03-26 | Multi-layer printed board with an inductor providing a high impedance at high frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9073188A JP2877132B2 (ja) | 1997-03-26 | 1997-03-26 | 多層プリント基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10270855A true JPH10270855A (ja) | 1998-10-09 |
JP2877132B2 JP2877132B2 (ja) | 1999-03-31 |
Family
ID=13510925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9073188A Expired - Fee Related JP2877132B2 (ja) | 1997-03-26 | 1997-03-26 | 多層プリント基板とその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6091310A (ja) |
JP (1) | JP2877132B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005500685A (ja) * | 2001-08-14 | 2005-01-06 | スカイワークス ソリューションズ,インコーポレイテッド | インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 |
JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
JP2011172329A (ja) * | 2010-02-17 | 2011-09-01 | Hitachi Cable Ltd | 回路基板及びそれを用いた電力変換装置 |
JP2013219182A (ja) * | 2012-04-09 | 2013-10-24 | Canon Inc | プリント回路板 |
JP2014183132A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | プリント基板、プリント基板ユニット、及びプリント基板の製造方法 |
CN110277907A (zh) * | 2019-06-17 | 2019-09-24 | 珠海格力电器股份有限公司 | 一种滤波装置、电源及其滤波方法 |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
JP3232562B2 (ja) | 1999-10-22 | 2001-11-26 | 日本電気株式会社 | 電磁干渉抑制部品および電磁干渉抑制回路 |
US6662250B1 (en) * | 2000-02-25 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Optimized routing strategy for multiple synchronous bus groups |
JP2001251061A (ja) * | 2000-03-02 | 2001-09-14 | Sony Corp | 多層型プリント配線基板 |
JP3455498B2 (ja) * | 2000-05-31 | 2003-10-14 | 株式会社東芝 | プリント基板および情報処理装置 |
AU2001273596A1 (en) | 2000-06-19 | 2002-01-02 | Robinson Nugent, Inc. | Printed circuit board having inductive vias |
US6642711B2 (en) * | 2001-01-24 | 2003-11-04 | Texas Instruments Incorporated | Digital inductive position sensor |
US6781229B1 (en) * | 2001-12-19 | 2004-08-24 | Skyworks Solutions, Inc. | Method for integrating passives on-die utilizing under bump metal and related structure |
US6642811B2 (en) * | 2002-01-30 | 2003-11-04 | International Business Machines Corporation | Built-in power supply filter for an integrated circuit |
DE10228328A1 (de) * | 2002-06-25 | 2004-01-22 | Epcos Ag | Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren |
US20040197284A1 (en) * | 2003-04-04 | 2004-10-07 | Frederic Auguste | Cosmetic composition comprising a volatile fatty phase |
KR20060120683A (ko) | 2003-12-22 | 2006-11-27 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 내부적으로 차폐된 에너지 컨디셔너 |
US7157647B2 (en) * | 2004-07-02 | 2007-01-02 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with filled isolation border, method of making same, electrical assembly utilizing same, and information handling system utilizing same |
US7157646B2 (en) * | 2004-07-02 | 2007-01-02 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same |
TWI237385B (en) * | 2004-11-12 | 2005-08-01 | Advanced Semiconductor Eng | Inductor and capacitor implemented with build-up via |
US7817397B2 (en) | 2005-03-01 | 2010-10-19 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
JP2008537843A (ja) | 2005-03-01 | 2008-09-25 | エックストゥーワイ アテニュエイターズ,エルエルシー | 内部で重なり合った調整器 |
JP4844080B2 (ja) * | 2005-10-18 | 2011-12-21 | 日本電気株式会社 | 印刷配線板及びその電源雑音抑制方法 |
CN101297382B (zh) * | 2005-10-27 | 2011-05-04 | 株式会社东芝 | 平面磁元件及利用该平面磁元件的电源ic封装 |
KR100993413B1 (ko) * | 2005-11-01 | 2010-11-09 | 도시바 마테리알 가부시키가이샤 | 평면 자기 소자 및 그것을 이용한 전원 ic 패키지 |
CN101395683A (zh) | 2006-03-07 | 2009-03-25 | X2Y衰减器有限公司 | 能量调节装置结构 |
US7843302B2 (en) * | 2006-05-08 | 2010-11-30 | Ibiden Co., Ltd. | Inductor and electric power supply using it |
KR100802358B1 (ko) * | 2006-08-22 | 2008-02-13 | 주식회사 이엠따블유안테나 | 전송선로 |
KR100828948B1 (ko) * | 2006-10-30 | 2008-05-13 | 주식회사 이엠따블유안테나 | 인터디지털 커패시터, 인덕터, 및 이들을 이용한 전송 선로및 결합기 |
US7956713B2 (en) * | 2007-09-25 | 2011-06-07 | Intel Corporation | Forming a helical inductor |
JP4970292B2 (ja) * | 2008-01-08 | 2012-07-04 | 富士通株式会社 | 電子部品のリペア方法、リペア装置および配線板ユニット |
US8227706B2 (en) * | 2008-12-31 | 2012-07-24 | Intel Corporation | Coaxial plated through holes (PTH) for robust electrical performance |
KR101038234B1 (ko) * | 2009-02-24 | 2011-06-01 | 삼성전기주식회사 | 전자기 밴드갭 구조를 이용한 emi 노이즈 저감 기판 |
KR101055483B1 (ko) * | 2009-04-07 | 2011-08-08 | 포항공과대학교 산학협력단 | 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판 |
KR101055457B1 (ko) * | 2009-04-07 | 2011-08-08 | 포항공과대학교 산학협력단 | 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판 |
KR101072591B1 (ko) * | 2009-08-10 | 2011-10-11 | 삼성전기주식회사 | Emi 노이즈 저감 인쇄회로기판 |
KR101021548B1 (ko) * | 2009-09-18 | 2011-03-16 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
KR101021551B1 (ko) * | 2009-09-22 | 2011-03-16 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
KR101023541B1 (ko) * | 2009-09-22 | 2011-03-21 | 삼성전기주식회사 | Emi 노이즈 저감 인쇄회로기판 |
US8848385B2 (en) * | 2010-10-05 | 2014-09-30 | R&D Sockets, Inc | Embedded isolation filter |
DE102012207833A1 (de) * | 2012-05-10 | 2013-11-14 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Bildung einer Spule in einer Leiterplatte |
TWI479164B (zh) * | 2012-06-05 | 2015-04-01 | Advantest Corp | Test vehicle |
US9035194B2 (en) * | 2012-10-30 | 2015-05-19 | Intel Corporation | Circuit board with integrated passive devices |
US20140167900A1 (en) | 2012-12-14 | 2014-06-19 | Gregorio R. Murtagian | Surface-mount inductor structures for forming one or more inductors with substrate traces |
US9305688B2 (en) | 2012-12-28 | 2016-04-05 | Texas Instruments Incorporated | Single photomask high precision thin film resistor |
DE102013205532A1 (de) * | 2013-03-28 | 2014-10-02 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Bildung magnetisch gekoppelter Spulen in einer Leiterplatte |
JP5787108B2 (ja) * | 2013-08-02 | 2015-09-30 | Tdk株式会社 | 誘電体線路および電子部品 |
US10014843B2 (en) * | 2013-08-08 | 2018-07-03 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with embedded filters |
JP6183624B2 (ja) * | 2015-04-24 | 2017-08-23 | Tdk株式会社 | 電子部品 |
US10285259B2 (en) * | 2017-06-23 | 2019-05-07 | Western Digital Technologies, Inc. | Solenoid filter built into a printed circuit board |
US10342142B2 (en) | 2017-07-28 | 2019-07-02 | International Business Machines Corporation | Implementing customized PCB via creation through use of magnetic pads |
CN107748535A (zh) * | 2017-11-20 | 2018-03-02 | 上海邺格机电设备有限公司 | 一种变压器实时监控线路板 |
US10834828B2 (en) | 2018-01-26 | 2020-11-10 | International Business Machines Corporation | Creating inductors, resistors, capacitors and other structures in printed circuit board vias with light pipe technology |
US10834830B2 (en) | 2019-02-13 | 2020-11-10 | International Business Machines Corporation | Creating in-via routing with a light pipe |
US11201602B1 (en) | 2020-09-17 | 2021-12-14 | Analog Devices, Inc. | Apparatus and methods for tunable filtering |
US11201600B1 (en) | 2020-10-05 | 2021-12-14 | Analog Devices, Inc. | Apparatus and methods for control and calibration of tunable filters |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56150807A (en) * | 1980-04-22 | 1981-11-21 | Tdk Corp | Coil device |
JPH02100402A (ja) * | 1988-10-07 | 1990-04-12 | Hitachi Ltd | マイクロ波回路 |
JPH03160781A (ja) * | 1989-11-20 | 1991-07-10 | Tokico Ltd | プリント基板 |
JPH04273496A (ja) * | 1991-02-28 | 1992-09-29 | Taiyo Yuden Co Ltd | 配線基板とその製造方法 |
US5384434A (en) * | 1992-03-02 | 1995-01-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic circuit board |
JP2988431B2 (ja) * | 1997-04-25 | 1999-12-13 | 日本電気株式会社 | 多層プリント基板の配線構造 |
JP3058121B2 (ja) * | 1997-05-19 | 2000-07-04 | 日本電気株式会社 | プリント基板 |
-
1997
- 1997-03-26 JP JP9073188A patent/JP2877132B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-26 US US09/048,127 patent/US6091310A/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005500685A (ja) * | 2001-08-14 | 2005-01-06 | スカイワークス ソリューションズ,インコーポレイテッド | インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 |
JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
JP2011172329A (ja) * | 2010-02-17 | 2011-09-01 | Hitachi Cable Ltd | 回路基板及びそれを用いた電力変換装置 |
JP2013219182A (ja) * | 2012-04-09 | 2013-10-24 | Canon Inc | プリント回路板 |
JP2014183132A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | プリント基板、プリント基板ユニット、及びプリント基板の製造方法 |
US9307642B2 (en) | 2013-03-18 | 2016-04-05 | Fujitsu Limited | Printed board, printed board unit, and method of manufacturing printed board |
CN110277907A (zh) * | 2019-06-17 | 2019-09-24 | 珠海格力电器股份有限公司 | 一种滤波装置、电源及其滤波方法 |
Also Published As
Publication number | Publication date |
---|---|
US6091310A (en) | 2000-07-18 |
JP2877132B2 (ja) | 1999-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
JP3232562B2 (ja) | 電磁干渉抑制部品および電磁干渉抑制回路 | |
KR100382804B1 (ko) | 다층 프린트 기판 | |
JP2734447B2 (ja) | 多層プリント基板 | |
JP4273098B2 (ja) | 多層プリント回路板 | |
JP4047351B2 (ja) | 多層プリント回路板 | |
KR100294956B1 (ko) | 전자기잡음을감쇄시킬수있는인쇄기판 | |
JP3255151B2 (ja) | 多層プリント回路基板 | |
EP2160931B1 (en) | Printed circuit board | |
US20070030626A1 (en) | Integral charge storage basement and wideband embedded decoupling structure for integrated circuit | |
US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
US20110102075A1 (en) | Power distribution system for integrated circuits | |
TWI558291B (zh) | Multilayer circuit board and semiconductor device | |
JPH1140915A (ja) | プリント配線板 | |
JPH10242602A (ja) | 多層プリント基板及びその製造方法 | |
JP2001119110A (ja) | プリント基板 | |
US6215076B1 (en) | Printed circuit board with noise suppression | |
US7538653B2 (en) | Grounding of magnetic cores | |
JP6504960B2 (ja) | プリント基板 | |
JP2007129197A (ja) | 共通結合領域を持つ埋め込みキャパシタデバイス | |
US7304369B2 (en) | Integral charge storage basement and wideband embedded decoupling structure for integrated circuit | |
JPH10270862A (ja) | Emi抑制多層プリント基板 | |
JP6425632B2 (ja) | プリント基板 | |
KR100669963B1 (ko) | 다층배선기판 및 그 제조 방법 | |
JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981222 |
|
LAPS | Cancellation because of no payment of annual fees |