JPH04273496A - 配線基板とその製造方法 - Google Patents
配線基板とその製造方法Info
- Publication number
- JPH04273496A JPH04273496A JP5825691A JP5825691A JPH04273496A JP H04273496 A JPH04273496 A JP H04273496A JP 5825691 A JP5825691 A JP 5825691A JP 5825691 A JP5825691 A JP 5825691A JP H04273496 A JPH04273496 A JP H04273496A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- coil
- hole
- board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000007747 plating Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 30
- 239000011810 insulating material Substances 0.000 claims description 10
- 230000005291 magnetic effect Effects 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 238000007790 scraping Methods 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 229910000859 α-Fe Inorganic materials 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000006258 conductive agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁性基板中にフェラ
イトなどの強磁性体コアとそれを取り巻くコイルからな
るインダクタまたはトランスを内蔵した配線基板並びに
その製造方法に関する。
イトなどの強磁性体コアとそれを取り巻くコイルからな
るインダクタまたはトランスを内蔵した配線基板並びに
その製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化、薄型化が進ん
でいる。これに伴い、これらを構成する配線基板を小型
かつ薄型にする必要に迫られているが、これを阻害する
要因の一つが基板に搭載するパーツ類の小型化の難しさ
である。これらのうち特にインダクタの小型化、薄型化
が配線基板の小型、軽量化の必須条件として要求されて
いて、リード付の素子および面実装用の素子が使われる
ようになり、形状も小型、薄型になってきている。
でいる。これに伴い、これらを構成する配線基板を小型
かつ薄型にする必要に迫られているが、これを阻害する
要因の一つが基板に搭載するパーツ類の小型化の難しさ
である。これらのうち特にインダクタの小型化、薄型化
が配線基板の小型、軽量化の必須条件として要求されて
いて、リード付の素子および面実装用の素子が使われる
ようになり、形状も小型、薄型になってきている。
【０００３】これらの従来から使用されている素子の一
例につき図面を参照しながら説明する。図１２は、基板
１にリード実装部品を取付けた場合である。ディスクリ
ート部品（コイル）６を、基板のリード線にソルダー７
で半田付けをして組立てる。この場合、基板上に占める
ディスクリート部品の大きさだけ基板を占有し、ディス
クリート部品の高さだけ組立基板には無駄な空間を持た
せなければならない。図１３は、面実装部品を基板に取
付けた場合である。すなわち、チップ部品（コイル）８
を基板のリード線にソルダー７により半田付けをして組
立てた場合で、この場合にもチップ部品の大きさだけ基
板は占有されることになる。また、チップ部品の高さだ
け基板上に無駄な空間を取らなければならない。さらに
、図１４は可変インダクタを基板上に取付けた場合で、
ディスクリート部品（空芯コイル）６の両端を基板上の
リード線に半田付けして、フェライトコア５を空心コイ
ルの中に挿入し、インダクタンス値を可変化するもので
あるが、この場合には図１２に示したようにディスクリ
ート部品６を基板に取付けて実装した場合よりさらに大
きな実装高さが必要となる。
例につき図面を参照しながら説明する。図１２は、基板
１にリード実装部品を取付けた場合である。ディスクリ
ート部品（コイル）６を、基板のリード線にソルダー７
で半田付けをして組立てる。この場合、基板上に占める
ディスクリート部品の大きさだけ基板を占有し、ディス
クリート部品の高さだけ組立基板には無駄な空間を持た
せなければならない。図１３は、面実装部品を基板に取
付けた場合である。すなわち、チップ部品（コイル）８
を基板のリード線にソルダー７により半田付けをして組
立てた場合で、この場合にもチップ部品の大きさだけ基
板は占有されることになる。また、チップ部品の高さだ
け基板上に無駄な空間を取らなければならない。さらに
、図１４は可変インダクタを基板上に取付けた場合で、
ディスクリート部品（空芯コイル）６の両端を基板上の
リード線に半田付けして、フェライトコア５を空心コイ
ルの中に挿入し、インダクタンス値を可変化するもので
あるが、この場合には図１２に示したようにディスクリ
ート部品６を基板に取付けて実装した場合よりさらに大
きな実装高さが必要となる。
【０００４】さらにインダクタを小型化するため、特開
昭６３−７７１０６に示されているように、配線基板に
可変インダクタを内蔵させた組立基板も提供されている
。すなわち、回路基板に丸穴を開け、該丸穴に導電体を
封入充填した後、充填部をねじ切りにより基板の厚さ方
向に開孔してらせん状内壁面を有する導電体（コイル）
を形成し、コイル内側の開孔部にインダクタンス調節用
コアを挿入して、可変インダクタを作製する。すなわち
基板に開孔して、これを利用することによりインダクタ
を作製する。
昭６３−７７１０６に示されているように、配線基板に
可変インダクタを内蔵させた組立基板も提供されている
。すなわち、回路基板に丸穴を開け、該丸穴に導電体を
封入充填した後、充填部をねじ切りにより基板の厚さ方
向に開孔してらせん状内壁面を有する導電体（コイル）
を形成し、コイル内側の開孔部にインダクタンス調節用
コアを挿入して、可変インダクタを作製する。すなわち
基板に開孔して、これを利用することによりインダクタ
を作製する。
【０００５】
【発明が解決しようとする課題】図１２、図１３、図１
４に説明した態様で取り付けられたインダクタを有する
配線基板では、インダクタの基板上における占有面積が
大きくなると共に、該基板への実装高さが高くなるなど
の欠点を有するため、このような組立基板を必要枚数組
合せた電子機器の寸法が大きくなるため、各基板の厚さ
に制約を受ける。さらにこの場合には実装基板の高いこ
とに起因する空間の無駄が多くなり、製品のコンパクト
化は不可能となる。
４に説明した態様で取り付けられたインダクタを有する
配線基板では、インダクタの基板上における占有面積が
大きくなると共に、該基板への実装高さが高くなるなど
の欠点を有するため、このような組立基板を必要枚数組
合せた電子機器の寸法が大きくなるため、各基板の厚さ
に制約を受ける。さらにこの場合には実装基板の高いこ
とに起因する空間の無駄が多くなり、製品のコンパクト
化は不可能となる。
【０００６】一方、特開昭６３−７７１０６による方法
では、上述の欠点は除去できるが、丸穴に導体を封入し
て後、らせん状にねじ切りを行って開孔したものであり
、開孔部内壁面を構成している導体とそこに挿入される
コアの間に絶縁層がないため、インダクタにコアを挿入
する際に該導体が削り取られる恐れがある。
では、上述の欠点は除去できるが、丸穴に導体を封入し
て後、らせん状にねじ切りを行って開孔したものであり
、開孔部内壁面を構成している導体とそこに挿入される
コアの間に絶縁層がないため、インダクタにコアを挿入
する際に該導体が削り取られる恐れがある。
【０００７】
【課題を解決するための手段】本発明者は、上述の課題
を解決するために鋭意研究の結果、特開昭６３−７７１
０６の方法の欠点である、コア挿入の際の開孔部内壁面
上の導体剥離の発生をなくすため、開孔部へ導体を封入
後、該封入導体をらせん状に切削する代りに、最初に絶
縁性基板にらせん状のねじ切りを行い、次に該らせん状
ねじ面に導体をスルーホールメッキ法によりめっきして
ねじの全面を導体で被覆した後、このようにして形成し
たらせん状めっき層の山部の径より大きく、谷部の径よ
り小さい径を持つドリルにより、該らせん穴の穴径拡大
を行って、めっき被覆面の山部のみを削り取り、谷部を
残して、開孔内壁面にコイルを形成することを基本とす
る配線基板の製造方法を開発したのである。かくして得
られたコイル化された開孔部を絶縁体で被覆し、コアを
この絶縁体で包囲された穴の中に挿入して、インダクタ
を製作する。コアを接着剤で固定すればコア付き固定イ
ンダクタとなり、コイルの内側に厚い絶縁体層を形成し
てその内側にねじ切りを施し、外面をらせん状に加工し
たコアをねじ込み方式で挿入すればコア付き可変インダ
クタとなる。また、コイル部分を２重らせんとすればト
ランスにすることができる。
を解決するために鋭意研究の結果、特開昭６３−７７１
０６の方法の欠点である、コア挿入の際の開孔部内壁面
上の導体剥離の発生をなくすため、開孔部へ導体を封入
後、該封入導体をらせん状に切削する代りに、最初に絶
縁性基板にらせん状のねじ切りを行い、次に該らせん状
ねじ面に導体をスルーホールメッキ法によりめっきして
ねじの全面を導体で被覆した後、このようにして形成し
たらせん状めっき層の山部の径より大きく、谷部の径よ
り小さい径を持つドリルにより、該らせん穴の穴径拡大
を行って、めっき被覆面の山部のみを削り取り、谷部を
残して、開孔内壁面にコイルを形成することを基本とす
る配線基板の製造方法を開発したのである。かくして得
られたコイル化された開孔部を絶縁体で被覆し、コアを
この絶縁体で包囲された穴の中に挿入して、インダクタ
を製作する。コアを接着剤で固定すればコア付き固定イ
ンダクタとなり、コイルの内側に厚い絶縁体層を形成し
てその内側にねじ切りを施し、外面をらせん状に加工し
たコアをねじ込み方式で挿入すればコア付き可変インダ
クタとなる。また、コイル部分を２重らせんとすればト
ランスにすることができる。
【０００８】
【作用】本発明は、上述した構成により、特開昭６３−
７７１０６の欠点であるコア挿入時における開孔部導体
の剥離を皆無にして実用性を向上させた。すなわち、基
板内にインダクタまたはトランスを埋め込むことにより
、基板内におけるインダクタまたはトランスの占有面積
を減少させると共に組立基板の実装高さを基板と同一に
することができ、各種電子機器の薄型、小型化を可能と
した。
７７１０６の欠点であるコア挿入時における開孔部導体
の剥離を皆無にして実用性を向上させた。すなわち、基
板内にインダクタまたはトランスを埋め込むことにより
、基板内におけるインダクタまたはトランスの占有面積
を減少させると共に組立基板の実装高さを基板と同一に
することができ、各種電子機器の薄型、小型化を可能と
した。
【０００９】以下実施例により本発明をさらに詳細に説
明する。
明する。
【００１０】
【実施例】基板として銅張積層板を使用し、固定インダ
クタ並びに可変インダクタの製作を行った。その各々の
製造法につき図面により詳細に説明する。 （１）コア付き固定インダクタの製作工程（完全固定型
） 図１〜図５にコア付固定インダクタの製作工程を示
す。これらは何れも基板の断面図である。
クタ並びに可変インダクタの製作を行った。その各々の
製造法につき図面により詳細に説明する。 （１）コア付き固定インダクタの製作工程（完全固定型
） 図１〜図５にコア付固定インダクタの製作工程を示
す。これらは何れも基板の断面図である。
【００１１】
（ａ）基板１にらせん状貫通孔２を開ける（図１）。
（ｂ）貫通孔２の表面にスルーホールめっき法により電
極用導電剤を図示する如くめっきして電極３を形成する
（図２）。 （ｃ）めっき層で被覆されたらせん状貫通孔にピッチは
同じであるが、貫通孔のめっき前の山の部分を削り取る
ことができるが谷の部分には達しないねじ切り刃を持つ
ねじ切り用治具を用いてねじ切りを行い、山の部分に付
着しているめっき層を完全に除去し、谷部のめっき層を
残す。この結果、導電性めっき層が基板表面電極から貫
通孔内の溝の部分に沿ってらせん状に形成され、裏面電
極に達する。すなわち、基板開孔部内壁にコイルが形成
される（図３）。 （ｄ）らせん状貫通孔の表面および基板面上の孔周囲の
導体の表面を絶縁層４で被覆する（図４）。 （ｅ）内壁面が絶縁層４で被覆された貫通孔内にフェラ
イトコア５を挿入し、接着剤で固定する。（図５）
極用導電剤を図示する如くめっきして電極３を形成する
（図２）。 （ｃ）めっき層で被覆されたらせん状貫通孔にピッチは
同じであるが、貫通孔のめっき前の山の部分を削り取る
ことができるが谷の部分には達しないねじ切り刃を持つ
ねじ切り用治具を用いてねじ切りを行い、山の部分に付
着しているめっき層を完全に除去し、谷部のめっき層を
残す。この結果、導電性めっき層が基板表面電極から貫
通孔内の溝の部分に沿ってらせん状に形成され、裏面電
極に達する。すなわち、基板開孔部内壁にコイルが形成
される（図３）。 （ｄ）らせん状貫通孔の表面および基板面上の孔周囲の
導体の表面を絶縁層４で被覆する（図４）。 （ｅ）内壁面が絶縁層４で被覆された貫通孔内にフェラ
イトコア５を挿入し、接着剤で固定する。（図５）
【０
０１２】（２）コア付き可変インダクタの製作工程（半
固定型） （ａ）〜（ｄ）工程は（１）の場合と全く同一であ
る（図１〜図４）。 （ｅ）フェライトコアを接着剤で固定せず、貫通孔に出
し入れできる状態に半固定しておき、目的に応じインダ
クタンスの値を測定して必要とするインダクタンス値が
得られる位置に接着剤で固定できるようにしておく。
０１２】（２）コア付き可変インダクタの製作工程（半
固定型） （ａ）〜（ｄ）工程は（１）の場合と全く同一であ
る（図１〜図４）。 （ｅ）フェライトコアを接着剤で固定せず、貫通孔に出
し入れできる状態に半固定しておき、目的に応じインダ
クタンスの値を測定して必要とするインダクタンス値が
得られる位置に接着剤で固定できるようにしておく。
【００１３】（３）コア付き可変インダクタの製作工程
（可変型） 図６〜１１に製作工程を示す。 （ａ）〜（ｄ）工程は、絶縁層４をもっと厚く形成する
こと以外は、（１）、（２）の場合と全く同一である（
図６〜図９）。 （ｅ）貫通孔内壁に被覆した絶縁層４の内側にらせん状
ねじ切りを行う（図１０）。 （ｆ）ねじ切りを行った貫通孔に同一ピッチのらせん状
に外周面を加工したフェライトコアをねじ込んで、その
深さを調節し、可変インダクタを構成する（図１１）。
（可変型） 図６〜１１に製作工程を示す。 （ａ）〜（ｄ）工程は、絶縁層４をもっと厚く形成する
こと以外は、（１）、（２）の場合と全く同一である（
図６〜図９）。 （ｅ）貫通孔内壁に被覆した絶縁層４の内側にらせん状
ねじ切りを行う（図１０）。 （ｆ）ねじ切りを行った貫通孔に同一ピッチのらせん状
に外周面を加工したフェライトコアをねじ込んで、その
深さを調節し、可変インダクタを構成する（図１１）。
【００１４】（４）応用例
（イ）基板そのものが絶縁材の場合の製作工程（ａ）〜
（ｃ）工程は（１）の場合と全く同一工程である。貫通
孔にねじ切りした基板材からなる絶縁層４を挿入し、さ
らに該基板材にフェライトコア５等のインダクタ素子を
ねじ込んでインダクタとする（図１５）。 （ロ）トランスの製造 （１）、（２）の場合と同一の原理に従い導体の２重ら
せんの形成を行って、コイルを２本作製し、トランスと
することもできる（図１６）。
（ｃ）工程は（１）の場合と全く同一工程である。貫通
孔にねじ切りした基板材からなる絶縁層４を挿入し、さ
らに該基板材にフェライトコア５等のインダクタ素子を
ねじ込んでインダクタとする（図１５）。 （ロ）トランスの製造 （１）、（２）の場合と同一の原理に従い導体の２重ら
せんの形成を行って、コイルを２本作製し、トランスと
することもできる（図１６）。
【００１５】
【発明の効果】本発明は、基板上の必要な位置に任意の
大きさの丸穴をその内壁がらせん状になるように形成し
、該らせん状の内壁面に導電体めっきを施して後、ねじ
切りを行って穴内壁の凸面を削り取ることにより、導電
体の一部をらせんの溝内に残して基板の表面と裏面の間
を導電体のコイルで導通させ、さらにその穴の内壁表面
を絶縁物で被覆した後、磁気コアをそのまま、またはね
じ切りして挿入し、インダクタを作製する。したがって
、基板に占めるインダクタの面積比率をごく小さくでき
ると共に、インダクタは基板に埋め込まれるため、その
基板面上に突出する部分はごく一部となり、基板を積層
する際に無駄な空間がほとんど無くなるなどの利点を有
する。また、導電体表面を絶縁体で被覆するため、磁気
コアをねじ込む際に発生しがちな導電体がコアにより削
り取られる如き恐れは皆無であると共に磁気コアの材質
が制約されなくなるため、これに起因する故障の発生が
生じない。したがって、本発明による配線基板は電子機
器の軽量、小型化を一層促進する。
大きさの丸穴をその内壁がらせん状になるように形成し
、該らせん状の内壁面に導電体めっきを施して後、ねじ
切りを行って穴内壁の凸面を削り取ることにより、導電
体の一部をらせんの溝内に残して基板の表面と裏面の間
を導電体のコイルで導通させ、さらにその穴の内壁表面
を絶縁物で被覆した後、磁気コアをそのまま、またはね
じ切りして挿入し、インダクタを作製する。したがって
、基板に占めるインダクタの面積比率をごく小さくでき
ると共に、インダクタは基板に埋め込まれるため、その
基板面上に突出する部分はごく一部となり、基板を積層
する際に無駄な空間がほとんど無くなるなどの利点を有
する。また、導電体表面を絶縁体で被覆するため、磁気
コアをねじ込む際に発生しがちな導電体がコアにより削
り取られる如き恐れは皆無であると共に磁気コアの材質
が制約されなくなるため、これに起因する故障の発生が
生じない。したがって、本発明による配線基板は電子機
器の軽量、小型化を一層促進する。
【図１】本発明の１つの実施例としてのコア付き固定イ
ンダクタを有する配線基板の製作工程図の部分図であり
、基板にねじ切りした部分の断面図である。
ンダクタを有する配線基板の製作工程図の部分図であり
、基板にねじ切りした部分の断面図である。
【図２】図１の次の工程を示す図であり、ねじ切りして
形成した穴に導体を被覆した状態を示す断面図である。
形成した穴に導体を被覆した状態を示す断面図である。
【図３】図２の次の工程を示す図であり、ねじの山部の
導体を削り落とした状態を示す断面図である
導体を削り落とした状態を示す断面図である
【図４】図
３の次の工程を示す図であり、コイルの露出面の上に絶
縁性物質を被覆した状態を示す断面図である。
３の次の工程を示す図であり、コイルの露出面の上に絶
縁性物質を被覆した状態を示す断面図である。
【図５】図４の次の工程を経て得られた本発明の配線基
板のインダクタ部分の断面図である。
板のインダクタ部分の断面図である。
【図６】本発明の別の実施例としてのコア付き可変イン
ダクタを有する配線基板の製作工程図の部分図であり、
基板にねじ切りした部分の断面図である。
ダクタを有する配線基板の製作工程図の部分図であり、
基板にねじ切りした部分の断面図である。
【図７】図６の次の工程を示す図であり、ねじ切りして
形成した穴に導体を被覆した状態を示す断面図である。
形成した穴に導体を被覆した状態を示す断面図である。
【図８】図７の次の工程を示す図であり、ねじの山部の
導体を削り落とした状態を示す断面図である
導体を削り落とした状態を示す断面図である
【図９】図
８の次の工程を示す図であり、コイルの露出面の上に絶
縁性物質を被覆した状態を示す断面図である。
８の次の工程を示す図であり、コイルの露出面の上に絶
縁性物質を被覆した状態を示す断面図である。
【図１０】図９の次の工程を示す図であり、被覆した肉
の厚い絶縁層の内側にめすねじを形成した状態を示す断
面図である。
の厚い絶縁層の内側にめすねじを形成した状態を示す断
面図である。
【図１１】図１０に示しためすねじに適合するおすねじ
を外周に有するフェライトコアをめすねじにねじ込んで
可変インダクタを形成した部分の断面図である。
を外周に有するフェライトコアをめすねじにねじ込んで
可変インダクタを形成した部分の断面図である。
【図１２】従来の方法によりリード線を持つディスクリ
ート部品を基板に取付けた状態を示す断面図である。
ート部品を基板に取付けた状態を示す断面図である。
【図１３】従来の方法により面実装部品を基板に取付け
た状態を示す断面図である。
た状態を示す断面図である。
【図１４】従来の方法により可変インダクタを基板に取
付けた状態を示す断面図である。
付けた状態を示す断面図である。
【図１５】本発明の方法により、基板と同じ材質のねじ
付き円板を基板のコイルを埋設した部分の内側にねじ入
れ、その中央部にねじ込み可能なフェライトコアを配置
した可変インダクタ部分の断面図である。
付き円板を基板のコイルを埋設した部分の内側にねじ入
れ、その中央部にねじ込み可能なフェライトコアを配置
した可変インダクタ部分の断面図である。
【図１６】本発明の方法でコアの周囲に２重らせんコイ
ルを形成しトランスとした例の断面図である。
ルを形成しトランスとした例の断面図である。
１ 基板
２ 貫通孔
３ 導電体電極
４ 絶縁層
５ フェライトコア
６ ディスクリート部品
７ ソルダー
８ チップ部品
９ 一次コイル
１０ 二次コイル
Claims (5)
- 【請求項１】 絶縁性基板の任意の位置に、基板の厚
さ方向に軸心を持ち、始端と終端とがそれぞれ基板表面
の導体に接続されているらせん状の導体コイルが埋設さ
れており、該コイルの内側は肉厚の薄い絶縁性物質の円
筒になっており、該円筒の空洞部には、磁気コアが接着
固定または円筒内壁との摩擦力で保持できるように半固
定されて固定インダクタが形成されていることを特徴と
する配線基板。 - 【請求項２】 絶縁性基板の任意の位置に、基板の厚
さ方向に軸心を持ち、始端と終端とがそれぞれ基板表面
の導体に接続されているらせん状の導体コイルが埋設さ
れており、該コイルの内側は肉厚の厚い絶縁性物質の円
筒になっており、該円筒の内壁にはめすねじが切ってあ
り、該めすねじに適合するおすねじを外周に有する円筒
状の磁気コアをコイル内側の穴にねじ込めるようにして
可変インダクタが形成されていることを特徴とする配線
基板。 - 【請求項３】 絶縁性基板の任意の位置に、基板の厚
さ方向に軸心を持ち、始端と終端とがそれぞれ基板表面
の導体に接続されている導体の２重らせんが埋設され、
該２重らせんコイルの内側は肉の薄い絶縁性物質の円筒
になっており、該円筒の空洞部には磁気コアが接着固定
されて前記２重らせんによりトランスが形成されている
ことを特徴とする配線基板。 - 【請求項４】 絶縁性基板の任意の位置に、ねじ切り
治具により任意の大きさの丸穴を基板の厚さ方向にらせ
ん状に形成し、該丸穴の内壁面に導電性めっきを施して
得られたらせん状めっき層の山の部分を削り取ることに
より、該配線基板の表面電極から、らせん状切込の谷部
に残留するめっき層からなるコイルを形成して裏面電極
に導通させ、さらに穴の内面を絶縁物で被覆し、被覆さ
れた穴に磁気コアを挿入してインダクタを形成すること
を特徴とする配線基板の製造方法。 - 【請求項５】 絶縁性基板の任意の位置に２重らせん
形成用治具により任意の大きさの丸穴を基板の厚さ方向
に内壁面が２重らせんとなるように形成し、該２重らせ
ん状内壁面に導電性めっきを施して得られた２重らせん
状めっき層の山の部分を削り取ることにより、らせん状
切込の谷部に残留するめっき層によって２重らせんを形
成し、各らせんの始端および終端をそれぞれ基板表面の
適切な導体に連結し、さらに穴の内面を絶縁性物質で被
覆することによって２重らせん導体からなるコイルを絶
縁性物質の内側に埋没させ、被覆された穴に磁気コアを
挿入してトランスを形成することを特徴とする配線基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5825691A JPH04273496A (ja) | 1991-02-28 | 1991-02-28 | 配線基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5825691A JPH04273496A (ja) | 1991-02-28 | 1991-02-28 | 配線基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04273496A true JPH04273496A (ja) | 1992-09-29 |
Family
ID=13079071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5825691A Withdrawn JPH04273496A (ja) | 1991-02-28 | 1991-02-28 | 配線基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04273496A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091310A (en) * | 1997-03-26 | 2000-07-18 | Nec Corporation | Multi-layer printed board with an inductor providing a high impedance at high frequency |
| JP2010500844A (ja) * | 2006-08-22 | 2010-01-07 | イー．エム．ダブリュ．アンテナ カンパニー リミテッド | 伝送線路 |
| DE102012207833A1 (de) * | 2012-05-10 | 2013-11-14 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Bildung einer Spule in einer Leiterplatte |
| DE102013205532A1 (de) * | 2013-03-28 | 2014-10-02 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Bildung magnetisch gekoppelter Spulen in einer Leiterplatte |
| KR20190138057A (ko) * | 2018-06-04 | 2019-12-12 | 삼성전기주식회사 | 인덕터 |
-
1991
- 1991-02-28 JP JP5825691A patent/JPH04273496A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091310A (en) * | 1997-03-26 | 2000-07-18 | Nec Corporation | Multi-layer printed board with an inductor providing a high impedance at high frequency |
| JP2010500844A (ja) * | 2006-08-22 | 2010-01-07 | イー．エム．ダブリュ．アンテナ カンパニー リミテッド | 伝送線路 |
| JP4815535B2 (ja) * | 2006-08-22 | 2011-11-16 | イーエムダブリュ カンパニー リミテッド | 伝送線路 |
| DE102012207833A1 (de) * | 2012-05-10 | 2013-11-14 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Bildung einer Spule in einer Leiterplatte |
| DE102013205532A1 (de) * | 2013-03-28 | 2014-10-02 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Bildung magnetisch gekoppelter Spulen in einer Leiterplatte |
| KR20190138057A (ko) * | 2018-06-04 | 2019-12-12 | 삼성전기주식회사 | 인덕터 |
| US11127523B2 (en) | 2018-06-04 | 2021-09-21 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6128817A (en) | Method of manufacturing a power magnetic device mounted on a printed circuit board | |
| KR100206442B1 (ko) | 표면 장착가능한 인덕터 | |
| US6914508B2 (en) | Simplified transformer design for a switching power supply | |
| US6535095B2 (en) | Wound type common mode choke coil | |
| US7612641B2 (en) | Simplified surface-mount devices and methods | |
| US20030139032A1 (en) | Metal post manufacturing method | |
| JP7169140B2 (ja) | コイル部品及び電子機器 | |
| CN109961938B (zh) | 线圈组件及其制造方法 | |
| JP5373594B2 (ja) | 巻線型コイル部品およびその製造方法 | |
| US6489876B1 (en) | Method and apparatus for forming a magnetic component on a printed circuit board | |
| JP2021176166A (ja) | インダクタ部品及びインダクタ構造体 | |
| JPS62293601A (ja) | 電気受動素子 | |
| JPH04273496A (ja) | 配線基板とその製造方法 | |
| TW202147350A (zh) | 接地屏蔽線纜及相關方法及組件 | |
| JPH0210705A (ja) | 線輪部品 | |
| US4934048A (en) | Method of making surface mountable electronic device | |
| JPH04273410A (ja) | 配線基板およびその製法 | |
| US7342804B2 (en) | Ball grid array resistor capacitor network | |
| JPH11176685A (ja) | インダクタンス素子の製造方法 | |
| JPH04145606A (ja) | 巻線型インダクタ | |
| KR100689353B1 (ko) | 권선형 초크 코일 | |
| US20220392699A1 (en) | Inductor component | |
| JP2004281777A (ja) | チョークコイル | |
| JP2005026304A (ja) | インダクタ内蔵基板およびその製造方法 | |
| GB1591006A (en) | Electrical component plug termination |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |