JP2006203166A - 半導体装置及び回路装置 - Google Patents

半導体装置及び回路装置 Download PDF

Info

Publication number
JP2006203166A
JP2006203166A JP2005329184A JP2005329184A JP2006203166A JP 2006203166 A JP2006203166 A JP 2006203166A JP 2005329184 A JP2005329184 A JP 2005329184A JP 2005329184 A JP2005329184 A JP 2005329184A JP 2006203166 A JP2006203166 A JP 2006203166A
Authority
JP
Japan
Prior art keywords
substrate
coil
semiconductor device
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005329184A
Other languages
English (en)
Other versions
JP4972306B2 (ja
Inventor
Akihiro Sato
佐藤　　明弘
Satoshi Sekiguchi
智 関口
Kiyokazu Kamatsuchi
清和 鎌土
Tetsuo Sawai
徹郎 澤井
Shunichi Imaoka
俊一 今岡
Kazunari Kurokawa
和成 黒川
Makoto Tsubonoya
誠 坪野谷
Kiyoshi Mita
清志 三田
Yoichi Nabeta
洋一 鍋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2005329184A priority Critical patent/JP4972306B2/ja
Priority to US11/314,039 priority patent/US7432580B2/en
Priority to EP05257863A priority patent/EP1675177A3/en
Priority to KR1020050126764A priority patent/KR101147978B1/ko
Priority to CN2005101217882A priority patent/CN1848423B/zh
Publication of JP2006203166A publication Critical patent/JP2006203166A/ja
Application granted granted Critical
Publication of JP4972306B2 publication Critical patent/JP4972306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】実装前のインダクタンス特性及びその安定性を実装後に容易に再現でき且つ当該実装が容易な低コストの半導体装置を提供する。
【解決手段】基板１０と、基板の一方側に固着される半導体チップ２０と、基板の他方側に渦巻き状に形成されるとともに半導体チップと電気的に接続されるコイル３０と、を有する半導体装置であって、基板の一方側における半導体チップと対向する面上に、コイルのインダクタンス特性を安定化させるための導電パターン４０を、備えてなる。
【選択図】図１

Description

本発明は、半導体装置、及びこの半導体装置を実装した回路装置に関する。
昨今、携帯電話機、携帯型オーディオ機器、ＰＤＡ、デジタルカメラ等の小型の電子機器が普及している。これらの電子機器には、より一層の小型化、多機能化、高性能化等が要求されている。これにともない、電子機器を製造する場合、より一層の高密度化を可能とするパッケージング技術等が要求されている（例えば、特許文献１参照。）。
このような要求に応えるために、最近は、例えばＡＭ・ＦＭラジオチューナが１つのパッケージ（半導体装置）により構成され、携帯用の電子機器に搭載可能な商品として提供されている。従来から、チューナの殆どの部品を１つのＩＣチップ（半導体チップ）として格納するパッケージはあったが、例えば局部発振回路のインダクタ（コイル）やバラクタダイオード等はやはり外付け部品として前記のパッケージとともに電子機器のプリント配線基板に実装する必要があった。ここで言うパッケージとは、例えば樹脂製の基板の一方側に形成された導電路にＩＣチップが電気的に接続された後にモールド樹脂（絶縁性樹脂）で封止されたものである。これに対して最近は、外付け部品も１つのパッケージに格納するために、パッケージの基板の他方側（即ち、パッケージの裏側）にコイルをパターン形成したり、寸法の比較的大きいバラクタダイオードに代えてキャパシタ・バンクをＩＣチップに組み込んだりしている。尚、キャパシタ・バンクとは、容量が所定刻みで異なる複数のコンデンサが並列接続されて構成されたものであり、ソフトウェアを用いてその容量を順次切り替えることにより周波数を変えるものである。このように、最近の所謂「ワンチップ」のパッケージを用いれば、携帯用の電子機器に対して更にラジオの機能を容易に搭載可能となる。
ところで、一般に、前述した局部発振回路等のＬＣ回路の周波数特性を良好に保つためには、そのコイルのインダクタンス特性が安定でなければならない。ここで言うインダクタンスとは、例えばプリント配線基板上に実装されたパッケージ内にＩＣチップ等とともに格納されたコイルのインダクタンスを意味する。そこで、パッケージのユーザ側で電子機器等にこのパッケージを搭載する場合、コイルのインダクタンス特性がパッケージのメーカ側の想定する安定性を保持するために、例えばメーカ側からユーザ側へ所定の実装条件が推奨される。所定の実装条件とは、例えば、プリント配線基板において、パッケージの裏側のコイルと対向する面上にダミーの導電パターンを予め形成しておくことである。このようにすれば、プリント配線基板からコイルのインダクタンスへの影響を低減できる。
特開２００２−９３８４７号公報
しかしながら、例えば前述したダミーの導電パターンは、メーカ側から推奨される実装条件等に基づいてユーザ側のプリント配線基板に形成されるべきものであるため、その形状や材質等の詳細はユーザ側の設計に応じたものとならざるを得ない。また、ダミーの導電パターンに対するパッケージの実装位置の精度もユーザ側の作業精度に応じたものとならざるを得ない。このため、ダミーの導電パターンとコイルとの間の相互インダクタンス等はユーザ側の設計や作業精度等に応じて異なることになる。よって、メーカ側がパッケージ単体に基づいて想定しているインダクタンス特性及びその安定性が、ユーザ側で電子機器等に実装されて使用される際には再現しない虞がある。或いは、このインダクタンス特性及びその安定性を再現するためには、パッケージ搭載時の作業等の点でユーザ側に負担を強いる虞がある。
以上のように考えると、前述したダミーの導電パターンを必要とするパッケージは、外付け部品を全く必要としない「ワンチップ」であるとは厳密には言い難く、結局はユーザ側の手を煩わす虞がある。
また、パッケージ単体においても、もし前述した基板の一方側に対するＩＣチップの取り付け位置等に誤差が生じた場合、ＩＣチップの動作がこの基板の他方側にあるコイルのインダクタンス特性及びその安定性に影響を及ぼす虞がある。一方、前述したように絶縁性樹脂で一旦封止されたパッケージにおけるコイルのインダクタンスを再調整することは困難である。よって、コイルが所定のインダクタンス特性及びその安定性を保持するためには、パッケージ製造時の作業精度を高める必要があり、これはメーカ側の負担となりその結果パッケージが高コストとなる虞がある。
本発明はかかる課題に鑑みてなされたものであり、その目的とするところは、実装前のインダクタンス特性及びその安定性を実装後に容易に再現でき且つ当該実装が容易な低コストの半導体装置を提供することにある。
前記課題を解決するための発明は、基板と、前記基板の一方側に固着される半導体チップと、前記基板の他方側に渦巻き状に形成されるとともに前記半導体チップと電気的に接続されるコイルと、を有する半導体装置であって、前記基板の一方側における前記半導体チップと対向する面上に、前記コイルのインダクタンス特性を安定化させるための導電パターンを、備えてなる。
また、前記課題を解決するための発明は、第１の基板と、前記第１の基板の一方側に固着される半導体チップと、前記第１の基板の他方側に渦巻き状に形成されるコイルと、前記第１の基板の一方側と他方側との間を貫通し、前記半導体チップの電極と、前記コイルの電極とを電気的に接続する第１の貫通孔と、前記第１の基板の一方側における前記半導体チップと対向する面上に形成される、前記コイルのインダクタンス特性を安定化させるための導電パターンと、前記第１の基板の一方側と他方側との間を貫通し、前記半導体チップの他の電極と、前記第１の基板の他方側に形成された電極とを電気的に接続する第２の貫通孔と、前記第１の基板の一方側を封止する絶縁性樹脂と、を有することを特徴とする半導体装置である。
また、前記課題を解決するための発明は、第１の基板と、前記第１の基板の一方側に固着される半導体チップと、前記第１の基板の他方側に渦巻き状に形成されるとともに前記半導体チップと電気的に接続されるコイルと、前記第１の基板の一方側における前記半導体チップと対向する面上に、前記コイルのインダクタンス特性を安定化させるための導電パターンと、を有する半導体装置と、前記半導体装置が、前記第１の基板の他方側を対向させた状態で実装される第２の基板と、を備えたことを特徴とする回路装置である。
また、前記課題を解決するための発明は、基板と、前記基板の一方側に固着される半導体チップと、前記基板の一方側の前記半導体チップと対向する面上に形成される、前記半導体チップと電気的に接続される渦巻き状のコイルと、前記基板の他方側の前記コイルと相反する面上に形成される、前記コイルのインダクタンス特性を安定化させるための導電パターンと、を備えたことを特徴とする半導体装置である。
また、前記課題を解決するための発明は、第1の基板と、前記第1の基板の一方側に固着される半導体チップと、前記第1の基板の一方側の前記半導体チップと対向する面上に形成される、前記半導体チップと電気的に接続される渦巻き状のコイルと、前記第1の基板の他方側の前記コイルと相反する面上に形成される、前記コイルのインダクタンス特性を安定化させるための導電パターンと、前記第1の基板の他方側の面上に形成される電極と、前記第1の基板の一方側と他方側との間を貫通し、前記半導体チップの電極と、前記第１の基板の他方側の面上に形成される電極とを電気的に接続する貫通孔と、前記第１の基板の一方側を封止する絶縁性樹脂と、を備えたことを特徴とする半導体装置である。
また、前記課題を解決するための発明は、第１の基板と、前記第1の基板の一方側に固着される半導体チップと、前記第１の基板の一方側の前記半導体チップと対向する面上に形成される、前記半導体チップと電気的に接続される渦巻き状のコイルと、前記第１の基板の他方側の前記コイルと相反する面上に形成される、前記コイルのインダクタンス特性を安定化させるための導電パターンと、を有する半導体装置と、前記第１の基板の他方側と対向し、前記半導体装置が実装される第２の基板と、を備えたことを特徴とする回路装置である。
実装前のインダクタンス特性及びその安定性を実装後に容易に再現でき且つ当該実装が容易な低コストの半導体装置を提供できる。
＝＝＝半導体装置の構成＝＝＝
図１を参照しつつ、本実施の形態の半導体装置１の構成例について説明する。図１（ａ）は半導体装置１の表側の平面図であり、図１（ｂ）は半導体装置１の側面図であり、図１（ｃ）は半導体装置１の裏側を表側から見た透視図である。以後、この半導体装置１における後述するＩＣチップ側を「表側」と称し、この半導体装置１における後述するコイル側を「裏側」と称することとする。図１（ａ）及び図１（ｃ）に例示されるように、本実施の形態の半導体装置１は、例えば、表裏側が略正方形状をなすパッケージである。この略正方形の一辺の長さは例えば５ｍｍである。また、図１（ｂ）に例示されるパッケージの厚さ（Ｚ方向の長さ）は例えば１ｍｍ程度である。よって、本実施の形態の半導体装置１は、略正方形の表裏を有する平板形状をなすものである。但し、半導体装置１は前記の寸法を有する略正方形の平板形状に限定されるものではない。
図１に例示されるように、半導体装置１は、主として、基板（第１の基板）１０と、ＩＣチップ（半導体チップ）２０と、コイル３０と、後述するダミーパターン（導電パターン）４０とを備えて構成されている。
基板１０は、例えばガラスエポキシからなる絶縁性基板１１（図１（ｂ））を主材料とし、その表側に所定の導電路１２ａ（図１（ｂ））が貼着されその上に絶縁性のソルダレジストパターン１３ａ（図１（ｂ））が被覆されたものである。また、絶縁性基板１１の裏側も、所定の導電路１２ｂ（図１（ｂ））が貼着されその上に絶縁性のソルダレジストパターン１３ｂ（図１（ｂ））が被覆されている。更に、絶縁性基板１１には、スルーホール（第１の貫通孔、第２の貫通孔）（図３）が、表側と裏側との間を貫通するように穿設されている。
前記の表側に貼着された所定の導電路１２ａとは、図１（ａ）に例示されるように、例えば２６個のＩＣチップ用パターンと、１個のコイル用パターンとを備えて構成されている。各ＩＣチップ用パターンは、スルーホールの開口部電極（例えば開口部電極１２１ａ）と、配線（例えば配線１２２ａ）と、内部電極（例えば内部電極１２３ａ）とから構成されている。また、コイル用パターンは、コイル用のスルーホールの開口部電極３０１ａ、３０２ａと、十字形状をなす配線３０３ａとから構成されている。
前記の裏側に貼着された所定の導電路１２ｂとは、図１（ｃ）に例示されるように、前述した２６個のＩＣチップ用パターンに対応するパターンと、前述したコイル用のスルーホールの開口部電極３０１ａ、３０２ａに対応する開口部電極３０１ｂ、３０２ｂとを備えて構成されている。各パターンは、開口部電極（例えば開口部電極１２１ｂ）と、配線（例えば配線１２２ｂ）と、外部端子（電極、例えば外部端子１２３ｂ）とから構成されている。
尚、スルーホールの表側の開口部電極１２１ａと裏側の開口部電極１２１ｂとは表裏相反するように配置されている。
ＩＣチップ２０（図１（ａ）、（ｂ））は、例えば、本実施の形態の半導体装置１におけるコイル以外を内部に形成するベアチップである。図１（ａ）に例示されるように、ＩＣチップ２０は、例えば、Ｙ軸の左右にそれぞれ１３個ずつの電極２０１、２０２を備えている。これらの合計２６個の電極２０１、２０２は金属細線２２により２６個の内部電極１２３ａにそれぞれ電気的に接続されている。尚、本実施の形態のＩＣチップ２０は、例えば、前述した基板１０が有する略正方形よりもひと回り小さい略長方形の平板形状をなすものであるが、これに限定されるものではない。また、本実施の形態のＩＣチップ２０の電極２０１、２０２の個数と、これに応じて決まる内部電極や外部端子等の個数とは、前述した２６個に限定されるものではない。
コイル３０は、図１（ｃ）に例示されるように、前述した裏側の導電路１２ｂの一部として、絶縁性基板１０に貼着される渦巻き形状をなす２つの平面コイル３０１、３０２からなっている。
コイル３０１とコイル３０２とは、前述した開口部電極３０１ｂ、３０２ｂ（図１（ｃ））及び開口部電極３０１ａ、３０２ａ（図１（ａ））において同電位となるように、十字形状をなす配線３０３ａにより接続されている。この十字形状をなす配線３０３ａは、配線１２５ａ、内部電極１２６ａ、及び金属細線２２を介してＩＣチップ２０の電極２０２に電気的に接続されている。一方、この十字形状をなす配線３０３ａは、開口部電極１２４ａ（図１（ａ））及び開口部電極１２４ｂ（図１（ｃ））を介し、外部端子ＶＣＣ（図１（ｃ））に対して同電位となるように接続されている。尚、本実施の形態の開口部電極３０１ｂ、３０２ｂは、２つのコイル３０１、３０２の一方側の電極とみなすことができる。
また、２つのコイル３０１、３０２の他方側の電極は、図１（ｃ）に例示される開口部電極１２７ｂ、１２８ｂとみなすことができる。外部端子Ｌ１は、開口部電極１２７ｂ及び開口部電極１２７ａを介して、ＩＣチップ２０の電極と電気的に接続されている。同様に、外部端子Ｌ２は、開口部電極１２８ｂ及び開口部電極１２８ａを介して、ＩＣチップ２０の電極と電気的に接続されている。
尚、基板１０の裏側における前述した２６個の外部端子を除いた全面には、前述したソルダレジストパターン１３ｂが被覆されている。
図２の回路図に例示されるように、本実施の形態の半導体装置１は、例えば、そのＩＣチップ２０の一部とコイル３０１、３０２とが局部発振回路における共振器と等価であるようなチューナ装置であってもよい。図２に例示される等価回路２では、図１（ｃ）に例示されたコイル（インダクタ）３０１、３０２に対して、導電路１２ａ、１２ｂ等のパッケージ由来のインダクタ３１１ａ、３１２ａがそれぞれ直列に接続されている。また、これらのインダクタ３１１ａ、３１２ａに対して、金属細線２２等がワイヤボンディング由来のインダクタとしてそれぞれ更に直列に接続されている。但し、本実施の形態では、コイル３０１、３０２に対するこれらのインダクタの寄与は、例えばおよそ２５％程度である。
また、図２に例示されるように、インダクタ３０１、３１１ａ、２２及びインダクタ３０２、３１２ａ、２２のそれぞれには、内蔵ダイオード２１０及びキャパシタ・バンク２２０が接続されている。この内蔵ダイオード２１０及びキャパシタ・バンク２２０は、ＩＣチップ２０の内部に形成されている。また、本実施の形態のキャパシタ・バンク２２０は、容量が所定刻みで異なる例えば１０個のコンデンサが並列接続されて構成されたものであり、ソフトウェアを用いてその容量を順次切り替えることにより周波数を変えるものである。
尚、本実施の形態の半導体装置１は、前述したチューナ装置に限定されるものではない。
図３を参照しつつ、本実施の形態の半導体装置１における導電路１２ａ、１２ｂとＩＣチップ２０との電気的な接続例についてより詳細に説明する。図３（ａ）は図１（ａ）の半導体装置１における左下側部分を拡大した平面図であり、図３（ｂ）は図１（ｂ）の半導体装置１における左側部分を拡大した断面図であり、図３（ｃ）は図１（ｃ）の半導体装置１における左下側部分を拡大した透視図である。
図３（ａ）に例示されるように、前述した、絶縁性基板１１の表側に貼着された開口部電極１２１ａと、配線１２２ａと、内部電極１２３ａとは一体の導電体である。この導電体を、図３（ａ）におけるＡからＡ’へ向かう曲線に沿って切断しＸ方向に見た断面が、図３（ｂ）におけるＡ−Ａ’の部分に相当する。図３（ｂ）に例示されるように、内部電極１２３ａがソルダレジストパターン１３ａの間から露出し、このソルダレジストパターン１３ａの被覆下では、配線１２２ａ及び開口部電極１２１ａが、同様の導電体により内側が被覆されたスルーホール１２０１に接続されている。
図３（ｃ）に例示されるように、前述した、絶縁性基板１１の裏側に貼着された開口部電極１２１ｂと、配線１２２ｂと、外部端子１２３ｂとは一体の導電体である。この導電体を、図３（ｃ）におけるＢからＢ’へ向かう曲線に沿って切断しＸ方向に見た断面が、図３（ｃ）におけるＢ−Ｂ’の部分に相当する。図３（ｂ）に例示されるように、外部端子１２３ｂがソルダレジストパターン１３ｂの間から露出し、このソルダレジストパターン１３ｂの被覆下では、配線１２２ｂ及び開口部電極１２１ｂが、前述したスルーホール１２０１に接続されている。
以上から、基板１０における相反する表裏側に開口部１２０１ａ、１２０１ｂを有するスルーホール１２０１を介して、内部電極１２３ａと外部端子１２３ｂとが電気的に接続されることになる。一方、図３（ｂ）に例示されるように、内部電極１２３ａは金属細線２２を介してＩＣチップ２０の電極２０１と電気的に接続されている。よって、外部端子１２３ｂは、半導体装置１におけるＩＣチップ２０の端子の役割を果たすことになる。
尚、他のスルーホールを介した導電路１２ａ、１２ｂどうしの電気的な接続例も、図３に例示されたものと同様である。本実施の形態では、図１（ａ）に例示される開口部電極１２４ａ、１２７ａ、１２８ａ、３０１ａ、３０２ａに該当するスルーホールが、コイル３０とＩＣチップ２０とを電気的に接続する第１の貫通孔に相当し、これ以外の全てのスルーホールが第２の貫通孔に相当する。また、本実施の形態の各スルーホール内はソルダレジストで封止されている。
＜＜＜導電パターンの構成＞＞＞
図１に戻って、本実施の形態のダミーパターン４０の構成例について説明する。ダミーパターン４０は、例えば一体の平坦な導電体からなってもよい。但し、複数の導電体が所定の幅狭の間隙を隔てて整列し構成されるダミーパターン４０の方が後述する格別の効果を奏する。
図１（ａ）に例示されるように、本実施の形態のダミーパターン４０は、絶縁性基板１０の裏側のコイル３０１、３０２と相反するように、この絶縁性基板１０の表側に形成されている。本実施の形態のダミーパターン４０は、具体的には、例えば銅（Ｃｕ）を主材料とし略正方形状をなす単一の導電体４０１が、ＩＣチップ２０の略長方形状の一辺に対しておよそ４５°の角度をなし、幅狭の間隙（所定間隙）４０２を隔てて整列し構成されている。尚、この略正方形状及び４５°は一例である。この複数の間隙４０２は、例えば相互に直交する直線形状をなしている。また、このダミーパターン４０の輪郭は、２つのコイル３０１、３０２を合わせた略長方形状の輪郭と整合するようになっているため、略正方形状をなす導電体４０１の一部はこの輪郭近傍にて略三角形状をなしている。更に、このダミーパターン４０の導電体４０１は、前述した開口部電極３０１ａ、３０２ａ及び十字形状をなす配線３０３ａを幅狭の間隙を隔てて取り囲むようになっているため、略正方形状をなす導電体４０１の一部は、この開口部電極３０１ａ、３０２ａ及び配線３０３ａ近傍にて例えば略三角形状をなしている。これらの導電体４０１は絶縁性基板１０の表側に貼着され、更にソルダレジストパターン１３ａで被覆されている。このソルダレジストパターン１３ａに対して、更に絶縁ペースト（絶縁性接着剤）２１を介してＩＣチップ２０が固着される。
ところで、ダミーパターン４０の導電体４０１は、間隙４０２に対して、図１（ｂ）におけるＺ方向に凸形状をなすため、この上に被覆されたソルダレジストパターン１３ａも同様の凹凸形状をなす。この凹凸形状は、半導体装置１を後述するプリント配線基板５００上に実装する際、この半導体装置１に作用する応力の緩和につながる。また、図１（ａ）に例示されるように、導電体４０１に対して相対的に凹形状をなす間隙４０２は、基板１０のＸＹ面の中心から放射形状をなしているため、前述した絶縁ペースト２１を塗布し易くなるとともに、塗布時のボイドの逃散性が向上し、よってダミーパターン４０とＩＣチップ２０との密着性及び接着性が向上する。従って、半導体装置１の製造時におけるＩＣチップ２０の実装が容易且つ確実になる。
尚、本実施の形態では、ダミーパターン４０が形成された基板１０にＩＣチップ２０が実装された後、この基板１０の表側はモールド樹脂（絶縁性樹脂）５０により封止される。
＝＝＝回路装置＝＝＝
図４（ａ）の側面図に例示されるように、前述した半導体装置１は、他の半導体装置とともにプリント配線基板（第２の基板）５００上に実装されて例えば携帯用の電子機器の回路装置１００の１つを構成する。本実施の形態では、半導体装置１の裏側の外部端子（例えばＶＣＣ、Ｌ１、Ｌ２）は、例えば半田バンプ６０を介してプリント配線基板５００上の導電路５１０と電気的に接続される。尚、この半田バンプ６０は、プリント配線基板５００上で半導体装置１を支持する役割も果たす。
本実施の形態では、プリント配線基板５００における半導体装置１のコイル３０と対向する面上には導電路５１０等の導電体は無い。一方、本実施の形態では、ＩＣチップ２０とコイル３０との間にダミーパターン４０が介在している。このダミーパターン４０により、ＩＣチップ２０の動作時の誘導ノイズ等が遮蔽されるため、コイル３０のインダクタンス特性が安定し得る。よって、半導体装置１単体において、もし半導体装置１のメーカ側で基板１０に対するＩＣチップ２０の取り付け位置等に誤差が生じた場合でも、このＩＣチップ２０の動作がコイル３０のインダクタンス特性及びその安定性に及ぼす影響が抑制される。また、コイル３０近傍のプリント配線基板５００上には導電体が無いため、コイル３０と相互インダクタンス結合し得る主たるものはダミーパターン４０ということになる。よって、半導体装置１単体のコイル３０が所定のインダクタンス特性を有するようにメーカ側で予めダミーパターン４０を設計しておけば、半導体装置１のユーザ側で、プリント配線基板５００における導電体の無い領域に実装する限り、コイル３０の所定のインダクタンス特性が保持される。尚、前述したコイル３０のインダクタンス特性の安定化とは、例えば、コイル３０のインダクタンスが所定値に維持されること、或いは、コイル３０のインダクタンスが所定範囲に維持されることを意味する。
一方、図４（ｂ）の側面図に例示されるように、従来の半導体装置１’は、前述したダミーパターン４０を有さない。よって、ユーザ側で、このダミーパターン４０に代わる例えば導電体５２０がプリント配線基板５００に予め形成されなければならない。但し、この導電体５２０は、形状や材質等の詳細はユーザ側の設計に応じたものとならざるを得ない。また、この導電体５２０に対する半導体装置１’の実装位置の精度もユーザ側の作業精度に応じたものとならざるを得ない。このため、導電体５２０とコイル３０’との間の相互インダクタンス等はユーザ側の設計や作業精度等に応じて異なることになる。よって、メーカ側が半導体装置１’単体に基づいて想定しているインダクタンス特性及びその安定性が、ユーザ側で電子機器等に実装されて使用される際には再現しない虞がある。或いは、このインダクタンス特性及びその安定性を再現するためには、半導体装置１’搭載時の作業等の点でユーザ側に負担を強いる虞がある。
以上を考慮すると、本実施の形態の半導体装置１は、その製造時において従来よりも高い作業精度は要求されないことになる。また、本実施の形態の半導体装置１は、導電体の無い領域に実装されるわけであるから、その実装時において従来よりも高い作業精度は要求されないことになる。従って、実装前のインダクタンス特性及びその安定性を実装後に容易に再現でき且つ当該実装が容易な低コストの半導体装置１が提供されたことになる。コイル３０のインダクタンス特性及びその安定性が保持されれば、半導体装置１の例えばＱ値等の周波数特性は良好となり、よってこの半導体装置１を搭載した電子機器の性能もより良いものとなる。
前述した回路装置１００（図４（ａ））では、半導体装置１の裏側と半田バンプ６０とで囲まれた領域では、プリント配線基板５００上に導電体が全く無かったが、これに限定されるものではない。例えば、コイル３０と対向する面以外であれば、導電路５３０（図５）や回路素子３００等が有ってもよい。
図５の側面図に例示される回路装置１０１では、プリント配線基板５００における半導体装置１の裏側のコイル３０と対向する領域Ｓの外側であれば、この半導体装置１の裏側に例えば導電路５３０が有ってもよい。或いは、コイル３０との相互インダクタンス結合や誘導ノイズ等が小さい回路素子３００であれば、導電路５４０との金属細線３１０によるワイヤボンディングが領域Ｓ以外で行われている限り、半導体装置１の裏側に有ってもよい。
本実施の形態の半導体装置１は、基板１０と、基板１０の表側に固着されるＩＣチップ２０と、基板１０の裏側に渦巻き状に形成されるとともにＩＣチップ２０と電気的に接続されるコイル３０と、を有し、基板１０の表側におけるＩＣチップ２０と対向する面上に、コイル３０のインダクタンス特性を安定化させるためのダミーパターン４０を、備えてなる。このダミーパターン４０により、ＩＣチップ２０の動作時の誘導ノイズ等が遮蔽されるため、コイル３０のインダクタンス特性が安定し得る。よって、半導体装置１単体において、もし半導体装置１のメーカ側で基板１０に対するＩＣチップ２０の取り付け位置等に誤差が生じた場合でも、このＩＣチップ２０の動作がコイル３０のインダクタンス特性及びその安定性に及ぼす影響が抑制される。また、半導体装置１単体のコイル３０が所定のインダクタンス特性を有するようにメーカ側で予めダミーパターン４０を設計しておけば、半導体装置１のユーザ側で例えばプリント配線基板５００における導電体の無い領域に実装する場合、コイル３０の所定のインダクタンス特性が保持される。従って、実装前のインダクタンス特性及びその安定性を実装後に容易に再現でき且つ当該実装が容易な低コストの半導体装置１が提供されたことになる。
また、前述した半導体装置１において、ＩＣチップ２０は、ダミーパターン４０に対して絶縁ペースト２１を介して固着されることが好ましい。これにより、ダミーパターン４０の近傍にＩＣチップ２０を固着できるため、ＩＣチップ２０の動作時の誘導ノイズ等をより効果的に遮蔽できる。
また、前述した半導体装置１において、ダミーパターン４０は、所定形状の単一の導電体４０１が所定間隙４０２を介して複数配列されてなることが好ましい。これにより、半導体装置１を例えばプリント配線基板５００に実装する際、この半導体装置１に作用する応力の緩和につながる。
また、前述した半導体装置１において、ダミーパターン４０は、略四角形の単一の導電体４０１を、所定間隙４０２が略一直線となって交差するように複数配列されてなることが好ましい。これにより、導電体４０１に対して所定間隙４０２は例えば相対的に凹形状をなし得るため、絶縁ペースト２１を塗布し易くなる。よって、半導体装置１の製造時でのＩＣチップ２０の実装が容易になるとともに、半導体装置１におけるＩＣチップ２０の実装位置の精度が向上する。
また、前述した半導体装置１において、ＩＣチップ２０は四角形であり、略一直線となって交差する複数の所定間隙４０２は、ＩＣチップ２０の外周辺に対して、所定角度を有して設けられることが好ましい。これにより、所定間隙４０２は、基板１０の中心から放射形状をなし得るため、絶縁ペースト２１を塗布時のボイドの逃散性も向上する。
また、本実施の形態の半導体装置１は、基板１０と、基板１０の表側に固着されるＩＣチップ２０と、基板１０の裏側に渦巻き状に形成されるコイル３０と、基板１０の表側と裏側との間を貫通し、ＩＣチップ２０の電極（例えば電極２０２）と、コイルの電極１２４ｂ、１２７ｂ、１２８ｂ、３０１ｂ、３０２ｂとを電気的に接続するスルーホールと、基板１０の表側におけるＩＣチップ２０と対向する面上に形成される、コイル３０のインダクタンス特性を安定化させるためのダミーパターン４０と、基板１０の表側と裏側との間を貫通し、ＩＣチップ２０の他の電極（例えば電極２０１）と、基板１０の裏側に形成された電極（例えば外部端子１２３ｂ）とを電気的に接続するスルーホールと、基板１０の裏側に形成され、コイル３０及び裏側に形成された電極と、プリント配線基板５００とを、基板１０の裏側とプリント配線基板５００とを対向させた状態で電気的に接続するための半田バンプ６０と、基板１０の表側を封止するモールド樹脂５０と、を有してなる。このような半導体装置１は、従来のものに比べて、実装前のインダクタンス特性及びその安定性を実装後に容易に再現でき且つ当該実装が容易である。
また、本実施の形態の回路装置１００は、基板１０と、基板１０の表側に固着されるＩＣチップ２０と、基板１０の裏側に渦巻き状に形成されるとともにＩＣチップ２０と電気的に接続されるコイル３０と、基板１０の表側におけるＩＣチップ２０と対向する面上に、コイル３０のインダクタンス特性を安定化させるためのダミーパターン４０と、を有する半導体装置１と、半導体装置１が、基板１０の裏側を対向させた状態で実装されるプリント配線基板５００と、を備えてなる。このような半導体装置１を搭載した回路装置１００を内蔵する電子機器の性能はより良いものとなる。
また、前述した回路装置１００において、基板１０の裏側に形成されたコイル３０と対向する面上には、プリント配線基板５００の導電路が無いことが好ましい。このような半導体装置１を搭載した回路装置１００を内蔵する電子機器の性能はより良いものとなる。
＝＝＝基板の表側にコイルがあり裏側に導電パターンがある場合＝＝＝
前述した実施の形態の半導体装置１では、基板（基板１０）におけるＩＣチップ側である表側に導電パターン（ダミーパターン４０）が形成されるとともに、基板１０の裏側にコイル（コイル３０）が形成されていたが、この導電パターン及びコイルと基板の表裏との相対位置関係は、これと逆であってもよい。
図６に例示されるように、本実施の形態の半導体装置１”は、基板１０”の表側にコイル３０”が形成されるとともに、基板１０”の裏側にダミーパターン４０”が形成されたものである。図６（ａ）は半導体装置１”の表側の平面図であり、図６（ｂ）は半導体装置１”の側面図であり、図６（ｃ）は半導体装置１”の裏側を表側から見た透視図である。以後、半導体装置１”におけるＩＣチップ側（＋Ｚ側）を「表側」と称し、半導体装置１”におけるＩＣチップ側と相反する側を「裏側」と称することとする。
本実施の形態の半導体装置１”は、前述した相対位置関係以外は、図１に例示された半導体装置１と略等しい外観構成を有するパッケージである。本実施の形態の半導体装置１”は、主として、基板（第１の基板）１０”と、ＩＣチップ（半導体チップ）２０”と、コイル３０”と、ダミーパターン（導電パターン）４０”とを備えて構成されている。
基板１０”は、図６（ｂ）に例示されるように、例えばガラスエポキシからなる絶縁性基板１１”を主材料とし、その表側に所定の導電路１２ａ”が貼着されその上に絶縁性のソルダレジストパターン１３ａ”が被覆されたものである。また、絶縁性基板１１”の裏側も、所定の導電路１２ｂ”が貼着されその上に絶縁性のソルダレジストパターン１３ｂ”が被覆されている。更に、絶縁性基板１１”には、スルーホール（貫通孔）が、表側と裏側との間を貫通するように穿設されている。
前記の表側に貼着された所定の導電路１２ａ”は、図６（ａ）に例示されるように、例えば２６個のＩＣチップ用パターンと、後述するブリッジ線路３０３ｂ”（図６（ｃ））に対するスルーホールの開口部電極３０１ａ”、３０２ａ”、３０４ａ”とを備えて構成されている。各ＩＣチップ用パターンは、開口部電極（例えば開口部電極１２１ａ”、１２４ａ”）と、配線（例えば配線１２２ａ”、１２５ａ”）と、内部電極（例えば内部電極１２３ａ”、１２６ａ”）とから構成されている。但し、図６（ａ）の例示では、外部端子ＶＣＣ（図６（ｃ））とスルーホールを介して接続されるＩＣチップ用パターンは、Ｙ軸方向に沿って開口部電極３０４ａ”まで延在する線路３０５ａ”を更に備えている。また、図６（ａ）の例示では、コイル３０１”、３０２”と接続される各ＩＣチップ用パターンは開口部電極を有しておらず、配線及び内部電極のみからなっている。
前記の裏側に貼着された所定の導電路１２ｂ”は、図６（ｃ）に例示されるように、前述した２６個のＩＣチップ用パターンに対応するパターンと、ブリッジ線路３０３ｂ”とを備えて構成されている。各ＩＣチップ用パターンは、開口部電極（例えば開口部電極１２１ｂ”、１２４ｂ”）と、配線（例えば配線１２２ｂ”、１２５ｂ”）と、外部端子（電極、例えば外部端子１２３ｂ”、１２６ｂ”）とから構成されている。ここで、前述したスルーホールの表側の開口部電極１２１ａ”と裏側の開口部電極１２１ｂ”とは表裏相反するように配置されている。ブリッジ線路３０３ｂ”は、２つのコイル３０１”、３０２”どうしを結線するためのものである。また、このブリッジ線路３０３ｂ”は、そのＸ軸方向中央の開口部電極３０４ｂ”及び開口部電極３０４ａ”（図６（ａ））をつなぐスルーホールと、線路３０５ａ”（図６（ａ））と、前述したＩＣチップ用パターン（図６（ａ））におけるスルーホールと、を介して、外部端子ＶＣＣに対して同電位となるように接続されている。更に、このブリッジ線路３０３ｂ”は、前述したＩＣチップ用パターン及び金属細線２２”（図６（ａ））を介して、ＩＣチップ２０”の電極（例えば電極２０１”、２０２”）に電気的に接続されている。
ＩＣチップ２０”（図６（ａ）、（ｂ））は、図１に例示されたＩＣチップ２０と同じベアチップである。
コイル３０”は、図６（ａ）に例示されるように、前述した表側の導電路１２ａ”の一部として、絶縁性基板１０”に貼着される渦巻き形状をなす２つの平面コイル３０１”、３０２”からなっている。本実施の形態のコイル３０１”、３０２”は、図６（ｂ）に例示されるように、絶縁性基板１０”の表側に貼着され、更にソルダレジストパターン１３ａ”で被覆されている。このソルダレジストパターン１３ａ”に対して、更に絶縁ペースト（絶縁性接着剤）２１”を介してＩＣチップ２０”が固着されている。尚、図６（ａ）の例示によれば、２つのコイル３０１”、３０２”は、何れも基板１０”面上において中心から外側に向かって反時計周りに渦を巻く同一の形状をなしている。
ダミーパターン４０”は、図６（ｃ）に例示されるように、絶縁性基板１０”の表側のコイル３０１”、３０２”と相反するように、この絶縁性基板１０”の裏側に形成されている。本実施の形態のダミーパターン４０”は、具体的には、例えば銅（Ｃｕ）を主材料とし、その中央部において前述したブリッジ線路３０３ｂ”を取り囲む略長方形状をなす単一の導電体により構成されている。これにより、ブリッジ線路３０３ｂ”は、周囲に導電体があることにより、所謂コプレナー線路として機能する。つまり、もしブリッジ線路３０３ｂ”から電磁界が発生した場合でも、これがダミーパターン４０”に吸収される。
また、本実施の形態のダミーパターン４０”の輪郭は、２つのコイル３０１”、３０２”を合わせた略長方形状の輪郭と整合するようになっている。つまり、このダミーパターン４０”は、２つのコイル３０１”、３０２”を一体のコイル３０”とみなした場合の外周枠と同じ又はこれを越えた位置に外縁を有するものである。これにより、コイル３０”の動作時にもしこのコイル３０”から裏側（−Ｚ側）へ電磁界が発生した場合でも、これがダミーパターン４０”により吸収される。
更に、このダミーパターン４０”は、以下述べる複数の接地用端子１５”に対して同電位となるように接続されている。
接地用端子（電極）１５”は、図６（ｃ）に例示されるように、前述した裏側の導電路１２ｂ”の一部として、前述した２６個の外部端子とともに、例えばプリント配線基板５００（図４（ａ））に実装する際の接地用として絶縁性基板１０”に複数個貼着されている。但し、接地用端子１５”は、接地用に限定されるものではなく、要するにダミーパターン４０”を同一電圧に保持するための電極であればいかなるものでもよい。この同一電圧の電圧値は、例えば前記のプリント配線基板５００における所定部位の電圧に応じて決まるものである。このように、コイル３０”と相互インダクタンス結合するダミーパターン４０”を同一電圧に保持してその電位を安定させることにより、コイル３０”のインダクタンス特性がより安定となる。尚、コイル３０”のインダクタンス特性の安定化とは、例えば、コイル３０”のインダクタンスが所定値に維持されること、或いは、コイル３０”のインダクタンスが所定範囲に維持されることを意味する。
尚、本実施の形態では、基板１０”の裏側における前述した複数個の外部端子及び接地用端子１５を除いた全面には、前述したソルダレジストパターン１３ｂ”が被覆されている。
また、本実施の形態では、コイル３０”が形成された基板１０”にＩＣチップ２０”が実装された後、この基板１０”の表側はモールド樹脂（絶縁性樹脂）５０”により封止される。
更に、本実施の形態の半導体装置１”の内部では、コイル３０”がダミーパターン４０”と相互インダクタンス結合している。一方、従来の半導体装置１’（図４（ｂ））の内部には導電パターンは無い。このため、本実施の形態の半導体装置１”のインダクタンス値は、従来の半導体装置１’のインダクタンス値よりも相互インダクタンス結合の分だけ小さくなる。そこで、本実施の形態では、コイル３０１”、３０２”の大きさ、巻き数、その形成に際してのラインアンドスペースの比率等を変えることにより、半導体装置１”のインダクタンス値が従来の半導体装置１’のインダクタンス値と等しくなるように、コイル３０”のインダクタンス値を従来の場合よりも大きめに設定している。これにより、半導体装置１”のインダクタンス値は、例えばメーカ側で従来から出荷時に設定されている所定値からずれることがないため、例えばユーザ側にとって、この半導体装置１”は使い勝手が良いことになる。
本実施形態の半導体装置１”によれば、コイル３０”近傍のプリント配線基板５００上に導電体が無い場合には、このコイル３０”と相互インダクタンス結合し得る主たるものはダミーパターン４０”ということになる。よって、半導体装置１”単体のコイル３０が所定のインダクタンス特性を有するように例えばメーカ側で予めダミーパターン４０”を設計しておけば、例えばユーザ側で半導体装置１”をプリント配線基板５００における導電体の無い領域に実装する限り、コイル３０”の所定のインダクタンス特性が保持される。従って、実装前のインダクタンス特性及びその安定性を実装後に容易に再現できる半導体装置１”が提供されたことになる。コイル３０”のインダクタンス特性及びその安定性が保持されれば、半導体装置１”の例えばＱ値等の周波数特性は良好となり、よってこの半導体装置１”を搭載した電子機器の性能もより良いものとなる。
また、本実施形態の半導体装置１”によれば、もしコイル３０”やブリッジ線路３０３ｂ”等から電磁界が発生した場合でも、これがダミーパターン４０”により吸収されるため、この半導体装置１”を搭載した電子機器への電磁干渉を抑制できる。よって、電子機器の性能はより良いものとなる。
本実施の形態の半導体装置１”は、図１に例示された半導体装置１と同様に、そのＩＣチップ２０”の一部とコイル３０１”、３０２”とが局部発振回路における共振器と等価であるようなチューナ装置であってもよい。尚、本実施の形態の半導体装置１”の等価回路は、外部端子Ｌ１、Ｌ２を含まないことを除いて、図２の回路図に例示された等価回路２と同様である。また、本実施の形態の半導体装置１”は、このようなチューナ装置に限定されるものではない。
＜＜＜線対称な２つのコイル＞＞＞
前述した実施の形態の半導体装置１”（図６（ａ））では、２つのコイル３０１”、３０２”は、何れも基板１０”面上において中心から外側に向かって反時計周りに渦を巻く同一の形状をなすように形成されていたが、これに限定されるものではない。
例えば、図７に例示されるように、半導体装置８１の２つのコイル（第１のコイル、第２のコイル）８３０１、８３０２は、Ｙ軸に沿った境界線に対して線対称な形状をもって形成されていてもよい。同図は、基板８１０の表側の平面図である。同図の例示では、基板８１０の表側におけるＩＣチップ（例えば、図６（ａ）におけるＩＣチップ２０”）と対向する面を二分する境界線、例えばＸ軸方向の中点を通り且つＹ軸に平行な境界線に対し、２つのコイル８３０１、８３０２の形状は互いに鏡像の関係にある。また、前述した線路３０５ａ”（図６（ａ））に相当する線路８３０５ａは、この境界線上にある。
前述と同様に、２つのコイル８３０１、８３０２は、２つのＩＣチップ用パターン８１２１、８１２２及び２つの金属細線（例えば、図６（ｂ）における金属細線２２”）をそれぞれ介して、ＩＣチップに接続されている。このため、２つのコイル８３０１、８３０２が前述した境界線に対し線対称であれば、２つのＩＣチップ用パターン８１２１、８１２２及び２つの金属細線をそれぞれ同一の構造とすることにより、配線を含めた２つのコイル８３０１、８３０２のインダクタンス値を等しくできる。このようにすれば、半導体装置８１のパッケージの設計が容易になる上に、配線を含めたコイル８３０の構造が簡単なものになるため、結局、これは半導体装置８１の製造コストを節減することになる。
＜＜＜補助導電パターン＞＞＞
前述した実施の形態の半導体装置１”（図６（ｂ））は、その基板１０”の裏側のみにダミーパターン４０”が形成されたものであったが、これに限定されるものではない。前述した実施の形態の半導体装置１”では、２つのコイル３０１”、３０２”が貼着された絶縁性基板１０”の表側には、ソルダレジストパターン１３ａ”と、絶縁ペースト２１”とを介して、ＩＣチップ２０”が設けられていた。ここで、例えば、ソルダレジストパターン１３ａ”と、絶縁ペースト２１”との間に、ダミーパターン４０”と略同形状をなす補助導電パターンを介在させてもよい。
図８に例示されるように、半導体装置９１の基板９１０は、例えばガラスエポキシからなる絶縁性基板９１１を主材料とし、その表側に、（１）所定の導電路９１２ａ（コイル９３０１、９３０２を含む）が貼着され、（２）その上に絶縁性のソルダレジストパターン９１３ａが被覆され、（３）その上に略長方形状をなし単一の導電体から構成されるダミーパターン（補助導電パターン）９４１が貼着され、（４）その上に絶縁性のソルダレジストパターン９１４ａが被覆されたものである。また、絶縁性基板９１１は、その裏側に、（５）所定の導電路９１２ｂ及びダミーパターン（導電パターン）９４２が貼着され、（６）その上に絶縁性のソルダレジストパターン９１３ｂが被覆されたものである。尚、図８は、半導体装置９１の側面図である。
つまり、半導体装置９１では、基板９１０の裏側に設けられたダミーパターン９４２に加えて、ＩＣチップ９２０と、ソルダレジストパターン（絶縁性接着剤とみなせる）９１３ａとの間にもう１つのダミーパターン９４１を介在させたことになる。
このダミーパターン９４１により、ＩＣチップ９２０の動作時の誘導ノイズ等が遮蔽されるため、コイル９３０（コイル９３０１、９３０２）のインダクタンス特性が安定し得る。よって、半導体装置９１単体において、もし例えばメーカ側で半導体装置９１の基板９１０に対するＩＣチップ９２０の取り付け位置等に誤差が生じた場合でも、このＩＣチップ９２０の動作がコイル９３０のインダクタンス特性及びその安定性に及ぼす影響が抑制される。また、主として２つのダミーパターン９４１、９４２がコイル９３０と相互インダクタンス結合し得るため、例えばメーカ側で半導体装置９１単体のコイル９３０が所定のインダクタンス特性を有するように予め２つのダミーパターン９４１、９４２を設計しておけば、例えばユーザ側では、半導体装置９１のコイル９３０の所定のインダクタンス特性が容易に保持される。
＝＝＝ＦＭラジオ受信機＝＝＝
以上述べた半導体装置１、１”、８１、９１は、チューナ装置として他の半導体装置とともにプリント配線基板（第２の基板）５００（図４（ａ））上に実装されて、例えば携帯用のＦＭラジオ受信機（回路装置）７００（図９）を構成する。図９は、ＦＭラジオ受信機７００の構成例を示すブロック図である。
図９に例示されるように、本実施の形態のＦＭラジオ受信機７００は、アンテナ７０１、ＲＦ増幅器７０２、混合器７０３、局部発振器７０４、第１中間周波増幅器７０５、第１中間周波フィルタ７０６、第２中間周波フィルタ７０７、選択器７０８、第２中間周波増幅器７０９、ＦＭ検波器７１０、及び出力端子７１１を備えて構成される。
アンテナ７０１により受信された放送局信号は、ＲＦ増幅器７０２により増幅され、局部発振器７０４からの局部発振信号とともに混合器７０３により混合されて、中間周波信号に変換される。この中間周波信号は、第１中間周波増幅器７０５で増幅され、第１中間周波フィルタ７０６又は第２中間周波フィルタ７０７及び選択器７０８により帯域制限される。帯域制限された中間周波信号は、第２中間周波増幅器７０９により増幅及び振幅制限され、ＦＭ検波器７１０によりＦＭ復調されて、出力端子７１１に出力される。
本実施の形態のチューナ装置としての半導体装置１、１”、８１、９１は、その裏側の外部端子（例えばＶＣＣ）が例えば半田バンプ６０を介してプリント配線基板５００上の導電路５１０と電気的に接続されて（図４（ａ））、前述した局部発振器７０４を構成するものである。前述したように、このチューナ装置の例えばＱ値等の周波数特性は良好であるため、本実施の形態のＦＭラジオ受信機７００の性能はより良いものとなる。
尚、本実施の形態の半導体装置１、１”、８１、９１を備えた回路装置は、ＦＭラジオ受信機７００に限定されるものではない。この回路装置は、コイル３０、３０”、８３０、９３０が例えば無線信号を受信するアンテナとして機能する携帯受信機、即ち、例えば携帯電話機等であってもよい。
＝＝＝インダクタンス特性及びその安定性の実装前後での再現性＝＝＝
本実施の形態の半導体装置１”は、基板１０”と、基板１０”の表側に固着されるＩＣチップ２０”と、基板の表側のＩＣチップ２０”と対向する面上に形成される、ＩＣチップ２０”と電気的に接続される渦巻き状のコイル３０”と、基板１０”の裏側のコイル３０”と相反する面上に形成される、コイル３０”のインダクタンス特性を安定化させるためのダミーパターン４０”と、を備えてなる。この半導体装置１”単体では、コイル３０”と相互インダクタンス結合し得る主たるものはダミーパターン４０”である。よって、半導体装置１”単体のコイル３０が所定のインダクタンス特性を有するように例えばメーカ側で予めダミーパターン４０”を設計しておけば、例えばユーザ側で半導体装置１”を導電体等から遠ざけて実装する限り、コイル３０”の所定のインダクタンス特性が保持される。従って、実装前のインダクタンス特性及びその安定性を実装後に容易に再現できる。また、この半導体装置１”によれば、もしコイル３０”から電磁界が発生した場合でも、これがダミーパターン４０”により吸収されるため、この半導体装置１”の実装先の電子機器等への電磁干渉を抑制できる。
また、前述した半導体装置１”において、ＩＣチップ２０”は、ソルダレジストパターン１３ａ”を介して基板１０”に固着されることが好ましい。これにより、ＩＣチップ２０”が、ソルダレジストパターン１３ａ”の下地である導電路１２ａ”と電気的に絶縁されるため、コイル３０”及びＩＣチップ２０”の動作が安定する。
また、前述した半導体装置１”において、基板１０”の裏側の面上に形成されるダミーパターン４０”を同一電圧に保持するための複数の接地用端子１５”、を更に備えたことが好ましい。このように、コイル３０”と相互インダクタンス結合するダミーパターン４０”の電位を安定させることにより、コイル３０”のインダクタンス特性がより安定となる。ここで、同一電圧の電圧値は、例えばプリント配線基板５００（図４（ａ））における所定部位の電圧に応じて決まる。
また、前述した半導体装置１”において、複数の接地用端子１５”は、接地されることが好ましい。例えば前述した所定部位が接地されているとした場合の方が、例えばユーザ側での半導体装置１”の実装作業はより容易になる。
また、前述した半導体装置１”において、コイル３０”は、ダミーパターン４０”が設けられない場合のインダクタンス値より大なるインダクタンス値を有する、ことが好ましい。例えばコイル３０”の大きさ、巻き数、その形成に際してのラインアンドスペースの比率等を変えることにより、半導体装置１”のインダクタンス値が、例えば従来の半導体装置１’（図４（ｂ））のインダクタンス値と等しくなるように、コイル３０”のインダクタンス値を従来の場合よりも大きめに設定する。この場合、半導体装置１”のインダクタンス値は、例えばメーカ側で従来から出荷時に設定されている所定値からずれることがないため、例えばユーザ側にとって、この半導体装置１”は使い勝手が良いことになる。
また、前述した半導体装置８１において、コイル８３０はコイル８３０１及びコイル８３０２からなり、コイル８３０１及びコイル８３０２は、基板８１０の表側のＩＣチップ（例えばＩＣチップ２０”）と対向する面を二分する境界線に対し、線対称の形状を呈する、こととしてもよい。例えば、２つのコイル８３０１、８３０２は、２つのＩＣチップ用パターン８１２１、８１２２及び２つの金属細線（例えば金属細線２２”）をそれぞれ介して、ＩＣチップ（例えばＩＣチップ２０”）に接続されている。このため、２つのコイル８３０１、８３０２が前述した境界線に対し線対称であれば、２つのＩＣチップ用パターン８１２１、８１２２及び２つの金属細線をそれぞれ同一の構成とすることにより、配線を含めた２つのコイル８３０１、８３０２のインダクタンス値を等しくできる。このようにすれば、半導体装置８１のパッケージの設計が容易になる上に、配線を含めたコイル８３０の構成が簡単なものになるため、結局、これは半導体装置８１の製造コストの節減をもたらす。
また、前述した半導体装置９１において、基板９１０の表側のＩＣチップ９２０及びソルダレジストパターン９１３ａの間に介在するコイル９３０のインダクタンス特性を安定化させるためのダミーパターン９４１、を更に備えたこととしてもよい。このダミーパターン９４１により、ＩＣチップ９２０の動作時の誘導ノイズ等が遮蔽されるため、コイル９３０のインダクタンス特性が安定し得る。よって、半導体装置９１単体において、もし例えばメーカ側で半導体装置９１の基板９１０に対するＩＣチップ９２０の取り付け位置等に誤差が生じた場合でも、このＩＣチップ９２０の動作がコイル９３０のインダクタンス特性及びその安定性に及ぼす影響が抑制される。また、主として２つのダミーパターン９４１、９４２がコイル９３０と相互インダクタンス結合し得るため、例えばメーカ側で半導体装置９１単体のコイル９３０が所定のインダクタンス特性を有するように予め２つのダミーパターン９４１、９４２を設計しておけば、例えばユーザ側では、半導体装置９１のコイル９３０の所定のインダクタンス特性が容易に保持される。
また、本実施の形態の半導体装置１”、８１、９１は、基板１０”、８１０、９１０と、基板１０”、８１０、９１０の表側に固着されるＩＣチップ２０”、９２０と、基板１０”、８１０、９１０の表側のＩＣチップ２０”、９２０と対向する面上に形成される、ＩＣチップ２０”、９２０と電気的に接続される渦巻き状のコイル３０”、８３０、９３０と、基板１０”、８１０、９１０の裏側のコイル３０”、８３０、９３０と相反する面上に形成される、コイル３０”、８３０、９３０のインダクタンス特性を安定化させるためのダミーパターン４０”、９４２と、基板１０”、８１０、９１０の裏側の面上に形成される外部端子（例えば外部端子１２３ｂ”、１２６ｂ”）と、基板１０”、８１０、９１０の表側と裏側との間を貫通し、ＩＣチップ２０”、９２０の電極（例えば電極２０１”、２０２”）と、基板１０”、８１０、９１０の裏側の面上に形成される外部端子（例えば外部端子１２３ｂ”、１２６ｂ”）とを電気的に接続するスルーホールと、基板１０”、８１０、９１０の表側を封止するモールド樹脂５０”、９５０と、を備えてなる。これにより、半導体装置１”、８１、９１の実装前のインダクタンス特性及びその安定性を実装後に容易に再現できる上に、実装先の電子機器等への電磁干渉を抑制できる。
また、本実施の形態のＦＭラジオ受信機（回路装置）７００は、基板１０”、８１０、９１０と、基板１０”、８１０、９１０の表側に固着されるＩＣチップ２０”、９２０と、基板１０”、８１０、９１０の表側のＩＣチップ２０”、９２０と対向する面上に形成される、ＩＣチップ２０”、９２０と電気的に接続される渦巻き状のコイル３０”、８３０、９３０と、基板１０”、８１０、９１０の裏側のコイル３０”、８３０、９３０と相反する面上に形成される、コイル３０”、８３０、９３０のインダクタンス特性を安定化させるためのダミーパターン４０”、９４２と、を有するチューナ装置（半導体装置）１”、８１、９１と、基板１０”、８１０、９１０の裏側と対向し、チューナ装置（半導体装置）１”、８１、９１が実装されるプリント配線基板（例えばプリント配線基板５００）と、を備えてなる。このチューナ装置の例えばＱ値等の周波数特性は良好であるため、ＦＭラジオ受信機７００の性能はより良いものとなる。
前述した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく変更、改良され得るとともに、本発明にはその等価物も含まれる。
（ａ）は本実施の形態の半導体装置の表側の平面図であり、（ｂ）は本実施の形態の半導体装置の側面図であり、（ｃ）は本実施の形態の半導体装置の裏側を表側から見た透視図である。 本実施の形態の半導体装置の共振器の等価回路の一例を示す回路図である。 （ａ）は本実施の形態の半導体装置の一部分を拡大した平面図であり、（ｂ）は本実施の形態の半導体装置の一部分を拡大した断面図であり、（ｃ）は本実施の形態の半導体装置の一部分を拡大した透視図である。 （ａ）は本実施の形態の回路装置の側面図であり、（ｂ）は従来の回路装置の側面図である。 本実施の形態の回路装置のもう一つの側面図である。 （ａ）は本実施の形態の半導体装置の表側のもう一つの平面図であり、（ｂ）は本実施の形態の半導体装置のもう一つの側面図であり、（ｃ）は本実施の形態の半導体装置の裏側を表側から見たもう一つの透視図である。 本実施の形態の基板の表側の平面図である。 本実施の形態の半導体装置の更にもう一つの側面図である。 本実施の形態のＦＭラジオ受信機の構成例を示すブロック図である。
符号の説明
１、１”、８１、９１ 半導体装置
２ 等価回路
１０、１０”、８１０、９１０ 基板
１１、１１” 絶縁性基板
１２ａ、１２ａ”、１２ｂ、１２ｂ”、５１０、５３０、５４０ 導電路
９１２ａ、９１２ｂ 導電路
１３ａ、１３ａ”、１３ｂ、１３ｂ” ソルダレジストパターン
９１３ａ、９１３ｂ、９１４ａ ソルダレジストパターン
１５” 接地用端子
２０、２０”、９２０ ＩＣチップ
２１、２１” 絶縁ペースト
２２、２２” 金属細線
３０、３０”、３０１、３０１”、３０２、３０２” コイル
８３０、９３０、８３０１、８３０２、９３０１、９３０２ コイル
４０、４０”、９４１、９４２ ダミーパターン
５０、５０”、９５０ モールド樹脂
６０ 半田バンプ
１００、１０１ 回路装置
１２１ａ、１２１ａ”、１２４ａ、１２４ａ”、１２７ａ、１２８ａ 開口部電極
１２１ｂ、１２１ｂ”、１２４ｂ、１２４ｂ”、１２７ｂ、１２８ｂ 開口部電極
１２２ａ、１２２ａ”、１２２ｂ、１２２ｂ” 配線
１２５ａ、１２５ａ”、１２５ｂ”、１２６ｂ”、３０３ａ 配線
１２３ａ、１２６ａ 内部電極
１２３ｂ、１２３ｂ”、１２６ｂ” 外部端子
２０１、２０１”、２０２、２０２” 電極
２１０ 内蔵ダイオード
２２０ キャパシタ・バンク
３０１ａ、３０１ａ”、３０１ｂ、３０１ｂ” 開口部電極
３０２ａ、３０２ａ”、３０２ｂ、３０２ｂ”、３０４ａ” 開口部電極
３０３ｂ” ブリッジ線路
３０５ａ” 線路
３１１ａ、３１１ｂ インダクタ
４０１、５２０ 導電体
４０２ 間隙
５００ プリント配線基板
１２０１ スルーホール
１２０１ａ、１２０１ｂ 開口部
８１２１、８１２２ ＩＣチップ用パターン

Claims (17)

  1. 基板と、
    前記基板の一方側に固着される半導体チップと、
    前記基板の他方側に渦巻き状に形成されるとともに前記半導体チップと電気的に接続されるコイルと、を有する半導体装置であって、
    前記基板の一方側における前記半導体チップと対向する面上に、前記コイルのインダクタンス特性を安定化させるための導電パターンを、備えたことを特徴とする半導体装置。
  2. 前記半導体チップは、前記導電パターンに対して絶縁性接着剤を介して固着されることを特徴とする請求項１に記載の半導体装置。
  3. 前記導電パターンは、所定形状の単一の導電パターンが所定間隙を介して複数配列されてなることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記導電パターンは、略四角形の単一の導電パターンを、前記所定間隙が略一直線となって交差するように複数配列されてなることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体チップは四角形であり、
    前記略一直線となって交差する複数の所定間隙は、前記半導体チップの外周辺に対して、所定角度を有して設けられることを特徴とする請求項４に記載の半導体装置。
  6. 第1の基板と、
    前記第１の基板の一方側に固着される半導体チップと、
    前記第1の基板の他方側に渦巻き状に形成されるコイルと、
    前記第1の基板の一方側と他方側との間を貫通し、前記半導体チップの電極と、前記コイルの電極とを電気的に接続する第１の貫通孔と、
    前記第1の基板の一方側における前記半導体チップと対向する面上に形成される、前記コイルのインダクタンス特性を安定化させるための導電パターンと、
    前記第1の基板の一方側と他方側との間を貫通し、前記半導体チップの他の電極と、前記第1の基板の他方側に形成された電極とを電気的に接続する第２の貫通孔と、
    前記第1の基板の一方側を封止する絶縁性樹脂と、
    を有することを特徴とする半導体装置。
  7. 第１の基板と、前記第１の基板の一方側に固着される半導体チップと、前記第１の基板の他方側に渦巻き状に形成されるとともに前記半導体チップと電気的に接続されるコイルと、前記第１の基板の一方側における前記半導体チップと対向する面上に、前記コイルのインダクタンス特性を安定化させるための導電パターンと、を有する半導体装置と、
    前記半導体装置が、前記第１の基板の他方側を対向させた状態で実装される第２の基板と、
    を備えたことを特徴とする回路装置。
  8. 前記第１の基板の他方側に形成された前記コイルと対向する面上には、前記第２の基板の導電パターンが無いことを特徴とする請求項７に記載の回路装置。
  9. 基板と、
    前記基板の一方側に固着される半導体チップと、
    前記基板の一方側の前記半導体チップと対向する面上に形成される、前記半導体チップと電気的に接続される渦巻き状のコイルと、
    前記基板の他方側の前記コイルと相反する面上に形成される、前記コイルのインダクタンス特性を安定化させるための導電パターンと、
    を備えたことを特徴とする半導体装置。
  10. 前記半導体チップは、絶縁性接着剤を介して前記基板に固着されることを特徴とする請求項９に記載の半導体装置。
  11. 前記基板の他方側の面上に形成される前記導電パターンを同一電圧に保持するための複数の電極、
    を更に備えたことを特徴とする請求項９又は１０に記載の半導体装置。
  12. 前記複数の電極は、接地されることを特徴とする請求項１１に記載の半導体装置。
  13. 前記コイルは、前記導電パターンが設けられない場合のインダクタンス値より大なるインダクタンス値を有する、ことを特徴とする請求項９乃至１２の何れかに記載の半導体装置。
  14. 前記コイルは第1のコイル及び第２のコイルからなり、
    前記第１のコイル及び前記第２のコイルは、前記基板の一方側の前記半導体チップと対向する面を二分する境界線に対し、線対称の形状を呈する、
    ことを特徴とする請求項９乃至１３の何れかに記載の半導体装置。
  15. 前記基板の一方側の前記半導体チップ及び前記絶縁性接着剤の間に介在する前記コイルのインダクタンス特性を安定化させるための補助導電パターン、
    を更に備えたことを特徴とする請求項１０乃至１４の何れかに記載の半導体装置。
  16. 第1の基板と、
    前記第1の基板の一方側に固着される半導体チップと、
    前記第1の基板の一方側の前記半導体チップと対向する面上に形成される、前記半導体チップと電気的に接続される渦巻き状のコイルと、
    前記第1の基板の他方側の前記コイルと相反する面上に形成される、前記コイルのインダクタンス特性を安定化させるための導電パターンと、
    前記第1の基板の他方側の面上に形成される電極と、
    前記第1の基板の一方側と他方側との間を貫通し、前記半導体チップの電極と、前記第１の基板の他方側の面上に形成される電極とを電気的に接続する貫通孔と、
    前記第１の基板の一方側を封止する絶縁性樹脂と、
    を備えたことを特徴とする半導体装置。
  17. 第１の基板と、前記第1の基板の一方側に固着される半導体チップと、前記第１の基板の一方側の前記半導体チップと対向する面上に形成される、前記半導体チップと電気的に接続される渦巻き状のコイルと、前記第１の基板の他方側の前記コイルと相反する面上に形成される、前記コイルのインダクタンス特性を安定化させるための導電パターンと、を有する半導体装置と、
    前記第１の基板の他方側と対向し、前記半導体装置が実装される第２の基板と、
    を備えたことを特徴とする回路装置。

JP2005329184A 2004-12-21 2005-11-14 半導体装置及び回路装置 Active JP4972306B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005329184A JP4972306B2 (ja) 2004-12-21 2005-11-14 半導体装置及び回路装置
US11/314,039 US7432580B2 (en) 2004-12-21 2005-12-20 Semiconductor device with a substrate having a spiral shaped coil
EP05257863A EP1675177A3 (en) 2004-12-21 2005-12-20 Semiconductor apparatus and circuit apparatus
KR1020050126764A KR101147978B1 (ko) 2004-12-21 2005-12-21 반도체장치 및 회로장치
CN2005101217882A CN1848423B (zh) 2004-12-21 2005-12-21 半导体装置和电路装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004370031 2004-12-21
JP2004370031 2004-12-21
JP2005329184A JP4972306B2 (ja) 2004-12-21 2005-11-14 半導体装置及び回路装置

Publications (2)

Publication Number Publication Date
JP2006203166A true JP2006203166A (ja) 2006-08-03
JP4972306B2 JP4972306B2 (ja) 2012-07-11

Family

ID=36128510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005329184A Active JP4972306B2 (ja) 2004-12-21 2005-11-14 半導体装置及び回路装置

Country Status (5)

Country Link
US (1) US7432580B2 (ja)
EP (1) EP1675177A3 (ja)
JP (1) JP4972306B2 (ja)
KR (1) KR101147978B1 (ja)
CN (1) CN1848423B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229190A (ja) * 2005-01-24 2006-08-31 Sanyo Electric Co Ltd 半導体装置
US7750434B2 (en) * 2005-01-31 2010-07-06 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
JP4312766B2 (ja) * 2006-01-27 2009-08-12 シャープ株式会社 半導体装置
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
JP2008171965A (ja) * 2007-01-11 2008-07-24 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
JP4317245B2 (ja) * 2007-09-27 2009-08-19 新光電気工業株式会社 電子装置及びその製造方法
JP4975584B2 (ja) * 2007-10-26 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法。
JP4698702B2 (ja) * 2008-05-22 2011-06-08 三菱電機株式会社 電子機器
JP2011014556A (ja) * 2009-06-30 2011-01-20 Hitachi Ltd 半導体装置とその製造方法
US8564133B2 (en) * 2009-08-20 2013-10-22 Ying-Nan Wen Chip package and method for forming the same
CN102270625A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种虚拟金属填充结构及带虚拟金属填充物的平面电感器
WO2012101858A1 (ja) * 2011-01-25 2012-08-02 株式会社村田製作所 Ｄｃ－ｄｃコンバータモジュールおよび多層基板
CN104040715B (zh) * 2012-02-09 2017-02-22 富士电机株式会社 半导体器件
US9716056B2 (en) 2015-01-26 2017-07-25 International Business Machines Corporation Integrated circuit with back side inductor
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102081089B1 (ko) * 2018-08-10 2020-02-25 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274273A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体外囲器及び半導体装置
JP2002334806A (ja) * 2001-05-07 2002-11-22 Sony Corp 高周波モジュール装置
JP2004014645A (ja) * 2002-06-04 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2005500685A (ja) * 2001-08-14 2005-01-06 スカイワークス ソリューションズ，インコーポレイテッド インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080156A (ja) * 1973-11-14 1975-06-30
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JPH0816745A (ja) * 1994-06-24 1996-01-19 Seiko Instr Inc Ｉｃカードシステム
EP0977145A3 (en) * 1998-07-28 2002-11-06 Kabushiki Kaisha Toshiba Radio IC card
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3706533B2 (ja) 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
US6304232B1 (en) * 2000-02-24 2001-10-16 The Goodyear Tire & Rubber Company Circuit module
JP3450279B2 (ja) * 2000-07-27 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
TW536795B (en) * 2001-05-30 2003-06-11 Apack Comm Inc Flip chip package of monolithic microwave integrated circuit
JP4639277B2 (ja) * 2001-06-21 2011-02-23 多摩川精機株式会社 光ファイバジャイロの駆動回路基板シールド方法及びシールド構造
JP2003282326A (ja) * 2002-03-26 2003-10-03 Murata Mfg Co Ltd 複合チップ部品及びその製造方法
JP2004014534A (ja) * 2002-06-03 2004-01-15 Murata Mfg Co Ltd 積層チップインダクタの製造方法
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
KR100508682B1 (ko) * 2002-11-20 2005-08-17 삼성전자주식회사 더미 와이어를 이용한 열방출형 적층 칩 패키지
JP4457556B2 (ja) 2002-12-20 2010-04-28 パナソニック株式会社 プラズマディスプレイ用基板の回収方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274273A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体外囲器及び半導体装置
JP2002334806A (ja) * 2001-05-07 2002-11-22 Sony Corp 高周波モジュール装置
JP2005500685A (ja) * 2001-08-14 2005-01-06 スカイワークス ソリューションズ，インコーポレイテッド インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
JP2004014645A (ja) * 2002-06-04 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US7432580B2 (en) 2008-10-07
EP1675177A3 (en) 2008-10-08
EP1675177A2 (en) 2006-06-28
JP4972306B2 (ja) 2012-07-11
KR101147978B1 (ko) 2012-06-01
CN1848423B (zh) 2011-12-21
KR20060071346A (ko) 2006-06-26
US20060131724A1 (en) 2006-06-22
CN1848423A (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
JP4972306B2 (ja) 半導体装置及び回路装置
KR101147977B1 (ko) 반도체 장치
US7649499B2 (en) High-frequency module
JPH09153839A (ja) 超高周波帯無線通信装置
JP2014217014A (ja) 無線装置
US7102462B2 (en) Surface acoustic wave device
US9007146B2 (en) Duplexer
JP7111514B2 (ja) 電子部品モジュール
JP2012160949A (ja) 無線装置及び無線機器
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
JP7298265B2 (ja) 集積回路パッケージ
JP2011233846A (ja) 半導体実装装置
EP0996155A2 (en) Radio frequency integrated circuit apparatus
JP5207587B2 (ja) 回路装置
CN100530620C (zh) 半导体装置
JP2011035058A (ja) 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
JP2002158449A (ja) 高周波電子回路モジュールおよびモジュール用多層基板
US20230380120A1 (en) Radio frequency module and communication device
JP2008112776A (ja) 半導体装置
JPWO2006001087A1 (ja) 半導体装置
JP4799150B2 (ja) 回路基板装置
JP2005317565A (ja) 半導体パッケージ
JP2011193025A (ja) 回路基板装置
JP2006086664A (ja) 水晶振動子及び水晶発振器並びにその組立て方法及び携帯通信端末
KR20020006055A (ko) 위상 동기 루프형 발진기 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4972306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250