JP2003282326A - 複合チップ部品及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 同サイズで従来より大きい抵抗値やインダク
タンス値を実現できる複合チップ部品を提供する。 【解決手段】 絶縁性基板１０上に、抵抗成分の主たる
部分をなす抵抗部１２と、インダクタンス成分の主たる
部分をなすコイル部１４とを、絶縁層１６を介して多層
構造で形成する。コイル部１４の終端１５ｂは、コイル
部１４がなす矩形渦巻き形状における始端１５ａ側の辺
に位置し、この終端１５ｂは絶縁層１６に形成されたス
ルーホールを介して抵抗部１２の端部に電気的に接続さ
れる。これにより、外部電極２０ａから外部電極２０ｂ
までの間に、インダクタンスと抵抗が直列接続されたＬ
Ｒ回路が形成される。この構造によれば、抵抗部１２及
びコイル部１４を形成できる領域として、絶縁性基板１
０の上面のほぼ全域にわたる広い領域を確保できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯機器等に搭載
されるチップ部品に関し、特に１つのチップ基板上に複
数の回路素子が形成される複合チップ部品に関する。

【０００２】

【従来の技術】携帯電話端末などの携帯機器の小型化に
伴って、これら携帯機器内で使用される電子部品に対す
る小型化の要望はますます強まっている。このため、通
信分野では、アナログ回路素子のチップ部品化が進んで
おり、例えばインダクタ素子と抵抗素子を１つのチップ
に内蔵したＬＲ複合チップ部品なども開発されている。

【０００３】従来の複合チップ部品として、例えば特開
平６−３１８５３３号公報に開示されたものは、誘電体
を絶縁性基板とし、その基板の表裏面に電極を設けてキ
ャパシタを構成し、更にその基板の表面に抵抗皮膜と薄
膜インダクタを形成し、それらキャパシタ、抵抗皮膜、
インダクタを直列接続した回路を実現している。

【０００４】また特開平１０−２３３４８５号公報に
は、図６に示すように絶縁性の基板１の表面１ａに印刷
抵抗体２とインダクタ形成用導電パターン３とを形成
し、これらを電気的に接続してＬＲ回路を構成した複合
チップ部品が開示されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来構成では、図６に示すように、いずれも基板の１つの
面上にインダクタと抵抗部の両方を形成しているため、
インダクタ、抵抗のそれぞれの領域の面積が小さくな
り、実現できるインダクタ値及び抵抗値はどうしても制
限を受ける。またこの逆に大きいインダクタンス値や抵
抗値を実現しようとした場合、チップ部品が大型化して
しまう。

【０００６】また、上記従来構成では、抵抗値を大きく
しようとすると、抵抗部のパターン幅を細くしたり、イ
ンダクタのライン幅を細くしたりする必要がある。しか
し、このようにパターンやラインの幅を細くすると、そ
れらの幅の製造上でのばらつきが抵抗値に与える影響が
大きくなり、その結果チップ部品単位での抵抗値のばら
つきが大きくなると言う問題がある。

【０００７】本発明は以上の課題に鑑みなされたもので
あり、従来と同チップサイズで従来より大きい抵抗値や
インダクタンス値を実現できる複合チップ部品を提供す
ることを目的とする。また本発明の更なる目的は、チッ
プ部品単位での抵抗値のばらつきを少なくできる構造を
提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明に係る複合チップ
部品は、導電性材料からなるコイル部と、抵抗体材料か
らなり前記コイル部に電気的に接続される抵抗部とを含
んだ回路を絶縁性基板上に形成して構成される複合チッ
プ部品であって、前記コイル部と前記抵抗部とを、絶縁
層を間に介して互いに異なる層に形成すると共に、前記
抵抗部を前記絶縁層に下側の層に、前記コイル部を前記
絶縁層の上側の層に、それぞれ形成したことを特徴とす
る。

【０００９】本発明の好適な態様では、該複合チップ部
品における前記回路が形成される面の一方端に第１外部
電極が、他方端に第２外部電極が設けられ、前記コイル
部の始端は前記第１外部電極に接続され、該コイル部の
終端は、該コイル部のなすコイル形状における前記第１
外部電極側の終了位置にて、前記絶縁層に設けられたス
ルーホールに接続され、前記抵抗部の始端は前記スルー
ホールに接続され、前記抵抗部の終端は前記第２外部電
極に接続される。

【００１０】また本発明に係る複合チップ部品の製造方
法は、外部電極が設けられる第１及び第２の端部を備え
た絶縁性基板上に、該基板の第１の端部から該基板内の
所定の接続位置まで延伸する抵抗部、又は一方端が前記
接続位置まで延び他方端が該基板の第２の端部に接続さ
れるコイル部、のうちの一方を下層回路要素として形成
する工程と、前記抵抗部又はコイル部のうちの一方が形
成された前記基板上に、所定の絶縁性材料により絶縁層
を形成する工程と、前記絶縁層における前記接続位置に
対応した位置にスルーホールを形成する工程と、前記絶
縁層上に、前記コイル部又は前記抵抗部のうちのもう一
方を上層回路要素として形成し、前記スルーホールを介
して前記下層回路要素と電気的に接続する工程と、を含
む。

【００１１】ここで、「絶縁性基板上」に下層回路要素
を形成するというときの「絶縁性基板上」とは、下層回
路要素が該基板に直接接する場合に限られない。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。

【００１３】図１は、本発明に係るＬＲ（インダクタ・
抵抗）複合チップ部品の構造を示す斜視図である。

【００１４】この実施形態では、主として抵抗成分とし
て機能する抵抗部１２と、主としてインダクタ成分とし
て機能するコイル部１４とを、絶縁層１６を間に挟んで
多層構造として構成している。抵抗部１２は、直方体の
絶縁性基板１０の上面に形成されており、この例では直
線帯状の形状を呈し、当該複合チップ部品の両端の端子
の一方である第２外部電極（端子電極といってもよい）
２０ｂに電気的に接続されている。コイル部１４は、絶
縁層１６上に、導電性材料からなる細いラインを、絶縁
性基板１０の上面形状に適合したほぼ矩形の渦巻き形状
に形成したものである。すなわち、コイル部１４のなす
コイルパターンが呈する略矩形外形の４辺のうち、２辺
は絶縁性基板１０上面の外部電極２０ａ、２０ｂが設け
られる端辺にほぼ平行であり、残りの２辺は絶縁性基板
１０上面の残りの２辺（側辺）に平行である。コイル部
１４の始端１５ａは複合チップ部品のもう一方の端子で
ある第１外部電極２０ａに電気的に接続され、終端１５
ｂは絶縁層１６を貫通するスルーホール（図示省略）を
介して、その下の抵抗部１２の端部（外部電極２０ｂに
接続された端部とは逆側）に電気的に接続される。この
構成により、この複合チップ部品は、抵抗部１２とコイ
ル部１４とを直列接続したＬＲ回路として機能し、その
等価回路は図２に示す形となる。

【００１５】なお、コイル部１４の保護のためにその上
面は外装絶縁層１８で覆われるが、この図ではコイル部
１４を見やすくするために、外装絶縁層１８がない状態
を示している。

【００１６】このように、本実施形態の複合チップ部品
の構造では、ＬＲ回路を構成する抵抗部１２とコイル部
１４とを、絶縁性基板１０上の異なる層に形成し、積層
構造としたことにより、チップ部品の上面（回路を形成
する側の面）において抵抗部１２，コイル部１４のパタ
ーンを形成できる面積を、従来に比して広く確保でき
る。したがって、コイル部１４について言えば、渦巻き
状のコイル形状パターンを広い面積の上に形成できるの
で、コイルを構成する導電性材料のライン幅を極端に細
くしなくても、大きいインダクタンス値を得ることがで
きる。また抵抗部１２の長さ、幅を従来に比して大きく
とれるので、抵抗部１２の抵抗値についての設計自由度
が広がると共に、エッチング加工のばらつきによる抵抗
部１２の幅のばらつきが相対的に小さくなり、小型形状
のチップ部品であっても抵抗値のばらつきを小さくする
ことができる。このように、本実施形態によれば、同じ
サイズのチップ部品でも従来より大きい抵抗値、インダ
クタンス値を持つＬＲ回路を実装できる。逆に言えば、
従来と同等性能のＬＲ回路を、従来よりも小型のチップ
部品で実現することができる。

【００１７】また、本実施形態の別の特徴として、抵抗
部１２と接続されるコイル部１４の終端１５ｂが、該コ
イル部１４が形成するコイルパターンの矩形の４辺のう
ち、コイル始端１５ａ側（すなわち第１外部電極２０ａ
側）の辺に該当する部分に来るようにしている。直線帯
状の抵抗部１２を採用する場合、矩形のコイルパターン
における第２外部電極２０ｂ側の辺に該当する部分にコ
イル部１４の終端１５ｂを持ってくることも考えられる
が、本実施形態の構成の方がそれよりも抵抗部１２の長
さを長くすることができる。したがって、第２外部電極
２０ｂ側の辺にコイル終端１５ｂを配置する構成より
も、本実施形態の構成の方が、同じ抵抗値を実現するの
に抵抗部１２の幅を広くとることができる。このため、
本実施形態の構成の方が、製造のばらつきにより製品
（チップ部品）ごとに抵抗部１２の幅にばらつきが生じ
た場合でも、そのばらつきが抵抗部１２の抵抗値に与え
る影響は少なくなる。このように、本実施形態によれ
ば、抵抗成分の抵抗値のばらつきの小さい製品を得るこ
とができる。

【００１８】以上、本実施形態のＬＲ複合チップ部品の
構造を説明した。本実施形態では、このチップ部品構造
の抵抗部１２及びコイル部１４をフォトリソグラフィ技
術を利用して形成する。以下、図１に例示した複合チッ
プ部品の製造手順の一例を、図３及び図４を参照して説
明する。

【００１９】まず、ガラス、ガラスセラミックス、アル
ミナ等の絶縁性材料からなる絶縁性基板を用意する。こ
こでは、大面積の絶縁性基板上にフォトリソグラフィな
どのプロセス技術を用いて同じパターンのＬＲ回路を多
数形成し、これを後でダイシング等で分割することによ
り多数のＬＲ複合チップ部品を製造する。図３及び図４
では、簡単のため、大面積の絶縁性基板のうち、１つの
チップ部品に相当する部分の平面図及び中央断面図を示
している。

【００２０】次に、図３に示すようにこのような絶縁性
基板１０の上面を十分な平滑さに研磨し、その後該基板
１０の上面全面に抵抗体材料膜１１を形成する。抵抗体
材料膜１１の形成には、スパッタリングや蒸着等の薄膜
形成法を用いることもできるし、スクリーン印刷などの
厚膜形成法を用いることもできる（Ｓ１）。

【００２１】次に、フォトリソグラフィ法とエッチング
により抵抗体材料膜１１のうち不要部分を除去して、所
定形状の抵抗部１２を形成する（Ｓ２）。この作業は、
より詳しくは次のようになる。すなわち、まず抵抗体材
料膜１１の上面全体に、スピンコート等により、感光性
樹脂膜等のフォトレジスト膜を形成する。次に、このフ
ォトレジスト膜の上面に、抵抗部１２の形状に対応した
画像パターンが形成されたマスクフィルムを被せ、その
上から紫外線等の所定の光を照射して露光することで、
フォトレジスト膜のうち抵抗部１２の形状の部分を硬化
させ、フォトレジスト膜の未硬化部分を除去する。これ
により、抵抗体材料膜１１のうち抵抗部１２以外の部分
が露出するので、この部分をエッチングにより除去する
ことにより、抵抗体材料は抵抗部１２の部分だけ残るこ
とになる。この後、硬化したフォトレジスト膜を除去す
ることで、絶縁性基板１０上に抵抗部１２のみが残るこ
とになる。

【００２２】なお、フォトリソグラフィの方法は、上述
の例に限られるものではない。例えば、別の方法とし
て、感光性を持つ抵抗体材料のペーストを絶縁性基板の
上面に印刷することで抵抗体材料膜１１を形成し、この
ペースト層をマスクで覆って露光し、現像することで抵
抗部１２を形成することもできる。

【００２３】抵抗体材料膜１１を形成する抵抗体材料と
しては、体積抵抗率が４０μΩ・ｃｍ以上（ただしバル
ク状態での値ではなく、回路のラインとして形成する状
態での値）のものを用いることが好適である。例えば抵
抗体材料膜１１を薄膜として形成する場合は、ＮｉＣｒ
やＮｉＣｕ等の材料を用いることができる。また、抵抗
体材料ペーストの印刷又は塗布等により抵抗体材料膜１
１を形成する場合は、ルチニウムオキサイド（Ｒｕ
Ｏ_２）やイリジウムオキサイド（ＩｒＯ_２）などの酸化
物抵抗体を含んだペーストを用いることができる。ま
た、感光性抵抗体材料ペーストにより抵抗体材料膜１１
を形成する場合、その材料としては、上述のルチニウム
オキサイドに感光性ワニスを混合したものなどを用いる
ことができる。一般に、体積抵抗率が４０μΩ・ｃｍ以
上の抵抗体材料に感光性ワニスを混合することで、抵抗
体材料膜１１の材料として好適な感光性抵抗体材料ペー
ストを得ることができる。

【００２４】このようにして形成する抵抗部１２のパタ
ーンの始端部は、後でチップ部品の長手方向端部の一方
に設けられる第２外部電極２０ｂに対して接触する位置
まで延びる。一方、抵抗部１２のパターンの終端部は、
絶縁性基板１０の上面の中央部より第１外部電極２０ａ
側寄りの所定の位置に来る。

【００２５】このようにして絶縁性基板１０上に抵抗部
１２が形成されると、次にその上に、基板１０上面全体
にわたって絶縁層１６を形成し、その絶縁層１６の前述
の抵抗部１２の終端部に対応する位置にスルーホール１
６ａを形成する（Ｓ３）。ここで、スルーホール１６ａ
はフォトリソグラフィ法により形成することができる。
この場合、感光性ポリイミド樹脂や感光性ガラスペース
ト等の感光性絶縁材料を用いて膜形成を行い、形成した
膜をスルーホール１６ａを示すマスクにより覆って露光
する。この後非感光部を除去することにより、スルーホ
ール１６ａを有する絶縁層１６が形成される。

【００２６】次にその絶縁層１６の上に導電性材料膜１
５を形成する（Ｓ４）。導電性材料膜１５の材料として
は、体積抵抗率１０μΩ・ｃｍ以下（バルク状態での値
ではなく、回路のラインとして形成する状態での値）の
ものを用いることが好適である。導電性材料膜１５をス
パッタリングや蒸着等の薄膜形成法で形成する場合、そ
の材料としてはＡｕ（金）やＡｇ（銀），Ａｌ（アルミ
ニウム）などを用いることができる。また、導電性材料
ペーストを印刷・塗布するなどにより導電性材料膜１５
を形成する場合、その材料としてはＡｇ（銀）ペースト
を用いることができる。一般に導電性材料ペーストとし
ては、上述のＡｇペーストを初めとして、体積抵抗率１
０μΩ・ｃｍ以下の導電性材料を含んだものが好適であ
る。また導電性材料膜１５を、感光性Ａｇペーストなど
の感光性導電材料ペーストの印刷・塗布等で形成するこ
ともできる。感光性導電材料ペーストとしては、この他
にも、体積抵抗率１０μΩ・ｃｍ以下の導電性材料を感
光性ワニスに混合したものを用いることができる。

【００２７】なお、この導電性材料膜１５の形成プロセ
スにより、スルーホール１６ａは導電性材料により埋ま
り、導電性材料膜１５と抵抗部１２とが電気的に接続さ
れる状態となる。

【００２８】そして、図４に示すように、その導電性材
料膜１５に対し、抵抗部１２形成の場合と同様のフォト
リソグラフィ処理を施すことにより、所望の形状パター
ンのコイル部１４を形成する（Ｓ５）。このコイル部１
４の形状パターンの始端部は、後でチップ部品の長手方
向端部の一方に設けられる第１外部電極２０ａに対して
接触する位置まで延び、終端部はスルーホール１６ａの
位置まで延びる。このようにコイル部１４が形成された
ことにより、絶縁性基板１０上にＬＲ直列回路ができ
る。

【００２９】そして、このコイル部１４の保護のため、
コイル部１４及び絶縁層１６上面の全面を覆う外装絶縁
層１８を形成する（Ｓ６）。外装絶縁層１８の材料は、
絶縁性材料であればよく、前述の絶縁層１６と同じ材料
を用いてもよい。

【００３０】以上のプロセスにより、大面積の絶縁性基
板上に、多数のＬＲ回路が形成される。したがって、次
はこれらをダイシング、スクライブブレイク、レーザー
切断等の方法によってチップ単位に分割する（Ｓ７）。

【００３１】そして、分割された各チップの長手方向の
両端部に、それぞれ外部電極２０を設ける（Ｓ８）。外
部電極２０は、例えばＡｇ、Ａｇ−Ｐｄ，Ｃｕ，ＮｉＣ
ｒ，又はＮｉＣｕ等の材料を含む導電性ペーストを塗布
したり、その材料をスパッタリングや蒸着等で成膜した
りすることで形成することができる。そして、このよう
に形成する外部電極上に、例えば湿式電解メッキによ
り、Ｎｉ，Ｓｎ，Ｓｎ−Ｐｂ等の金属膜を形成する。

【００３２】以上のプロセスにより、本実施形態の複合
チップ部品が製造される。なお、以上の製造手順はあく
まで一例であり、他の手順でも本実施形態の複合チップ
部品を製造することができる。

【００３３】次に、本実施形態の複合チップ部品各部の
好適な寸法関係について説明する。以下では、抵抗部１
２の厚みをｔ、幅をＷとし、この抵抗部１２で得られる
抵抗値をＲ_Ｒとする。また、コイル部１４が持つ抵抗値
をＲ_Ｌとする。

【００３４】基本的な考え方として、まず抵抗部１２の
幅Ｗが大きい方がエッチング等の加工による幅Ｗのばら
つきの影響を相対的に小さくできることは先程説明した
とおりであるが、更に厚みｔとの関係で考えると、ｔが
大きいほどエッチング等の加工に時間を要するので、加
工の際の誤差要因の影響が大きくなり、その結果幅Ｗの
誤差が大きく出てくる傾向となる。したがって、加工に
よる抵抗部１２の抵抗値のばらつきを小さくしようとす
れば、厚みｔが大きいほど幅Ｗを大きくとる必要があ
る。加工による幅Ｗのばらつきが厚みｔに比例するとす
れば、Ｗ／ｔというパラメータの値が大きいほど、抵抗
値のばらつきが小さくなると言える。また、抵抗部１２
の厚みｔはできるだけ小さくすることが望ましい。ｔを
小さくすることで、抵抗部１２の単位長さ当たりの抵抗
値を大きくすることができると共に、前述のＷ／ｔを大
きくすべきであるという条件下でも、抵抗部１２の幅Ｗ
を小さくできるので、全体としてチップ部品のサイズを
小さくすることができる。

【００３５】ここで、厚みｔ＝１μｍのディスクリート
チップ抵抗部品について、抵抗部のライン幅Ｗを様々に
変えて抵抗値のばらつきを調べたところ、次の表１に示
すような結果が得られた。

【００３６】

【表１】 チップ部品を用いたＬＲ回路の抵抗のばらつきを考えた
場合、コイル部の抵抗のばらつきよりも抵抗部の抵抗の
ばらつきの方が支配的であり、抵抗部の抵抗ばらつきを
できるだけ小さく抑えることでＬＲ回路全体の抵抗ばら
つきを小さくできる。表１に例示した実験結果をこの観
点から見た場合、Ｗが２０μｍの場合と３０μｍの場合
とで抵抗値ばらつきに顕著な差が見られ、Ｗを３０μｍ
以上とすることで、抵抗ばらつきを大幅に改善できるこ
とが分かる。これは厚みｔが１μｍの場合の例であった
ので、一般化すれば、ディスクリートチップ抵抗部品の
場合、Ｗ／ｔが３０以上となるようにすることが好適で
あることが分かる。

【００３７】なお、回路ばらつきを低減する必要がある
回路では、用いるディスクリート部品のトータル（この
例では抵抗部品とインダクタンス（コイル）部品のトー
タル）での抵抗値のばらつきを１５％以下に抑える必要
がある。

【００３８】以上、ディスクリートチップ部品の場合を
説明したが、本実施形態の対象であるＬＲ複合チップ部
品の場合でも、その中の抵抗部の幅・厚み比Ｗ／ｔは、
同様の理由から３０以上とすることが望ましい。

【００３９】図５に、図１に例示した構造を有するＬＲ
複合チップ部品において、抵抗部の幅・厚み比Ｗ／ｔ、
及び抵抗部１２とコイル部１４の抵抗比Ｒ_Ｒ／Ｒ_Ｌをそ
れぞれパラメータとして変化させたときの、複合チップ
部品全体の抵抗値のばらつきのグラフを示す。このグラ
フは、複合チップ部品全体としての設計素子定数Ｌが
４．７ｎＨ，抵抗値Ｒが３．３Ωとなる条件の下で、上
記のパラメータを変えながら製造したチップ部品群の測
定結果から求めたものである。ここでは、前述の理由か
らＷ／ｔが３０以上の範囲で調べている。

【００４０】ＬＲ複合チップ部品全体の抵抗ばらつき
を、１５％以下に抑えるには、図５のグラフから、Ｒ_Ｒ
／Ｒ_Ｌを２．２以上にする必要があることが分かる。す
なわち、Ｗ／ｔを３０以上、かつＲ_Ｒ／Ｒ_Ｌを２．２以
上となるようにＬＲ複合チップ部品を設計することで、
そのチップ部品の抵抗値のばらつきを１５％以下にする
ことができ、ディスクリート部品で構成したＬＲ回路と
同等性能の回路を、非常にコンパクトな１つのチップ部
品で構成することができる。これにより、部品体積を小
さくすることができると共に、ワンチップ化により実装
を簡便にすることもできる。

【００４１】また、ＬＲ複合チップ部品全体の抵抗値ば
らつきを１０％以下にすれば、それを使用する回路の利
得ばらつきを更に低減できる。この抵抗値ばらつき１０
％以下という基準を満足する条件を図５のグラフから求
めると、Ｗ／ｔを４０以上、かつＲ_Ｒ／Ｒ_Ｌを２．８以
上にすればよいことが分かる。

【００４２】なお、ＬＲ複合チップ部品のサイズは、現
状でも（長さ×幅×厚み）＝（約１．０ｍｍ×約０．５
ｍｍ×約０．３５ｍｍ）といったサイズであり、これは
今後更に小さくなっていくものと考えられる。このよう
なサイズで、Ｗ／ｔを３０以上、又は４０以上とするに
は、抵抗部１２の厚みｔを２μｍ以下とすることが好適
である。

【００４３】以上、本発明の好適な実施形態を説明し
た。上記実施形態では、絶縁性基板１０上に抵抗部１２
を形成し、その上に絶縁層１６を挟んでコイル部１４を
形成したが、この順序を逆（すなわちコイル部１４の上
に抵抗部１２を形成）にすることも可能である。この場
合、抵抗部１２とコイル部１４のうち、厚みが大きい方
が上の層になるようにすることが好適である。なぜな
ら、厚みの大きいパターンではパターンの有無による段
差が大きくなるため、その上側に厚みの小さい電極パタ
ーンを形成しようとすると、間に絶縁層１６が挟まると
してもその段差の部分の影響はかなり残り、段差部分で
上側のパターン形成のためのフォトリソグラフ等の加工
が難しくなり、安定した性能の実現が困難になるからで
ある。この種の複合チップ部品では、抵抗部１２がコイ
ル部１４よりもかなり薄い（例えば抵抗部１２が１μｍ
厚、コイル部１４が４μｍなど）場合が多いので、図１
の例ではコイル部１４を上側の層に配設している。な
お、抵抗部１２が薄いと、エッチング加工の際のライン
の細りを少なくできるので、抵抗部１２のライン幅のば
らつきが小さくでき、ひいてはチップ全体の抵抗値のば
らつきを小さくすることができるという利点がある。

【００４４】また、以上の例では抵抗部１２（又はコイ
ル部１４）を絶縁性基板１２上に直接接する形で形成し
たが、これに限らず、例えば絶縁性基板１２上に別の回
路要素を含んだ層を形成し、その上に抵抗部１２及びコ
イル部１４を含んだ多層構造を形成するようにしてもも
ちろんよい。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
コイル部と抵抗部とを別々の層に形成することにより、
従来よりも同じサイズのチップ部品におけるコイル部、
抵抗部の形成領域を広く確保することができるので、従
来と同等性能のチップ部品を小型化することができる。

【図面の簡単な説明】

【図１】 実施形態の複合チップ部品の構造の一例を示
す斜視図である。

【図２】 実施形態の複合チップ部品の等価回路を示す
図である。

【図３】 実施形態の複合チップ部品の製造手順の一例
を示す図である。

【図４】 実施形態の複合チップ部品の製造手順の一例
を示す図である。

【図５】 実施形態の複合チップ部品の各部の寸法を変
えたときの抵抗値のばらつきの変化を示す図である。

【図６】 従来のＬＲ複合チップ部品の構成を示す図で
ある。

【符号の説明】

１０ 絶縁性基板、１２ 抵抗部、１４ コイル部、１
５ａ（コイル部の）始端、１５ｂ （コイル部の）終
端、１６ 絶縁層、１８ 外装絶縁層、２０ａ，２０ｂ
外部電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川口 正彦 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E032 BA03 BA12 BB01 BB13 CA02 5E033 AA01 AA02 BB06 BH01 BH06 5E070 AA05 AB01 CB03 CB13 CB17

Claims (6)

【特許請求の範囲】
1. 【請求項１】 導電性材料からなるコイル部と、抵抗体
   材料からなり前記コイル部に電気的に接続される抵抗部
   とを含んだ回路を絶縁性基板上に形成して構成される複
   合チップ部品であって、 前記コイル部と前記抵抗部とを、絶縁層を間に介して互
   いに異なる層に形成すると共に、前記抵抗部及び前記コ
   イル部のうち、厚みの小さい方を前記絶縁層の下側の層
   に、厚みの大きい方を前記絶縁層の上側の層に、それぞ
   れ形成したことを特徴とする複合チップ部品。
2. 【請求項２】 請求項１に記載の複合チップ部品であっ
   て、 該複合チップ部品における前記回路が形成される面の一
   方端に第１外部電極が、他方端に第２外部電極が設けら
   れ、 前記コイル部の始端は前記第１外部電極に接続され、該
   コイル部の終端は、該コイル部のなすコイル形状におけ
   る前記第１外部電極側の終了位置にて、前記絶縁層に設
   けられたスルーホールに接続され、 前記抵抗部の始端は前記スルーホールに接続され、前記
   抵抗部の終端は前記第２外部電極に接続される、 ことを特徴とする複合チップ部品。
3. 【請求項３】 請求項２記載の複合チップ部品であっ
   て、 前記抵抗部の抵抗値をＲ_Ｒ、前記コイル部の抵抗値をＲ
   _Ｌ、前記抵抗部の厚みをｔ、前記抵抗部の幅をＷとした
   とき、Ｗ／ｔ≧３０かつＲ_Ｒ／Ｒ_Ｌ≧２．２を満足する
   ことを特徴とする複合チップ部品。
4. 【請求項４】 請求項２記載の複合チップ部品であっ
   て、 前記抵抗部の抵抗値をＲ_Ｒ、前記コイル部の抵抗値をＲ
   _Ｌ、前記抵抗部の厚みをｔ、前記抵抗部の幅をＷとした
   とき、Ｗ／ｔ≧４０かつＲ_Ｒ／Ｒ_Ｌ≧２．８を満足する
   ことを特徴とする複合チップ部品。
5. 【請求項５】 外部電極が設けられる第１及び第２の端
   部を備えた絶縁性基板上に、該基板の第１の端部から該
   基板内の所定の接続位置まで延伸する抵抗部、又は一方
   端が前記接続位置まで延び他方端が該基板の第２の端部
   に接続されるコイル部、のうちの一方を下層回路要素と
   して形成する工程と、 前記抵抗部又はコイル部のうちの一方が形成された前記
   基板上に、所定の絶縁性材料により絶縁層を形成する工
   程と、 前記絶縁層における前記接続位置に対応した位置にスル
   ーホールを形成する工程と、 前記絶縁層上に、前記コイル部又は前記抵抗部のうちの
   もう一方を上層回路要素として形成し、前記スルーホー
   ルを介して前記下層回路要素と電気的に接続する工程
   と、 を含む複合チップ部品の製造方法。
6. 【請求項６】 請求項５記載の製造方法であって、 前記抵抗部及び前記コイル部を、フォトリソグラフィー
   法により形成することを特徴とする複合チップ部品の製
   造方法。