KR101147978B1 - 반도체장치 및 회로장치 - Google Patents

반도체장치 및 회로장치 Download PDF

Info

Publication number
KR101147978B1
KR101147978B1 KR1020050126764A KR20050126764A KR101147978B1 KR 101147978 B1 KR101147978 B1 KR 101147978B1 KR 1020050126764 A KR1020050126764 A KR 1020050126764A KR 20050126764 A KR20050126764 A KR 20050126764A KR 101147978 B1 KR101147978 B1 KR 101147978B1
Authority
KR
South Korea
Prior art keywords
substrate
coil
semiconductor device
semiconductor chip
chip
Prior art date
Application number
KR1020050126764A
Other languages
English (en)
Other versions
KR20060071346A (ko
Inventor
아키히로 사토
사토루 세키구치
키요카즈 카마도
카즈나리 쿠로카와
마코토 츠보노야
키요시 미타
요이치 나베타
테츠로 사와이
토시카즈 이마오카
Original Assignee
간또 산요 세미컨덕터즈 가부시끼가이샤
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 간또 산요 세미컨덕터즈 가부시끼가이샤, 산요덴키가부시키가이샤 filed Critical 간또 산요 세미컨덕터즈 가부시끼가이샤
Publication of KR20060071346A publication Critical patent/KR20060071346A/ko
Application granted granted Critical
Publication of KR101147978B1 publication Critical patent/KR101147978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

기판과, 상기 기판의 일방측에 고착되는 반도체칩과, 상기 기판의 타방측에 소용돌이상으로 형성됨과 아울러 상기 반도체칩과 전기적으로 접속되는 코일과, 상기 기판의 일방측에 있어서의 상기 반도체칩과 대향하는 면상에 형성되고 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴을 구비한 반도체장치.

Description

반도체장치 및 회로장치{SEMICONDUCTOR APPARATUS AND CIRCUIT APPARATUS}
도1A는 본 실시형태의 반도체장치의 표면측의 평면도이며, 도1B는 본 실시형태의 반도체장치의 측면도이며, 도1C는 본 실시형태의 반도체장치의 이면측을 표면측에서 본 투시도이다.
도2는 본 실시형태의 반도체장치의 공진기의 등가회로의 일례를 나타내는 회로도이다.
도3A는 본 실시형태의 반도체장치의 일부분을 확대한 평면도이며, 도3B는 본 실시형태의 반도체장치의 일부분을 확대한 단면도이며, 도3C는 본 실시형태의 반도체장치의 일부분을 확대한 투시도이다.
도4A는 본 실시형태의 회로장치의 측면도이며, 도4B는 종래의 회로장치의 측면도이다.
도5는 본 실시형태의 회로장치의 또 하나의 측면도이다.
도6A는 본 실시형태의 반도체장치의 표면측의 또 하나의 평면도이며, 도6B는 본 실시형태의 반도체장치의 또 하나의 측면도이며, 도6C는 본 실시형태의 반도체장치의 이면측을 표면측에서 본 또 하나의 투시도이다.
도7은 본 실시형태의 기판의 표면측의 평면도이다.
도8은 본 실시형태의 반도체장치의 또 다른 하나의 측면도이다.
도9는 본 실시형태의 FM라디오 수신기의 구성예를 나타내는 블럭도이다.
본 출원은, 2004년 12월 21일에 출원된 일본 특허출원 2004-370018 및 2005년 11월 14일에 출원된 일본 특허출원 2005-329184에 기초하는 우선권을 주장하고, 그 내용을 본원에 원용한다.
본 발명은, 반도체장치, 및 이 반도체장치를 실장한 회로장치에 관한 것이다.
최근, 휴대전화기, 휴대형 오디오기기, PDA, 디지털 카메라 등의 소형의 전자기기가 보급되고 있다. 이들 전자기기에는, 보다 일층의 소형화, 다기능화, 고성능화 등이 요구되고 있다. 이것에 따라, 전자기기를 제조하는 경우, 보다 일층의 고밀도화를 가능하게 하는 패키징기술 등이 요구되고 있다(예를 들면 일본 특허공개 2002-93847호 공보 참조).
이러한 요구에 응하기 위해서, 최근에는, 예를 들면 AM?FM 라디오 튜너가 1개의 패키지(반도체장치)에 의해 구성되고, 휴대용의 전자기기에 탑재가능한 상품으로서 제공되고 있다. 종래부터, 튜너의 대부분의 부품을 1개의 IC칩(반도체칩)으로 해서 저장하는 패키지는 있었지만, 예를 들면 국부 발진회로의 인덕터(코일)나 버랙터 다이오드 등은 역시 외장부품으로서 상기 패키지와 함께 전자기기의 프린트 배선기판에 실장할 필요가 있었다. 여기에서 말하는 패키지란, 예를 들면 수지제의 기판의 일방측에 형성된 도전로에 IC칩이 전기적으로 접속된 후에 몰드수지(절연성 수지)로 밀봉된 것이다. 이것에 대해서 최근은, 외장부품도 1개의 패키지에 격납하기 위해서, 패키지의 기판의 타방측(즉 패키지의 이면측)에 코일을 패턴형성하거나, 치수가 비교적 큰 버랙터 다이오드 대신에 커패시터 뱅크를 IC칩에 구성하기도 하고 있다. 또, 커패시터 뱅크란, 용량이 소정단위로 다른 복수의 콘덴서가 병렬 접속되어서 구성된 것이며, 소프트웨어를 이용하여 그 용량을 순차 전환함으로써 주파수를 바꾸는 것이다. 이렇게, 최근의 소위 「원 칩」의 패키지를 사용하면, 휴대용의 전자기기에 대해서 라디오의 기능을 더욱 용이하게 탑재가능하게 된다.
그런데, 일반적으로, 상술한 국부 발진회로 등의 LC회로의 주파수특성을 양호하게 유지하기 위해서는, 그 코일의 인덕턴스 특성이 안정되지 않으면 안되다. 여기에서 말하는 인덕턴스란, 예를 들면 프린트 배선기판상에 실장된 패키지내에 IC칩 등과 함께 격납된 코일의 인덕턴스를 의미한다. 그래서, 패키지의 유저측에서 전자기기 등에 이 패키지를 탑재할 경우, 코일의 인덕턴스 특성이 패키지의 메이커측이 상정하는 안정성을 유지하기 위해서, 예를 들면 메이커측으로부터 유저측으로 소정의 실장조건이 추장된다. 소정의 실장조건이란, 예를 들면 프린트 배선기판에 있어서, 패키지의 이면측의 코일과 대향하는 면상에 더미의 도전패턴을 미리 형성해 두는 것이다. 이렇게 하면, 프린트 배선기판으로부터 코일의 인덕턴스로의 영향을 저감할 수 있다.
그러나, 예를 들면 상술한 더미의 도전패턴은, 메이커측에서 추장되는 실장 조건 등에 기초하여 유저측의 프린트 배선기판에 형성되어야 할 것이기 때문에, 그 형상이나 재질 등의 상세는 유저측의 설계에 따른 것으로 되지 않을 수 없다. 또, 더미의 도전패턴에 대한 패키지의 실장위치의 정밀도도 유저측의 작업 정밀도에 따른 것으로 되지 않을 수 없다. 이 때문에, 더미의 도전패턴과 코일 사이의 상호 인덕턴스 등은 유저측의 설계나 작업 정밀도 등에 따라 다르게 된다. 따라서, 메이커측이 패키지 단체에 기초하여 상정하고 있는 인덕턴스 특성 및 그 안정성이, 유저측에서 전자기기 등에 실장되어서 사용될 때에는 재현되지 않을 우려가 있다. 또는, 이 인덕턴스 특성 및 그 안정성을 재현하기 위해서는, 패키지 탑재시의 작업 등의 점에서 유저측에 부담을 강요할 우려가 있다.
이상과 같이 생각하면, 상술한 더미의 도전패턴을 필요로 하는 패키지는, 외장부품을 전혀 필요로 하지 않는 「원 칩」이다라고는 엄밀하게는 말하기 어렵고, 결국은 유저측을 번거롭게 할 우려가 있다.
또, 패키지 단체에 있어서도, 만일 상술한 기판의 일방측에 대한 IC칩의 부착위치 등에 오차가 생긴 경우, IC칩의 동작이 이 기판의 타방측에 있는 코일의 인덕턴스 특성 및 그 안정성에 영향을 미칠 우려가 있다. 한편, 상술한 바와 같이 절연성 수지로 일단 밀봉된 패키지에 있어서의 코일의 인덕턴스를 재조정하는 것은 곤란하다. 따라서, 코일이 소정의 인덕턴스 특성 및 그 안정성을 유지하기 위해서는, 패키지 제조시의 작업 정밀도를 높일 필요가 있고, 이것은 메이커측의 부담이 되어 그 결과 패키지가 고비용이 될 우려가 있다.
본 발명은 이러한 과제를 감안하여 이루어진 것으로서, 그 목적으로 하는 바 는, 실장전의 인덕턴스 특성 및 그 안정성을 실장후에 용이하게 재현할 수 있고 또한 상기 실장이 용이한 저비용의 반도체장치를 제공하는 것에 있다.
상기 과제를 해결하기 위한 발명은, 기판과, 상기 기판의 일방측에 고착되는 반도체칩과, 상기 기판의 타방측에 소용돌이상으로 형성됨과 아울러 상기 반도체칩과 전기적으로 접속되는 코일을 갖는 반도체장치로서, 상기 기판의 일방측에 있어서의 상기 반도체칩과 대향하는 면상에, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴을 구비하여 이루어지다.
또한 상기 과제를 해결하기 위한 발명은, 제1 기판과, 상기 제1 기판의 일방측에 고착되는 반도체칩과, 상기 제1 기판의 타방측에 소용돌이상으로 형성되는 코일과, 상기 제1 기판의 일방측과 타방측 사이를 관통하여, 상기 반도체칩의 전극과 상기 코일의 전극을 전기적으로 접속하는 제1 관통구멍과, 상기 제1 기판의 일방측에 있어서의 상기 반도체칩과 대향하는 면상에 형성되는, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴과, 상기 제1 기판의 일방측과 타방측 사이를 관통하여, 상기 반도체칩의 다른 전극과 상기 제1 기판의 타방측에 형성된 전극을 전기적으로 접속하는 제2 관통구멍과, 상기 제1 기판의 일방측을 밀봉하는 절연성 수지를 갖는 것을 특징으로 하는 반도체장치이다.
또한 상기 과제를 해결하기 위한 발명은, 제1 기판과, 상기 제1 기판의 일방측에 고착되는 반도체칩과, 상기 제1 기판의 타방측에 소용돌이상으로 형성됨과 아울러 상기 반도체칩과 전기적으로 접속되는 코일과, 상기 제1 기판의 일방측에 있 어서의 상기 반도체칩과 대향하는 면상에, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴을 갖는 반도체장치와, 상기 반도체장치는 상기 제1 기판의 타방측을 대향시킨 상태로 실장되는 제2 기판을 구비한 것을 특징으로 하는 회로장치이다.
또한 상기 과제를 해결하기 위한 발명은, 기판과, 상기 기판의 일방측에 고착되는 반도체칩과, 상기 기판의 일방측의 상기 반도체칩과 대향하는 면상에 형성 되는, 상기 반도체칩과 전기적으로 접속되는 소용돌이상의 코일과, 상기 기판의 타방측의 상기 코일과 상반되는 면상에 형성되는, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴을 구비한 것을 특징으로 하는 반도체장치이다.
또한 상기 과제를 해결하기 위한 발명은, 제1 기판과, 상기 제1 기판의 일방측에 고착되는 반도체칩과, 상기 제1 기판의 일방측의 상기 반도체칩과 대향하는 면상에 형성되는, 상기 반도체칩과 전기적으로 접속되는 소용돌이상의 코일과, 상기 제1 기판의 타방측의 상기 코일과 상반되는 면상에 형성되는, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴과, 상기 제1 기판의 타방측의 면상에 형성되는 전극과, 상기 제1 기판의 일방측과 타방측 사이를 관통하여, 상기 반도체칩의 전극과 상기 제1 기판의 타방측의 면상에 형성되는 전극을 전기적으로 접속하는 관통구멍과, 상기 제1 기판의 일방측을 밀봉하는 절연성 수지를 구비한 것을 특징으로 하는 반도체장치이다.
또한 상기 과제를 해결하기 위한 발명은, 제1 기판과, 상기 제1 기판의 일방측에 고착되는 반도체칩과, 상기 제1 기판의 일방측의 상기 반도체칩과 대향하는 면상에 형성되는, 상기 반도체칩과 전기적으로 접속되는 소용돌이상의 코일과, 상기 제1 기판의 타방측의 상기 코일과 상반되는 면상에 형성되는, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴을 갖는 반도체장치와, 상기 제1 기판의 타방측과 대향하고, 상기 반도체장치가 실장되는 제2 기판을 구비한 것을 특징으로 하는 회로장치이다.
실장전의 인덕턴스 특성 및 그 안정성을 실장후에 용이하게 재현할 수 있고, 또한 상기 실장이 용이한 저비용의 반도체장치를 제공할 수 있다.
===반도체장치의 구성===
도1을 참조하면서, 본 실시형태의 반도체장치(1)의 구성예에 대해서 설명한다. 도1A는 반도체장치(1)의 표면측의 평면도이며, 도1B는 반도체장치(1)의 측면도이며, 도1C는 반도체장치(1)의 이면측을 표면측에서 본 투시도이다. 이후, 이 반도체장치(1)에 있어서의 후술하는 IC칩측을 「표면측」이라고 칭하고, 이 반도체장치(1)에 있어서의 후술하는 코일측을 「이면측」이라고 칭하는 것으로 한다. 도1A 및 도1C에 예시되는 바와 같이, 본 실시형태의 반도체장치(1)는, 예를 들면 표리측이 대략 정사각형상을 이루는 패키지이다. 이 대략 정사각형의 한 변의 길이는 예를 들면 5mm이다. 또, 도1B에 예시되는 패키지의 두께(Z방향의 길이)는 예를 들면 1mm정도이다. 따라서, 본 실시형태의 반도체장치(1)는 대략 정사각형의 표리를 갖는 평판형상을 이루는 것이다. 단, 반도체장치(1)는 상기 치수를 갖는 대략 정사각형의 평판형상에 한정되는 것은 아니다.
도1에 예시되는 바와 같이, 반도체장치(1)는, 주로, 기판(제1 기판)(10)과, IC칩(반도체칩)(20)과, 코일(30)과, 후술하는 더미패턴(도전패턴)(40)을 구비해서 구성되어 있다.
기판(10)은, 예를 들면 글래스 에폭시로 이루어지는 절연성 기판(11)(도1B)을 주재료로 하고, 그 표면측에 소정의 도전로(12a)(도1B)가 점착되고 그 위에 절연성의 솔더 레지스트 패턴(13a)(도1B)이 피복된 것이다. 또한 절연성 기판(11)의 이면측도, 소정의 도전로(12b)(도1B)가 점착되고 그 위에 절연성의 솔더 레지스트 패턴(13b)(도1B)이 피복되어 있다. 또한 절연성 기판(11)에는, 스루홀(제1 관통구멍, 제2 관통구멍)(도3)이, 표면측과 이면측 사이를 관통하도록 형성되어 있다.
상기의 표면측에 점착된 소정의 도전로(12a)는 도1A에 예시되는 바와 같이, 예를 들면 26개의 IC칩용 패턴과, 1개의 코일용 패턴을 구비해서 구성되어 있다. 각 IC칩용 패턴은 스루홀의 개구부 전극(예를 들면 개구부 전극(121a))과, 배선(예를 들면 배선(122a))과, 내부전극(예를 들면 내부전극(123a))으로 구성되어 있다. 또한 코일용 패턴은, 코일용의 스루홀의 개구부 전극(301a,302a)과, 십자형상을 이루는 배선(303a)으로 구성되어 있다.
상기의 이면측에 점착된 소정의 도전로(12b)는, 도1C에 예시되는 바와 같이, 상술한 26개의 IC칩용 패턴에 대응하는 패턴과, 상술한 코일용의 스루홀의 개구부 전극(301a,302a)에 대응하는 개구부 전극(301b,302b)을 구비해서 구성되어 있다. 각 패턴은, 개구부 전극(예를 들면 개구부 전극(121b))과, 배선(예를 들면 배선(122b))과, 외부단자(전극, 예를 들면 외부단자(123b))로 구성되어 있다.
또, 스루홀의 표면측의 개구부 전극(121a)과 이면측의 개구부 전극(121b)은 표리 상반되도록 배치되어 있다.
IC칩(20)(도1A, 도1B)은, 예를 들면 본 실시형태의 반도체장치(1)에 있어서의 코일 이외를 내부에 형성하는 베어칩이다. 도1A에 예시되는 바와 같이, IC칩(20)은, 예를 들면 Y축의 좌우에 각각 13개씩의 전극(201,202)을 구비하고 있다. 이들 합계 26개의 전극(201,202)은 금속세선(22)에 의해 26개의 내부전극(123a)에 각각 전기적으로 접속되어 있다. 또, 본 실시형태의 IC칩(20)은, 예를 들면 상술한 기판(10)이 갖는 대략 정사각형보다 좀더 작은 대략 직사각형의 평판형상을 이루는 것이지만, 이것에 한정되는 것은 아니다. 또한 본 실시형태의 IC칩(20)의 전극(201,202)의 개수와, 이것에 따라 결정되는 내부전극이나 외부단자 등의 개수는 상술한 26개에 한정되는 것은 아니다.
코일(30)은, 도1C에 예시되는 바와 같이, 상술한 이면측의 도전로(12b)의 일부로서, 절연성 기판(10)에 점착되는 소용돌이상을 이루는 2개의 평면 코일(301,302)로 이루어져 있다.
코일(301)과 코일(302)은 상술한 개구부 전극(301b,302b)(도1C) 및 개구부 전극(301a,302a)(도1A)에 있어서 동전위로 되도록, 십자형상을 이루는 배선(303a)에 의해 접속되어 있다. 이 십자형상을 이루는 배선(303a)은 배선(125a), 내부전극(126a), 및 금속세선(22)을 통해 IC칩(20)의 전극(202)에 전기적으로 접속되어 있다. 한편, 이 십자형상을 이루는 배선(303a)은, 개구부 전극(124a)(도1A) 및 개구부 전극(124b)(도1C)을 통해, 외부단자(VCC)(도1C)에 대해서 동전위로 되도록 접속되어 있다. 또, 본 실시형태의 개구부 전극(301b,302b)은 2개의 코일(301,302)의 일방측의 전극으로 간주할 수 있다.
또, 2개의 코일(301,302)의 타방측의 전극은, 도1C에 예시되는 개구부 전극(127b,128b)으로 간주할 수 있다. 외부단자(L1)는, 개구부 전극(127b) 및 개구부 전극(127a)을 통해, IC칩(20)의 전극과 전기적으로 접속되어 있다. 마찬가지로, 외부단자(L2)는 개구부 전극(128b) 및 개구부 전극(128a)을 통해, IC칩(20)의 전극과 전기적으로 접속되어 있다.
또, 기판(10)의 이면측에 있어서의 상술한 26개의 외부단자를 제외한 전체면에는, 상술한 솔더 레지스트 패턴(13b)이 피복되어 있다.
도2의 회로도에 예시되는 바와 같이, 본 실시형태의 반도체장치(1)는, 예를 들면 그 IC칩(20)의 일부와 코일(301,302)이 국부 발진회로에 있어서의 공진기와 등가인 튜너장치이어도 좋다. 도2에 예시되는 등가회로(2)에서는, 도1C에 예시된 코일(인덕터)(301,302)에 대해서, 도전로(12a,12b) 등의 패키지 유래의 인덕터(311a,312a)가 각각 직렬로 접속되어 있다. 또, 이들 인덕터(311a,312a)에 대하여, 금속세선(22) 등이 와이어 본딩 유래의 인덕터로서 각각 또한 직렬로 접속되어 있다. 단, 본 실시형태에서는, 코일(301,302)에 대한 이들 인덕터의 기여는, 예를 들면 대략 25%정도이다.
또, 도2에 예시되는 바와 같이, 인덕터(301,311a,22) 및 인덕터(302,312a,22)의 각각에는, 내장 다이오드(210) 및 커패시터 뱅크(220)가 접속되어 있다. 이 내장 다이오드(210) 및 커패시터 뱅크(220)는 IC칩(20)의 내부에 형성되어 있다. 또, 본 실시형태의 커패시터 뱅크(220)는 용량이 소정단위로 다른 예를 들면 10개의 콘덴서가 병렬 접속되어서 구성된 것이며, 소프트웨어를 이용하여 그 용량을 순차적으로 전환함으로써 주파수를 바꾸는 것이다.
또, 본 실시형태의 반도체장치(1)는, 상술한 튜너장치에 한정되는 것은 아니다. 도3을 참조하면서, 본 실시형태의 반도체장치(1)에 있어서의 도전로(12a,12b)와 IC칩(20)의 전기적인 접속예에 대해서 보다 상세하게 설명한다. 도3A는 도1A의 반도체장치(1)에 있어서의 좌하측부분을 확대한 평면도이며, 도3B는 도1B의 반도체장치(1)에 있어서의 좌측부분을 확대한 단면도이며, 도3C는 도1C의 반도체장치(1)에 있어서의 좌하측부분을 확대한 투시도이다.
도3A에 예시되는 바와 같이, 상술한 절연성 기판(11)의 표면측에 점착된 개구부 전극(121a)과, 배선(122a)과, 내부전극(123a)은 일체의 도전체이다. 이 도전체를, 도3A에 있어서의 A로부터 A'를 향하는 곡선을 따라 절단해서 X방향에서 본 단면이, 도3B에 있어서의 A-A'의 부분에 해당된다. 도3B에 예시되는 바와 같이, 내부전극(123a)이 솔더 레지스트 패턴(13a)의 사이로부터 노출되고, 이 솔더 레지스트 패턴(13a)의 피복하에서는, 배선(122a) 및 개구부 전극(121a)이 같은 도전체에 의해 내측이 피복된 스루홀(1201)에 접속되어 있다.
도3C에 예시되는 바와 같이, 상술한 절연성 기판(11)의 이면측에 점착된 개구부 전극(121b)과, 배선(122b)과, 외부단자(123b)는 일체의 도전체이다. 이 도전체를, 도3C에 있어서의 B로부터 B'를 향하는 곡선을 따라 절단해서 X방향에서 본 단면이, 도3C에 있어서의 B-B'의 부분에 해당된다. 도3B에 예시되는 바와 같이, 외부단자(123b)가 솔더 레지스트 패턴(13b)의 사이로부터 노출되고, 이 솔더 레지스 트 패턴(13b)의 피복하에서는, 배선(122b) 및 개구부 전극(121b)이 상술한 스루홀(1201)에 접속되어 있다.
이상으로부터, 기판(10)에 있어서의 상반되는 표리측에 개구부(1201a,1201b)를 갖는 스루홀(1201)을 통해, 내부전극(123a)과 외부단자(123b)가 전기적으로 접속되게 된다. 한편, 도3B에 예시되는 바와 같이, 내부전극(123a)은 금속세선(22)을 통해 IC칩(20)의 전극(201)과 전기적으로 접속되어 있다. 따라서, 외부단자(123b)는 반도체장치(1)에 있어서의 IC칩(20)의 단자의 역활을 하게 된다.
또, 다른 스루홀을 통한 도전로(12a,12b)끼리의 전기적인 접속예도, 도3에 예시된 것과 같다. 본 실시형태에서는, 도1A에 예시되는 개구부 전극(124a,127a,128a,301a,302a)에 해당되는 스루홀이, 코일(30)과 IC칩(20)을 전기적으로 접속하는 제1 관통구멍에 해당되고, 이것 이외의 모든 스루홀이 제2 관통구멍에 해당된다. 또, 본 실시형태의 각 스루홀내는 솔더 레지스트로 밀봉되어 있다.
<<<도전패턴의 구성>>>
도1로 되돌아와서, 본 실시형태의 더미패턴(40)의 구성예에 대해서 설명한다. 더미패턴(40)은, 예를 들면 일체의 평탄한 도전체로 이루어져도 좋다. 단, 복수의 도전체가 소정의 좁은 간격을 두고 정렬해서 구성되는 더미패턴(40)의 쪽이 후술하는 각별한 효과를 나타낸다.
도1A에 예시되는 바와 같이, 본 실시형태의 더미패턴(40)은, 절연성 기판(10)의 이면측의 코일(301,302)과 상반되도록, 이 절연성 기판(10)의 표면측에 형성되어 있다. 본 실시형태의 더미패턴(40)은, 구체적으로는, 예를 들면 구리(Cu)를 주재료로 하여 대략 정사각형상을 이루는 단일의 도전체(401)가 IC칩(20)의 대략 직사각형상의 한 변에 대하여 약 45°의 각도를 이루고, 폭이 좁은 간극(소정 간극)(402)을 두고 정렬해서 구성되어 있다. 또, 이 대략 정사각형상 및 45°는 일례이다. 이 복수의 간극(402)은, 예를 들면 서로 직교하는 직선형상을 이루고 있다. 또, 이 더미패턴(40)의 윤곽은, 2개의 코일(301,302)을 합한 대략 직사각형상의 윤곽과 정합되도록 되어 있으므로, 대략 정사각형상을 이루는 도전체(401)의 일부는 이 윤곽근방에서 대략 삼각형상을 이루고 있다. 또한 이 더미패턴(40)의 도전체(401)는, 상술한 개구부 전극(301a,302a) 및 십자형상을 이루는 배선(303a)을 좁은 폭의 간극을 두고 둘러싸도록 되어 있으므로, 대략 정사각형상을 이루는 도전체(401)의 일부는, 이 개구부 전극(301a,302a) 및 배선(303a) 근방에서 예를 들면 대략 삼각형상을 이루고 있다. 이들 도전체(401)는 절연성 기판(10)의 표면측에 점착되고, 또한 솔더 레지스트 패턴(13a)으로 피복되어 있다. 이 솔더 레지스트 패턴(13a)에 대해서, 또한 절연 페이스트(절연성 접착제)(21)를 통해 IC칩(20)이 고착된다.
그런데, 더미패턴(40)의 도전체(401)는, 간극(402)에 대해서, 도1B에 있어서의 Z방향으로 볼록형상을 이루므로, 이 위에 피복된 솔더 레지스트 패턴(13a)도 동일한 요철형상을 이룬다. 이 요철형상은, 반도체장치(1)를 후술하는 프린트 배선기판(500)상에 실장할 때, 이 반도체장치(1)에 작용하는 응력의 완화로 이어진다. 또한 도1A에 예시되는 바와 같이, 도전체(401)에 대하여 상대적으로 오목형상을 이루는 간극(402)은, 기판(10)의 XY면의 중심으로부터 방사형상을 이루고 있기 때문에, 상술한 절연 페이스트(21)를 도포하기 쉬워짐과 아울러, 도포시의 보이드의 도산성이 향상되고, 따라서 더미패턴(40)과 IC칩(20)의 밀착성 및 접착성이 향상된다. 따라서, 반도체장치(1)의 제조시에 있어서의 IC칩(20)의 실장이 용이하고 또한 확실해진다.
또, 본 실시형태에서는, 더미패턴(40)이 형성된 기판(10)에 IC칩(20)이 실장된 후, 이 기판(10)의 표면측은 몰드수지(절연성 수지)(50)에 의해 밀봉된다.
===회로장치===
도4A의 측면도에 예시되는 바와 같이, 상술한 반도체장치(1)는 다른 반도체장치와 함께 프린트 배선기판(제2 기판)(500)상에 실장되어서 예를 들면 휴대용의 전자기기의 회로장치(100)의 하나를 구성한다. 본 실시형태에서는, 반도체장치(1)의 이면측의 외부단자(예를 들면 VCC, L1, L2)는, 예를 들면 땜납 범프(60)를 통해 프린트 배선기판(500)상의 도전로(510)와 전기적으로 접속된다. 또, 이 땜납 범프(60)는 프린트 배선기판(500)상에서 반도체장치(1)를 지지하는 역할도 한다.
본 실시형태에서는, 프린트 배선기판(500)에 있어서의 반도체장치(1)의 코일(30)과 대향하는 면상에는 도전로(510) 등의 도전체는 없다. 한편, 본 실시형태에서는, IC칩(20)과 코일(30) 사이에 더미패턴(40)이 개재되어 있다. 이 더미패턴(40)에 의해, IC칩(20)의 동작시의 유도 노이즈 등이 차폐되므로, 코일(30)의 인덕턴스 특성이 안정될 수 있다. 따라서, 반도체장치(1) 단체에 있어서, 만약 반도체장치(1)의 메이커측에서 기판(10)에 대한 IC칩(20)의 부착위치 등에 오차가 발생한 경우라도, 이 IC칩(20)의 동작이 코일(30)의 인덕턴스 특성 및 그 안정성에 미치는 영향이 억제된다. 또한 코일(30) 근방의 프린트 배선기판(500)상에는 도전체가 없기 때문에, 코일(30)과 상호 인덕턴스 결합할 수 있는 주된 것은 더미패턴(40)이라는 것으로 된다. 따라서, 반도체장치(1) 단체의 코일(30)이 소정의 인덕턴스 특성을 갖도록 메이커측에서 미리 더미패턴(40)을 설계해 두면, 반도체장치(1)의 유저측에서, 프린트 배선기판(500)에 있어서의 도전체가 없는 영역에 실장하는 한, 코일(30)의 소정의 인덕턴스 특성이 유지된다. 또, 상술한 코일(30)의 인덕턴스 특성의 안정화란, 예를 들면 코일(30)의 인덕턴스가 소정 값으로 유지되는 것, 또는, 코일(30)의 인덕턴스가 소정 범위로 유지되는 것을 의미한다.
한편, 도4B의 측면도에 예시되는 바와 같이, 종래의 반도체장치(1')는, 상술한 더미패턴(40)을 갖지 않는다. 따라서, 유저측에서, 이 더미패턴(40)을 대신하는 예를 들면 도전체(520)가 프린트 배선기판(500)에 미리 형성되지 않으면 안된다. 단, 이 도전체(520)는 형상이나 재질 등의 상세는 유저측의 설계에 따른 것으로 되지 않을 수 없다. 또, 이 도전체(520)에 대한 반도체장치(1')의 실장위치의 정밀도도 유저측의 작업 정밀도에 따른 것으로 되지 않을 수 없다. 이 때문에, 도전체(520)와 코일(30') 사이의 상호 인덕턴스 등은 유저측의 설계나 작업 정밀도 등에 따라 다르게 된다. 따라서, 메이커측이 반도체장치(1') 단체에 기초하여 상정하고 있는 인덕턴스 특성 및 그 안정성이 유저측에서 전자기기 등에 실장되어서 사용될 때에는 재현되지 않을 우려가 있다. 또는, 이 인덕턴스 특성 및 그 안정성을 재현하기 위해서는, 반도체장치(1') 탑재시의 작업 등의 점에서 유저측에 부담을 강요할 우려가 있다.
이상을 고려하면, 본 실시형태의 반도체장치(1)는, 그 제조시에 있어서 종래보다 높은 작업 정밀도는 요구되지 않게 된다. 또, 본 실시형태의 반도체장치(1)는, 도전체가 없는 영역에 실장되는 것이기 때문에, 그 실장시에 있어서 종래보다 높은 작업 정밀도는 요구되지 않게 된다. 따라서, 실장전의 인덕턴스 특성 및 그 안정성을 실장후에 용이하게 재현할 수 있고 또한 상기 실장이 용이한 저비용의 반도체장치(1)가 제공되게 된다. 코일(30)의 인덕턴스 특성 및 그 안정성이 유지되면, 반도체장치(1)의 예를 들면 Q값 등의 주파수특성은 양호하게 되고, 따라서 이 반도체장치(1)를 탑재한 전자기기의 성능도 보다 좋은 것으로 된다.
상술한 회로장치(100)(도4A)에서는, 반도체장치(1)의 이면측과 땜납 범프(60)로 둘러싸여진 영역에서는, 프린트 배선기판(500)상에 도전체가 전혀 없었지만, 이것에 한정되는 것은 아니다. 예를 들면 코일(30)과 대향하는 면 이외이면, 도전로(530)(도5)나 회로소자(300) 등이 있어도 좋다.
도5의 측면도에 예시되는 회로장치(101)에서는, 프린트 배선기판(500)에 있어서의 반도체장치(1)의 이면측의 코일(30)과 대향하는 영역(S)의 외측이면, 이 반도체장치(1)의 이면측에 예를 들면 도전로(530)가 있어도 좋다. 또는, 코일(30)과의 상호 인덕턴스 결합이나 유도 노이즈 등이 작은 회로소자(300)이면, 도전로(540)와의 금속세선(310)에 의한 와이어 본딩이 영역(S) 이외에서 행해지고 있는 한, 반도체장치(1)의 이면측에 있어도 좋다.
본 실시형태의 반도체장치(1)는, 기판(10)과, 기판(10)의 표면측에 고착되는 IC칩(20)과, 기판(10)의 이면측에 소용돌이상으로 형성됨과 아울러 IC칩(20)과 전 기적으로 접속되는 코일(30)을 갖고, 기판(10)의 표면측에 있어서의 IC칩(20)과 대향하는 면상에, 코일(30)의 인덕턴스 특성을 안정화시키기 위한 더미패턴(40)을 구비하여 이루어진다. 이 더미패턴(40)에 의해, IC칩(20)의 동작시의 유도 노이즈 등이 차폐되므로, 코일(30)의 인덕턴스 특성이 안정될 수 있다. 따라서, 반도체장치(1) 단체에 있어서, 만약 반도체장치(1)의 메이커측에서 기판(10)에 대한 IC칩(20)의 부착위치 등에 오차가 생긴 경우라도, 이 IC칩(20)의 동작이 코일(30)의 인덕턴스 특성 및 그 안정성에 미치는 영향이 억제된다. 또, 반도체장치(1) 단체의 코일(30)이 소정의 인덕턴스 특성을 갖도록 메이커측에서 미리 더미패턴(40)을 설계해 두면, 반도체장치(1)의 유저측에서 예를 들면 프린트 배선기판(500)에 있어서의 도전체가 없는 영역에 실장할 경우, 코일(30)의 소정의 인덕턴스 특성이 유지된다. 따라서, 실장전의 인덕턴스 특성 및 그 안정성을 실장후에 용이하게 재현할 수 있고 또한 상기 실장이 용이한 저비용의 반도체장치(1)가 제공되게 된다.
또, 상술한 반도체장치(1)에 있어서, IC칩(20)은, 더미패턴(40)에 대해서 절연 페이스트(21)를 통해서 고착되는 것이 바람직하다. 이것에 의해, 더미패턴(40)의 근방에 IC칩(20)을 고착할 수 있으므로, IC칩(20)의 동작시의 유도 노이즈 등을 보다 효과적으로 차폐할 수 있다.
또, 상술한 반도체장치(1)에 있어서, 더미패턴(40)은, 소정 형상의 단일의 도전체(401)가 소정 간극(402)을 통해 복수 배열되어서 이루어지는 것이 바람직하다. 이것에 의해, 반도체장치(1)를 예를 들면 프린트 배선기판(500)에 실장할 때, 이 반도체장치(1)에 작용하는 응력의 완화로 이어진다.
또, 상술한 반도체장치(1)에 있어서, 더미패턴(40)은, 대략 사각형의 단일의 도전체(401)를, 소정 간극(402)이 대략 일직선으로 되어 교차되도록 복수 배열되어서 이루어지는 것이 바람직하다. 이것에 의해, 도전체(401)에 대해서 소정 간극(402)은 예를 들면 상대적으로 오목형상을 이룰 수 있으므로, 절연 페이스트(21)를 도포하기 쉬워진다. 따라서, 반도체장치(1)의 제조시에서의 IC칩(20)의 실장이 용이해짐과 아울러, 반도체장치(1)에 있어서의 IC칩(20)의 부착위치의 정밀도가 향상된다.
또, 상술한 반도체장치(1)에 있어서, IC칩(20)은 사각형이며, 대략 일직선으로 되어 교차되는 복수의 소정 간극(402)은, IC칩(20)의 외주변에 대하여, 소정 각도를 갖고 형성되는 것이 바람직하다. 이것에 의해, 소정 간극(402)은, 기판(10)의 중심으로부터 방사형상을 이룰 수 있으므로, 절연 페이스트(21)의 도포시의 보이드의 도산성도 향상된다.
또한 본 실시형태의 반도체장치(1)는, 기판(10)과, 기판(10)의 표면측에 고착되는 IC칩(20)과, 기판(10)의 이면측에 소용돌이상으로 형성되는 코일(30)과, 기판(10)의 표면측과 이면측 사이를 관통하여, IC칩(20)의 전극(예를 들면 전극(202))과 코일의 전극(124b,127b,128b,301b,302b)을 전기적으로 접속하는 스루홀과, 기판(10)의 표면측에 있어서의 IC칩(20)과 대향하는 면상에 형성되는, 코일(30)의 인덕턴스 특성을 안정화시키기 위한 더미패턴(40)과, 기판(10)의 표면측과 이면측 사이를 관통하여, IC칩(20)의 다른 전극(예를 들면 전극(201))과 기판(10)의 이면측에 형성된 전극(예를 들면 외부단자(123b))을 전기적으로 접속하는 스루 홀과, 기판(10)의 이면측에 형성되고, 코일(30) 및 이면측에 형성된 전극과 프린트 배선기판(500)을 기판(10)의 이면측과 프린트 배선기판(500)을 대향시킨 상태로 전기적으로 접속하기 위한 땜납 범프(60)와, 기판(10)의 표면측을 밀봉하는 몰드수지(50)를 갖고 이루어진다. 이러한 반도체장치(1)는, 종래의 것에 비해, 실장전의 인덕턴스 특성 및 그 안정성을 실장후에 용이하게 재현할 수 있고 또한 상기 실장이 용이하다.
또한 본 실시형태의 회로장치(100)는, 기판(10)과, 기판(10)의 표면측에 고착되는 IC칩(20)과, 기판(10)의 이면측에 소용돌이상으로 형성됨과 아울러 IC칩(20)과 전기적으로 접속되는 코일(30)과, 기판(10)의 표면측에 있어서의 IC칩(20)과 대향하는 면상에, 코일(30)의 인덕턴스 특성을 안정화시키기 위한 더미패턴(40)을 갖는 반도체장치(1)와, 반도체장치(1)가 기판(10)의 이면측을 대향시킨 상태로 실장되는 프린트 배선기판(500)을 구비하여 이루어진다. 이러한 반도체장치(1)를 탑재한 회로장치(100)를 내장하는 전자기기의 성능은 보다 좋은 것이 된다.
또한 상술한 회로장치(100)에 있어서, 기판(10)의 이면측에 형성된 코일(30)과 대향하는 면상에는, 프린트 배선기판(500)의 도전로가 없는 것이 바람직하다. 이러한 반도체장치(1)를 탑재한 회로장치(100)를 내장하는 전자기기의 성능은 보다 좋은 것이 된다.
===기판의 표면측에 코일이 있고 이면측에 도전패턴이 있는 경우===
상술한 실시형태의 반도체장치(1)에서는, 기판(기판(10))에 있어서의 IC칩측인 표면측에 도전패턴(더미패턴(40))이 형성됨과 아울러, 기판(10)의 이면측에 코 일(코일(30))이 형성되어 있었지만, 이 도전패턴 및 코일과 기판의 표리의 상대위치 관계는 이것과 반대이어도 좋다.
도6에 예시되는 바와 같이, 본 실시형태의 반도체장치(1")는, 기판(10")의 표면측에 코일(30")이 형성됨과 아울러, 기판(10")의 이면측에 더미패턴(40")이 형성된 것이다. 도6A는 반도체장치(1")의 표면측의 평면도이며, 도6B는 반도체장치(1")의 측면도이며, 도6C는 반도체장치(1")의 이면측을 표면측에서 본 투시도이다. 이후, 반도체장치(1")에 있어서의 IC칩측(+Z측)을 「표면측」이라고 하고, 반도체장치(1")에 있어서의 IC칩측과 상반되는 측을 「이면측」이라고 하는 것으로 한다.
본 실시형태의 반도체장치(1")는, 상술한 상대위치 관계 이외는, 도1에 예시된 반도체장치(1)와 대략 같은 외관구성을 갖는 패키지이다. 본 실시형태의 반도체장치(1")는, 주로, 기판(제1 기판)(10")과, IC칩(반도체칩)(20")과, 코일(30")과, 더미패턴(도전패턴)(40")을 구비해서 구성되어 있다. 기판(10")은, 도6B에 예시되는 바와 같이, 예를 들면 글래스 에폭시로 이루어지는 절연성 기판(11")을 주재료로 하고, 그 표면측에 소정의 도전로(12a")가 점착되고 그 위에 절연성의 솔더 레지스트 패턴(13a")이 피복된 것이다. 또, 절연성 기판(11")의 이면측도, 소정의 도전로(12b")가 점착되고 그 위에 절연성의 솔더 레지스트 패턴(13b")이 피복되어 있다. 또한 절연성 기판(11")에는, 스루홀(관통구멍)이 표면측과 이면측 사이를 관통하도록 형성되어 있다.
상기의 표면측에 점착된 소정의 도전로(12a")는, 도6A에 예시되는 바와 같이, 예를 들면 26개의 IC칩용 패턴과, 후술하는 브리지 선로(303b")(도6C)에 대한 스루홀의 개구부 전극(301a", 302a", 304a")을 구비해서 구성되어 있다. 각 IC칩용 패턴은, 개구부 전극(예를 들면 개구부 전극(121a",124a"))과, 배선(예를 들면 배선(122a",125a"))과, 내부전극(예를 들면 내부전극(123a", 126a"))으로 구성되어 있다. 단, 도6A의 예시에서는, 외부단자(VCC)(도6C)와 스루홀을 통해 접속되는 IC칩용 패턴은 Y축방향을 따라 개구부 전극(304a")까지 연장되는 선로(305a")를 더 구비하고 있다. 또한 도6A의 예시에서는, 코일(301",302")과 접속되는 각 IC칩용 패턴은 개구부 전극을 갖고 있지 않고, 배선 및 내부전극만으로 이루어져 있다.
상기의 이면측에 점착된 소정의 도전로(12b")는 도6C에 예시되는 바와 같이, 상술한 26개의 IC칩용 패턴에 대응하는 패턴과, 브리지 선로(303b")를 구비해서 구성되어 있다. 각 IC칩용 패턴은 개구부 전극(예를 들면 개구부 전극(121b",124b"))과, 배선(예를 들면 배선(122b",125b"))과, 외부단자(전극, 예를 들면 외부단자(123b",126b"))로 구성되어 있다. 여기에서, 상술한 스루홀의 표면측의 개구부 전극(121a")과 이면측의 개구부 전극(121b")은 표리 상반되도록 배치되어 있다. 브리지 선로(303b")는 2개의 코일(301",302")끼리를 결선하기 위한 것이다. 또한 이 브리지 선로(303b")는, 그 X축방향 중앙의 개구부 전극(304b") 및 개구부 전극(304a")(도6A)을 연결하는 스루홀과, 선로(305a")(도6A)와, 상술한 IC칩용 패턴(도6A)에 있어서의 스루홀을 통해, 외부단자(VCC)에 대해서 동전위로 되도록 접속되어 있다. 또한 이 브리지 선로(303b")는 상술한 IC칩용 패턴 및 금속세선(22")(도6A)을 통해, IC칩(20")의 전극(예를 들면 전극(201",202"))에 전기적으로 접속되어 있다.
IC칩(20")(도6A, B)은, 도1에 예시된 IC칩(20)과 같은 베어칩이다.
코일(30")은, 도6A에 예시되는 바와 같이, 상술한 표면측의 도전로(12a")의 일부로서, 절연성 기판(10")에 점착되는 소용돌이상을 이루는 2개의 평면 코일(301",302")로 이루어져 있다. 본 실시형태의 코일(301",302")은, 도6B에 예시되는 바와 같이, 절연성 기판(10")의 표면측에 점착되고, 또한 솔더 레지스트 패턴(13a")으로 피복되어 있다. 이 솔더 레지스트 패턴(13a")에 대해서, 또한 절연 페이스트(절연성 접착제)(21")를 통해 IC칩(20")이 고착되어 있다. 또, 도6A의 예시 에 의하면, 2개의 코일(301",302")은, 모두 기판(10")의 면상에 있어서 중심으로부터 외측을 향해서 반시계방향으로 소용돌이치는 동일한 형상을 이루고 있다.
더미패턴(40")은, 도6C에 예시되는 바와 같이, 절연성 기판(10")의 표면측의 코일(301",302")과 상반되도록, 이 절연성 기판(10")의 이면측에 형성되어 있다. 본 실시형태의 더미패턴(40")은, 구체적으로는, 예를 들면 구리(Cu)를 주재료로 하고, 그 중앙부에 있어서 상술한 브리지 선로(303b")를 둘러싸는 대략 직사각형상을 이루는 단일의 도전체에 의해 구성되어 있다. 이것에 의해, 브리지 선로(303b")는 주위에 도전체가 있는 것에 의해, 소위 코플래너 선로로서 기능한다. 즉, 만약 브리지 선로(303b")로부터 전자계가 발생한 경우라도, 이것이 더미패턴(40")에 흡수된다.
또한 본 실시형태의 더미패턴(40")의 윤곽은, 2개의 코일(301",302")을 합한 대략 직사각형상의 윤곽과 정합되도록 되어 있다. 즉, 이 더미패턴(40")은, 2개의 코일(301",302")을 일체의 코일(30")로 간주한 경우의 외주 프레임과 같거나 또는 이것을 넘은 위치에 외측 가장자리를 갖는 것이다. 이것에 의해, 코일(30")의 동작시에 만약 이 코일(30")로부터 이면측(-Z측)으로 전자계가 발생한 경우라도, 이것이 더미패턴(40")에 의해 흡수된다.
또한 이 더미패턴(40")은, 이하 서술하는 복수의 접지용 단자(15")에 대하여 동전위로 되도록 접속되어 있다.
접지용 단자(전극)(15")는, 도6C에 예시되는 바와 같이, 상술한 이면측의 도전로(12b")의 일부로서, 상술한 26개의 외부단자와 함께, 예를 들면 프린트 배선기판(500)(도4A)에 실장할 때의 접지용으로서 절연성 기판(10")에 복수개 점착되어 있다. 단, 접지용 단자(15")는 접지용에 한정되는 것은 아니고, 요컨대 더미패턴(40")을 동일전압으로 유지하기 위한 전극이면 어떠한 것이라도 좋다. 이 동일전압의 전압값은, 예를 들면 상기의 프린트 배선기판(500)에 있어서의 소정 부위의 전압에 따라 결정되는 것이다. 이렇게, 코일(30")과 상호 인덕턴스 결합하는 더미패턴(40")을 동일전압으로 유지해서 그 전위를 안정시킴으로써, 코일(30")의 인덕턴스 특성이 보다 안정되게 된다. 또, 코일(30")의 인덕턴스 특성의 안정화란, 예를 들면 코일(30")의 인덕턴스가 소정 값으로 유지되는 것, 또는, 코일(30")의 인덕턴스가 소정 범위로 유지되는 것을 의미한다.
또, 본 실시형태에서는, 기판(10")의 이면측에 있어서의 상술한 복수개의 외부단자 및 접지용 단자(15)를 제외한 전체면에는, 상술한 솔더 레지스트 패턴(13b")이 피복되어 있다.
또한 본 실시형태에서는, 코일(30")이 형성된 기판(10")에 IC칩(20")이 실장 된 후, 이 기판(10")의 표면측은 몰드수지(절연성 수지)(50")에 의해 밀봉된다.
또한 본 실시형태의 반도체장치(1")의 내부에서는, 코일(30")이 더미패턴(40")과 상호 인덕턴스 결합되어 있다. 한편, 종래의 반도체장치(1')(도4B)의 내부에는 도전패턴은 없다. 이 때문에, 본 실시형태의 반도체장치(1")의 인덕턴스값은, 종래의 반도체장치(1')의 인덕턴스값보다 상호 인덕턴스 결합의 분만큼 작아진다. 그래서, 본 실시형태에서는, 코일(301",302")의 크기, 권취수, 그 형성에 있어서의 라인 앤드 스페이스의 비율 등을 바꿈으로써, 반도체장치(1")의 인덕턴스값이 종래의 반도체장치(1')의 인덕턴스값과 같아지도록, 코일(30")의 인덕턴스값을 종래의 경우보다 조금 크게 설정하고 있다. 이것에 의해, 반도체장치(1")의 인덕턴스값은 예를 들면 메이커측에서 종래부터 출하시에 설정되어 있는 소정 값으로부터 벗어나는 일이 없으므로, 예를 들면 유저측에 있어서, 이 반도체장치(1")는 쓰기에 편리한 것으로 된다.
본 실시형태의 반도체장치(1")에 의하면, 코일(30") 근방의 프린트 배선기판(500)상에 도전체가 없는 경우에는, 이 코일(30")과 상호 인덕턴스 결합할 수 있는 주된 것은 더미패턴(40")이라는 것으로 된다. 따라서, 반도체장치(1") 단체의 코일(30)이 소정의 인덕턴스 특성을 갖도록 예를 들면 메이커측에서 미리 더미패턴(40")을 설계해 두면, 예를 들면 유저측에서 반도체장치(1")를 프린트 배선기판(500)에 있어서의 도전체가 없는 영역에 실장하는 한, 코일(30")의 소정의 인덕턴스 특성이 유지된다. 따라서, 실장전의 인덕턴스 특성 및 그 안정성을 실장후에 용이하게 재현할 수 있는 반도체장치(1")가 제공된 것으로 된다. 코일(30")의 인덕턴 스 특성 및 그 안정성이 유지되면, 반도체장치(1")의 예를 들면 Q값 등의 주파수특성은 양호하게 되고, 따라서 이 반도체장치(1")를 탑재한 전자기기의 성능도 보다 좋은 것으로 된다.
또한 본 실시형태의 반도체장치(1")에 의하면, 만약 코일(30")이나 브리지 선로(303b") 등으로부터 전자계가 발생한 경우라도, 이것이 더미패턴(40")에 의해 흡수되므로, 이 반도체장치(1")를 탑재한 전자기기에의 전자간섭을 억제할 수 있다. 따라서, 전자기기의 성능은 보다 좋은 것이 된다.
본 실시형태의 반도체장치(1")는, 도1에 예시된 반도체장치(1)와 마찬가지로, 그 IC칩(20")의 일부와 코일(301",302")이 국부 발진회로에 있어서의 공진기와 등가인 튜너장치이어도 좋다. 또, 본 실시형태의 반도체장치(1")의 등가회로는, 외부단자(L1,L2)를 포함하지 않는 것을 제외하고, 도2의 회로도에 예시된 등가회로(2)와 같다. 또한 본 실시형태의 반도체장치(1")는, 이러한 튜너장치에 한정되는 것은 아니다.
<<<선대칭의 2개의 코일>>>
상술한 실시형태의 반도체장치(1")(도6A)에서는, 2개의 코일(301",302")은, 모두 기판(10")의 면상에 있어서 중심으로부터 외측을 향해서 반시계방향으로 소용돌이치는 동일한 형상을 이루도록 형성되어 있었지만, 이것에 한정되는 것은 아니다.
예를 들면 도7에 예시되는 바와 같이, 반도체장치(81)의 2개의 코일(제1 코일, 제2 코일)(8301,8302)은, Y축을 따른 경계선에 대해서 선대칭의 형상으로 형성 되어 있어도 좋다. 동 도면은, 기판(810)의 표면측의 평면도이다. 동 도면의 예시에서는, 기판(810)의 표면측에 있어서의 IC칩(예를 들면 도6A에 있어서의 IC칩(20"))과 대향하는 면을 이분하는 경계선, 예를 들면 X축방향의 중점을 지나고 또한 Y축에 평행한 경계선에 대해서, 2개의 코일(8301,8302)의 형상은 서로 경상(鏡像)의 관계에 있다. 또한 상술한 선로(305a")(도6A)에 상당하는 선로(8305a)는, 이 경계선상에 있다.
상술한 바와 마찬가지로, 2개의 코일(8301,8302)은, 2개의 IC칩용 패턴(8121,8122) 및 2개의 금속세선(예를 들면 도6B에 있어서의 금속세선(22"))을 각각 통하여 IC칩에 접속되어 있다. 이 때문에, 2개의 코일(8301,8302)이 상술한 경계선에 대하여 선대칭이면, 2개의 IC칩용 패턴(8121,8122) 및 2개의 금속세선을 각각 동일한 구조로 함으로써, 배선을 포함한 2개의 코일(8301,8302)의 인덕턴스값을 같게 할 수 있다. 이렇게 하면, 반도체장치(81)의 패키지의 설계가 용이하게 되는 데다가, 배선을 포함한 코일(830)의 구조가 간단한 것으로 되므로, 결국, 이것은 반도체장치(81)의 제조비용을 절감하게 된다.
<<<보조 도전패턴>>>
상술한 실시형태의 반도체장치(1")(도6B)는, 그 기판(10")의 이면측에만 더미패턴(40")이 형성된 것이었지만, 이것에 한정되는 것은 아니다. 상술한 실시형태의 반도체장치(1")에서는, 2개의 코일(301",302")이 점착된 절연성 기판(10")의 표면측에는, 솔더 레지스트 패턴(13a")과 절연 페이스트(21")를 통해, IC칩(20")이 설치되어 있었다. 여기에서, 예를 들면 솔더 레지스트 패턴(13a")과 절연 페이스트 (21") 사이에, 더미패턴(40")과 대략 동일 형상을 이루는 보조 도전패턴을 개재시켜도 좋다.
도8에 예시되는 바와 같이, 반도체장치(91)의 기판(910)은, 예를 들면 글래스 에폭시로 이루어지는 절연성 기판(911)을 주재료로 하고, 그 표면측에, (1)소정의 도전로(912a)(코일(9301,9302)을 포함한다)가 점착되고, (2)그 위에 절연성의 솔더 레지스트 패턴(913a)이 피복되고, (3)그 위에 대략 직사각형상을 이루고 단일의 도전체로 구성되는 더미패턴(보조 도전패턴)(941)이 점착되고, (4)그 위에 절연성의 솔더 레지스트 패턴(914a)이 피복된 것이다. 또한 절연성 기판(911)은, 그 이면측에, (5)소정의 도전로(912b) 및 더미패턴(도전패턴)(942)이 점착되고, (6)그 위에 절연성의 솔더 레지스트 패턴(913b)이 피복된 것이다. 또, 도8은, 반도체장치(91)의 측면도이다.
즉, 반도체장치(91)에서는, 기판(910)의 이면측에 형성된 더미패턴(942)에 추가해서, IC칩(920)과, 솔더 레지스트 패턴(절연성 접착제로 간주할 수 있음)(913a) 사이에 또 하나의 더미패턴(941)을 개재시키게 된다.
이 더미패턴(941)에 의해, IC칩(920)의 동작시의 유도 노이즈 등이 차폐되므로, 코일(930)(코일(9301,9302))의 인덕턴스 특성이 안정될 수 있다. 따라서, 반도체장치(91) 단체에 있어서, 만약 예를 들면 메이커측에서 반도체장치(91)의 기판(910)에 대한 IC칩(920)의 부착위치 등에 오차가 생긴 경우라도, 이 IC칩(920)의 동작이 코일(930)의 인덕턴스 특성 및 그 안정성에 미치는 영향이 억제된다. 또한 주로 2개의 더미패턴(941,942)이 코일(930)과 상호 인덕턴스 결합할 수 있기 때문 에, 예를 들면 메이커측에서 반도체장치(91) 단체의 코일(930)이 소정의 인덕턴스 특성을 갖도록 미리 2개의 더미패턴(941,942)을 설계해 두면, 예를 들면 유저측에서는, 반도체장치(91)의 코일(930)의 소정의 인덕턴스 특성이 용이하게 유지된다.
===FM라디오 수신기===
이상 서술한 반도체장치(1,1",81,91)는 튜너장치로서 다른 반도체장치와 함께 프린트 배선기판(제2 기판)(500)(도4A)상에 실장되고, 예를 들면 휴대용의 FM라디오 수신기(회로장치)(700)(도9)를 구성한다. 도9는, FM라디오 수신기(700)의 구성예를 나타내는 블럭도이다.
도9에 예시되는 바와 같이, 본 실시형태의 FM라디오 수신기(700)는, 안테나(701), RF 증폭기(702), 혼합기(703), 국부 발진기(704), 제1중간 주파 증폭기(705), 제1중간 주파 필터(706), 제2 중간 주파 필터(707) , 선택기(708), 제2중간 주파 증폭기(709), FM검파기(710), 및 출력단자(711)를 구비해서 구성된다.
안테나(701)에 의해 수신된 방송국 신호는, RF증폭기(702)에 의해 증폭되고, 국부 발진기(704)로부터의 국부 발진신호와 함께 혼합기(703)에 의해 혼합되어서, 중간 주파신호로 변환된다. 이 중간 주파신호는, 제1중간 주파 증폭기(705)에 의해 증폭되고, 제1중간 주파 필터(706) 또는 제2중간 주파 필터(707) 및 선택기(708)에 의해 대역제한된다. 대역제한된 중간 주파신호는, 제2중간 주파 증폭기(709)에 의해 증폭 및 진폭제한되고, FM검파기(710)에 의해 FM복조되어 출력단자(711)에 출력된다.
본 실시형태의 튜너장치로서의 반도체장치(1,1",81,91)는 그 이면측의 외부 단자(예를 들면 VCC)가 예를 들면 땜납 범프(60)를 통해 프린트 배선기판(500)상의 도전로(510)와 전기적으로 접속되고(도4A), 상술한 국부 발진기(704)를 구성하는 것이다. 상술한 바와 같이, 이 튜너장치의 예를 들면 Q값 등의 주파수특성은 양호하기 때문에, 본 실시형태의 FM라디오 수신기(700)의 성능은 보다 좋은 것으로 된다.
또, 본 실시형태의 반도체장치(1,1",81,91)를 구비한 회로장치는 FM라디오 수신기(700)에 한정되는 것은 아니다. 이 회로장치는, 코일(30,30",830,930)이 예를 들면 무선신호를 수신하는 안테나로서 기능하는 휴대 수신기, 즉 예를 들면 휴대전화기 등이어도 좋다.
===인덕턴스 특성 및 그 안정성의 실장 전후에서의 재현성===
본 실시형태의 반도체장치(1")는 기판(10")과, 기판(10")의 표면측에 고착되는 IC칩(20")과, 기판의 표면측의 IC칩(20")과 대향하는 면상에 형성되는 IC칩(20")과 전기적으로 접속되는 소용돌이상의 코일(30")과, 기판(10")의 이면측의 코일(30")과 상반되는 면상에 형성되는, 코일(30")의 인덕턴스 특성을 안정화시키기 위한 더미패턴(40")을 구비하여 이루어진다. 이 반도체장치(1") 단체에서는, 코일(30")과 상호 인덕턴스 결합할 수 있는 주된 것은 더미패턴(40")이다. 따라서, 반도체장치(1") 단체의 코일(30)이 소정의 인덕턴스 특성을 갖도록 예를 들면 메이커측에서 미리 더미패턴(40")을 설계해 두면, 예를 들면 유저측에서 반도체장치(1")를 도전체 등으로부터 멀리해서 실장하는 한, 코일(30")의 소정의 인덕턴스 특성이 유지된다. 따라서, 실장전의 인덕턴스 특성 및 그 안정성을 실장후에 용이하게 재 현할 수 있다. 또한 이 반도체장치(1")에 의하면, 만약 코일(30")로부터 전자계가 발생한 경우라도, 이것이 더미패턴(40")에 의해 흡수되므로, 이 반도체장치(1")의 실장처인 전자기기 등에의 전자간섭을 억제할 수 있다.
또한 상술한 반도체장치(1")에 있어서, IC칩(20")은 솔더 레지스트 패턴(13a")을 통해 기판(10")에 고착되는 것이 바람직하다. 이것에 의해, IC칩(20")이 솔더 레지스트 패턴(13a")의 베이스인 도전로(12a")와 전기적으로 절연되므로 코일(30") 및 IC칩(20")의 동작이 안정된다.
또한 상술한 반도체장치(1")에 있어서, 기판(10")의 이면측의 면상에 형성되는 더미패턴(40")을 동일 전압으로 유지하기 위한 복수의 접지용 단자(15")를 더 구비한 것이 바람직하다. 이렇게, 코일(30")과 상호 인덕턴스 결합하는 더미패턴(40")의 전위를 안정시킴으로써, 코일(30")의 인덕턴스 특성이 보다 안정되게 된다. 여기에서, 동일 전압의 전압값은 예를 들면 프린트 배선기판(500)(도4A)에 있어서의 소정 부위의 전압에 따라 정해진다.
또한 상술한 반도체장치(1")에 있어서, 복수의 접지용 단자(15")는 접지되는 것이 바람직하다. 예를 들면 상술한 소정 부위가 접지되어 있다라고 한 경우의 쪽이, 예를 들면 유저측에서의 반도체장치(1")의 실장작업은 보다 용이해진다.
또한 상술한 반도체장치(1")에 있어서, 코일(30")은 더미패턴(40")이 형성되지 않은 경우의 인덕턴스값보다 큰 인덕턴스값을 갖는 것이 바람직하다. 예를 들면 코일(30")의 크기, 권취수, 그 형성에 있어서의 라인 앤드 스페이스의 비율 등을 바꿈으로써, 반도체장치(1")의 인덕턴스값이 예를 들면 종래의 반도체장치(1')(도 4B)의 인덕턴스값과 같게 되도록, 코일(30")의 인덕턴스값을 종래의 경우보다 조금 크게 설정한다. 이 경우, 반도체장치(1")의 인덕턴스값은 예를 들면 메이커측에서 종래부터 출하시에 설정되어 있는 소정값으로부터 벗어나는 일이 없기 때문에, 예를 들면 유저측에 있어서, 이 반도체장치(1")는 쓰기 편한 것으로 된다.
또한 상술한 반도체장치(81)에 있어서, 코일(830)은 코일(8301) 및 코일(8302)로 이루어지고, 코일(8301) 및 코일(8302)은 기판(810)의 표면측의 IC칩(예를 들면 IC칩(20"))과 대향하는 면을 이분하는 경계선에 대해서, 선대칭의 형상을 나타내는 것으로 해도 좋다. 예를 들면 2개의 코일(8301,8302)은 2개의 IC칩용 패턴(8121,8122) 및 2개의 금속세선(예를 들면 금속세선(22"))을 각각 통해, IC칩(예를 들면 IC칩(20"))에 접속되어 있다. 이 때문에, 2개의 코일(8301,8302)이 상술한 경계선에 대하여 선대칭이면, 2개의 IC칩용 패턴(8121,8122) 및 2개의 금속세선을 각각 동일한 구성으로 함으로써, 배선을 포함한 2개의 코일(8301,8302)의 인덕턴스값을 같게 할 수 있다. 이렇게 하면, 반도체장치(81)의 패키지의 설계가 용이해지는 데다가, 배선을 포함한 코일(830)의 구성이 간단한 것으로 되므로, 결국, 이것은 반도체장치(81)의 제조비용의 절감을 초래한다.
또한 상술한 반도체장치(91)에 있어서, 기판(910)의 표면측의 IC칩(920) 및 솔더 레지스트 패턴(913a) 사이에 개재되는 코일(930)의 인덕턴스 특성을 안정화시키기 위한 더미패턴(941)을 더 구비한 것으로 해도 좋다. 이 더미패턴(941)에 의해, IC칩(920)의 동작시의 유도 노이즈 등이 차폐되므로, 코일(930)의 인덕턴스 특성이 안정될 수 있다. 따라서, 반도체장치(91) 단체에 있어서, 만약 예를 들면 메 이커측에서 반도체장치(91)의 기판(910)에 대한 IC칩(920)의 부착위치 등에 오차가 생긴 경우라도, 이 IC칩(920)의 동작이 코일(930)의 인덕턴스 특성 및 그 안정성에 미치는 영향이 억제된다. 또한 주로 2개의 더미패턴(941,942)이 코일(930)과 상호 인덕턴스 결합할 수 있기 때문에, 예를 들면 메이커측에서 반도체장치(91) 단체의 코일(930)이 소정의 인덕턴스 특성을 갖도록 미리 2개의 더미패턴(941,942)을 설계해 두면, 예를 들면 유저측에서는, 반도체장치(91)의 코일(930)의 소정의 인덕턴스 특성이 용이하게 유지된다.
또한 본 실시형태의 반도체장치(1",81,91)는 기판(10",810,910)과, 기판(10",810,910)의 표면측에 고착되는 IC칩(20",920)과, 기판(10",810,910)의 표면측의 IC칩(20",920)과 대향하는 면상에 형성되는, IC칩(20",920)과 전기적으로 접속되는 소용돌이상의 코일(30",830,930)과, 기판(10",810,910)의 이면측의 코일(30",830,930)과 상반되는 면상에 형성되는, 코일(30",830,930)의 인덕턴스 특성을 안정화시키기 위한 더미패턴(40",942)과, 기판(10",810,910)의 이면측의 면상에 형성되는 외부단자(예를 들면 외부단자(123b",126b"))와, 기판(10",810,910)의 표면측과 이면측 사이를 관통하여, IC칩(20",920)의 전극(예를 들면 전극(201",202"))과 기판(10",810,910)의 이면측의 면상에 형성되는 외부단자(예를 들면 외부단자(123b",126b"))를 전기적으로 접속하는 스루홀과, 기판(10",810,910)의 표면측을 밀봉하는 몰드수지(50",950)를 구비하여 이루어진다. 이것에 의해 반도체장치(1",81,91)의 실장전의 인덕턴스 특성 및 그 안정성을 실장후에 용이하게 재현할 수 있는 데다가, 실장처인 전자기기 등에의 전자간섭을 억제할 수 있다.
또한 본 실시형태의 FM라디오 수신기(회로장치)(700)는 기판(10",810,910)과, 기판(10",810,910)의 표면측에 고착되는, IC칩(20",920)과, 기판(10",810,910)의 표면측의 IC칩(20",920)과 대향하는 면상에 형성되는, IC칩(20",920)과 전기적으로 접속되는 소용돌이상의 코일(30",830,930)과, 기판(10",810,910)의 이면측의 코일(30",830,930)과 상반되는 면상에 형성되는, 코일(30",830,930)의 인덕턴스 특성을 안정화시키기 위한 더미패턴(40",942)을 갖는 튜너장치(반도체장치)(1",81,91)와, 기판(10",810,910)의 이면측과 대향하고, 튜너장치(반도체장치)(1",81,91)가 실장되는 프린트 배선기판(예를 들면 프린트 배선기판(500))을 구비하여 이루어진다. 이 튜너장치의 예를 들면 Q값 등의 주파수특성은 양호하기 때문에, FM라디오 수신기(700)의 성능은 보다 좋은 것으로 된다.
상술한 발명의 실시형태는, 본 발명의 이해를 쉽게 하기 위한 것이며, 본 발명을 한정해서 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 벗어나지 않고 변경, 개량될 수 있음과 아울러, 본 발명에는 그 등가물도 포함된다.
이상과 같이 본 발명에 의하면, 실장전의 인덕턴스 특성 및 그 안정성을 실장후에 용이하게 재현할 수 있고, 또한 상기 실장이 용이한 저비용의 반도체장치를 제공할 수 있다.

Claims (17)

  1. 기판;
    상기 기판의 일방측에 고착되는 반도체칩;
    상기 기판의 타방측에 소용돌이상으로 형성됨과 아울러 상기 반도체칩과 전기적으로 접속되는 코일; 및
    상기 기판의 일방측에 있어서의 상기 반도체칩과 대향하는 면상에 형성되고, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴을 구비한 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 반도체칩은 상기 도전패턴에 대해서 절연성 접착제를 통해 고착되는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 도전패턴은 소정 형상의 단일의 도전패턴이 소정 간극을 두고 복수 배열되어 이루어지는 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 상기 도전패턴은 사각형의 단일의 도전패턴을, 상기 소정 간극이 일직선이며 서로 소정 각도를 두고 교차되도록 복수 배열되어 이루어지는 것을 특징으로 하는 반도체장치.
  5. 제4항에 있어서, 상기 반도체칩은 사각형이며,
    상기 일직선으로 되어 교차되는 복수의 소정 간극은 상기 반도체칩의 외주변에 대해서 소정 각도를 갖고 형성되는 것을 특징으로 하는 반도체장치.
  6. 제1 기판;
    상기 제1 기판의 일방측에 고착되는 반도체칩;
    상기 제1 기판의 타방측에 소용돌이상으로 형성되는 코일;
    상기 제1 기판의 일방측과 타방측 사이를 관통하여, 상기 반도체칩의 전극과 상기 코일의 전극을 전기적으로 접속하는 제1 관통구멍;
    상기 제1 기판의 일방측에 있어서의 상기 반도체칩과 대향하는 면상에 형성 되는, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴;
    상기 제1 기판의 일방측과 타방측 사이를 관통하여, 상기 반도체칩의 다른 전극과 상기 제1 기판의 타방측에 형성된 전극을 전기적으로 접속하는 제2 관통구멍; 및
    상기 제1 기판의 일방측을 덮는 절연성 수지를 갖는 것을 특징으로 하는 반도체장치.
  7. 제1 기판과, 상기 제1 기판의 일방측에 고착되는 반도체칩과, 상기 제1 기판의 타방측에 소용돌이상으로 형성됨과 아울러 상기 반도체칩과 전기적으로 접속되는 코일과, 상기 제1 기판의 일방측에 있어서의 상기 반도체칩과 대향하는 면상에 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴을 갖는 반도체장치; 및
    상기 반도체장치가 상기 제1 기판의 타방측을 대향시킨 상태로 실장되는 제2 기판을 구비한 것을 특징으로 하는 회로장치.
  8. 제7항에 있어서, 상기 제1 기판의 타방측에 형성된 상기 코일과 대향하는 상기 제2 기판의 면상에는 도전패턴이 없는 것을 특징으로 하는 회로장치.
  9. 기판;
    상기 기판의 일방측에 고착되는 반도체칩;
    상기 기판의 일방측의 상기 반도체칩과 대향하는 면상에 형성되는, 상기 반도체칩과 전기적으로 접속되는 소용돌이상의 코일; 및
    상기 기판의 타방측의 상기 코일과 상반되는 면상에 형성되는, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴을 구비한 것을 특징으로 하는 반도체장치.
  10. 제9항에 있어서, 상기 반도체칩은 절연성 접착제을 통해 상기 기판에 고착되는 것을 특징으로 하는 반도체장치.
  11. 제9항에 있어서, 상기 기판의 타방측의 면상에 형성되는 상기 도전패턴을 동일 전위로 유지하기 위한 복수의 전극을 더 구비한 것을 특징으로 하는 반도체장 치.
  12. 제11항에 있어서, 상기 복수의 전극은 접지되는 것을 특징으로 하는 반도체장치.
  13. 제9항에 있어서, 상기 코일은 상기 도전패턴이 형성되지 않은 경우의 인덕턴스값보다 큰 인덕턴스값을 갖는 것을 특징으로 하는 반도체장치.
  14. 제9항에 있어서, 상기 코일은 제1 코일 및 제2 코일로 이루어지고,
    상기 제1 코일 및 상기 제2 코일은 상기 기판의 일방측의 상기 반도체칩과 대향하는 면을 이분하는 경계선에 대해서 선대칭의 형상을 나타내는 것을 특징으로 하는 반도체장치.
  15. 제10항에 있어서, 상기 기판의 일방측의 상기 반도체칩 및 상기 절연성 접착제 사이에 개재되는 상기 코일의 인덕턴스 특성을 안정화시키기 위한 보조 도전패턴을 더 구비한 것을 특징으로 하는 반도체장치.
  16. 제1 기판;
    상기 제1 기판의 일방측에 고착되는 반도체칩;
    상기 제1 기판의 일방측의 상기 반도체칩과 대향하는 면상에 형성되는, 상기 반도체칩과 전기적으로 접속되는 소용돌이상의 코일;
    상기 제1 기판의 타방측의 상기 코일과 상반되는 면상에 형성되는, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴;
    상기 제1 기판의 타방측의 면상에 형성되는 전극;
    상기 제1 기판의 일방측과 타방측 사이를 관통하여, 상기 반도체칩의 전극과 상기 제1 기판의 타방측의 면상에 형성되는 전극을 전기적으로 접속하는 관통구멍; 및
    상기 제1 기판의 일방측을 덮는 절연성 수지를 구비한 것을 특징으로 하는 반도체장치.
  17. 제1 기판과, 상기 제1 기판의 일방측에 고착되는 반도체칩과, 상기 제1 기판의 일방측의 상기 반도체칩과 대향하는 면상에 형성되는, 상기 반도체칩과 전기적으로 접속되는 소용돌이상의 코일과, 상기 제1 기판의 타방측의 상기 코일과 상반되는 면상에 형성되는, 상기 코일의 인덕턴스 특성을 안정화시키기 위한 도전패턴을 갖는 반도체장치; 및
    상기 제1 기판의 타방측과 대향하고, 상기 반도체장치가 실장되는 제2 기판을 구비한 것을 특징으로 하는 회로장치.
KR1020050126764A 2004-12-21 2005-12-21 반도체장치 및 회로장치 KR101147978B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004370031 2004-12-21
JPJP-P-2004-00370031 2004-12-21
JP2005329184A JP4972306B2 (ja) 2004-12-21 2005-11-14 半導体装置及び回路装置
JPJP-P-2005-00329184 2005-11-14

Publications (2)

Publication Number Publication Date
KR20060071346A KR20060071346A (ko) 2006-06-26
KR101147978B1 true KR101147978B1 (ko) 2012-06-01

Family

ID=36128510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126764A KR101147978B1 (ko) 2004-12-21 2005-12-21 반도체장치 및 회로장치

Country Status (5)

Country Link
US (1) US7432580B2 (ko)
EP (1) EP1675177A3 (ko)
JP (1) JP4972306B2 (ko)
KR (1) KR101147978B1 (ko)
CN (1) CN1848423B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229190A (ja) * 2005-01-24 2006-08-31 Sanyo Electric Co Ltd 半導体装置
US7750434B2 (en) * 2005-01-31 2010-07-06 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
JP4312766B2 (ja) * 2006-01-27 2009-08-12 シャープ株式会社 半導体装置
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
JP2008171965A (ja) * 2007-01-11 2008-07-24 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
JP4317245B2 (ja) * 2007-09-27 2009-08-19 新光電気工業株式会社 電子装置及びその製造方法
JP4975584B2 (ja) * 2007-10-26 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法。
JP4698702B2 (ja) * 2008-05-22 2011-06-08 三菱電機株式会社 電子機器
JP2011014556A (ja) * 2009-06-30 2011-01-20 Hitachi Ltd 半導体装置とその製造方法
US8564133B2 (en) * 2009-08-20 2013-10-22 Ying-Nan Wen Chip package and method for forming the same
CN102270625A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种虚拟金属填充结构及带虚拟金属填充物的平面电感器
JP5382212B2 (ja) * 2011-01-25 2014-01-08 株式会社村田製作所 Ｄｃ−ｄｃコンバータモジュールおよび多層基板
CN104040715B (zh) * 2012-02-09 2017-02-22 富士电机株式会社 半导体器件
US9716056B2 (en) 2015-01-26 2017-07-25 International Business Machines Corporation Integrated circuit with back side inductor
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102081089B1 (ko) 2018-08-10 2020-02-25 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282326A (ja) 2002-03-26 2003-10-03 Murata Mfg Co Ltd 複合チップ部品及びその製造方法
JP2004196635A (ja) 2002-12-20 2004-07-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ用基板の回収方法
US20040207064A1 (en) 1998-09-03 2004-10-21 Brooks Jerry M. Cavity ball grid array apparatus having improved inductance characteristics

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080156A (ko) * 1973-11-14 1975-06-30
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JPH0816745A (ja) 1994-06-24 1996-01-19 Seiko Instr Inc Ｉｃカードシステム
EP0977145A3 (en) * 1998-07-28 2002-11-06 Kabushiki Kaisha Toshiba Radio IC card
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3706533B2 (ja) 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
US6304232B1 (en) * 2000-02-24 2001-10-16 The Goodyear Tire & Rubber Company Circuit module
JP2001274273A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体外囲器及び半導体装置
JP3450279B2 (ja) * 2000-07-27 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
TW536795B (en) * 2001-05-30 2003-06-11 Apack Comm Inc Flip chip package of monolithic microwave integrated circuit
JP4639277B2 (ja) 2001-06-21 2011-02-23 多摩川精機株式会社 光ファイバジャイロの駆動回路基板シールド方法及びシールド構造
JP2004014534A (ja) 2002-06-03 2004-01-15 Murata Mfg Co Ltd 積層チップインダクタの製造方法
JP4124618B2 (ja) * 2002-06-04 2008-07-23 松下電器産業株式会社 半導体装置
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
KR100508682B1 (ko) * 2002-11-20 2005-08-17 삼성전자주식회사 더미 와이어를 이용한 열방출형 적층 칩 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040207064A1 (en) 1998-09-03 2004-10-21 Brooks Jerry M. Cavity ball grid array apparatus having improved inductance characteristics
JP2003282326A (ja) 2002-03-26 2003-10-03 Murata Mfg Co Ltd 複合チップ部品及びその製造方法
JP2004196635A (ja) 2002-12-20 2004-07-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ用基板の回収方法

Also Published As

Publication number Publication date
JP2006203166A (ja) 2006-08-03
US20060131724A1 (en) 2006-06-22
EP1675177A2 (en) 2006-06-28
JP4972306B2 (ja) 2012-07-11
CN1848423B (zh) 2011-12-21
US7432580B2 (en) 2008-10-07
CN1848423A (zh) 2006-10-18
KR20060071346A (ko) 2006-06-26
EP1675177A3 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
KR101147978B1 (ko) 반도체장치 및 회로장치
KR101147977B1 (ko) 반도체 장치
US7649499B2 (en) High-frequency module
US7050769B2 (en) Electronic apparatus and design method
US8110895B2 (en) Circuit substrate structure and circuit apparatus
JP2004296613A (ja) 半導体装置
US8053890B2 (en) Microchip assembly including an inductor and fabrication method
US7084730B2 (en) Chip coil and printed circuit board for the same
US9007146B2 (en) Duplexer
JP7111514B2 (ja) 電子部品モジュール
US20210351757A1 (en) Lc composite component and communication terminal device
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
US20230253341A1 (en) Circuit module
US7233055B2 (en) Chip circuit comprising an inductor
CA2357628C (en) Oscillator and electronic apparatus using the same
TW200428614A (en) Electronic device and semiconductor device
JP2003218472A (ja) モジュールおよび表面実装モジュール
JP2002158449A (ja) 高周波電子回路モジュールおよびモジュール用多層基板
JP4399755B2 (ja) 高周波スイッチモジュール
CN100530620C (zh) 半导体装置
JP5207587B2 (ja) 回路装置
JP4799150B2 (ja) 回路基板装置
CN118541791A (zh) 高频模块
JP2001284490A (ja) 高周波接地構造
JP2011193025A (ja) 回路基板装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 8