CN1848423A - 半导体装置和电路装置 - Google Patents

半导体装置和电路装置 Download PDF

Info

Publication number
CN1848423A
CN1848423A CNA2005101217882A CN200510121788A CN1848423A CN 1848423 A CN1848423 A CN 1848423A CN A2005101217882 A CNA2005101217882 A CN A2005101217882A CN 200510121788 A CN200510121788 A CN 200510121788A CN 1848423 A CN1848423 A CN 1848423A
Authority
CN
China
Prior art keywords
substrate
coil
semiconductor device
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101217882A
Other languages
English (en)
Other versions
CN1848423B (zh
Inventor
佐藤明弘
关口智
镰土清和
黑川和成
坪野谷诚
三田清志
锅田洋一
泽井彻郎
今冈俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Publication of CN1848423A publication Critical patent/CN1848423A/zh
Application granted granted Critical
Publication of CN1848423B publication Critical patent/CN1848423B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置，包括基板，固定地紧固到基板一侧上的半导体芯片，形成于基板的另一侧上并与半导体芯片电连接的螺旋状线圈，和为了稳定线圈的电感特性而形成于基板与半导体芯片面对的一侧表面上的导电图案。

Description

半导体装置和电路装置
相关申请的交叉引用
本申请要求2004年12月21日提交的日本专利申请No.2004-370031和2005年11月14日提交的No.2005-329184的优先权，这里通过参考将其内容并入本文。
技术领域
本发明涉及一种半导体装置和一种具有安装于其上的半导体装置的电路装置。
背景技术
目前，广泛地发展小尺寸的电子装置，即便携式电话、轻便式音频装置、PDA、数字照相机等。要求这些电子装置更小、具有更多的功能、具有更高的性能等。结果，如果制造电子装置，则要求封装技术等能够具有更高的密度。如见日本专利申请特开公布No.2002-93847。
为了与这种要求相适应，目前，例如通过一个(1)封装(半导体装置)构成AM/FM调谐器且将AM/FM调谐器提供为可安装到轻便式电子装置上的商品。尽管常规上存在存放作为一个(1)IC芯片(半导体芯片)的调谐器的几乎所有部分的封装，但是，例如本振荡电路的电感器(线圈)、变容二极管等仍必须安装到电子装置的印刷引线基板上与封装一起作为外部部件。在这里描述的封装中，IC芯片电连接到形成在树脂基板一侧上的导电路径，且然后用模塑树脂(绝缘树脂)密封。相反，近来，为了将外部部分存放在一个(1)封装中，用于线圈的图案形成于封装基板的另一侧(即，封装的下侧)上，或将电容器组结合到IC芯片中，取代较大尺寸相对变容二极管。电容器组通过并联具有由预定尺寸区分的容量的多个蓄电器来构成，且通过使用软件连续切换容量来改变频率。以这种方式，通过使用近来称做“一个芯片”的封装，轻便式电子装置也可以容易地装配收音机功能。
通过这种方式，通常，为了保持上述的本机振荡电路等的LC电路的良好频率特性，线圈的电感特性必须稳定。这里描述的电感意指例如沿着IC芯片存放的线圈的电感等进入到安装在印刷引线基板上的封装中。如果通过封装的使用者将封装装配到电子装置等上，则为了如制造方设想的那样保持线圈的电感特性稳定，例如，从制造侧向使用方推荐预定安装条件。预定的安装条件例如是预备在印刷引线基板上与线圈相对的封装的下侧表面上形成虚拟导电图案。以这种方式，线圈的电感较少地被印刷引线基板影响。
然而，例如由于上述虚拟的导电图案应当基于由使用方推荐的安装条件、形状、材料等的细节等形成于使用方的印刷引线基板上必须取决于使用方。封装安装位置相对于虚拟导电图案的精确度必须取决于使用方的操作精确度。因此，在虚拟导电图案和线圈之间的互感等依据使用方的设计和操作精确度而改变。因此，当安装在将在使用方使用的电子装置等上时，不会再现基于单个封装制造方设想的电感特性和稳定性。可选地，为了再现电感特性和稳定性，可强制使用方承担在封装安装时的操作等方面的负担。
考虑到上述因素，不能确切地说需要上述虚拟导电图案的封装是“一个芯片”，其完全不需要外部部件，且使用方可以结束受困扰。
在单个封装中，如果相对于上述基板的一侧在IC芯片安装位置等中产生错误，则IC芯片的操作可影响在基板另一侧上的线圈的电感特性和稳定性。在另一方面，一旦用如上所述的绝缘树脂密封，再调整封装中的线圈的电感就是困难的。因此，为了保持线圈的预定电感特性和稳定性，当制造封装时必须提高操作精确度，且在制造方是一个负担，其会导致封装的较高成本。
发明内容
考虑了这种问题而构思了本发明。因此本发明的一个目的是提供低成本的半导体装置，其可以在安装之后容易地再现其安装前的电感特性和稳定性，且其可容易地安装。
为了实现上述和其它的目的，根据本发明的第一方面，提供一种半导体装置，包括基板，固定地紧固于基板一侧上的半导体芯片，和形成于基板的另一侧上并与半导体芯片电连接的螺旋状线圈，其中为了稳定线圈的电感特性，导电图案形成于基板与半导体芯片面对的一侧的表面上。
为了实现上述和其它的目的，根据本发明的第二方面，提供一种半导体装置，包括第一基板，固定地紧固于第一基板一侧上的半导体芯片，形成于第一基板另一侧上的螺旋状线圈，在第一基板的一侧和另一侧之间延伸并电连接到半导体芯片的电极和线圈的电极的第一通孔，为了稳定线圈的电感特性，形成于第一基板与半导体芯片面对的一侧表面上的导电图案，在第一基板的一侧和另一侧之间延伸并电连接半导体芯片的另一电极和形成于第一基板的另一侧上的电极的第二通孔，和覆盖第一基板一侧的绝缘树脂。
为了实现上述和其它的目的，根据本发明的第三方面，提供一种包括半导体装置的电路装置，该半导体装置具有第一基板，固定地紧固于第一基板一侧上的半导体芯片，形成于第一基板的另一侧上并与半导体芯片电连接的螺旋状线圈，和为了稳定线圈的电感特性而形成于第一基板与半导体芯片面对的一侧表面上的导电图案，和安装有半导体装置以使第一基板的另一侧与第二基板面对的第二基板。
为了实现上述和其它的目的，根据本发明的第四方面，提供一种半导体装置，包括基板，固定地紧固于基板一侧上的半导体芯片，形成于基板与半导体芯片面对的一侧表面上并与半导体芯片电连接的螺旋状线圈，和为了稳定线圈的电感特性而形成于基板与线圈相对的另一侧表面上的导电图案。
为了实现上述和其它的目的，根据本发明的第五方面，提供一种半导体装置，包括第一基板，固定地紧固于第一基板一侧上的半导体芯片，形成于第一基板与半导体芯片面对的一侧表面上并电连接到半导体芯片的螺旋状线圈，为了稳定线圈的电感特性而形成于第一基板与线圈相对的另一侧表面上的导电图案，形成于第一基板另一侧表面上的电极，在第一基板的一侧和另一侧之间延伸并电连接半导体芯片的电极和形成于第一基板另一侧表面上的电极的通孔，和覆盖第一基板一侧的绝缘树脂。
为了实现上述和其它的方面，根据本发明的第六方面，提供一种包括半导体装置的电路装置，该半导体装置具有第一基板，固定地紧固于第一基板一侧上的半导体芯片，形成于第一基板一侧表面上的螺旋形线圈，和为了稳定线圈的电感特性而形成于第一基板与线圈相对的另一侧表面上的导电图案，和与第一基板另一侧面对并安装有半导体装置的第二基板。
由此可以提供一种低成本的半导体装置，其可以在安装之后容易地再现其安装前的电感特性和稳定性其可以容易地安装。
附图说明
当与附图结合时，自下面详细的描述，本发明上述和其它的目的、方面、特征和优点将变得更加显而易见，其中：
图1A是实施的半导体装置的上部侧的平面图；
图1B是实施的半导体装置的侧面图；
图1C是从上面侧看的实施的半导体装置的下面侧的透视图；
图2是示出用于实施的半导体装置的振荡器的等效电路的例子的电路图；
图3A是实施的半导体装置的放大部分的平面图；
图3B是实施的半导体装置的放大部分的平面图；
图3C是实施的半导体装置的放大部分的透视图；
图4A是实施的电路装置的侧面图；
图4B是常规电路装置的侧面图；
图5是实施的电路装置的另一个侧面图；
图6A是实施的半导体装置的上部侧的另一个平面图；
图6B是实施的半导体装置的另一个侧面图；
图6C是从上部侧看的实施的半导体装置下部侧的另一个透视图；
图7是实施的基板的上部侧的平面图；
图8是实施的半导体装置的另一个平面图；以及
图9是示出实施的FM收音机的结构例子的框图。
具体实施方式
《半导体装置的结构》
参考图1A至1C描述实施的半导体装置1的结构例子。图1A是半导体装置1的上部侧的平面图；图1B是半导体装置1的侧面图；图1C是从上部侧看的半导体装置1的下部侧的透视图。以下，在该半导体装置1中，以下描述的IC芯片侧称为“上部侧”，和在该半导体装置1中，以下描述的线圈侧称为“下部侧”。如图1A和1C中示出的，实施的半导体装置1是具有上部和下部侧的封装，上部侧和下部侧例如接近正方形形状。接近正方形的边长例如是5mm。例如，在图1B中示出的封装的厚度(在Z方向上的长度)为1mm级。因此，实施的半导体装置1形成具有接近正方形上部和下部边的平板的形状。然而，半导体装置1不限于具有上述尺寸的接近正方形平板形状。
如在图1A至1C中示出的，主要通过包括基板(第一基板)10、IC芯片(半导体芯片)20、线圈30和下面描述的虚拟图案(导电图案)40来构成半导体装置1。
关于基板10，主要材料是例如由玻璃环氧树脂制成的绝缘基板11(图1B)，和预定的导电路径12a(图1B)粘贴到其上部侧，其上涂覆有绝缘焊料抗蚀剂图案13a(图1B)。对于绝缘基板11的下部侧，附加预定的导电路径12b(图1B)，其上涂覆有绝缘焊料抗蚀剂图案13b(图1B)。在绝缘基板11中钻通孔(第一通孔和第二通孔)(图3A至3C)，穿透上部侧和下部侧之间。
如在图1A中示出的，粘贴到上部侧的预定的导电路径12a通过包括例如26个IC芯片图案和一个(1)线圈图案来构成。每一个IC芯片图案都通过通孔开口电极(如，开口电极121a)、引线(如，引线122a)和内部电极(如，内部电极123a)来构成。线圈图案通过用于线圈的通孔开口电极301a、302a和交叉形状的引线303a构成。
如在图1C中示出的，粘贴到下部侧的预定的导电路径12b通过包括与上面描述的26个IC芯片图案相对应的图案和与上面描述的用于线圈的通孔开口电极301a、302a相对应的开口电极301b、302b构成。每个图案都通过开口电极(如开口电极121b)、引线(如引线122b)和外部端子(如外部端子123b)构成。
通孔上部侧上的开口电极121a和下部侧上的开口电极121b相对设置在每一侧上。
IC芯片20(图1A和1B)例如是内部形成除了实施的半导体装置1的线圈的部分的承重芯片(bear chip)。例如，如图1A中示出的，IC芯片20包括在Y轴的左和右侧每一个上的13个电极201、202。这26个电极201、202电连接到分别具有金属薄线22的26个内部电极123a。尽管实施的IC芯片20例如为接近矩形的平板形状，该平板形状为小于上面描述的基板10的接近正方形的一个尺寸，但是本发明不限于此。对于实施的IC芯片20来讲，电极201、202的数量以及相应地确定的内部电极、外部端子等的数量却不限于上面描述的26个。
如在图1C中示出的，线圈30由粘贴到绝缘基板10的螺旋形状的两个平板线圈301、302构成，其作为上述的下部侧导电路径12b的一部分。
线圈301和线圈302连接到交叉状的引线303a，以使得上述的开口电极301b、302b(图1C)和开口电极301a、302a(图1A)具有相同的电势。交叉状的引线303a通过引线125a、内部电极126a和金属薄线22电连接到IC芯片20的电极202。另一方面，该交叉状的引线303a通过开口电极124a(图1A)和开口电极124b(图1C)连接到外部端子VCC(图1C)以具有相同的电势。可以认为开口电极301b、302b为在一侧上的两个线圈301、302的电极。
认为两个线圈301、302另一侧上的电极为在图1C中示出的开口电极127b、128b。外部端子L1通过开口电极127b和开口电极127a电连接到IC芯片20的电极。相似地，外部端子L2通过开口电极128b和开口电极128a电连接到IC芯片20的电极。
基板10下部侧的整个表面涂覆有上述的焊料抗蚀剂图案13b，除了上述的26个外部端子。
如在图2的电路图中示出的，实施的半导体装置1例如可以是调谐装置，以使得IC芯片20的一部分和线圈301、302等效于在本机振荡电路中的振荡器。在图2中示出的等效电路2中，图1C中示出的线圈(电感器)301、302与源自封装的电感器311a、312a的每一个串联连接，如导电路径12a、12b。对于这些电感器311a、312a将金属薄线22等的每一个串联连接为源自引线接合的电感器。然而，在该实施中，这些电感器对线圈301、302的作用例如为大约25％的量级。
如在图2中示出的，内部二极管210和电容器组220连接到电感器301、311a、22和电感器302、312a、22中的每一个。内部二极管210和电容器组220形成于IC芯片20的内部。实施的电容器组220并联通过连接例如具有通过预定尺寸来区分的容量的10个蓄电器来构成，且频率通过使用软件连续地转换容量来改变。
实施的半导体装置1不限于上述的调谐装置。
对于实施的半导体装置1中的导电路径12a、12b和IC芯片20之间的电连接的例子，参考图3A至3C进行更详细的描述。图3A是图1A的半导体装置1的下面左侧部分的放大平面图；图3B是图1B的半导体装置1的左侧部分的放大平面图；和图3C是图1C的半导体装置1的下面左侧部分的放大透视图。
如在图3A中示出的，上述的粘贴到绝缘基板11上面侧的开口电极121a、引线122a和内部电极123a是整体导体。当沿着从图3A的A至A'的曲线切割导体并从X方向看时，截面与图3B的A-A’的部分相对应。如图3B中示出的，从焊料抗蚀剂图案13a的间隙暴露内部电极123a，并在焊料抗蚀剂图案的涂层下面，引线122a和开口电极121a连接至其中涂覆有相似导体的通孔1201。
如图3C中示出的，上述的粘贴到绝缘基板11的下部侧的开口电极121b、引线122b和外部端子123b是整体导体。当沿着从图3C的B至B’的曲线切割导体并从X方向看时，截面与图3C的B-B’的部分相对应。如图3B中示出的，外部端子123b从焊料抗蚀剂图案13b的间隙暴露，并在焊料抗蚀剂图案13b的涂层下面，引线122b和开口电极121b连接到上述的通孔1201。
从上面的描述，内部电极123a和外部端子123b通过在基板10的每个相对侧上具有开口1201a、1201b的通孔1201电连接。在另一方面，如在图3B中示出的，内部电极123a通过金属薄线22电连接至IC芯片20的电极201。因此，外部端子123b起在半导体装置1中IC芯片20的端子的作用。
通过另一个通孔在导电路径12a、12b之间的连接例子与在图3A至3C中示出的例子相同。在实施中，与在图1A中示出的开口电极124a、127a、128a、301a、302a相关的通孔与电连接线圈30和IC芯片20的第一通孔相对应，和除了这些通孔之外的所有通孔与第二通孔相对应。实施的每一通孔的内部密封有焊料抗蚀剂。
《导电图案的构成》
转到图1，描述了实施的虚拟图案40的结构例子。虚拟图案40例如可包括整体平坦的导体。然而，下面描述的具体作用通过由设置多个以预定窄间隙间隔的导体构成虚拟图案40来实现。
如在图1A中示出的，实施的虚拟图案40形成于绝缘基板10的与绝缘基板10下部侧上的线圈301、302相对的上部侧上。明确地，实施的虚拟图案40通过设置隔离导体401来构成，以使得相对于IC芯片20的接近矩形侧形成约45度的角，其中隔离导体401主要由例如以通过狭窄间隙(预定的间隙)402间隔的接近正方形形状的铜(Cu)制成。该接近正方形形状和45度是例子。多个间隙402具有例如相互正交的线性形状。由于虚拟图案40的轮廓与组合两个线圈301、302的接近矩形的轮廓对准，因此接近正方形形状的导体401的一部分具有在该轮廓附近的接近三角形形状。由于虚拟图案40的导体401以狭窄间隙距离包围上述开口电极301a、302a和交叉形状的引线303a，因此接近正方形形状的导体401的一部分具有接近三角形形状，例如在接近开口电极301a、302a和引线303a附近具有接近三角形形状。这些导体401粘贴到绝缘基板10的上部侧，且涂覆有焊料抗蚀剂图案13a。通过绝缘胶(绝缘粘合剂)21将IC芯片20固定到焊料抗蚀剂图案13a。
顺便，由于虚拟图案40的导体401在图1B的Z方向对于间隙402形成凸起形状，因此其上涂覆的焊料抗蚀剂图案13a也形成相类似的凸起/凹进形状。当半导体装置1安装到以下描述的印刷引线基板500上时，该凸起/凹进形状引起作用在半导体装置1上的应力释放。如在图1A中示出的，由于相对于导体401形成凸起形状的间隙402具有从基板10 XY平面的中心的放射形状，因此上述的绝缘胶21可以容易地涂覆；当涂覆的时候增加了孔隙易散性；且因此，提高了在虚拟图案40和IC芯片20之间的密闭和粘附。因此，当制造半导体装置1时，可以容易地且无疑地安装IC芯片20。
在实施中，在用形成的虚拟图案40将IC芯片20安装到基板10上之后，基板10的上部侧密封有模塑树脂(绝缘树脂)50。
《电路装置》
如在图4A的侧面图中示出的，与其它的半导体装置一起将上述的半导体装置1安装到印刷引线基板(第二基板)500上以构成例如轻便电子装置的一个(1)电路装置100。在实施中，例如，在半导体装置1的下部侧上的外部端子(例如，VCC、L1、L2)通过焊料突起60电连接到印刷引线基板500上的导电路径510。焊料突起60也用于支撑在印刷引线基板500上的半导体装置1。
在实施中，例如导电路径510的导体不存在于印刷引线基板500的与半导体装置1的线圈30面对的表面上。在另一方面，在实施中，虚拟图案40存在于IC芯片20和线圈30之间。由于当IC芯片20的操作时感应噪音等被虚拟图案40阻碍，因此可以稳定线圈30的电感特性。因此，对于单个的半导体装置1，如果在半导体装置1的制造上中，在IC芯片20相对于基板10的安装位置等中产生误差，则通过IC芯片20的操作较少地影响线圈30的电感特性和稳定性。由于导体不存在于在线圈30附近的印刷引线基板500上，因此，与线圈30耦合的互感可主要通过虚拟图案40来形成。因此，如果通过制造设计虚拟图案40，以使得单个半导体装置1的线圈30具有预定的电感特性，则只要通过半导体装置1的使用者在不存在导体的印刷引线基板500的区域上进行安装就能保持线圈30的预定电感特性。上述的线圈30的电感特性的稳定意指例如保持线圈30的电感为预定的值或将线圈30的电感保持在预定范围内。
在另一方面，如在图4B的侧面图中示出的，常规的半导体装置1’不具有上述的虚拟图案40。因此，例如，取代虚拟图案40的导体520必须预先地形成于在使用方的印刷引线基板500上。然而，在导体520中，形状、材料等的细节必须取决于使用方的设计。半导体装置1’相对于导体520的安装位置的精确度必须取决于使用方的操作精确度。因此，在导体520和线圈300之间的互感等依据使用方的设计、操作精确度等而变化。因此，当安装在将在使用方使用的电子装置等上时，不能再现基于单个半导体装置1’在制造方设定的电感特性和稳定性。可选地，为了再现电感特性和稳定性，当安装半导体装置1’时，可强制使用方承担操作等方面的负担。
考虑到上述情形，在制造时，实施的半导体装置1不需要比常规操作精确度高的操作精确度。由于实施的半导体装置1安装到没有导体的区域上，因此在安装时不需要比常规操作精确度高的操作精确度。因此，提供一种低成本的半导体装置1，其可以在安装之后容易地再现其安装前的电感特性和稳定性并且其可容易地安装。如果保持线圈30的电感特性和稳定性，则从半导体装置1可以获得更好的频率特性如Q值，以及可以从安装有半导体装置1的电子装置获得更好的性能。
尽管上述的电路装置100(图4A)在由半导体装置1的下部侧和焊料突起60包围的区域中的印刷引线基板500上完全不具有导体，但是本发明不限于此。例如，在除了与线圈30面对的表面的区域中可以存在导电路径530(图5)、电路元件300等。
在图5的侧面图中示出的电路装置101中，例如，只要导电路径530存在于与在半导体装置1下面侧上的线圈30面对的印刷引线基板500的区域S的外部，则导电路径530就存在于半导体装置1的下面。可选地，对于具有与线圈30、电感噪音等耦合的低级别互感的电路元件300来讲，只要在除了区域S的区域中接合到导电路径540的引线通过金属薄线310来完成，则电路元件300就存在于半导体装置1的下面。
实施的半导体装置1具有基板10、固定到基板10上部侧的IC芯片20和线圈30，线圈30以螺旋形状形成在基板10的下部侧上并电连接到IC芯片20，半导体装置1由在与IC芯片20面对的基板10的上部侧表面上的虚拟图案40构成，以稳定线圈30的电感特性。由于当操作IC芯片20时电感噪音等由该虚拟图案40阻碍，所以可以稳定线圈30的该电感特性。由于当操作IC芯片20时电感噪音等由该虚拟图案40阻碍，所以可以稳定线圈30的电感特性。因此，对于单个的半导体装置1来讲，如果在半导体装置1的制造中，IC芯片20相对于基板10的安装位置等中产生误差，则线圈30的电感特性和稳定性较少地被IC芯片20的操作影响。如果通过制造来设计虚拟图案40以使单个半导体装置1的线圈30具有预定的电感特性，则当通过在不存在导体的印刷引线基板500的区域上由半导体装置1的使用者完成安装时保持线圈30的预定电感特性。因此，提供可以在安装之后容易地再现安装前的电感特性和稳定性且可以容易地安装的低成本半导体装置1。
在上述的半导体装置1中，优选地，通过绝缘胶21将IC芯片20固定到虚拟图案40。通过这种方式，由于IC芯片20可固定到虚拟图案40的附近，因此当IC芯片20操作的时候可以更有效地阻碍电感噪音等。
在上述的半导体装置1中，优选地，通过设置由预定间隙402隔开的预定形状的多个隔离导体401来构成虚拟图案40。通过这种方式，当将半导体装置1安装到例如印刷引线基板500上时，这引起作用在半导体装置1上的应力的释放。
在上述的半导体装置1中，优选地，通过设置接近矩形形状的多个隔离导体401来构成虚拟图案40，以使得设置多个预定间隙402接近线性地交叉。通过这种方式，由于预定间隙402可形成例如相对于导体401的凹进形状，因此可以容易地施加绝缘胶21。因此当制造半导体装置1的时候，IC芯片20可容易地安装并提高了在半导体装置1中的IC芯片20的安装位置的精确度。
在上述的半导体装置1中，优选地，IC芯片20是矩形的，并提供多个设置成接近线性地交叉的预定间隙402，以相对于IC芯片20的外部边缘具有预定的角度。通过这种方式，由于预定间隙402可具有自基板10中心的放射形状，因此当涂覆隔离胶21的时候增加了孔隙易散性。
上述的半导体装置1通过具有以下部分而构成：基板10；固定到基板10上部侧的IC芯片20；形成在基板10的下部侧上的螺旋形状的线圈30；穿透基板10的上部侧和下部侧之间并将线圈的电极124b、127b、128b、301b、302b电连接到IC芯片20的电极(例如，电极202)的通孔；形成于与在基板上部侧上的IC芯片20面对的表面上的虚拟图案40，以稳定线圈30的电感特性；穿透基板10的上部侧和下部侧之间并电连接IC芯片20的另一电极(例如电极201)和形成在基板10下部侧上的电极(例如，外部端子123b)的通孔；形成于基板的下部侧上用于电连接线圈30和形成在下部侧上的电极至印刷引线基板500的焊料突起60，同时基板10的下部侧面对印刷引线基板500；和用于密封基板10的上部侧的模塑树脂50。如与常规的装置相对比，这种半导体装置1可以在安装之后容易地再现安装前的电感特定和稳定性并可以容易地安装。
实施的电路装置100通过包括以下部分而构成：半导体装置，具有基板10，固定到基板10上部侧的IC芯片20，以螺旋形状形成于基板10的下部侧上并电连接至IC芯片20的线圈30，和在与在基板上部侧上的IC芯片20面对的表面上的虚拟图案40，用于稳定线圈30的电感特性；和印刷引线基板500，半导体装置1通过与印刷引线基板500面对的基板10的下面侧安装印刷引线基板500。通过组合安装有这种半导体装置1的电路装置100的电子装置可获得更好的性能。
在上述的电路装置100中，优选地，印刷引线基板500的导电路径不存在于与形成在基板10下部侧上的线圈30面对的表面上。自与安装有这种半导体装置1的电路装置100的电子装置可以获得更好的性能。
《线圈存在于基板上部侧上和导电图案存在于下部侧上的情况》
在上述的实施的半导体装置1中，尽管导电图案(虚拟图案40)形成于基板(基板10)的IC芯片侧的上部侧上，和线圈(线圈30)形成于基板10的下部侧上，但是可以反置在基板的上部和下部侧上的导电图案和线圈之间的相对定位关系。
如在图6A至6C中示出的，在半导体装置 1”中，线圈30”形成于基板10”的上部侧上，和虚拟图案40”形成于基板10”的下部侧上。图6A是半导体装置1”的上部侧的平面图；图6B是半导体装置1”的侧面图；和图6C是从上部侧看的半导体装置1”的下部侧的透视图。以下，在该半导体装置1”中，IC芯片侧(+Z侧)称为“上部侧”，和在该半导体装置1中，与IC芯片侧相对的一侧称为“下部侧”。
在实施中的半导体装置1”是具有与在图1A至1C中示出的半导体装置1接近等同的外观构成，除了上述的相对位置关系。通过主要包括基板(第一基板)10”、IC芯片(半导体芯片)20”、线圈30”、虚拟图案(导电图案)40来构成半导体装置1”。
如在图6B中示出的，关于基板10”，主要材料是例如由玻璃环氧树脂制成的绝缘基板11”，和预定的导电路径12”粘贴到其上部侧，其上涂覆有绝缘焊料抗蚀剂图案13”。预定导电路径12b附加于绝缘基板11”的下部侧，其上涂覆有绝缘焊料抗蚀剂图案13b”。在绝缘基板11”中钻通孔，其穿透上部侧和下部侧之间。
如在图6A中示出的，粘贴到上部侧的预定导电路径12a”通过包括26个IC芯片图案和用于以下描述的桥线路径303b”(图6C)的通孔开口电极301a”、302a”、304a”来构成。每个IC芯片图案通过开口电极(例如，开口电极121a”、124a”)、引线(例如引线122a”、125a”)和内部电极(例如，内部电极123a”、126a”)来构成。然而，在图6A的说明中，通过通孔连接到外部端子VCC(图6C)的IC芯片图案也包括沿着Y轴延伸到开口电极304a”的线路径305a”。在图6A的说明中，连接到线圈301”、302”的每个IC芯片图案不具有开口电极，并且仅仅通过引线和内部电极来构成。
如图6C中示出的，粘贴到下部侧的预定导电路径12b”通过包括与上述的26个IC芯片图案和桥线路径303b”相对应的图案来构成。每个IC芯片图案通过开口电极(例如，开口电极121b”、124b”)、引线(例如，引线122b”、125b”)和外部端子(电极，例如，外部端子123b”、126b”)来构成。上述的在上部侧上的通孔开口电极121a”和在下部侧上的通孔开口电极121b”相对地设置在每一侧上。桥线路径303b”是为了连接两个线圈301”、302”的目的。通过连接位于X轴方向中的中心处的开口电极304b”和开口电极304a”(图6A)、线路径305a”(图6A)的通孔和在上述的IC芯片图案(图6A)中的通孔，桥线路径303b”连接到外部端子VCC以具有相同的电势。通过上述的IC芯片图案和金属薄线22”(图6A)，桥线路径303b”电连接到IC芯片20”的电极(例如，电极201”、202”)。
IC芯片20”(图6A和6B)是与图1A至1C中示出的IC芯片20相同的承重芯片。
如在图6A中示出的，线圈30”由两个附加于绝缘基板10”的螺旋形状平面线圈301”、302”构成，作为上述的上部侧导电路径12a”的一部分。如在图6B中示出的，实施的线圈301”、302”附加于绝缘基板10”的上部侧，并涂覆有焊料抗蚀剂图案13a”。IC芯片20”通过绝缘胶(绝缘粘合剂)21”固定到该焊料抗蚀剂图案13a”上。根据图6A的说明，两个线圈301”、302”在基板10的表面上以相同的形状以逆时针旋转从中心向外部围绕。
如图6C中示出的，虚拟图案40”形成于与在绝缘基板10”的上部侧上的线圈301”、302”相对的绝缘基板10”的下部侧上。具体地，实施的虚拟图案40”通过主要由例如以接近矩形形状包围上述的在其中心部分中的桥线路径303b”的铜(Cu)制成的单个导体来构成。通过这种方式，由于导体存在于桥线路径303b”周围，所以桥线路径303b”用作所谓的共面线路径。因此，如果电磁场从桥线路径303b”产生，则电磁场由虚拟图案40”吸收。
实施的虚拟图案40”的轮廓与接近矩形的组合两个线圈301”、302”的轮廓对准。换句话说，该虚拟图案40”具有在与在认为两个线圈301”、302”为整体线圈30”情况下的外部轮缘相同的位置或超出该外部轮缘的位置处具有外部边缘。通过这种方式，如果当操作线圈30”时电磁场从线圈30”向下部侧(-Z轴)产生，则电磁场通过虚拟图案40”吸收。
虚拟图案40”连接到以下描述的多个接地端子15”以具有相同的电势。
如在图6C中示出的，当与上述的26个外部端子一起安装到例如印刷引线基板500(图4A)上时，多个接地端子15”(电极)粘贴到用于接地的绝缘基板10”上，作为上述的下部侧的导电路径12b”的一部分。然而，接地端子15”不限于接地的目的，且可以是用于保持虚拟图案40”为相同电压的任何电极。相同电压的电压值例如依据在印刷电路基板500的预定位置中的电压来确定。通过这种方式，通过保持在与线圈30”耦合的互感中的虚拟图案40”为相同的电压以稳定其电势，更加稳定了线圈30”的电感特性。稳定线圈30”的电感特性意指例如线圈30”的电感保持为预定值或意指线圈30”的电感保持在预定的范围内。
在实施中，基板10”下部侧的整个表面涂覆有上述的焊料抗蚀剂图案13b”，除了多个外部端子和上述的接地端子15。
在实施中，在IC芯片20”安装到形成有线圈30”的基板10”上之后，基板10”的上部侧密封有模塑树脂(绝缘树脂)50”。
在实施的半导体装置1”内部，线圈30”以互感耦合形式耦合到虚拟图案40。在另一方面，在常规的半导体装置1’(图4B)内部，不存在导电图案。因此，通过互感耦合将实施的半导体装置1”的电感值制作得小于常规半导体装置1’的电感值。因此，在实施中，通过当形成线圈时，改变线圈301”、302”的线匝尺寸和数量以及线和间隔的比例等，将线圈30”的电感值设置得大于常规情况，以使得半导体装置1”的电感值等于常规半导体装置1’的电感值。通过这种方式，例如，由于通常在从例如制造方输出时，半导体装置1”的电感值不会从预定值设置转换，因此半导体装置1”对于使用方而言便于使用。
根据实施的半导体装置1”，如果导体不存在于线圈30”附近的印刷引线基板500上，则与线圈30”耦合的互感可主要通过虚拟图案40”来形成。因此，如果预先通过例如制造来设计虚拟图案40”以使得单个半导体装置1”的线圈30具有预定的电感特性，则只要通过例如在不存在导体的印刷引线基板500的区域上由使用者安装半导体装置1”就能保持线圈30”的该预定电感特性。因此，提供可以在安装之后容易地再现其安装前的电感特性和稳定性的半导体装置1”。如果保持了线圈30”的电感特性和稳定性，则从半导体装置1”可以获得更好的频率特性如Q值，和从安装有半导体装置1”的电子装置可以获得更好的性能。
根据实施的半导体装置1”，如果从线圈30”、桥线路径303”等产生电磁场，则电磁场通过虚拟图案40”吸收，且因此，可以抑制对安装有半导体装置1”的电子装置的电磁干扰。因此，从电子装置获得更好的性能。
如图1中示出的具有半导体装置1的情况，实施的半导体装置1”可以是调谐器装置，以使IC芯片20”的一部分和线圈301”、302”与在本机振荡电路中的振荡器等效。实施的半导体装置1”的等效电路与图2的电路图中示出的等效电路2相同，除了不包括外部端子L1、L2。实施的半导体装置1”不限于这种调谐器装置。
《两个线对称线圈》
在上述实施的半导体装置1”(图6A)中，尽管两个线圈301”、302”以相同形状从中心向外部在基板10”的表面上以逆时针旋转围绕而形成，但是本发明不限于此。
例如，如在图7中示出的，半导体装置81的两个线圈(第一线圈和第二线圈)8301、8302可形成为相对沿着Y轴方向边界的线对称形状。该图为基板810的上部侧的平面图。在图中的说明中，两个线圈8301、8302的形状为相对于将基板810面对IC芯片(例如图6A的IC芯片20″)的上部侧的表面一分为二的边界相互镜像的关系，例如，边界穿过在X轴方向上的中间点并平行于Y轴。与上述的线路径305a”(图6a)相对应的线路径8305a位于边界上。
如上所述，两个线圈8301、8302分别通过两个IC芯片图案8121、8122和两个金属薄线(例如，图6B的金属薄线22”)连接到IC芯片。因此，当两个线圈8301、8302相对于上述的边界线对称时，如果分别形成两个IC芯片图案8121、8122和两个金属薄线以具有相同的结构，则可使得包括引线的两个线圈8301、8302的电感值相等。通过这种方式，由于容易设计半导体装置81的封装和简化了包括引线的线圈830的结构，结果降低了半导体装置81的制造成本。
《辅助导电图案》
在上述实施的半导体装置1”(图6B)中，尽管只在基板10”的下部侧上形成虚拟图案40”，但是本发明不限于此。在上述实施的半导体装置1”中，通过焊料抗蚀剂图案13a”和两个线圈301”、302”附加于其上的在绝缘基板10”上部侧上的绝缘胶21”来提供IC芯片20”。例如，具有接近与虚拟图案40”相同形状的辅助导电图案可存在于焊料抗蚀剂图案13a”和绝缘胶21”之间。
如在图8中示出的，对于半导体装置91的基板910，主要材料是例如由玻璃环氧树脂制成的绝缘基板911，对于其上部侧：(1)附加预定的导电路径912a(包括线圈9301、9302)；(2)涂覆其上的绝缘焊料抗蚀剂图案913a；(3)附加于其上的具有接近矩形形状和通过单个导体构成的虚拟图案(辅助导电图案)941；和(4)涂覆于其上的绝缘抗蚀剂图案914a。对于绝缘基板911的下部侧：(5)附加预定的导电图案912b和虚拟图案(导电图案)942；和(6)涂覆于其上的绝缘焊料抗蚀剂图案913b。图8是半导体装置91的侧面图。
在半导体装置91中，除了提供于基板910下部侧上的虚拟图案942之外，另一个虚拟图案941存在于IC芯片920和焊料抗蚀剂图案(其可认为是绝缘粘合剂)913a之间。
由于当IC芯片920的操作时电感噪音等通过该虚拟图案941阻碍，因此稳定了线圈930(线圈9301、9302)的电感特性。因此，对于单个的半导体装置91，例如，在制造方，如果相对与半导体装置91的基板910在IC芯片920的安装位置等中产生误差，则线圈930的电感特性和稳定性较少地被IC芯片920的操作影响。由于与线圈930耦合的互感可主要通过两个虚拟图案941、942形成，因此如果预先通过例如制造设计两个虚拟图案941、942以使单个半导体装置91的线圈930具有预定的电感特性，则例如半导体装置91的线圈930的预定电感特性容易地保持在使用方。
《FM收音机》
上述的半导体装置1、1”、81、91可与其它的半导体装置一起安装为在印刷引线基板(第二基板)500(图4A)上的调谐装置以构成例如轻便FM收音机(电路装置)700(图9)。图9是示出FM收音机700的结构例子的结构图。
如图9中描述的，实施的FM收音机700通过包括天线701、RF放大器702、混混频器703、本机振荡器704、第一中频放大器705、第一中频滤波器706、第二中频滤波器707、选择器708、第二中频放大器709、FM检波器710和输出端子711构成。
由天线701接收的广播电台信号通过RF放大器702放大和通过混频器703与将被转换为中频信号的自本机振荡器704的本机振荡信号混频。中频信号通过第一中频放大器705放大，且通过第一中频滤波器706或第二中频滤波器707和选择器708限制频带。频带限制的中频信号通过第二中频放大器709放大或振幅限制，且通过FM检波器710 FM调制后输出到输出端子711。
在如实施的调谐装置的半导体装置1、1”、81、91中，在其下部侧上的外部端子(例如VCC)通过例如焊料突起60电连接到印刷引线基板500(图4A)的导电路径510，以构成本机振荡器704。如上所述，由于从调谐装置可以获得更好的频率特性如Q值，因此自实施的FM收音机700可获得更好的性能。
包括实施的半导体装置1、1”、81、91的电路装置不限于FM收音机700。该电路装置可以是其中线圈30、30”、830、930用作用于接收例如无线电信号即如便携式电话等的天线的轻便接收器。
在安装之前和之后其电感特性和稳定性的再现
实施的半导体装置1”通过包括基板10、固定到基板10”上部侧的IC芯片20”、形成于与IC芯片20”相对的基板上部侧表面上并电连接到IC芯片20”的螺旋状线圈30”，和为了稳定线圈30”的电感特性而形成于与线圈30”面对的基板10”上部侧表面上的虚拟图案40”而构成。在单个半导体装置1”中，与线圈30”耦合的互感可主要通过虚拟图案40”形成。因此，如果例如通过制造预先设计虚拟图案40”以使单个半导体装置1”的线圈30具有预定的电感特性，则只要半导体装置1”通过例如远离导体由使用者等来安装，就能保持线圈30”的预定电感特性。因此在安装之后可以容易地再现其安装前的电感特性和稳定性。根据该半导体装置1”，如果自线圈30”产生电磁场，则通过虚拟图案40”吸收该电磁场，因此，能够将电磁干扰限制在半导体装置1”安装至其的电子装置等中。
在上述的半导体装置1”中，优选地，通过焊料抗蚀剂图案13a”将IC芯片20”固定到基板10”。通过这种方式，由于IC芯片20”与为焊料抗蚀剂图案13a”的基座的导电路径12a”电性绝缘，因此稳定了线圈30”和IC芯片20”的操作。
在上述的半导体装置1”中，优选地，半导体装置1”还包括为了保持虚拟图案40”为相同电势而形成于基板10”的上面侧表面上的接地端子15”。通过以这种方式保持虚拟图案40”的电势在与线圈30”耦合的互感中，更加稳定了线圈30”的电感特性。例如，依据在印刷引线基板500(图4A)的预定位置中的电压来确定相同电压的电压值。
在上述的半导体装置1”中，优选地，将多个接地端子15”接地。例如，如果将上述的预定位置接地，则例如在使用方，半导体装置1”的安装操作将更容易。
在上述的半导体装置1”中，优选地，线圈30”具有大于不提供虚拟图案40”的情况下的电感值的电感值。例如，通过当形成线圈时改变线圈30”的线匝的尺寸和数量以及线和间隔的比例等，将线圈30”的电感值设置成大于常规情况以使半导体装置1”的电感值等于例如常规半导体装置1’(图4B)的电感值。在这种情况下，由于当从例如制造方输出时，半导体装置1”的电感值不从常规设置的预定值转换，因此对于例如使用方，可以容易地使用半导体装置1”。
在上述的半导体装置81中，线圈830可由线圈8301和线圈8302组成，且线圈8301和线圈8302相对于将与IC芯片(例如IC芯片20”)面对的基板810的上部侧表面分成两部分的边界可具有线对称形状。例如，两个线圈8301、8302分别通过两个IC芯片图案8121、8122和两个金属薄线(例如，金属薄线22”)连接到IC芯片(例如，IC芯片20”)。因此，当两个线圈8301、8302相对于上述的边界线对称时，如果分别形成两个IC芯片图案8121、8122和两个金属薄线以具有相同的结构，则使得包括引线的两个线圈8301、8302的电感值相等。通过这种方式，由于容易地设计半导体封装81的封装和简化了包括引线的线圈830的结构，因此，结果降低了半导体装置81的制造成本。
在上述的半导体装置91中，半导体装置91还可包括存在于在基板910的上部侧上IC芯片920和焊料抗蚀剂图案913a之间用于稳定线圈930电感特性的虚拟图案941。由于当IC芯片920操作时通过该虚拟图案941阻碍了电感噪音等，因此稳定了线圈930的电感特性。因此，对于单个半导体装置91，例如，在制造方，如果在IC芯片920相对于半导体装置91的基板910的安装位置等中产生误差，则线圈930的电感特性和稳定性较少地被IC芯片920的操作影响。由于与线圈930耦合的互感可主要通过两个虚拟图案941、942形成，因此如果预先通过例如制造设计了两个虚拟图案941、942以使单个半导体装置91的线圈930具有预定的电感特性，则例如在使用方容易地保持半导体装置91的线圈930的预定电感特性。
通过包括以下部分构成实施的半导体装置1”、81、91：基板10”、810、910；固定到基板10”、810、910上部侧的IC芯片20”、920；形成于与IC芯片20”、920面对的基板10”、810、910上部侧表面上并电连接到IC芯片20”、920的螺旋状线圈30”、830、930；为了稳定线圈30”、830、930的电感特性而形成于与线圈30”、830、930相对的基板10”、810、910的下部侧表面上的虚拟图案40”、942；形成于基板10”、810、910下部侧表面上的外部端子(例如，外部端子123b”、126b”)；通孔，穿透基板10”、810、910的上部侧和下部侧之间并电连接IC芯片20”、920的电极(例如，电极201”、202”)和形成于基板10”、810、910下部侧表面上的外部端子(例如，外部端子123b”、126b”)；和密封基板10”、810、910上部侧的模塑树脂50”、950。通过这种方式，在安装之后可以容易地再现半导体装置1”、81、91的安装前电感特性和稳定性，且可将电磁干扰限制在进行安装的电子装置等中。
实施的FM收音机(电路装置)700通过包括以下部分而构成：调谐装置(半导体装置)1”、81、91，其具有基板10”、810、910，固定到基板10”、810、910上部侧的IC芯片20”，920，形成于与IC芯片20”、920面对的基板10”、810、910上部侧表面上并与IC芯片20”、920电连接的螺旋状线圈30”、830、930和为了稳定线圈30”、830、930的电感特性而形成于与线圈30”、830、930相对的基板10”、810、910下部侧表面上的虚拟图案40”、942；和与基板10”、810、910的下部侧面对的印刷引线基板(例如，印刷引线基板500)，调谐装置(半导体装置)1”、81、91安装至其。由于该调谐装置具有良好的频率特性如Q值，因此FM收音机700具有较好的性能。
为了便于理解本发明，已经描述了本发明的上述实施，而不是限制于解释本发明。不偏离其精神的情况下本发明可以作出各种改变和变化，且本发明包括其等价物。

Claims (17)

1.一种半导体装置，包括：
基板；
固定地紧固到基板一侧上的半导体芯片；
形成于基板的另一侧上并电连接到半导体芯片的螺旋状线圈；和
为了稳定线圈的电感特性而形成于基板的面对半导体芯片的一侧表面上的导电图案。
2.根据权利要求1的半导体装置，其中半导体芯片通过绝缘粘合剂固定地紧固到导电图案上。
3.根据权利要求1的半导体装置，其中导电图案包括以预定的间隙相互远离间隔的预定形状的多个隔离导电图案。
4.根据权利要求3的半导体装置，其中导电图案包括以基本矩形形状设置以使预定间隙基本线性地延伸并相互以角度交叉的多个隔离的导电图案。
5.根据权利要求4的半导体装置，其中半导体芯片是矩形的，和
其中设置基本线性交叉的多个预定间隙，以便于相对半导体芯片的外部边缘限定预定角度。
6.一种半导体装置，包括：
第一基板；
固定地紧固到第一基板一侧上的半导体芯片；
以螺旋状形成于第一基板另一侧上的线圈；
在第一基板的一侧和另一侧之间延伸并电连接半导体芯片的电极和线圈的电极的第一通孔；
为了稳定线圈的电感特性而形成于第一基板的与半导体芯片面对的一侧表面上的导电图案；
在第一基板的一侧和另一侧之间延伸并电连接半导体芯片的另一个电极和形成在第一基板另一侧上的电极的第二通孔；和
覆盖第一基板一侧的绝缘树脂。
7.一种电路装置，包括：
半导体装置，其具有第一基板，固定地紧固到第一基板一侧上的半导体芯片，以螺旋状形成于第一基板的另一侧上并与半导体芯片电连接的线圈，和为了稳定线圈的电感特性而形成于第一基板与半导体芯片面对的一侧的表面上的导电图案；和
安装有半导体装置以使第一基板的另一侧与第二基板面对的第二基板。
8.根据权利要求7的电路装置，其中导电图案不形成在与形成在第一基板另一侧上的线圈面对的第二基板的表面上。
9.一种半导体装置，包括：
基板；
固定地紧固到基板一侧上的半导体芯片；
形成于基板与半导体芯片面对的一侧表面上并与半导体芯片电连接的螺旋状线圈；和
为了稳定线圈的电感特性而形成于基板与线圈相对的另一侧表面上的导电图案。
10.根据权利要求9的半导体装置，其中半导体芯片通过绝缘粘合剂固定地紧固到基板。
11.根据权利要求9的半导体装置，还包括：
用于保持形成于基板另一侧表面上的导电图案为相同电势的多个电极。
12.根据权利要求11的半导体装置，其中将多个电极接地。
13.根据权利要求9的半导体装置，其中线圈具有大于不存在导电图案情况下的电感值的电感值。
14.根据权利要求9的半导体装置，
其中线圈包括第一线圈和第二线圈，和
其中第一线圈和第二线圈相对于将与半导体芯片面对的基板的一侧表面分成两部分的边界具有线对称的形状。
15.根据权利要求10的半导体装置，还包括：
为了稳定线圈的电感特性，介于基板一侧上的半导体芯片和绝缘粘合剂之间的辅助导电图案。
16.一种半导体装置，包括：
第一基板；
固定地紧固于第一基板一侧的半导体芯片；
形成于第一基板与半导体芯片面对的一侧表面上并与半导体芯片电连接的螺旋状线圈；
为了稳定线圈的电感特性而形成于第一基板与线圈相对的另一侧表面上的导电图案；
形成于第一基板另一侧表面上的电极；
在第一基板的一侧和另一侧之间延伸并电连接半导体芯片的电极和形成于第一基板另一侧表面上的电极的通孔；和
覆盖第一基板一侧的绝缘树脂。
17.一种电路装置，包括：
半导体装置，其具有第一基板，固定地紧固到第一基板一侧的半导体芯片，形成于第一基板的一侧表面上并与半导体芯片电连接的螺旋状线圈，和为了稳定线圈的电感特性而形成于第一基板与线圈相对的另一侧表面上的导电图案；和
与第一基板另一侧面对并安装有该半导体装置的第二基板。
CN2005101217882A 2004-12-21 2005-12-21 半导体装置和电路装置 Expired - Fee Related CN1848423B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004370031 2004-12-21
JP2004-370031 2004-12-21
JP2004370031 2004-12-21
JP2005329184A JP4972306B2 (ja) 2004-12-21 2005-11-14 半導体装置及び回路装置
JP2005-329184 2005-11-14
JP2005329184 2005-11-14

Publications (2)

Publication Number Publication Date
CN1848423A true CN1848423A (zh) 2006-10-18
CN1848423B CN1848423B (zh) 2011-12-21

Family

ID=36128510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101217882A Expired - Fee Related CN1848423B (zh) 2004-12-21 2005-12-21 半导体装置和电路装置

Country Status (5)

Country Link
US (1) US7432580B2 (zh)
EP (1) EP1675177A3 (zh)
JP (1) JP4972306B2 (zh)
KR (1) KR101147978B1 (zh)
CN (1) CN1848423B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270625A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种虚拟金属填充结构及带虚拟金属填充物的平面电感器
CN110828421A (zh) * 2018-08-10 2020-02-21 三星电子株式会社 半导体封装件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229190A (ja) * 2005-01-24 2006-08-31 Sanyo Electric Co Ltd 半導体装置
US7750434B2 (en) * 2005-01-31 2010-07-06 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
JP4312766B2 (ja) * 2006-01-27 2009-08-12 シャープ株式会社 半導体装置
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
JP2008171965A (ja) * 2007-01-11 2008-07-24 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
JP4317245B2 (ja) * 2007-09-27 2009-08-19 新光電気工業株式会社 電子装置及びその製造方法
JP4975584B2 (ja) * 2007-10-26 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法。
JP4698702B2 (ja) * 2008-05-22 2011-06-08 三菱電機株式会社 電子機器
JP2011014556A (ja) * 2009-06-30 2011-01-20 Hitachi Ltd 半導体装置とその製造方法
US8564133B2 (en) * 2009-08-20 2013-10-22 Ying-Nan Wen Chip package and method for forming the same
JP5382212B2 (ja) * 2011-01-25 2014-01-08 株式会社村田製作所 Ｄｃ−ｄｃコンバータモジュールおよび多層基板
CN104040715B (zh) * 2012-02-09 2017-02-22 富士电机株式会社 半导体器件
US9716056B2 (en) 2015-01-26 2017-07-25 International Business Machines Corporation Integrated circuit with back side inductor
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080156A (zh) * 1973-11-14 1975-06-30
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JPH0816745A (ja) 1994-06-24 1996-01-19 Seiko Instr Inc Ｉｃカードシステム
EP0977145A3 (en) * 1998-07-28 2002-11-06 Kabushiki Kaisha Toshiba Radio IC card
US6084297A (en) 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3706533B2 (ja) 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
US6304232B1 (en) * 2000-02-24 2001-10-16 The Goodyear Tire & Rubber Company Circuit module
JP2001274273A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体外囲器及び半導体装置
JP3450279B2 (ja) * 2000-07-27 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
TW536795B (en) * 2001-05-30 2003-06-11 Apack Comm Inc Flip chip package of monolithic microwave integrated circuit
JP4639277B2 (ja) 2001-06-21 2011-02-23 多摩川精機株式会社 光ファイバジャイロの駆動回路基板シールド方法及びシールド構造
JP2003282326A (ja) * 2002-03-26 2003-10-03 Murata Mfg Co Ltd 複合チップ部品及びその製造方法
JP2004014534A (ja) 2002-06-03 2004-01-15 Murata Mfg Co Ltd 積層チップインダクタの製造方法
JP4124618B2 (ja) * 2002-06-04 2008-07-23 松下電器産業株式会社 半導体装置
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
KR100508682B1 (ko) * 2002-11-20 2005-08-17 삼성전자주식회사 더미 와이어를 이용한 열방출형 적층 칩 패키지
JP4457556B2 (ja) 2002-12-20 2010-04-28 パナソニック株式会社 プラズマディスプレイ用基板の回収方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270625A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种虚拟金属填充结构及带虚拟金属填充物的平面电感器
CN110828421A (zh) * 2018-08-10 2020-02-21 三星电子株式会社 半导体封装件
CN110828421B (zh) * 2018-08-10 2023-11-28 三星电子株式会社 半导体封装件

Also Published As

Publication number Publication date
JP2006203166A (ja) 2006-08-03
US20060131724A1 (en) 2006-06-22
EP1675177A2 (en) 2006-06-28
JP4972306B2 (ja) 2012-07-11
CN1848423B (zh) 2011-12-21
KR101147978B1 (ko) 2012-06-01
US7432580B2 (en) 2008-10-07
KR20060071346A (ko) 2006-06-26
EP1675177A3 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
CN1848423A (zh) 半导体装置和电路装置
CN1190113C (zh) 陶瓷叠层器件
CN1254161C (zh) 电路板和电路器件及其制造方法
CN1236641C (zh) 高频组件
CN1189979C (zh) 调节和设置表面安装型天线的双谐振频率的方法和通信装置
KR101147977B1 (ko) 반도체 장치
CN1491440A (zh) 混合集成电路器件及其制造方法和电子装置
CN1224301C (zh) 高频模块
CN1412887A (zh) 方向性耦合器
CN1866515A (zh) 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法
CN1169042A (zh) 天线装置
CN1949663A (zh) 复合滤波器芯片
CN1825579A (zh) 电路衬底装置及电路装置
CN1592570A (zh) 小型无线电装置及其安装方法
CN1355603A (zh) 组合式电子元件
CN1756076A (zh) 双工器
CN1192695C (zh) 多层基板模块及无线便携终端
CN1805143A (zh) 电感器,谐振电路,半导体集成电路,振荡器以及通信装置
CN1122328C (zh) 介质谐振器装置和高频组件
CN1941641A (zh) 信号接收装置
CN1830142A (zh) 声表面波器件
JP2019212870A (ja) 電子部品モジュール
CN1215597C (zh) 高频电路装置以及收发装置
CN1759499A (zh) 三端口非互易电路器件、复合电子部件以及通信装置
JP7266507B2 (ja) アンテナモジュール及び通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20201221

CF01 Termination of patent right due to non-payment of annual fee