JP4124618B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4124618B2 JP4124618B2 JP2002163413A JP2002163413A JP4124618B2 JP 4124618 B2 JP4124618 B2 JP 4124618B2 JP 2002163413 A JP2002163413 A JP 2002163413A JP 2002163413 A JP2002163413 A JP 2002163413A JP 4124618 B2 JP4124618 B2 JP 4124618B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- semiconductor chip
- circuit
- semiconductor device
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、樹脂またはセラミック等の材料から形成された支持基板に対して半導体基板をフリップチップ接続（いわゆるフェイスダウンで直接接続）した構成において、支持基板に設けられた受動素子と半導体基板上の電極パッドを効率よく接続し小型化・高性能化を図った高周波信号処理モジュールに関するものである。
【０００２】
【従来の技術】
高周波モジュールは、数百ＭＨｚから数ＧＨｚまでの周波数帯で動作する移動体通信機器の高周波信号処理部において小型化と性能向上に為に用いられるデバイスである。
【０００３】
高周波モジュールの製造方法は、樹脂またはセラミック等の材料で形成された支持基板上に半導体チップを搭載し、ボンディングワイヤー等を用いて支持基板の各電極パッドと、半導体チップの各電極パッドとの間を互いに接続する方法が一般的である。なお、本明細書中で「接続」との用語は、特に説明のない限り「電気的接続」を意味する。
【０００４】
特に近年は、実装技術の進展と共に、半導体チップを樹脂またはセラミック等の材料で形成された支持基板上にフェイスダウンの状態で搭載し、支持基板の配線に直接接続するフリップチップ接続する方法も用いられており、更なる小型化も実現しつつある。また、近年では、樹脂またはセラミック等の材料で形成された支持基板を積層基板とすることが可能となっている。さらに、支持基板の内部または上下の面上にインダクタ、容量および抵抗などの受動部品を形成することできるようにもなっている。
【０００５】
高周波モジュールは、一般的には移動体通信機器の受信部などの高周波で且つ信号レベルの低い、いわゆる高周波小信号を扱うものが、前述したフリップチップ接続を用いて既に製造され、実用化されている。この種の高周波モジュールは、能動部品としての半導体基板と支持基板に形成された受動部品の両者が効率的に接続されていないと小型化や高性能化を実現することは不可能である。
【０００６】
高周波の大信号を扱う高周波電力増幅アンプなどの高周波モジュールは熱的な対策が必要とされるので、高周波モジュールの製造は、放熱性で不利なフリップチップ接続ではなく、支持基板上に半導体チップの電極パッドが設けられた側の面を上にして半田付け等により貼り付け、ボンディングワイヤー等を用いて支持基板の各電極パッドと、半導体チップの各電極パッドとの間を互いに接続することによって行なわれる。
【０００７】
（第１の従来例）
以下、第１の従来例の高周波モジュールについて、図９を参照しながら説明する。図９（ａ）は、第１の従来例の高周波モジュールの上面側から見た透視図である。図９（ｂ）は、図９（ａ）に示す線Ｃ−Ｃ’に沿った断面図である。図９（ｃ）は、第１の従来例の高周波モジュールの下面側から見た平面図である。
【０００８】
図９（ａ）および（ｂ）に示すように、第１の従来例の高周波モジュール９００は、支持基板１と半導体チップ２とからなる。
【０００９】
支持基板１は、樹脂またはセラミック等の材料から形成され、インダクタ、容量および抵抗等の受動素子、電気配線を内部に備え、それらに接続された接続パッド４を有する。支持基板１上には、半導体チップ２が電極パッド５が設けられた側を支持基板１に対向させた状態で搭載されている。半導体チップ２の下面上に形成された電極パッド５と支持基板１の上面上に形成された接続パッド４とは、半田バンプ３を介して電気的に接続される（フリップチップ接続）。
【００１０】
図９（ｂ）に示すように、支持基板１は、内部に複数の金属配線層を備える多層配線構造となっており、これらの金属配線層はビアホール７およびそれを埋めるプラグを介して相互に接続されている。また、金属配線層のうちの１層は、内部接地配線９となっている。また、支持基板１内の複数の金属配線層を用いて、さまざまな受動部品を構成されている。例えば、支持基板１内部にインダクタや上下の配線層を用いて容量などが形成される。
【００１１】
また、図９（ｂ）および（ｃ）に示すように高周波モジュール９００は、高周波信号の処理において安定な接地電位を得るための接地端子１０、端子１１などが設けられている。この従来の高周波モジュール９００は、プリント基板等に搭載され、電気的に接続される。
【００１２】
図９（ａ）〜（ｃ）に示した高周波モジュール９００では、電極パッド５は半導体チップ２の輪郭に沿って外縁部に配置されており、半導体チップ２の中央部には配置されていない。従って、半導体チップ２に設けられた回路は、外縁部にある電極パッド５に配線を引き回す構成とならざるを得ない。このことは、例えば高周波回路に不要な浮遊容量の増加、インダクタンスの増加等を引き起こす。従って、高周波モジュールの性能低下を引き起こす要因となる。さらに、配線設計の大きな制限にもなる。
【００１３】
図１０は、図９に示した第１の従来例の高周波モジュールに設けられる回路構成例を示した図である。図１０に示す半導体チップ２に形成された回路は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成され、トランジスタＴｒ１とトランジスタＴｒ２との間には、第５伝送線路Ｌ５、第６伝送線路Ｌ６および容量Ｃ１で構成される段間インピーダンス整合回路が配置されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。また、第３伝送線路Ｌ３は、エミッタに付加された引き回し線路である。第３伝送線路Ｌ３は、半導体チップ２の外縁部に位置する電極パッド５へ接続するために設けられるが、増幅回路の利得を低下させてしまう。逆に、第３伝送線路Ｌ３を積極的に付加して利得調整を行なう場合もある。
【００１４】
図１０に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４において、半田バンプ３によって半導体チップ２の電極パッド５に電気的に相互に接続されている。但し、図１０では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。支持基板１内に形成された回路には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されている。つまり、半導体チップ２上には設けることができなかったインピーダンス整合回路が支持基板１内に設けられている。また、支持基板１内に形成された回路には、外部回路との接続の為の入出力端子である端子１１および接地端子１０がそれぞれ設けられている。
【００１５】
（第２の従来例）
次に、第２の従来例の高周波モジュールについて、図１１を参照しながら説明する。図１１は、特開平２０００−１７４１６２号公報に開示された高周波モジュールを示す図である。なお、簡単のため、上記第１の従来例と共通する構成要素は、同一の参照符号で示している。
【００１６】
図１１に示すように、第２の従来例の高周波モジュール１１００では、積層基板２４上に、半導体チップ２の電極パッド５が形成された側を積層基板２４に対向させて実装されている。積層基板２４は、配線層２６Ａ、配線層２６Ｂおよび配線層２６Ｃの電極配線層と、それらを隔絶するスペーサーとして設けられた絶縁体層２７Ａおよび絶縁体層２７Ｂとから構成された多層配線基板である。
【００１７】
半導体チップ２の下面上には電極パッド５が配置され、半田バンプ３を介して突起電極２８Ａおよび突起電極２８Ｂに電気的に接続されている。突起電極２８Ａおよび２８Ｂは、電極パッド５と半田バンプ３との高さの違いを埋めるために設けられた導電体の柱である。また、積層基板２４には、機器のプリント基板と接続するための端子として外部接続部２５Ａ、外部接続部２５Ｂおよび外部接続部２５Ｃが設けられている。また、半導体チップ２と積層基板２４の間には表面保護膜２９が充填されている。このことによって、半導体チップ２の下面側が機械的な損傷から保護される。
【００１８】
【発明が解決しようとする課題】
図９および１０に示した第１の従来例の高周波モジュール９００では、支持基板１に形成された回路は、半導体チップ２の回路の入力または出力に付加される回路のみしか形成できない。例えば、図１０に示す第５伝送線路Ｌ５、第６伝送線路Ｌ６および容量Ｃ１で構成される段間インピーダンス整合回路を支持基板１内に構成することはきわめて困難である。これは、半導体チップ２内の部品および回路を、一旦外部（例えば支持基板１内の回路など）に引き出し、再び半導体チップ２に戻すことによって高周波モジュール全体の回路を構成すると、電極パッド５が半導体チップ２の外縁部に位置するため、引き回し配線の冗長化、配線設計の自由度の低下およびこれらによる高周波モジュールの性能の低下を引き起こすからである。
【００１９】
図１１に示した第２の従来例の高周波モジュール１１００においても、半導体チップ２の下面上に電極パッド５が配置され、引き出し配線の為の電極パッド５が３列で内側に形成されているものの、あくまで半導体チップ２の外縁部であり、半導体チップ２の中央部に配置されているわけではない。従って、図９および図１０で示した第１の従来例と同様に、レイアウト上の自由度は低く、多くの引き回し配線が必要となり、高周波モジュールの性能が低下する。さらに、図１１に示した第２の従来例では、積層基板２４は単なる電極引出しの機能しか想定されておらず、受動部品を基板中に形成するという示唆はない。
【００２０】
上述のように、従来の高周波モジュールでは、能動素子として半導体チップ上に設けられた電極パッドがプラスチックパッケージへの実装を想定して半導体チップ上の外縁部のみに配置されている。しかしながら、半導体チップ上に形成された電極パッドを、半導体基板の外縁部のみに配置した構成では、引き出し配線によって高周波モジュールの設計の自由度が低下し、高周波モジュールの性能低下する。従って、高周波モジュールの性能の確保しつつ、高集積化、小型化などが困難であるという不具合がある。
【００２１】
本発明は、上記不具合を解決するためになされたものであり、回路設計および配線設計の自由度が高い高周波モジュールを提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の半導体装置は、支持基板と、上記支持基板上に搭載される半導体チップとを備える半導体装置であって、上記半導体チップは、内部回路と、上記内部回路に接続され、縁部に配置された複数の第１チップ側パッドと、上記複数の第１チップ側パッドによって囲まれる領域に配置された少なくとも２つの第２チップ側パッドとを備え、上記支持基板は、上記複数の第１チップ側パッドに接続される複数の第１基板側パッドと、上記少なくとも２つの第２チップ側パッドに接続される少なくとも２つの第２基板側パッドと、上記少なくとも２つの第２基板側パッドのうちの２つの第２基板側パッドを互いに接続する配線とを備える。
【００２３】
本発明の半導体装置では、半導体チップの第２チップ側パッドにおいて、支持基板に設けられた第２基板側パッドと接続することが可能な構成となっている。このため、半導体チップの複数の第１チップ側パッドによって囲まれる領域に形成される回路と支持基板内に形成される回路とを、ほとんど引き回し配線を形成することなく接続することが可能である。従って、本発明によれば、半導体チップと支持基板との接続において自由度が高い半導体装置が得られる。
【００２４】
上記支持基板は、上記配線に介設された受動素子をさらに備える構成としてもよい。
【００２５】
このことによって、受動素子を半導体装置内に配置する際に、レイアウトに関する制限が低減される。
【００２６】
上記支持基板は、上記半導体チップが搭載されている面に対向する面上に形成され、上記受動素子に接続された電極を備え、上記電極は、接地電位が供給される構成としてもよい。
【００２７】
このことによって、接地電位が供給される必要のある受動素子を半導体チップ内に設けずに、代わりに支持基板内に設けることができる。従って、半導体チップにおいて、内部回路のレイアウトが制限されない。
【００２８】
上記支持基板は、上記半導体チップが搭載されている面に対向する面上に形成された電極を備え、上記電極は、上記受動素子と容量結合する構成としてもよい。
【００２９】
上記電極は、複数の領域に分割されており、上記電極の少なくとも１つの領域には、接地電位が供給されることが好ましい。
【００３０】
複数の領域に分割された電極のうち、接地電位が供給される領域を調節することによって、電極と受動素子との容量結合を調節することができる。このため、半導体装置の高周波特性を調節することができる。このことによって、例えば作製した半導体装置の周波数特性が予め設定した周波数よりずれていた場合に、周波数のピーク位置を調節することができ、製品の歩留まりを向上させることができる。
【００３１】
上記電極は、格子状に形成されていてもよい。
【００３２】
上記支持基板は、複数の金属配線層と複数の絶縁体層とが交互に積層されていてもよい。
【００３３】
上記複数の絶縁体層は、樹脂またはセラミックから形成されていてもよい。
【００３４】
上記半導体チップは、ベアチップであってもよい。
【００３５】
上記半導体チップは、チップサイズパッケージであってもよい。
【００３６】
上記複数の第１チップ側パッドのうちの１つと、上記少なくとも２つの第２チップ側パッドのうちの１つとの間の最短距離は、３００μｍ以上であることが好ましい。
【００３７】
このことによって、回路設計上の自由度が向上する。
【００３８】
上記半導体チップは、上記内部回路と上記複数の第１チップ側パッドのそれぞれとの間に設けられた複数の第１静電保護回路と、上記内部回路と上記少なくとも２つの第２チップ側パッドのそれぞれとの間に設けられた少なくとも２つの第２静電保護回路とをさらに備える構成としてもよい。
【００３９】
上記支持基板は、上記複数の第１基板側パッドのそれぞれに接続された複数の第１静電保護回路と、上記少なくとも２つの第２基板側パッドのそれぞれに接続された少なくとも２つの第２静電保護回路とをさらに備える構成としてもよい。
【００４０】
【発明の実施の形態】
以下、本発明の各実施形態に係る高周波モジュールについて図面を参照しながら説明する。なお、以下の説明において、図９から図１１に示した従来例と共通する構成要素は、同一の参照符号で示す。
【００４１】
（実施形態１）
以下、本発明の実施形態１の高周波モジュールついて、図１および図２を参照しながら説明する。
【００４２】
図１（ａ）は、本実施形態の高周波モジュールの上面側から見た透視図である。図１（ｂ）は、図１（ａ）に示す線Ａ−Ａ’に沿った断面図である。図１（ｃ）は、本実施形態の高周波モジュールをその下面側から見た平面図である。図２は、図１に示した本実施形態の高周波モジュールの半導体チップに設けられた回路と支持基板に設けられた回路との間の接続関係を説明する断面図である。
【００４３】
図１（ａ）および（ｂ）に示すように、本実施形態の高周波モジュール１００は、支持基板１と半導体チップ２とからなる。
【００４４】
支持基板１は、樹脂またはセラミック等の材料から形成されており、配線および受動素子（例えば、インダクタ、容量および抵抗等）が形成された金属配線層９と、金属配線層９に接続された接続パッド４、４ａおよび４ｂを有する。支持基板１上には、半導体チップ２が電極パッド５、５ａおよび５ｂが設けられた下面を支持基板１に対向させた状態で搭載されている。半導体チップ２の下面上に形成された電極パッド５、５ａおよび５ｂと支持基板１の上面上に形成された接続パッド４、４ａおよび４ｂとは、半田バンプ３を介してそれぞれ互いに電気的に接続されている（フリップチップ接続）。
【００４５】
さらに、図１（ｃ）に示すように、支持基板１の下面の中央部に配置された接地端子１０と、高周波モジュール１００を例えばプリント基板の回路に接続するための端子１１が支持基板１の下面の外縁部に配置されている。
【００４６】
図２は、本実施形態の高周波モジュール１００をさらに詳しく説明するために分解して示した断面図である。図２に示すように、支持基板１は、内部に複数の金属配線層９を備える多層配線構造となっており、これらの金属配線層９はビアホールおよびそれを埋めるプラグ７を介して相互に接続されている。また、金属配線層のうちの１層は、接地配線層９ａとなっている。また、支持基板１内の複数の金属配線層９を用いて、さまざまな受動素子が構成されている。本実施形態では、半導体チップ２にその入出力の両方の端子が接続されている受動素子８、接地端子１０に接続されている第２受動素子１２、接地配線層９ａに接続されている第３受動素子１３が設けられている。例えば、支持基板１内部にインダクタや上下の配線層を用いて容量などが形成される。
【００４７】
半導体チップ２は、その内部に形成されたトランジスタ等の能動素子を含む半導体回路と、その下面上の外縁部に配置され、半導体回路に接続された電極パッド５と、その下面上の中央部に配置され、半導体回路に接続された電極パッド５ａおよび５ｂとを備える。半導体チップ２は、電極パッド５、５ａおよび５ｂにおいて、半田バンプ３を介して支持基板１上の接続パッド４、４ａおよび４ｂにそれぞれ接続されている。
【００４８】
つまり、本実施形態の高周波モジュール１００では、半導体チップ２内に形成されたトランジスタ等の能動素子と、支持基板１に内蔵された受動素子８とが、半導体チップ２内または支持基板１内に引き回し配線を形成することなく、直接接続された構成となっている。
【００４９】
従来の半導体チップは、通常、金属コムを含むプラスチックパッケージへの組み立てを前提に半導体チップ２の下面の外縁部のみに電極パッド５を配置している。この場合、ワイヤーボンディング等を用いて支持基板に接続するのが通常の手法であり、半導体チップ２の下面の外縁部に電極パッド５を配置している。これは、電極パッド５と支持基板の接続端子とを接続するワイヤーを短くすることと、プラスチックパッケージに封止する場合にワイヤーの形状変形を防ぐことを目的している。
【００５０】
しかし、上述のように、従来の高周波モジュールでは、電極パッド５が半導体チップ２の外縁部に位置するので、半導体チップ２内の部品および回路を一旦外部（例えば支持基板１内の回路など）に引き出し、再び半導体チップ２に戻すことによって高周波モジュール全体の回路を構成すると、引き回し配線の冗長化、配線設計の自由度の低下およびこれらによる高周波モジュールの性能の低下を引き起こす不具合がある。
【００５１】
一方、本実施形態の高周波モジュール１００では、支持基板１上に設けられた接続パッド４にそれぞれ接続される、半導体チップ２の下面の外縁部に設けられた電極パッド５と、支持基板１上に設けられた接続パッド４ａおよび４ｂにそれぞれ接続される、半導体チップ２の下面の中央部に設けられた電極パッド５ａおよび５ｂとが、半導体チップ２に配置されている。つまり、半導体チップ２の中央部に設けられた電極パッド５ａおよび５ｂにおいて、支持基板１内に設けられた配線および受動素子と接続することが可能な構成となっている。半導体チップ２に形成されるトランジスタと、支持基板１内に形成される配線および受動素子を自由に駆使しての設計が可能となる。
【００５２】
さらに、大きな面積を必要とするインダクタ等を半導体チップ２内に形成せず、代わりに支持基板１内に形成できる。このため、半導体チップ２が大きくなることもなく、コスト的にも有利である。
【００５３】
また、本実施形態によれば、半導体チップ２内の部品および回路を一旦外部（例えば支持基板１内の回路など）に引き出し、再び半導体チップ２に戻すことによって高周波モジュール全体の回路を構成しても、引き回し配線を形成する必要がほとんどない。
【００５４】
特に、本実施形態では、図２に示すように受動素子８の他の端子を再び半導体チップ２内に形成されたトランジスタ等の能動素子に戻して接続することが可能となっている。
【００５５】
また、支持基板１内に設けられた受動素子は、受動素子８のように半導体チップ２に入出力の両方の端子が接続される受動素子もあるが、受動素子１２および受動素子１３のように、入出力端子の一方がビアホールおよびそれを埋めるプラグ７を介して接地端子１０および接地配線層９ａに接続されている回路構成とすることも可能である。つまり、支持基板１に内蔵された受動素子として、図２に示したように、半導体チップ２に入出力端子の両方が接続される受動素子、および入出力端子の一方が接地電極に接続される受動素子のいずれも用いることができる。従って、高周波回路の構成において全ての受動素子を、支持基板１内に形成し、半導体チップ２におけるレイアウトに関する制限を受けることなく受動素子を配置することも可能である。
【００５６】
受動素子１２および受動素子１３としては、例えば、金属配線層９に形成されたスパイラルインダクタや抵抗等が挙げられる。
【００５７】
以上に述べたように、本実施形態によれば、高周波モジュールの設計において、支持基板１内に形成された受動素子と半導体チップ２内に形成された回路との接続関係を自由に設計できる。さらに、レイアウト上の制約が非常に少なくなるので、引き回し配線等による浮遊容量／配線抵抗の影響の少ない優れた高周波モジュールが得られる。
【００５８】
なお、本実施形態では、支持基板１上の部品実装の面積効率を上げることによって、高周波モジュールを小型化するために、支持基板１として多層配線基板を用いているが、これに限定されない。例えば、支持基板１として上面と下面とに形成された金属配線層を備える単層のプリント基板およびセラミック基板等であってもよい。
【００５９】
また、受動素子８としてインダクタを形成する場合には、金属配線層だけを用いたスパイラルインダクタおよびストリップ線路等が、構造的に単純でよく用いられる。
【００６０】
（実施形態２）
以下、本発明の実施形態２の高周波モジュールついて、図３および図４を参照しながら説明する。
【００６１】
図３（ａ）は、本実施形態の高周波モジュールをその下面側から見た平面図である。図３（ｂ）は、図３（ａ）に示す線Ｂ−Ｂ’に沿った断面図である。図３（ｃ）は、本実施形態の高周波モジュールが備える支持基板の構造を示す透視図である。
【００６２】
図３（ｂ）に示すように、本実施形態の高周波モジュール２００は、支持基板１と半導体チップ２とからなる。支持基板１は、樹脂またはセラミック等の材料から形成され、配線および受動素子が形成された金属配線層９と、それらに接続された接続パッド４を有する。金属配線層９のうちの１層は、接地配線層９ａとなっている。
【００６３】
支持基板１内の複数の金属配線層９を用いて、さまざまな受動素子が構成されている。図３（ｃ）は、支持基板１の構造を表す斜視図である。本実施形態では、図３（ｃ）に示すように、半導体チップ２にその入出力の両方の端子が接続されている受動素子１５（本実施形態ではインダクタ）が設けられている。
【００６４】
また、支持基板１上には、半導体チップ２が電極パッド５が設けられた下面を支持基板１に対向させた状態で搭載されている。半導体チップ２の下面上に形成された電極パッド５と支持基板１の上面上に形成された接続パッド４とは、半田バンプ３を介して電気的に接続されている（フリップチップ接続）。
【００６５】
また、図３（ａ）に示すように、支持基板１の下面の中央部には、格子状接地端子１４が配置されており、支持基板１の下面の外縁部には、高周波モジュール２００を例えばプリント基板の回路に接続するための端子１１が配置されている。
【００６６】
半導体チップ２は、その内部に形成されたトランジスタ等の能動素子を含む半導体回路と、その下面上の外縁部に配置され、半導体回路に接続された電極パッド５と、その下面上の中央部に配置され、半導体回路に接続された電極パッド５、５ａおよび５ｂとを備える。半導体チップ２は、電極パッド５、５ａおよび５ｂにおいて、半田バンプ３を介して支持基板１上の接続パッド４、４ａおよび４ｂにそれぞれ接続されている。
【００６７】
つまり、本実施形態の高周波モジュール２００では、半導体チップ２内に形成されたトランジスタ等の能動素子と、支持基板１内に設けられた受動素子８とが、半導体チップ２内または支持基板１内に引き回し配線を形成することなく、直接接続された構成となっている。
【００６８】
以上に述べたように、本実施形態の高周波モジュール２００は、上記実施形態１の高周波モジュール１００とほぼ同じ構造を有する。従って、半導体チップ２の中央部に設けられた電極パッド５ａおよび５ｂにおいて、支持基板１内に設けられた金属配線層９ｂと接続することが可能な構成となっている。すなわち、支持基板１内に形成される金属配線層９を自由に駆使して設計がすることが可能となる。
【００６９】
従って、本実施形態によれば、半導体チップ２内の部品および回路を一旦外部（例えば支持基板１内の回路など）に引き出し、再び半導体チップ２に戻す構成とすることによって高周波モジュール全体の回路を構成しても、引き回し配線を形成する必要がほとんどない。
【００７０】
但し、本実施形態の高周波モジュール２００は、上記実施形態１の高周波モジュール１００と、支持基板１の下面上に設けられた接地電極の構造が異なっており、高周波モジュールの高周波特性を調節することができる特徴を有する。
【００７１】
例えば、受動素子１５が、図３（ｃ）に示すインダクタである場合、インダクタのインダクタンス値は、図３（ｃ）の格子状接地端子１４と絶縁体を介した高周波結合で変化する。具体的には、格子状接地端子１４の面積で変化させることが可能となる。従って、格子状接地端子１４を構成することによって、支持基板１内に設けられた受動素子１５のインダクタンス値を、高周波モジュールの製造後に変化させることができる。つまり、高周波モジュールの特性を後から調整することが可能になる。
【００７２】
図４は、格子状接地端子１４の一部を切断し、分離端子３０と接地端子３１とを形成した高周波モジュールを示す図である。図４に示すように、本実施形態の高周波モジュール２００において、分離端子３０と接地端子３１とを形成し、分離端子３０がどこにも接続されてない構成にすることによって、インダクタの下側に位置する格子状接地端子１４が削減されたことと等価とすることができる。従って、受動素子１５（インダクタ）のインダクタンス値が変化し、高周波モジュールの周波数特性等を調節できる。
【００７３】
半導体チップ２に形成したトランジスタや支持基板１内に設けられた受動素子１５のインダクタンス値は、パターン形状で決定されるので修正は不可能であるが、格子状接地端子１４の面積を高周波モジュールの製造後に変化させることによって、高周波結合の度合いを変化させ、インダクタンス値を変えることができる。
【００７４】
従って、例えば作製した半導体装置の周波数特性が予め設定した周波数よりずれていた場合に、周波数のピーク位置を調節することができ、製品の歩留まりを向上させることができる。
【００７５】
（実施形態３）
本実施形態では、上記実施形態１および２の高周波モジュールに設けられる回路の構成について図５を参照しながら説明する。図５は、上記実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【００７６】
図５に示す回路５０は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。また、第３伝送線路Ｌ３は、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路であり、半導体チップ２の外縁部に位置する電極パッド５に各エミッタを接続するために設けられている。
【００７７】
支持基板１内には、トランジスタＴｒ１とトランジスタＴｒ２との間に接続される、第５伝送線路Ｌ５、第６伝送線路Ｌ６および容量Ｃ１で構成される段間インピーダンス整合回路が配置されている。
【００７８】
また、支持基板１内に形成された回路には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されており、外部回路との接続の為に入出力端子である端子１１および接地端子１０がそれぞれ設けられている。
【００７９】
さらに、図５に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４、４ａおよび４ｂにおいて、半田バンプ３によって半導体チップ２の電極パッド５、５ａおよび５ｂにそれぞれ電気的に接続されている。但し、図５では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。
【００８０】
図５に示す回路５０では、入力または出力に付加されるインピーダンス整合回路だけでなく、第５伝送線路Ｌ５、第６伝送線路Ｌ６および容量Ｃ１で構成される段間インピーダンス整合回路が支持基板１内に設けられている。この段間インピーダンス整合回路は、支持基板１に設けられた接続パッド４ａおよび４ｂと、半導体チップ２に設けられた電極パッド５ａおよび５ｂとにおいて、それぞれ互いに半田バンプ３を介して接続される。
【００８１】
従来例のように、電極パッド５が半導体チップ２の外縁部のみに配置されていた場合、段間インピーダンス整合回路を支持基板１の支持基板１内に形成すると、引き回し配線が長くなる。このため、配線設計の自由度の低下、引き回し配線の冗長化による高周波性能の低下などの不具合が生じる。
【００８２】
しかしながら、上記各実施形態の高周波モジュールにおいて、支持基板１の接続パッド４ａおよび４ｂ、ならびに半導体チップ２の電極パッド５ａおよび５ｂを形成していることによって、本実施形態の回路５０を構成することが可能になっている。
【００８３】
また、本実施形態によれば、段間インピーダンス整合回路を支持基板１内に設けることによって、伝送線路の損失の少ない受動素子を設けることが可能となっている。
【００８４】
半導体チップ２に形成されたインダクタ、容量や抵抗などの受動素子は、樹脂またはセラミック等の材料で形成された支持基板１に形成されたインダクタ、容量や抵抗などの受動素子に比較して、浮遊抵抗や浮遊容量が大きく、高周波性能は著しく悪い。この原因は、例えば金属層の厚みを考えると明らかであり、半導体チップ２内に形成できる金属配線層の厚みは数ミクロンが限度であるが、支持基板１内では数百ミクロンまで可能である。
【００８５】
このため、段間インピーダンス整合回路を半導体チップ２内に設けた場合に比べて、伝送線路を有する金属配線層の厚さを非常に厚くすることができる。このことによって、伝送線路の抵抗を下げることができ、伝送線路における損失が減少する。従って、回路全体のＱ値を上げられ、高周波回路全体の性能を上げることができる。
【００８６】
（実施形態４）
本実施形態では、上記実施形態１および２の高周波モジュールに設けられる回路の構成について図６を参照しながら説明する。図６は、上記実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【００８７】
図６に示す回路６０は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。また、第３伝送線路Ｌ３は、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路であり、半導体チップ２の外縁部に位置する電極パッド５に各エミッタを接続するために設けられている。
【００８８】
支持基板１内には、トランジスタＴｒ１とトランジスタＴｒ２との間に接続される、第５伝送線路Ｌ５が配置されている。
【００８９】
また、支持基板１内に形成された回路には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されており、外部回路との接続の為に入出力端子である端子１１および接地端子１０がそれぞれ設けられている。
【００９０】
さらに、図６に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４、４ａおよび４ｂにおいて、半田バンプ３によって半導体チップ２の電極パッド５、５ａおよび５ｂにそれぞれ電気的に接続されている。但し、図６では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。
【００９１】
図６に示す回路６０では、入力または出力に付加されるインピーダンス整合回路だけでなく、第５伝送線路Ｌ５が支持基板１内に構成されており、第５伝送線路Ｌ５は、支持基板１に設けられた接続パッド４ａおよび４ｂと、半導体チップ２に設けられた電極パッド５ａおよび５ｂとにおいて、それぞれ互いに半田バンプ３を介して接続される。
【００９２】
従来例のように、電極パッド５が半導体チップ２の外縁部のみに配置されていた場合、第５伝送線路Ｌ５を支持基板１の支持基板１内に形成すると、引き回し配線が長くなる。このため、配線設計の自由度の低下、引き回し配線の冗長化による高周波性能の低下などの不具合が生じる。
【００９３】
しかしながら、上記各実施形態の高周波モジュールにおいて、支持基板１の接続パッド４ａおよび４ｂ、ならびに半導体チップ２の電極パッド５ａおよび５ｂを形成していることによって、本実施形態の回路６０を構成することが可能になっている。
【００９４】
さらに、上記実施形態３と同様に、支持基板１内に第５伝送線路Ｌ５を設けることによって、第５伝送線路Ｌ５と等価な受動素子を半導体チップ２に形成した場合に比べて、著しく性能を改善でき回路全体の性能を改善できる。
【００９５】
具体的には、第５伝送線路Ｌ５を半導体チップ２内に設けた場合に比べて、伝送線路を有する金属配線層の厚さを非常に厚くすることができる。このことによって、伝送線路の抵抗を下げることができ、伝送線路における損失が減少する。従って、回路全体のＱ値を上げることができ、回路全体の性能を上げることができる。
【００９６】
例えば第５伝送線路Ｌ５が、図３（ｃ）に示したインダクタである場合、インダクタとしての抵抗およびＱ値は、支持基板１内に形成した場合は半導体チップ２に比べて抵抗で５分の１から１０分の１に低減できるとともに、Ｑ値は２倍以上に向上できる。
【００９７】
（実施形態５）
本実施形態では、上記実施形態１および２の高周波モジュールに設けられる回路の構成について図７を参照しながら説明する。図７は、上記実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【００９８】
図７に示す回路７０は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。
【００９９】
支持基板１内には、トランジスタＴｒ１とトランジスタＴｒ２との間に接続される、第５伝送線路Ｌ５が配置されている。
【０１００】
また、支持基板１内には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されており、外部回路との接続の為に入出力端子である端子１１および接地端子１０がそれぞれ設けられている。
【０１０１】
さらに、支持基板１内には、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路である第３伝送線路Ｌ３が、支持基板１の接地端子１０に各エミッタを接続するために設けられている。
【０１０２】
図７に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４、４ａおよび４ｂにおいて、半田バンプ３によって半導体チップ２の電極パッド５、５ａおよび５ｂにそれぞれ電気的に接続されている。但し、図７では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。
【０１０３】
図７に示すように、本実施形態の回路７０は、上記実施形態４とほぼ同じ構造であるが、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路である第３伝送線路Ｌ３が、支持基板１内に設けられている点でのみ異なる。
【０１０４】
本実施形態のように、第３伝送線路Ｌ３を支持基板１内に設けることによって、第３伝送線路Ｌ３を半導体チップ２に形成した場合に比べて、抵抗を５分の１から１０分の１に低減できるとともに、Ｑ値を２倍以上に向上でき、全体回路の高周波性能は著しく向上する。
【０１０５】
エミッタに接続される伝送線路の抵抗が大きいと、電流が流れたときの電圧降下が発生し、接地電位が浮き上がり異常発振の原因となる。また、高周波数での利得も低下してしまう。しかしながら、本実施形態において、このような問題は発生しない。
【０１０６】
（実施形態６）
本実施形態では、上記実施形態１および２の高周波モジュールに設けられる回路の構成について図８を参照しながら説明する。図８は、上記実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【０１０７】
図８に示す回路８０は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。
【０１０８】
支持基板１内には、トランジスタＴｒ１とトランジスタＴｒ２との間に接続される、第５伝送線路Ｌ５が配置されている。
【０１０９】
また、支持基板１内には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されており、外部回路との接続の為に入出力端子である端子１１および接地端子１０がそれぞれ設けられている。特に本実施形態では、支持基板１において、半導体チップ２のトランジスタＴｒ１およびＴｒ２のエミッタと支持基板１の接地端子１０との間が最短で接続される構成となっている。
【０１１０】
図７に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４、４ａおよび４ｂにおいて、半田バンプ３によって半導体チップ２の電極パッド５、５ａおよび５ｂにそれぞれ電気的に接続されている。但し、図７では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。
【０１１１】
図８に示すように、本実施形態の回路８０は、上記実施形態５の回路７０とほぼ同じ構造であるが、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路である第３伝送線路Ｌ３が設けられていない点でのみ異なる。
【０１１２】
このことによって、例えば取り扱う周波数が高くできるだけ利得の低下を避け、できるだけ高周波における利得を確保することができる。
【０１１３】
従来の構成では、半導体チップ２の外縁部の電極パッド５まで配線を引き回す必要があり、この引き回し配線が抵抗およびインダクタンスの増加を招く。このため、高周波数での利得が低下する。例えば、ソースインダクタンスの増加は高周波における利得を劇的に低下させる。
【０１１４】
しかしながら、本実施形態によれば、半導体チップ２の中央部に電極パッド５ａおよび５ｂを備え、支持基板１における主たる受動素子の介在はビアホールを埋めるプラグ程度と極めて少ない構成で、図８に示すように電極パッド５ａおよび５ｂから接続パッド４ａおよび４ｂを介して接地端子１０に接続できる。
【０１１５】
（その他の実施形態）
本発明の上記各実施形態において、バイポーラトランジスタを用いた回路を例に説明したが、これに限られず、電界効果効果トランジスタを用いた回路であっても同様の効果が得られる。また、上記各実施形態において、半導体チップ２はシリコン基板を用いたものであってもＧａＡｓ基板であっても同様の効果が得られる。
【０１１６】
なお、本発明の上記各実施形態において、半導体チップ２として、樹脂等によって表面が保護されていない、いわゆるベアチップを使用してもよい。このことによって、より高周波モジュールの小型化を実現できる。
【０１１７】
また、本発明の上記各実施形態において、半導体チップ２として、樹脂等により表面を保護され、電極パッドを所定の位置に配置された、いわゆるチップサイズパッケージ（ＣＳＰ：Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）を使用してもよい。このことによって、予めチップサイズパッケージとして半導体チップ２の高周波特性を検査し、不良品を排除した後に支持基板１上に搭載できる。このため、高周波モジュールの歩留まりを改善できる。
【０１１８】
さらに、上記各実施形態において、半導体チップ２上の電極パッド５ａおよび５ｂは、半導体基板の外縁部に配置された各電極パッド５から３００μｍ以上離れて配置されていることが好ましい。このことによって、回路設計上の自由度が格段に向上する。
【０１１９】
上記各実施形態において説明した回路は、単純化するために増幅器を例に取り説明したが、他の高周波回路として例えばミキサー回路や発振回路であっても同様の効果が得られる。
【０１２０】
また、上記各実施形態で示した半導体チップ２上の電極パッド５、５ａおよび５ｂにそれぞれ接続される静電保護回路を半導体チップ２内に設けてもよい。あるいは、支持基板１上の接続パッド４、４ａおよび４ｂにそれぞれ接続される静電保護回路を支持基板１内に設けてもよい。このことによって、接続時に発生するおそれのある静電気から半導体チップ２内、および支持基板１内の回路を保護することができる。また、上記実施形態１または２で示した高周波モジュールに設けられる回路が、低雑音増幅器の回路である場合には、雑音性能確保のために低雑音増幅器の入力側に静電保護回路を設けなくてもよい。
【０１２１】
【発明の効果】
本発明によれば、回路設計および配線設計の自由度が高い高周波モジュールを提供することができる。
【図面の簡単な説明】
【図１】図１（ａ）は、実施形態１の高周波モジュールをその上面側から見た透視図である。図１（ｂ）は、図１（ａ）に示す線Ａ−Ａ’に沿った断面図である。図１（ｃ）は、実施形態１の高周波モジュールの下面側から見た平面図である。
【図２】図２は、図１に示した本実施形態の高周波モジュールの半導体チップに設けられた回路と支持基板に設けられた回路との間の接続関係を説明する断面図である。
【図３】図３（ａ）は、実施形態２の高周波モジュールをその下面側から見た平面図である。図３（ｂ）は、図３（ａ）に示す線Ｂ−Ｂ’に沿った断面図である。図３（ｃ）は、実施形態２の高周波モジュールが備える支持基板の構造を示す透視図である。
【図４】図４は、実施形態２の高周波モジュールをその下面側から見た平面図である。
【図５】図５は、実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【図６】図６は、実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【図７】図７は、実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【図８】図８は、実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【図９】図９（ａ）は、従来の高周波モジュールをその上面側から見た透視図である。図９（ｂ）は、図９（ａ）に示す線Ｃ−Ｃ’に沿った断面図である。図９（ｃ）は、従来の高周波モジュールの下面側から見た平面図である。
【図１０】図１０は、図９に示した従来の高周波モジュールに設けられる回路の構成例を示した図である。
【図１１】図１１は、従来の高周波モジュールを示す図である。
【符号の説明】
１ 支持基板
２ 半導体チップ
３ 半田バンプ
４、４ａ、４ｂ 接続パッド
５、５ａ、５ｂ 電極パッド
７ プラグ
８、１２、１３、１５ 受動素子
９、９ｂ 金属配線層
９ａ 接地配線層
１０ 接地端子
１１ 端子
１４ 格子状接地端子
３０ 分離端子
３１ 接地端子
５０、６０、７０、８０ 回路
１００、２００、９００、１１００ 高周波モジュール
【発明の属する技術分野】
本発明は、樹脂またはセラミック等の材料から形成された支持基板に対して半導体基板をフリップチップ接続（いわゆるフェイスダウンで直接接続）した構成において、支持基板に設けられた受動素子と半導体基板上の電極パッドを効率よく接続し小型化・高性能化を図った高周波信号処理モジュールに関するものである。
【０００２】
【従来の技術】
高周波モジュールは、数百ＭＨｚから数ＧＨｚまでの周波数帯で動作する移動体通信機器の高周波信号処理部において小型化と性能向上に為に用いられるデバイスである。
【０００３】
高周波モジュールの製造方法は、樹脂またはセラミック等の材料で形成された支持基板上に半導体チップを搭載し、ボンディングワイヤー等を用いて支持基板の各電極パッドと、半導体チップの各電極パッドとの間を互いに接続する方法が一般的である。なお、本明細書中で「接続」との用語は、特に説明のない限り「電気的接続」を意味する。
【０００４】
特に近年は、実装技術の進展と共に、半導体チップを樹脂またはセラミック等の材料で形成された支持基板上にフェイスダウンの状態で搭載し、支持基板の配線に直接接続するフリップチップ接続する方法も用いられており、更なる小型化も実現しつつある。また、近年では、樹脂またはセラミック等の材料で形成された支持基板を積層基板とすることが可能となっている。さらに、支持基板の内部または上下の面上にインダクタ、容量および抵抗などの受動部品を形成することできるようにもなっている。
【０００５】
高周波モジュールは、一般的には移動体通信機器の受信部などの高周波で且つ信号レベルの低い、いわゆる高周波小信号を扱うものが、前述したフリップチップ接続を用いて既に製造され、実用化されている。この種の高周波モジュールは、能動部品としての半導体基板と支持基板に形成された受動部品の両者が効率的に接続されていないと小型化や高性能化を実現することは不可能である。
【０００６】
高周波の大信号を扱う高周波電力増幅アンプなどの高周波モジュールは熱的な対策が必要とされるので、高周波モジュールの製造は、放熱性で不利なフリップチップ接続ではなく、支持基板上に半導体チップの電極パッドが設けられた側の面を上にして半田付け等により貼り付け、ボンディングワイヤー等を用いて支持基板の各電極パッドと、半導体チップの各電極パッドとの間を互いに接続することによって行なわれる。
【０００７】
（第１の従来例）
以下、第１の従来例の高周波モジュールについて、図９を参照しながら説明する。図９（ａ）は、第１の従来例の高周波モジュールの上面側から見た透視図である。図９（ｂ）は、図９（ａ）に示す線Ｃ−Ｃ’に沿った断面図である。図９（ｃ）は、第１の従来例の高周波モジュールの下面側から見た平面図である。
【０００８】
図９（ａ）および（ｂ）に示すように、第１の従来例の高周波モジュール９００は、支持基板１と半導体チップ２とからなる。
【０００９】
支持基板１は、樹脂またはセラミック等の材料から形成され、インダクタ、容量および抵抗等の受動素子、電気配線を内部に備え、それらに接続された接続パッド４を有する。支持基板１上には、半導体チップ２が電極パッド５が設けられた側を支持基板１に対向させた状態で搭載されている。半導体チップ２の下面上に形成された電極パッド５と支持基板１の上面上に形成された接続パッド４とは、半田バンプ３を介して電気的に接続される（フリップチップ接続）。
【００１０】
図９（ｂ）に示すように、支持基板１は、内部に複数の金属配線層を備える多層配線構造となっており、これらの金属配線層はビアホール７およびそれを埋めるプラグを介して相互に接続されている。また、金属配線層のうちの１層は、内部接地配線９となっている。また、支持基板１内の複数の金属配線層を用いて、さまざまな受動部品を構成されている。例えば、支持基板１内部にインダクタや上下の配線層を用いて容量などが形成される。
【００１１】
また、図９（ｂ）および（ｃ）に示すように高周波モジュール９００は、高周波信号の処理において安定な接地電位を得るための接地端子１０、端子１１などが設けられている。この従来の高周波モジュール９００は、プリント基板等に搭載され、電気的に接続される。
【００１２】
図９（ａ）〜（ｃ）に示した高周波モジュール９００では、電極パッド５は半導体チップ２の輪郭に沿って外縁部に配置されており、半導体チップ２の中央部には配置されていない。従って、半導体チップ２に設けられた回路は、外縁部にある電極パッド５に配線を引き回す構成とならざるを得ない。このことは、例えば高周波回路に不要な浮遊容量の増加、インダクタンスの増加等を引き起こす。従って、高周波モジュールの性能低下を引き起こす要因となる。さらに、配線設計の大きな制限にもなる。
【００１３】
図１０は、図９に示した第１の従来例の高周波モジュールに設けられる回路構成例を示した図である。図１０に示す半導体チップ２に形成された回路は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成され、トランジスタＴｒ１とトランジスタＴｒ２との間には、第５伝送線路Ｌ５、第６伝送線路Ｌ６および容量Ｃ１で構成される段間インピーダンス整合回路が配置されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。また、第３伝送線路Ｌ３は、エミッタに付加された引き回し線路である。第３伝送線路Ｌ３は、半導体チップ２の外縁部に位置する電極パッド５へ接続するために設けられるが、増幅回路の利得を低下させてしまう。逆に、第３伝送線路Ｌ３を積極的に付加して利得調整を行なう場合もある。
【００１４】
図１０に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４において、半田バンプ３によって半導体チップ２の電極パッド５に電気的に相互に接続されている。但し、図１０では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。支持基板１内に形成された回路には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されている。つまり、半導体チップ２上には設けることができなかったインピーダンス整合回路が支持基板１内に設けられている。また、支持基板１内に形成された回路には、外部回路との接続の為の入出力端子である端子１１および接地端子１０がそれぞれ設けられている。
【００１５】
（第２の従来例）
次に、第２の従来例の高周波モジュールについて、図１１を参照しながら説明する。図１１は、特開平２０００−１７４１６２号公報に開示された高周波モジュールを示す図である。なお、簡単のため、上記第１の従来例と共通する構成要素は、同一の参照符号で示している。
【００１６】
図１１に示すように、第２の従来例の高周波モジュール１１００では、積層基板２４上に、半導体チップ２の電極パッド５が形成された側を積層基板２４に対向させて実装されている。積層基板２４は、配線層２６Ａ、配線層２６Ｂおよび配線層２６Ｃの電極配線層と、それらを隔絶するスペーサーとして設けられた絶縁体層２７Ａおよび絶縁体層２７Ｂとから構成された多層配線基板である。
【００１７】
半導体チップ２の下面上には電極パッド５が配置され、半田バンプ３を介して突起電極２８Ａおよび突起電極２８Ｂに電気的に接続されている。突起電極２８Ａおよび２８Ｂは、電極パッド５と半田バンプ３との高さの違いを埋めるために設けられた導電体の柱である。また、積層基板２４には、機器のプリント基板と接続するための端子として外部接続部２５Ａ、外部接続部２５Ｂおよび外部接続部２５Ｃが設けられている。また、半導体チップ２と積層基板２４の間には表面保護膜２９が充填されている。このことによって、半導体チップ２の下面側が機械的な損傷から保護される。
【００１８】
【発明が解決しようとする課題】
図９および１０に示した第１の従来例の高周波モジュール９００では、支持基板１に形成された回路は、半導体チップ２の回路の入力または出力に付加される回路のみしか形成できない。例えば、図１０に示す第５伝送線路Ｌ５、第６伝送線路Ｌ６および容量Ｃ１で構成される段間インピーダンス整合回路を支持基板１内に構成することはきわめて困難である。これは、半導体チップ２内の部品および回路を、一旦外部（例えば支持基板１内の回路など）に引き出し、再び半導体チップ２に戻すことによって高周波モジュール全体の回路を構成すると、電極パッド５が半導体チップ２の外縁部に位置するため、引き回し配線の冗長化、配線設計の自由度の低下およびこれらによる高周波モジュールの性能の低下を引き起こすからである。
【００１９】
図１１に示した第２の従来例の高周波モジュール１１００においても、半導体チップ２の下面上に電極パッド５が配置され、引き出し配線の為の電極パッド５が３列で内側に形成されているものの、あくまで半導体チップ２の外縁部であり、半導体チップ２の中央部に配置されているわけではない。従って、図９および図１０で示した第１の従来例と同様に、レイアウト上の自由度は低く、多くの引き回し配線が必要となり、高周波モジュールの性能が低下する。さらに、図１１に示した第２の従来例では、積層基板２４は単なる電極引出しの機能しか想定されておらず、受動部品を基板中に形成するという示唆はない。
【００２０】
上述のように、従来の高周波モジュールでは、能動素子として半導体チップ上に設けられた電極パッドがプラスチックパッケージへの実装を想定して半導体チップ上の外縁部のみに配置されている。しかしながら、半導体チップ上に形成された電極パッドを、半導体基板の外縁部のみに配置した構成では、引き出し配線によって高周波モジュールの設計の自由度が低下し、高周波モジュールの性能低下する。従って、高周波モジュールの性能の確保しつつ、高集積化、小型化などが困難であるという不具合がある。
【００２１】
本発明は、上記不具合を解決するためになされたものであり、回路設計および配線設計の自由度が高い高周波モジュールを提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の半導体装置は、支持基板と、上記支持基板上に搭載される半導体チップとを備える半導体装置であって、上記半導体チップは、内部回路と、上記内部回路に接続され、縁部に配置された複数の第１チップ側パッドと、上記複数の第１チップ側パッドによって囲まれる領域に配置された少なくとも２つの第２チップ側パッドとを備え、上記支持基板は、上記複数の第１チップ側パッドに接続される複数の第１基板側パッドと、上記少なくとも２つの第２チップ側パッドに接続される少なくとも２つの第２基板側パッドと、上記少なくとも２つの第２基板側パッドのうちの２つの第２基板側パッドを互いに接続する配線とを備える。
【００２３】
本発明の半導体装置では、半導体チップの第２チップ側パッドにおいて、支持基板に設けられた第２基板側パッドと接続することが可能な構成となっている。このため、半導体チップの複数の第１チップ側パッドによって囲まれる領域に形成される回路と支持基板内に形成される回路とを、ほとんど引き回し配線を形成することなく接続することが可能である。従って、本発明によれば、半導体チップと支持基板との接続において自由度が高い半導体装置が得られる。
【００２４】
上記支持基板は、上記配線に介設された受動素子をさらに備える構成としてもよい。
【００２５】
このことによって、受動素子を半導体装置内に配置する際に、レイアウトに関する制限が低減される。
【００２６】
上記支持基板は、上記半導体チップが搭載されている面に対向する面上に形成され、上記受動素子に接続された電極を備え、上記電極は、接地電位が供給される構成としてもよい。
【００２７】
このことによって、接地電位が供給される必要のある受動素子を半導体チップ内に設けずに、代わりに支持基板内に設けることができる。従って、半導体チップにおいて、内部回路のレイアウトが制限されない。
【００２８】
上記支持基板は、上記半導体チップが搭載されている面に対向する面上に形成された電極を備え、上記電極は、上記受動素子と容量結合する構成としてもよい。
【００２９】
上記電極は、複数の領域に分割されており、上記電極の少なくとも１つの領域には、接地電位が供給されることが好ましい。
【００３０】
複数の領域に分割された電極のうち、接地電位が供給される領域を調節することによって、電極と受動素子との容量結合を調節することができる。このため、半導体装置の高周波特性を調節することができる。このことによって、例えば作製した半導体装置の周波数特性が予め設定した周波数よりずれていた場合に、周波数のピーク位置を調節することができ、製品の歩留まりを向上させることができる。
【００３１】
上記電極は、格子状に形成されていてもよい。
【００３２】
上記支持基板は、複数の金属配線層と複数の絶縁体層とが交互に積層されていてもよい。
【００３３】
上記複数の絶縁体層は、樹脂またはセラミックから形成されていてもよい。
【００３４】
上記半導体チップは、ベアチップであってもよい。
【００３５】
上記半導体チップは、チップサイズパッケージであってもよい。
【００３６】
上記複数の第１チップ側パッドのうちの１つと、上記少なくとも２つの第２チップ側パッドのうちの１つとの間の最短距離は、３００μｍ以上であることが好ましい。
【００３７】
このことによって、回路設計上の自由度が向上する。
【００３８】
上記半導体チップは、上記内部回路と上記複数の第１チップ側パッドのそれぞれとの間に設けられた複数の第１静電保護回路と、上記内部回路と上記少なくとも２つの第２チップ側パッドのそれぞれとの間に設けられた少なくとも２つの第２静電保護回路とをさらに備える構成としてもよい。
【００３９】
上記支持基板は、上記複数の第１基板側パッドのそれぞれに接続された複数の第１静電保護回路と、上記少なくとも２つの第２基板側パッドのそれぞれに接続された少なくとも２つの第２静電保護回路とをさらに備える構成としてもよい。
【００４０】
【発明の実施の形態】
以下、本発明の各実施形態に係る高周波モジュールについて図面を参照しながら説明する。なお、以下の説明において、図９から図１１に示した従来例と共通する構成要素は、同一の参照符号で示す。
【００４１】
（実施形態１）
以下、本発明の実施形態１の高周波モジュールついて、図１および図２を参照しながら説明する。
【００４２】
図１（ａ）は、本実施形態の高周波モジュールの上面側から見た透視図である。図１（ｂ）は、図１（ａ）に示す線Ａ−Ａ’に沿った断面図である。図１（ｃ）は、本実施形態の高周波モジュールをその下面側から見た平面図である。図２は、図１に示した本実施形態の高周波モジュールの半導体チップに設けられた回路と支持基板に設けられた回路との間の接続関係を説明する断面図である。
【００４３】
図１（ａ）および（ｂ）に示すように、本実施形態の高周波モジュール１００は、支持基板１と半導体チップ２とからなる。
【００４４】
支持基板１は、樹脂またはセラミック等の材料から形成されており、配線および受動素子（例えば、インダクタ、容量および抵抗等）が形成された金属配線層９と、金属配線層９に接続された接続パッド４、４ａおよび４ｂを有する。支持基板１上には、半導体チップ２が電極パッド５、５ａおよび５ｂが設けられた下面を支持基板１に対向させた状態で搭載されている。半導体チップ２の下面上に形成された電極パッド５、５ａおよび５ｂと支持基板１の上面上に形成された接続パッド４、４ａおよび４ｂとは、半田バンプ３を介してそれぞれ互いに電気的に接続されている（フリップチップ接続）。
【００４５】
さらに、図１（ｃ）に示すように、支持基板１の下面の中央部に配置された接地端子１０と、高周波モジュール１００を例えばプリント基板の回路に接続するための端子１１が支持基板１の下面の外縁部に配置されている。
【００４６】
図２は、本実施形態の高周波モジュール１００をさらに詳しく説明するために分解して示した断面図である。図２に示すように、支持基板１は、内部に複数の金属配線層９を備える多層配線構造となっており、これらの金属配線層９はビアホールおよびそれを埋めるプラグ７を介して相互に接続されている。また、金属配線層のうちの１層は、接地配線層９ａとなっている。また、支持基板１内の複数の金属配線層９を用いて、さまざまな受動素子が構成されている。本実施形態では、半導体チップ２にその入出力の両方の端子が接続されている受動素子８、接地端子１０に接続されている第２受動素子１２、接地配線層９ａに接続されている第３受動素子１３が設けられている。例えば、支持基板１内部にインダクタや上下の配線層を用いて容量などが形成される。
【００４７】
半導体チップ２は、その内部に形成されたトランジスタ等の能動素子を含む半導体回路と、その下面上の外縁部に配置され、半導体回路に接続された電極パッド５と、その下面上の中央部に配置され、半導体回路に接続された電極パッド５ａおよび５ｂとを備える。半導体チップ２は、電極パッド５、５ａおよび５ｂにおいて、半田バンプ３を介して支持基板１上の接続パッド４、４ａおよび４ｂにそれぞれ接続されている。
【００４８】
つまり、本実施形態の高周波モジュール１００では、半導体チップ２内に形成されたトランジスタ等の能動素子と、支持基板１に内蔵された受動素子８とが、半導体チップ２内または支持基板１内に引き回し配線を形成することなく、直接接続された構成となっている。
【００４９】
従来の半導体チップは、通常、金属コムを含むプラスチックパッケージへの組み立てを前提に半導体チップ２の下面の外縁部のみに電極パッド５を配置している。この場合、ワイヤーボンディング等を用いて支持基板に接続するのが通常の手法であり、半導体チップ２の下面の外縁部に電極パッド５を配置している。これは、電極パッド５と支持基板の接続端子とを接続するワイヤーを短くすることと、プラスチックパッケージに封止する場合にワイヤーの形状変形を防ぐことを目的している。
【００５０】
しかし、上述のように、従来の高周波モジュールでは、電極パッド５が半導体チップ２の外縁部に位置するので、半導体チップ２内の部品および回路を一旦外部（例えば支持基板１内の回路など）に引き出し、再び半導体チップ２に戻すことによって高周波モジュール全体の回路を構成すると、引き回し配線の冗長化、配線設計の自由度の低下およびこれらによる高周波モジュールの性能の低下を引き起こす不具合がある。
【００５１】
一方、本実施形態の高周波モジュール１００では、支持基板１上に設けられた接続パッド４にそれぞれ接続される、半導体チップ２の下面の外縁部に設けられた電極パッド５と、支持基板１上に設けられた接続パッド４ａおよび４ｂにそれぞれ接続される、半導体チップ２の下面の中央部に設けられた電極パッド５ａおよび５ｂとが、半導体チップ２に配置されている。つまり、半導体チップ２の中央部に設けられた電極パッド５ａおよび５ｂにおいて、支持基板１内に設けられた配線および受動素子と接続することが可能な構成となっている。半導体チップ２に形成されるトランジスタと、支持基板１内に形成される配線および受動素子を自由に駆使しての設計が可能となる。
【００５２】
さらに、大きな面積を必要とするインダクタ等を半導体チップ２内に形成せず、代わりに支持基板１内に形成できる。このため、半導体チップ２が大きくなることもなく、コスト的にも有利である。
【００５３】
また、本実施形態によれば、半導体チップ２内の部品および回路を一旦外部（例えば支持基板１内の回路など）に引き出し、再び半導体チップ２に戻すことによって高周波モジュール全体の回路を構成しても、引き回し配線を形成する必要がほとんどない。
【００５４】
特に、本実施形態では、図２に示すように受動素子８の他の端子を再び半導体チップ２内に形成されたトランジスタ等の能動素子に戻して接続することが可能となっている。
【００５５】
また、支持基板１内に設けられた受動素子は、受動素子８のように半導体チップ２に入出力の両方の端子が接続される受動素子もあるが、受動素子１２および受動素子１３のように、入出力端子の一方がビアホールおよびそれを埋めるプラグ７を介して接地端子１０および接地配線層９ａに接続されている回路構成とすることも可能である。つまり、支持基板１に内蔵された受動素子として、図２に示したように、半導体チップ２に入出力端子の両方が接続される受動素子、および入出力端子の一方が接地電極に接続される受動素子のいずれも用いることができる。従って、高周波回路の構成において全ての受動素子を、支持基板１内に形成し、半導体チップ２におけるレイアウトに関する制限を受けることなく受動素子を配置することも可能である。
【００５６】
受動素子１２および受動素子１３としては、例えば、金属配線層９に形成されたスパイラルインダクタや抵抗等が挙げられる。
【００５７】
以上に述べたように、本実施形態によれば、高周波モジュールの設計において、支持基板１内に形成された受動素子と半導体チップ２内に形成された回路との接続関係を自由に設計できる。さらに、レイアウト上の制約が非常に少なくなるので、引き回し配線等による浮遊容量／配線抵抗の影響の少ない優れた高周波モジュールが得られる。
【００５８】
なお、本実施形態では、支持基板１上の部品実装の面積効率を上げることによって、高周波モジュールを小型化するために、支持基板１として多層配線基板を用いているが、これに限定されない。例えば、支持基板１として上面と下面とに形成された金属配線層を備える単層のプリント基板およびセラミック基板等であってもよい。
【００５９】
また、受動素子８としてインダクタを形成する場合には、金属配線層だけを用いたスパイラルインダクタおよびストリップ線路等が、構造的に単純でよく用いられる。
【００６０】
（実施形態２）
以下、本発明の実施形態２の高周波モジュールついて、図３および図４を参照しながら説明する。
【００６１】
図３（ａ）は、本実施形態の高周波モジュールをその下面側から見た平面図である。図３（ｂ）は、図３（ａ）に示す線Ｂ−Ｂ’に沿った断面図である。図３（ｃ）は、本実施形態の高周波モジュールが備える支持基板の構造を示す透視図である。
【００６２】
図３（ｂ）に示すように、本実施形態の高周波モジュール２００は、支持基板１と半導体チップ２とからなる。支持基板１は、樹脂またはセラミック等の材料から形成され、配線および受動素子が形成された金属配線層９と、それらに接続された接続パッド４を有する。金属配線層９のうちの１層は、接地配線層９ａとなっている。
【００６３】
支持基板１内の複数の金属配線層９を用いて、さまざまな受動素子が構成されている。図３（ｃ）は、支持基板１の構造を表す斜視図である。本実施形態では、図３（ｃ）に示すように、半導体チップ２にその入出力の両方の端子が接続されている受動素子１５（本実施形態ではインダクタ）が設けられている。
【００６４】
また、支持基板１上には、半導体チップ２が電極パッド５が設けられた下面を支持基板１に対向させた状態で搭載されている。半導体チップ２の下面上に形成された電極パッド５と支持基板１の上面上に形成された接続パッド４とは、半田バンプ３を介して電気的に接続されている（フリップチップ接続）。
【００６５】
また、図３（ａ）に示すように、支持基板１の下面の中央部には、格子状接地端子１４が配置されており、支持基板１の下面の外縁部には、高周波モジュール２００を例えばプリント基板の回路に接続するための端子１１が配置されている。
【００６６】
半導体チップ２は、その内部に形成されたトランジスタ等の能動素子を含む半導体回路と、その下面上の外縁部に配置され、半導体回路に接続された電極パッド５と、その下面上の中央部に配置され、半導体回路に接続された電極パッド５、５ａおよび５ｂとを備える。半導体チップ２は、電極パッド５、５ａおよび５ｂにおいて、半田バンプ３を介して支持基板１上の接続パッド４、４ａおよび４ｂにそれぞれ接続されている。
【００６７】
つまり、本実施形態の高周波モジュール２００では、半導体チップ２内に形成されたトランジスタ等の能動素子と、支持基板１内に設けられた受動素子８とが、半導体チップ２内または支持基板１内に引き回し配線を形成することなく、直接接続された構成となっている。
【００６８】
以上に述べたように、本実施形態の高周波モジュール２００は、上記実施形態１の高周波モジュール１００とほぼ同じ構造を有する。従って、半導体チップ２の中央部に設けられた電極パッド５ａおよび５ｂにおいて、支持基板１内に設けられた金属配線層９ｂと接続することが可能な構成となっている。すなわち、支持基板１内に形成される金属配線層９を自由に駆使して設計がすることが可能となる。
【００６９】
従って、本実施形態によれば、半導体チップ２内の部品および回路を一旦外部（例えば支持基板１内の回路など）に引き出し、再び半導体チップ２に戻す構成とすることによって高周波モジュール全体の回路を構成しても、引き回し配線を形成する必要がほとんどない。
【００７０】
但し、本実施形態の高周波モジュール２００は、上記実施形態１の高周波モジュール１００と、支持基板１の下面上に設けられた接地電極の構造が異なっており、高周波モジュールの高周波特性を調節することができる特徴を有する。
【００７１】
例えば、受動素子１５が、図３（ｃ）に示すインダクタである場合、インダクタのインダクタンス値は、図３（ｃ）の格子状接地端子１４と絶縁体を介した高周波結合で変化する。具体的には、格子状接地端子１４の面積で変化させることが可能となる。従って、格子状接地端子１４を構成することによって、支持基板１内に設けられた受動素子１５のインダクタンス値を、高周波モジュールの製造後に変化させることができる。つまり、高周波モジュールの特性を後から調整することが可能になる。
【００７２】
図４は、格子状接地端子１４の一部を切断し、分離端子３０と接地端子３１とを形成した高周波モジュールを示す図である。図４に示すように、本実施形態の高周波モジュール２００において、分離端子３０と接地端子３１とを形成し、分離端子３０がどこにも接続されてない構成にすることによって、インダクタの下側に位置する格子状接地端子１４が削減されたことと等価とすることができる。従って、受動素子１５（インダクタ）のインダクタンス値が変化し、高周波モジュールの周波数特性等を調節できる。
【００７３】
半導体チップ２に形成したトランジスタや支持基板１内に設けられた受動素子１５のインダクタンス値は、パターン形状で決定されるので修正は不可能であるが、格子状接地端子１４の面積を高周波モジュールの製造後に変化させることによって、高周波結合の度合いを変化させ、インダクタンス値を変えることができる。
【００７４】
従って、例えば作製した半導体装置の周波数特性が予め設定した周波数よりずれていた場合に、周波数のピーク位置を調節することができ、製品の歩留まりを向上させることができる。
【００７５】
（実施形態３）
本実施形態では、上記実施形態１および２の高周波モジュールに設けられる回路の構成について図５を参照しながら説明する。図５は、上記実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【００７６】
図５に示す回路５０は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。また、第３伝送線路Ｌ３は、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路であり、半導体チップ２の外縁部に位置する電極パッド５に各エミッタを接続するために設けられている。
【００７７】
支持基板１内には、トランジスタＴｒ１とトランジスタＴｒ２との間に接続される、第５伝送線路Ｌ５、第６伝送線路Ｌ６および容量Ｃ１で構成される段間インピーダンス整合回路が配置されている。
【００７８】
また、支持基板１内に形成された回路には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されており、外部回路との接続の為に入出力端子である端子１１および接地端子１０がそれぞれ設けられている。
【００７９】
さらに、図５に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４、４ａおよび４ｂにおいて、半田バンプ３によって半導体チップ２の電極パッド５、５ａおよび５ｂにそれぞれ電気的に接続されている。但し、図５では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。
【００８０】
図５に示す回路５０では、入力または出力に付加されるインピーダンス整合回路だけでなく、第５伝送線路Ｌ５、第６伝送線路Ｌ６および容量Ｃ１で構成される段間インピーダンス整合回路が支持基板１内に設けられている。この段間インピーダンス整合回路は、支持基板１に設けられた接続パッド４ａおよび４ｂと、半導体チップ２に設けられた電極パッド５ａおよび５ｂとにおいて、それぞれ互いに半田バンプ３を介して接続される。
【００８１】
従来例のように、電極パッド５が半導体チップ２の外縁部のみに配置されていた場合、段間インピーダンス整合回路を支持基板１の支持基板１内に形成すると、引き回し配線が長くなる。このため、配線設計の自由度の低下、引き回し配線の冗長化による高周波性能の低下などの不具合が生じる。
【００８２】
しかしながら、上記各実施形態の高周波モジュールにおいて、支持基板１の接続パッド４ａおよび４ｂ、ならびに半導体チップ２の電極パッド５ａおよび５ｂを形成していることによって、本実施形態の回路５０を構成することが可能になっている。
【００８３】
また、本実施形態によれば、段間インピーダンス整合回路を支持基板１内に設けることによって、伝送線路の損失の少ない受動素子を設けることが可能となっている。
【００８４】
半導体チップ２に形成されたインダクタ、容量や抵抗などの受動素子は、樹脂またはセラミック等の材料で形成された支持基板１に形成されたインダクタ、容量や抵抗などの受動素子に比較して、浮遊抵抗や浮遊容量が大きく、高周波性能は著しく悪い。この原因は、例えば金属層の厚みを考えると明らかであり、半導体チップ２内に形成できる金属配線層の厚みは数ミクロンが限度であるが、支持基板１内では数百ミクロンまで可能である。
【００８５】
このため、段間インピーダンス整合回路を半導体チップ２内に設けた場合に比べて、伝送線路を有する金属配線層の厚さを非常に厚くすることができる。このことによって、伝送線路の抵抗を下げることができ、伝送線路における損失が減少する。従って、回路全体のＱ値を上げられ、高周波回路全体の性能を上げることができる。
【００８６】
（実施形態４）
本実施形態では、上記実施形態１および２の高周波モジュールに設けられる回路の構成について図６を参照しながら説明する。図６は、上記実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【００８７】
図６に示す回路６０は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。また、第３伝送線路Ｌ３は、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路であり、半導体チップ２の外縁部に位置する電極パッド５に各エミッタを接続するために設けられている。
【００８８】
支持基板１内には、トランジスタＴｒ１とトランジスタＴｒ２との間に接続される、第５伝送線路Ｌ５が配置されている。
【００８９】
また、支持基板１内に形成された回路には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されており、外部回路との接続の為に入出力端子である端子１１および接地端子１０がそれぞれ設けられている。
【００９０】
さらに、図６に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４、４ａおよび４ｂにおいて、半田バンプ３によって半導体チップ２の電極パッド５、５ａおよび５ｂにそれぞれ電気的に接続されている。但し、図６では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。
【００９１】
図６に示す回路６０では、入力または出力に付加されるインピーダンス整合回路だけでなく、第５伝送線路Ｌ５が支持基板１内に構成されており、第５伝送線路Ｌ５は、支持基板１に設けられた接続パッド４ａおよび４ｂと、半導体チップ２に設けられた電極パッド５ａおよび５ｂとにおいて、それぞれ互いに半田バンプ３を介して接続される。
【００９２】
従来例のように、電極パッド５が半導体チップ２の外縁部のみに配置されていた場合、第５伝送線路Ｌ５を支持基板１の支持基板１内に形成すると、引き回し配線が長くなる。このため、配線設計の自由度の低下、引き回し配線の冗長化による高周波性能の低下などの不具合が生じる。
【００９３】
しかしながら、上記各実施形態の高周波モジュールにおいて、支持基板１の接続パッド４ａおよび４ｂ、ならびに半導体チップ２の電極パッド５ａおよび５ｂを形成していることによって、本実施形態の回路６０を構成することが可能になっている。
【００９４】
さらに、上記実施形態３と同様に、支持基板１内に第５伝送線路Ｌ５を設けることによって、第５伝送線路Ｌ５と等価な受動素子を半導体チップ２に形成した場合に比べて、著しく性能を改善でき回路全体の性能を改善できる。
【００９５】
具体的には、第５伝送線路Ｌ５を半導体チップ２内に設けた場合に比べて、伝送線路を有する金属配線層の厚さを非常に厚くすることができる。このことによって、伝送線路の抵抗を下げることができ、伝送線路における損失が減少する。従って、回路全体のＱ値を上げることができ、回路全体の性能を上げることができる。
【００９６】
例えば第５伝送線路Ｌ５が、図３（ｃ）に示したインダクタである場合、インダクタとしての抵抗およびＱ値は、支持基板１内に形成した場合は半導体チップ２に比べて抵抗で５分の１から１０分の１に低減できるとともに、Ｑ値は２倍以上に向上できる。
【００９７】
（実施形態５）
本実施形態では、上記実施形態１および２の高周波モジュールに設けられる回路の構成について図７を参照しながら説明する。図７は、上記実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【００９８】
図７に示す回路７０は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。
【００９９】
支持基板１内には、トランジスタＴｒ１とトランジスタＴｒ２との間に接続される、第５伝送線路Ｌ５が配置されている。
【０１００】
また、支持基板１内には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されており、外部回路との接続の為に入出力端子である端子１１および接地端子１０がそれぞれ設けられている。
【０１０１】
さらに、支持基板１内には、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路である第３伝送線路Ｌ３が、支持基板１の接地端子１０に各エミッタを接続するために設けられている。
【０１０２】
図７に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４、４ａおよび４ｂにおいて、半田バンプ３によって半導体チップ２の電極パッド５、５ａおよび５ｂにそれぞれ電気的に接続されている。但し、図７では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。
【０１０３】
図７に示すように、本実施形態の回路７０は、上記実施形態４とほぼ同じ構造であるが、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路である第３伝送線路Ｌ３が、支持基板１内に設けられている点でのみ異なる。
【０１０４】
本実施形態のように、第３伝送線路Ｌ３を支持基板１内に設けることによって、第３伝送線路Ｌ３を半導体チップ２に形成した場合に比べて、抵抗を５分の１から１０分の１に低減できるとともに、Ｑ値を２倍以上に向上でき、全体回路の高周波性能は著しく向上する。
【０１０５】
エミッタに接続される伝送線路の抵抗が大きいと、電流が流れたときの電圧降下が発生し、接地電位が浮き上がり異常発振の原因となる。また、高周波数での利得も低下してしまう。しかしながら、本実施形態において、このような問題は発生しない。
【０１０６】
（実施形態６）
本実施形態では、上記実施形態１および２の高周波モジュールに設けられる回路の構成について図８を参照しながら説明する。図８は、上記実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【０１０７】
図８に示す回路８０は、２段構成の高周波増幅回路である。半導体チップ２には、第１段の能動素子であるトランジスタＴｒ１と第２段目の能動素子であるトランジスタＴｒ２とが形成されている。また、第１伝送線路Ｌ１および第２伝送線路Ｌ２は、それぞれトランジスタの入力バイアスおよび出力バイアスを供給するために付加されており、通常は使用する周波数の波長の１／４の長さの伝送線路が用いられることが多い。
【０１０８】
支持基板１内には、トランジスタＴｒ１とトランジスタＴｒ２との間に接続される、第５伝送線路Ｌ５が配置されている。
【０１０９】
また、支持基板１内には、２段構成の高周波増幅回路の入力整合回路と出力整合回路が伝送線路Ｌ４によって形成されており、外部回路との接続の為に入出力端子である端子１１および接地端子１０がそれぞれ設けられている。特に本実施形態では、支持基板１において、半導体チップ２のトランジスタＴｒ１およびＴｒ２のエミッタと支持基板１の接地端子１０との間が最短で接続される構成となっている。
【０１１０】
図７に示すように、支持基板１内に形成された回路は、支持基板１の接続パッド４、４ａおよび４ｂにおいて、半田バンプ３によって半導体チップ２の電極パッド５、５ａおよび５ｂにそれぞれ電気的に接続されている。但し、図７では、表記の都合上、半田バンプ３は非常に長く示している。しかしながら、実際は半田バンプの長さは５０〜１００μｍ程度である。
【０１１１】
図８に示すように、本実施形態の回路８０は、上記実施形態５の回路７０とほぼ同じ構造であるが、トランジスタＴｒ１およびＴｒ２のエミッタに付加された引き回し線路である第３伝送線路Ｌ３が設けられていない点でのみ異なる。
【０１１２】
このことによって、例えば取り扱う周波数が高くできるだけ利得の低下を避け、できるだけ高周波における利得を確保することができる。
【０１１３】
従来の構成では、半導体チップ２の外縁部の電極パッド５まで配線を引き回す必要があり、この引き回し配線が抵抗およびインダクタンスの増加を招く。このため、高周波数での利得が低下する。例えば、ソースインダクタンスの増加は高周波における利得を劇的に低下させる。
【０１１４】
しかしながら、本実施形態によれば、半導体チップ２の中央部に電極パッド５ａおよび５ｂを備え、支持基板１における主たる受動素子の介在はビアホールを埋めるプラグ程度と極めて少ない構成で、図８に示すように電極パッド５ａおよび５ｂから接続パッド４ａおよび４ｂを介して接地端子１０に接続できる。
【０１１５】
（その他の実施形態）
本発明の上記各実施形態において、バイポーラトランジスタを用いた回路を例に説明したが、これに限られず、電界効果効果トランジスタを用いた回路であっても同様の効果が得られる。また、上記各実施形態において、半導体チップ２はシリコン基板を用いたものであってもＧａＡｓ基板であっても同様の効果が得られる。
【０１１６】
なお、本発明の上記各実施形態において、半導体チップ２として、樹脂等によって表面が保護されていない、いわゆるベアチップを使用してもよい。このことによって、より高周波モジュールの小型化を実現できる。
【０１１７】
また、本発明の上記各実施形態において、半導体チップ２として、樹脂等により表面を保護され、電極パッドを所定の位置に配置された、いわゆるチップサイズパッケージ（ＣＳＰ：Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）を使用してもよい。このことによって、予めチップサイズパッケージとして半導体チップ２の高周波特性を検査し、不良品を排除した後に支持基板１上に搭載できる。このため、高周波モジュールの歩留まりを改善できる。
【０１１８】
さらに、上記各実施形態において、半導体チップ２上の電極パッド５ａおよび５ｂは、半導体基板の外縁部に配置された各電極パッド５から３００μｍ以上離れて配置されていることが好ましい。このことによって、回路設計上の自由度が格段に向上する。
【０１１９】
上記各実施形態において説明した回路は、単純化するために増幅器を例に取り説明したが、他の高周波回路として例えばミキサー回路や発振回路であっても同様の効果が得られる。
【０１２０】
また、上記各実施形態で示した半導体チップ２上の電極パッド５、５ａおよび５ｂにそれぞれ接続される静電保護回路を半導体チップ２内に設けてもよい。あるいは、支持基板１上の接続パッド４、４ａおよび４ｂにそれぞれ接続される静電保護回路を支持基板１内に設けてもよい。このことによって、接続時に発生するおそれのある静電気から半導体チップ２内、および支持基板１内の回路を保護することができる。また、上記実施形態１または２で示した高周波モジュールに設けられる回路が、低雑音増幅器の回路である場合には、雑音性能確保のために低雑音増幅器の入力側に静電保護回路を設けなくてもよい。
【０１２１】
【発明の効果】
本発明によれば、回路設計および配線設計の自由度が高い高周波モジュールを提供することができる。
【図面の簡単な説明】
【図１】図１（ａ）は、実施形態１の高周波モジュールをその上面側から見た透視図である。図１（ｂ）は、図１（ａ）に示す線Ａ−Ａ’に沿った断面図である。図１（ｃ）は、実施形態１の高周波モジュールの下面側から見た平面図である。
【図２】図２は、図１に示した本実施形態の高周波モジュールの半導体チップに設けられた回路と支持基板に設けられた回路との間の接続関係を説明する断面図である。
【図３】図３（ａ）は、実施形態２の高周波モジュールをその下面側から見た平面図である。図３（ｂ）は、図３（ａ）に示す線Ｂ−Ｂ’に沿った断面図である。図３（ｃ）は、実施形態２の高周波モジュールが備える支持基板の構造を示す透視図である。
【図４】図４は、実施形態２の高周波モジュールをその下面側から見た平面図である。
【図５】図５は、実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【図６】図６は、実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【図７】図７は、実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【図８】図８は、実施形態１および２の高周波モジュールに設けられる回路の構成例を示す図である。
【図９】図９（ａ）は、従来の高周波モジュールをその上面側から見た透視図である。図９（ｂ）は、図９（ａ）に示す線Ｃ−Ｃ’に沿った断面図である。図９（ｃ）は、従来の高周波モジュールの下面側から見た平面図である。
【図１０】図１０は、図９に示した従来の高周波モジュールに設けられる回路の構成例を示した図である。
【図１１】図１１は、従来の高周波モジュールを示す図である。
【符号の説明】
１ 支持基板
２ 半導体チップ
３ 半田バンプ
４、４ａ、４ｂ 接続パッド
５、５ａ、５ｂ 電極パッド
７ プラグ
８、１２、１３、１５ 受動素子
９、９ｂ 金属配線層
９ａ 接地配線層
１０ 接地端子
１１ 端子
１４ 格子状接地端子
３０ 分離端子
３１ 接地端子
５０、６０、７０、８０ 回路
１００、２００、９００、１１００ 高周波モジュール
Claims (9)
- トランジスタ素子と前記トランジスタ素子の一端を外部に接続する電極端子とを有する半導体チップと、受動素子と前記受動素子の一端を外部に接続する電極端子とを有する支持基板と、前記半導体チップの前記電極端子と前記支持基板の前記電極端子とを接続するバンプとを備えた半導体装置において、
前記半導体チップの前記電極端子は、前記半導体チップの主面の外縁部に配置された第１の電極端子と、前記半導体チップの前記主面の中央部に配置された第２の電極端子とを有し、
前記支持基板の前記電極端子は、前記バンプを介して前記半導体チップの前記第１の電極端子に接続されている第１の電極端子と、前記支持基板の前記第１の電極端子よりも内側に配置され前記バンプを介して前記半導体チップの第２の電極端子に接続されている第２の電極端子とを有し、
前記半導体チップでは、前記トランジスタ素子の前記一端と前記半導体チップの前記第２の電極端子とは、引き回し線路を介することなく互いに接続され、
前記支持基板では、前記受動素子の前記一端と前記支持基板の前記第２の電極端子とは、引き回し線路を介することなく前記支持基板に埋め込まれたプラグを介して互いに接続されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記受動素子がインダクタであることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記支持基板が、複数の金属配線層と複数の絶縁体層とが交互に積層されていることを特徴とする半導体装置。 - 請求項３に記載の半導体装置において、
前記複数の絶縁体層が、樹脂またはセラミックから形成されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記半導体チップがベアチップであることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記半導体チップがチップサイズパッケージであることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記支持基板が、静電保護回路を備えたことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記支持基板の前記電極端子は、前記支持基板の一方の主面に設けられており、
前記支持基板の前記一方の主面とは反対側の他方の主面のうち前記受動素子を前記他方の主面に投影したときに前記受動素子と重なる部分には、複数個の電極が設けられており、
前記複数個の電極のうちの一部の電極または全部の電極は接地されていることを特徴とする半導体装置。 - 請求項８に記載の半導体装置において、
前記支持基板の前記他方の主面では、前記複数個の電極が、格子状に配置されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163413A JP4124618B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163413A JP4124618B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014645A JP2004014645A (ja) | 2004-01-15 |
| JP4124618B2 true JP4124618B2 (ja) | 2008-07-23 |
Family
ID=30431907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002163413A Expired - Fee Related JP4124618B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4124618B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4972306B2 (ja) * | 2004-12-21 | 2012-07-11 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及び回路装置 |
| JP4812440B2 (ja) * | 2005-02-03 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 回路基板および半導体装置 |
| JP4744259B2 (ja) * | 2005-10-12 | 2011-08-10 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US8058934B2 (en) | 2009-06-03 | 2011-11-15 | Qualcomm Incorporated | Apparatus and method for frequency generation |
| JP2013187352A (ja) * | 2012-03-08 | 2013-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JP6631209B2 (ja) * | 2015-12-04 | 2020-01-15 | 株式会社村田製作所 | プリント配線板への半導体素子の実装構造、半導体素子、インダクタ設定方法およびプロセッサ |
| KR102591624B1 (ko) * | 2016-10-31 | 2023-10-20 | 삼성전자주식회사 | 반도체 패키지 |
| CN107017209A (zh) * | 2017-04-01 | 2017-08-04 | 深圳振华富电子有限公司 | 绕线型电子元件及其陶瓷底板 |
| CN115424997A (zh) * | 2022-08-24 | 2022-12-02 | 矽力杰半导体技术(杭州)有限公司 | 集成基板及功率集成电路 |
-
2002
- 2002-06-04 JP JP2002163413A patent/JP4124618B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004014645A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545036B2 (en) | Semiconductor device that suppresses variations in high frequency characteristics of circuit elements | |
| US7176579B2 (en) | Semiconductor module | |
| US5717249A (en) | RF power amplifying circuit device | |
| KR100665217B1 (ko) | 반도체 멀티칩 패키지 | |
| KR100703642B1 (ko) | 높은 양호도의 반응성 소자를 구비하는 집적 회로를 위한장치 및 방법 | |
| JP4018312B2 (ja) | 無線通信装置 | |
| US5382829A (en) | Packaged microwave semiconductor device | |
| US7084708B2 (en) | High-frequency amplification device | |
| JP2004296613A (ja) | 半導体装置 | |
| JP2004281625A (ja) | 半導体装置 | |
| JP4395166B2 (ja) | コンデンサを内蔵した半導体装置及びその製造方法 | |
| CN112582399B (zh) | 半导体装置 | |
| JP4124618B2 (ja) | 半導体装置 | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JP4190111B2 (ja) | 高周波モジュール | |
| US20030160322A1 (en) | Monolithic microwave integrated circuit package having thermal via | |
| JP2008010552A (ja) | パワーアンプモジュール | |
| JP2005223473A (ja) | 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法 | |
| JP4448110B2 (ja) | インダクタを具備したパッケージングチップ | |
| US7221232B2 (en) | Parallel arrangement for saw oscillator components | |
| JP2011187662A (ja) | 半導体パッケージ、基板、電子部品、及び半導体パッケージの実装方法 | |
| KR100834835B1 (ko) | 콘덴서를 내장한 반도체 장치 및 그 제조 방법 | |
| CN117559954A (zh) | 一种滤波器、双工器、多工器和通信设备 | |
| JP4711442B2 (ja) | 半導体集積回路装置 | |
| WO2004049439A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |