JP2002334806A - 高周波モジュール装置 - Google Patents
高周波モジュール装置Info
- Publication number
- JP2002334806A JP2002334806A JP2001136490A JP2001136490A JP2002334806A JP 2002334806 A JP2002334806 A JP 2002334806A JP 2001136490 A JP2001136490 A JP 2001136490A JP 2001136490 A JP2001136490 A JP 2001136490A JP 2002334806 A JP2002334806 A JP 2002334806A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- wiring
- layer
- pattern
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 description 22
- 239000004020 conductor Substances 0.000 description 19
- 239000010408 film Substances 0.000 description 14
- 238000004891 communication Methods 0.000 description 12
- 239000011368 organic material Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910000365 copper sulfate Inorganic materials 0.000 description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 polyphenylethylene Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 インダクタ素子のさらなる特性向上を可能と
すると共に、さらなる小型化及び低コスト化を可能とす
る。 【解決手段】 パターン配線層６ａ，６ｂ，９ａ，９ｂ
と誘電絶縁層５，８，１１とが多層に形成されてなるベ
ース基板部２と、ベース基板部２の最上層が平坦化され
ることによりビルドアップ形成面が形成され、このビル
ドアップ形成面上に絶縁層１９を介してインダクタ素子
２０が形成されてなる高周波素子部４とを備え、ベース
基板部２のパターン配線層６ａ，６ｂ，９ａ，９ｂが形
成されていない領域３０が、少なくともベース基板部２
の最上層から厚み方向の中途部に亘って設けられてお
り、この領域３０の直上に位置する高周波素子部４に、
インダクタ素子２０が形成されている。
すると共に、さらなる小型化及び低コスト化を可能とす
る。 【解決手段】 パターン配線層６ａ，６ｂ，９ａ，９ｂ
と誘電絶縁層５，８，１１とが多層に形成されてなるベ
ース基板部２と、ベース基板部２の最上層が平坦化され
ることによりビルドアップ形成面が形成され、このビル
ドアップ形成面上に絶縁層１９を介してインダクタ素子
２０が形成されてなる高周波素子部４とを備え、ベース
基板部２のパターン配線層６ａ，６ｂ，９ａ，９ｂが形
成されていない領域３０が、少なくともベース基板部２
の最上層から厚み方向の中途部に亘って設けられてお
り、この領域３０の直上に位置する高周波素子部４に、
インダクタ素子２０が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばパーソナル
コンピュータ、携帯電話機、オーディオ機器等の各種電
子機器に搭載され、情報通信機能やストレージ機能等を
有して超小型通信機能モジュールを構成する高周波モジ
ュール装置に関する。
コンピュータ、携帯電話機、オーディオ機器等の各種電
子機器に搭載され、情報通信機能やストレージ機能等を
有して超小型通信機能モジュールを構成する高周波モジ
ュール装置に関する。
【０００２】
【従来の技術】例えば、音楽、音声或いは画像等の各種
情報は、近年、データのデジタル化に伴ってパーソナル
コンピュータやモバイルコンピュータ等によっても手軽
に扱えるようになっている。また、これらの情報は、音
声コーデック技術や画像コーデック技術により帯域圧縮
が図られて、デジタル通信やデジタル放送により各種の
通信端末機器に対して容易にかつ効率的に配信される環
境が整いつつある。例えば、オーディオ・ビデオデータ
（ＡＶデータ）は、携帯電話機によって屋外での受信も
可能である。
情報は、近年、データのデジタル化に伴ってパーソナル
コンピュータやモバイルコンピュータ等によっても手軽
に扱えるようになっている。また、これらの情報は、音
声コーデック技術や画像コーデック技術により帯域圧縮
が図られて、デジタル通信やデジタル放送により各種の
通信端末機器に対して容易にかつ効率的に配信される環
境が整いつつある。例えば、オーディオ・ビデオデータ
（ＡＶデータ）は、携帯電話機によって屋外での受信も
可能である。
【０００３】ところで、データ等の送受信システムは、
家庭を始めとして小規模な地域内においても好適なネッ
トワークシステムの提案によって、様々に活用されるよ
うになっている。ネットワークシステムとしては、例え
ばIEEE802.1aで提案されているような５ＧＨｚ帯域の狭
域無線通信システム、IEEE802.1bで提案されているよう
な２．４５ＧＨｚ帯域の無線ＬＡＮシステム或いはBlue
toothと称される近距離無線通信システム等の種々の次
世代ワイヤレスシステムが注目されている。送受信シス
テムは、かかるワイヤレスネットワークシステムを有効
に利用して、家庭内や屋外等の様々な場所において手軽
にかつ中継装置等を介することなく様々なデータの授
受、インターネット網へのアクセスやデータの送受信が
可能となる。
家庭を始めとして小規模な地域内においても好適なネッ
トワークシステムの提案によって、様々に活用されるよ
うになっている。ネットワークシステムとしては、例え
ばIEEE802.1aで提案されているような５ＧＨｚ帯域の狭
域無線通信システム、IEEE802.1bで提案されているよう
な２．４５ＧＨｚ帯域の無線ＬＡＮシステム或いはBlue
toothと称される近距離無線通信システム等の種々の次
世代ワイヤレスシステムが注目されている。送受信シス
テムは、かかるワイヤレスネットワークシステムを有効
に利用して、家庭内や屋外等の様々な場所において手軽
にかつ中継装置等を介することなく様々なデータの授
受、インターネット網へのアクセスやデータの送受信が
可能となる。
【０００４】一方、送受信システムにおいては、上述し
た通信機能を有する小型軽量かつ携帯可能な通信端末機
器の実現が必須となる。通信端末機器においては、送受
信部においてアナログの高周波信号の変復調処理を行う
ことが必要であることから、一般に送受信信号からいっ
たん中間周波数に変換するようにしたスーパーへテロダ
イン方式による高周波送受信回路が備えられる。
た通信機能を有する小型軽量かつ携帯可能な通信端末機
器の実現が必須となる。通信端末機器においては、送受
信部においてアナログの高周波信号の変復調処理を行う
ことが必要であることから、一般に送受信信号からいっ
たん中間周波数に変換するようにしたスーパーへテロダ
イン方式による高周波送受信回路が備えられる。
【０００５】高周波送受信回路には、アンテナや切替ス
イッチを有し情報信号を受信或いは送信するアンテナ部
と、送信と受信との切替を行う送受信切替器とが備えら
れている。高周波送受信回路には、周波数変換回路部や
復調回路部等からなる受信回路部が備えられる。高周波
送受信回路には、パワーアンプやドライブアンプ及び変
調回路部等からなる送信回路部が備えられる。高周波送
受信回路には、受信回路部や送信回路部に基準周波数を
供給する基準周波数生成回路部が備えられる。
イッチを有し情報信号を受信或いは送信するアンテナ部
と、送信と受信との切替を行う送受信切替器とが備えら
れている。高周波送受信回路には、周波数変換回路部や
復調回路部等からなる受信回路部が備えられる。高周波
送受信回路には、パワーアンプやドライブアンプ及び変
調回路部等からなる送信回路部が備えられる。高周波送
受信回路には、受信回路部や送信回路部に基準周波数を
供給する基準周波数生成回路部が備えられる。
【０００６】かかる高周波送受信回路においては、各段
間にそれぞれ介挿された種々のフィルタ、局発装置（Ｖ
ＣＯ）、ＳＡＷ（鋸歯）フィルタ等の大型機能部品や、
整合回路或いはバイアス回路等の高周波アナログ回路に
特有なインダクタ、抵抗、キャパシタ等の受動部品の点
数が非常に多い構成となっている。高周波送受信回路
は、各回路部のＩＣ化が図られるが、各段間に介挿され
るフィルタをＩＣ中に取り込めず、またこのために整合
回路も外付けとして必要となる。したがって、高周波送
受信回路は、全体に大型となり、通信端末機器の小型軽
量化に大きな障害となっていた。
間にそれぞれ介挿された種々のフィルタ、局発装置（Ｖ
ＣＯ）、ＳＡＷ（鋸歯）フィルタ等の大型機能部品や、
整合回路或いはバイアス回路等の高周波アナログ回路に
特有なインダクタ、抵抗、キャパシタ等の受動部品の点
数が非常に多い構成となっている。高周波送受信回路
は、各回路部のＩＣ化が図られるが、各段間に介挿され
るフィルタをＩＣ中に取り込めず、またこのために整合
回路も外付けとして必要となる。したがって、高周波送
受信回路は、全体に大型となり、通信端末機器の小型軽
量化に大きな障害となっていた。
【０００７】一方、通信端末機器には、中間周波数への
変換を行わずに情報信号の送受信を行うようにしたダイ
レクトコンバージョン方式による高周波送受信回路も用
いられる。かかる高周波送受信回路においては、アンテ
ナ部によって受信された情報信号が送受信切替器を介し
て復調回路部に供給されて直接ベースバンド処理が行わ
れる。高周波送受信回路においては、ソース源で生成さ
れた情報信号が変調回路部において中間周波数に変換さ
れることなく直接所定の周波数帯域に変調されてアンプ
と送受信切替器を介してアンテナ部から送信される。
変換を行わずに情報信号の送受信を行うようにしたダイ
レクトコンバージョン方式による高周波送受信回路も用
いられる。かかる高周波送受信回路においては、アンテ
ナ部によって受信された情報信号が送受信切替器を介し
て復調回路部に供給されて直接ベースバンド処理が行わ
れる。高周波送受信回路においては、ソース源で生成さ
れた情報信号が変調回路部において中間周波数に変換さ
れることなく直接所定の周波数帯域に変調されてアンプ
と送受信切替器を介してアンテナ部から送信される。
【０００８】かかる高周波送受信回路は、情報信号につ
いて中間周波数の変換を行うことなくダイレクト検波を
行うことによって送受信する構成であることから、フィ
ルタ等の部品点数が低減されて全体構成の簡易化が図ら
れ、より１チップ化に近い構成が見込まれるようにな
る。しかしながら、このダイレクトコンバージョン方式
による高周波送受信回路においても、後段に配置された
フィルタ或いは整合回路の対応が必要となる。また、高
周波送受信回路は、高周波段で一度の増幅を行うことか
ら充分なゲインを得ることが困難となり、ベースバンド
部でも増幅操作を行う必要がある。したがって、高周波
送受信回路は、ＤＣオフセットのキャンセル回路や余分
なローパスフィルタを必要とし、さらに全体の消費電力
が大きくなるといった問題がある。
いて中間周波数の変換を行うことなくダイレクト検波を
行うことによって送受信する構成であることから、フィ
ルタ等の部品点数が低減されて全体構成の簡易化が図ら
れ、より１チップ化に近い構成が見込まれるようにな
る。しかしながら、このダイレクトコンバージョン方式
による高周波送受信回路においても、後段に配置された
フィルタ或いは整合回路の対応が必要となる。また、高
周波送受信回路は、高周波段で一度の増幅を行うことか
ら充分なゲインを得ることが困難となり、ベースバンド
部でも増幅操作を行う必要がある。したがって、高周波
送受信回路は、ＤＣオフセットのキャンセル回路や余分
なローパスフィルタを必要とし、さらに全体の消費電力
が大きくなるといった問題がある。
【０００９】
【発明が解決しようとする課題】従来の高周波送受信回
路は、上述したようにスーパーへテロダイン方式及びダ
イレクトコンバージョン方式のいずれにおいても、通信
端末機器の小型軽量化等の要求仕様に対して充分な特性
を満足し得ないものであった。このため、高周波送受信
回路については、例えばＳｉ−ＣＭＯＳ回路等をベース
として簡易な構成によって小型化を図ったモジュール化
について種々の試みが図られている。すなわち、このよ
うな試みの１つとして、例えば特性の良い受動素子をＳ
ｉ基板上に形成するとともにフィルタ回路や共振器等を
ＬＳＩ上に作り込み、さらにベースバンド部分のロジッ
クＬＳＩも集積化することで１チップ化した高周波モジ
ュール装置が提案されている。
路は、上述したようにスーパーへテロダイン方式及びダ
イレクトコンバージョン方式のいずれにおいても、通信
端末機器の小型軽量化等の要求仕様に対して充分な特性
を満足し得ないものであった。このため、高周波送受信
回路については、例えばＳｉ−ＣＭＯＳ回路等をベース
として簡易な構成によって小型化を図ったモジュール化
について種々の試みが図られている。すなわち、このよ
うな試みの１つとして、例えば特性の良い受動素子をＳ
ｉ基板上に形成するとともにフィルタ回路や共振器等を
ＬＳＩ上に作り込み、さらにベースバンド部分のロジッ
クＬＳＩも集積化することで１チップ化した高周波モジ
ュール装置が提案されている。
【００１０】しかしながら、このような高周波モジュー
ル装置では、インダクタ素子の特性を良好なものとする
ために、このインダクタ素子の直下に位置してＳｉ基板
に穴を形成することや、このインダクタ素子を浮かせた
状態で形成するといったことが行われており、加工コス
トが増加してしまうといった問題があった。
ル装置では、インダクタ素子の特性を良好なものとする
ために、このインダクタ素子の直下に位置してＳｉ基板
に穴を形成することや、このインダクタ素子を浮かせた
状態で形成するといったことが行われており、加工コス
トが増加してしまうといった問題があった。
【００１１】また、高周波信号回路フロントエンド部を
ＳｉやＳｉＧｅ等の半導体基板やガラス基板に形成する
場合には、パターン配線層として、高周波信号回路パタ
ーンの他に、電源パターン及びグランドパターン、制御
用の信号配線パターン等を形成する必要があり、これら
パターン配線層が多層化されることで、パターン配線層
間の相互干渉や、加工コストの増加といった問題が発生
してしまう。
ＳｉやＳｉＧｅ等の半導体基板やガラス基板に形成する
場合には、パターン配線層として、高周波信号回路パタ
ーンの他に、電源パターン及びグランドパターン、制御
用の信号配線パターン等を形成する必要があり、これら
パターン配線層が多層化されることで、パターン配線層
間の相互干渉や、加工コストの増加といった問題が発生
してしまう。
【００１２】また、モジュール全体のパッケージ化を考
えた場合には、このような高周波モジュール装置をさら
にワイヤーボンディング等によってインターポーザ（中
間基板）上へ実装することが行われるものの、実装面積
及び厚み方向の寸法が増加してしまい、コスト面から見
て必ずしも好ましいものではなかった。
えた場合には、このような高周波モジュール装置をさら
にワイヤーボンディング等によってインターポーザ（中
間基板）上へ実装することが行われるものの、実装面積
及び厚み方向の寸法が増加してしまい、コスト面から見
て必ずしも好ましいものではなかった。
【００１３】そこで、本発明はこのような従来の事情に
鑑みて提案されたものであり、インダクタ素子のさらな
る特性向上を可能とすると共に、さらなる小型化及び低
コスト化を可能とした高周波モジュール装置を提供する
ことを目的とする。
鑑みて提案されたものであり、インダクタ素子のさらな
る特性向上を可能とすると共に、さらなる小型化及び低
コスト化を可能とした高周波モジュール装置を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成する本発
明に係る高周波モジュール装置は、パターン配線層と誘
電絶縁層とが多層に形成されてなるベース基板部と、ベ
ース基板部の最上層が平坦化されることによりビルドア
ップ形成面が形成され、このビルドアップ形成面上に絶
縁層を介してインダクタ素子が形成されてなる高周波素
子部とを備え、ベース基板部のパターン配線層が形成さ
れていない領域が、少なくともベース基板部の最上層か
ら厚み方向の中途部に亘って設けられており、この領域
の直上に位置する高周波素子部に、インダクタ素子が形
成されていることを特徴としている。
明に係る高周波モジュール装置は、パターン配線層と誘
電絶縁層とが多層に形成されてなるベース基板部と、ベ
ース基板部の最上層が平坦化されることによりビルドア
ップ形成面が形成され、このビルドアップ形成面上に絶
縁層を介してインダクタ素子が形成されてなる高周波素
子部とを備え、ベース基板部のパターン配線層が形成さ
れていない領域が、少なくともベース基板部の最上層か
ら厚み方向の中途部に亘って設けられており、この領域
の直上に位置する高周波素子部に、インダクタ素子が形
成されていることを特徴としている。
【００１５】この高周波モジュール装置では、ベース基
板部のパターン配線層が形成されていない領域の直上に
位置して、インダクタ素子が形成されていることから、
このインダクタ素子とパターン配線層との結合容量が低
減され、インダクタ素子の高いＱ値を得ることができ
る。
板部のパターン配線層が形成されていない領域の直上に
位置して、インダクタ素子が形成されていることから、
このインダクタ素子とパターン配線層との結合容量が低
減され、インダクタ素子の高いＱ値を得ることができ
る。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１７】本発明を適用した高周波モジュール装置の
一例を図１に示す。なお、図１は、この高周波モジュー
ル装置１の構造を示す断面図である。
一例を図１に示す。なお、図１は、この高周波モジュー
ル装置１の構造を示す断面図である。
【００１８】この高周波モジュール装置１は、マザーボ
ード（ベース基板）やインターポーザ（中間基板）に対
する高密度実装を実現するためのパッケージ形態（ＢＧ
Ａ等）を有し、この装置自体が１つの機能部品として動
作するものである。
ード（ベース基板）やインターポーザ（中間基板）に対
する高密度実装を実現するためのパッケージ形態（ＢＧ
Ａ等）を有し、この装置自体が１つの機能部品として動
作するものである。
【００１９】詳述すると、この高周波モジュール装置１
は、ベース基板部２と、このベース基板部２の最上層が
平坦化層３により平坦化され、この上に高周波素子部４
とを備えている。
は、ベース基板部２と、このベース基板部２の最上層が
平坦化層３により平坦化され、この上に高周波素子部４
とを備えている。
【００２０】ベース基板部２は、いわゆるプリント配線
基板であり、誘電絶縁層となる第１の誘電基板５の両面
に、パターン配線層となる第１及び第２の配線層６ａ，
６ｂが形成された第１の配線基板７と、誘電絶縁層とな
る第２の誘電基板８の両面に、パターン配線層となる第
３及び第４の配線層９ａ，９ｂが形成された第２の配線
基板１０とが、誘電絶縁層となるプリプレグ（接着樹
脂）１１を介して貼り合わされた構造を有している。
基板であり、誘電絶縁層となる第１の誘電基板５の両面
に、パターン配線層となる第１及び第２の配線層６ａ，
６ｂが形成された第１の配線基板７と、誘電絶縁層とな
る第２の誘電基板８の両面に、パターン配線層となる第
３及び第４の配線層９ａ，９ｂが形成された第２の配線
基板１０とが、誘電絶縁層となるプリプレグ（接着樹
脂）１１を介して貼り合わされた構造を有している。
【００２１】このうち、第１の誘電基板５及び第２の誘
電基板８は、低誘電率且つ低損失（低tanδ）な材料、
すなわち高周波特性に優れた材料により形成されている
ことが好ましく、このような材料として、例えばポリフ
ェニールエチレン（ＰＰＥ）や、ビスマレイドトリアジ
ン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレ
ン、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリノルボ
ルネン（ＰＮＢ）等の有機材料や、セラミック或いはセ
ラミックと有機材料との混合材料等を挙げることができ
る。また、第１の誘電基板５及び第２の誘電基板８は、
上述した材料の他に、耐熱性及び耐薬品性を有する材料
により形成されていることが好ましく、このような材料
からなる誘電基板として、廉価なエポキシ系基板ＦＲ−
５等を挙げることができる。
電基板８は、低誘電率且つ低損失（低tanδ）な材料、
すなわち高周波特性に優れた材料により形成されている
ことが好ましく、このような材料として、例えばポリフ
ェニールエチレン（ＰＰＥ）や、ビスマレイドトリアジ
ン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレ
ン、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリノルボ
ルネン（ＰＮＢ）等の有機材料や、セラミック或いはセ
ラミックと有機材料との混合材料等を挙げることができ
る。また、第１の誘電基板５及び第２の誘電基板８は、
上述した材料の他に、耐熱性及び耐薬品性を有する材料
により形成されていることが好ましく、このような材料
からなる誘電基板として、廉価なエポキシ系基板ＦＲ−
５等を挙げることができる。
【００２２】第１及び第２の配線層６ａ，６ｂ並びに第
３及び第４の配線層９ａ，９ｂは、例えばフィルタ１２
やキャパシタ１３といった機能素子と、これらを繋ぐ信
号配線パターン１４や、電源パターン１５及びグランド
パターン１６とが、例えば銅箔により薄膜形成されてな
る。また、第１及び第２の配線層６ａ，６ｂ並びに第３
及び第４の配線層９ａ，９ｂとしては、インダクタやレ
ジスタといった受動素子や、アンテナパターン等も形成
可能である。
３及び第４の配線層９ａ，９ｂは、例えばフィルタ１２
やキャパシタ１３といった機能素子と、これらを繋ぐ信
号配線パターン１４や、電源パターン１５及びグランド
パターン１６とが、例えば銅箔により薄膜形成されてな
る。また、第１及び第２の配線層６ａ，６ｂ並びに第３
及び第４の配線層９ａ，９ｂとしては、インダクタやレ
ジスタといった受動素子や、アンテナパターン等も形成
可能である。
【００２３】また、各機能素子は、これらを繋ぐ信号配
線パターン１４や、電源パターン１５及びグランドパタ
ーン１６と、第１の誘電基板５及び第２の誘電基板８を
貫通して形成された、例えば銅からなるビアホール１７
やスルーホール１８を介して電気的に接続されている。
具体的に、これらビアホール１７やスルーホール１８
は、ベース基板部２の一部に、このベース基板部２を貫
通する孔をドリル加工やレーザー加工により穿設し、こ
の穿設された孔にビアメッキやスルーホールメッキを施
すことにより形成される。
線パターン１４や、電源パターン１５及びグランドパタ
ーン１６と、第１の誘電基板５及び第２の誘電基板８を
貫通して形成された、例えば銅からなるビアホール１７
やスルーホール１８を介して電気的に接続されている。
具体的に、これらビアホール１７やスルーホール１８
は、ベース基板部２の一部に、このベース基板部２を貫
通する孔をドリル加工やレーザー加工により穿設し、こ
の穿設された孔にビアメッキやスルーホールメッキを施
すことにより形成される。
【００２４】このベース基板部２では、廉価な有機材料
からなる第１の配線基板７及び第２の配線基板１０を従
来と同様の多層基板化技術によって積層形成すること
で、従来のような比較的高価とされるＳｉ基板やガラス
基板を用いた場合と比べて、コストの低減化が図られて
いる。
からなる第１の配線基板７及び第２の配線基板１０を従
来と同様の多層基板化技術によって積層形成すること
で、従来のような比較的高価とされるＳｉ基板やガラス
基板を用いた場合と比べて、コストの低減化が図られて
いる。
【００２５】なお、このベース基板部２は、上述した構
造のものに限定されず、その積層数についても任意であ
る。また、ベース基板部２は、上述した両面配線基板
７，１０をプリプレグ１１を介して貼り合わせたものに
限定されず、例えば両面配線基板の両主面側に樹脂付銅
箔を積み重ねていく構造のものであってもよい。
造のものに限定されず、その積層数についても任意であ
る。また、ベース基板部２は、上述した両面配線基板
７，１０をプリプレグ１１を介して貼り合わせたものに
限定されず、例えば両面配線基板の両主面側に樹脂付銅
箔を積み重ねていく構造のものであってもよい。
【００２６】平坦化層３は、ベース基板部２の最上層、
すなわち第２の誘電基板８の第４の配線層９ｂ側を高度
に平坦化することにより、いわゆるビルドアップ形成面
を形成している。具体的に、ビルドアップ形成面を形成
する際は、ベース基板部２の最上層の全面に亘って、高
周波特性に優れた有機材料からなる絶縁膜を成膜した後
に、この最上層に形成された第４の配線層９ｂが露出す
るまで研磨する。これにより、第２の誘電基板８と第４
の配線層９ｂとの間に絶縁膜が埋め込まれ、第２の誘電
基板８上の第４の配線層９ｂが形成されていない部分と
の段差が無くなり、このベース基板部２の最上層が平坦
化層３によって高度に平坦化されることになる。
すなわち第２の誘電基板８の第４の配線層９ｂ側を高度
に平坦化することにより、いわゆるビルドアップ形成面
を形成している。具体的に、ビルドアップ形成面を形成
する際は、ベース基板部２の最上層の全面に亘って、高
周波特性に優れた有機材料からなる絶縁膜を成膜した後
に、この最上層に形成された第４の配線層９ｂが露出す
るまで研磨する。これにより、第２の誘電基板８と第４
の配線層９ｂとの間に絶縁膜が埋め込まれ、第２の誘電
基板８上の第４の配線層９ｂが形成されていない部分と
の段差が無くなり、このベース基板部２の最上層が平坦
化層３によって高度に平坦化されることになる。
【００２７】高周波素子部４は、このビルドアップ形成
面上に絶縁層１９が積層され、この積層された絶縁層１
９の内層或いは外層に、薄膜形成技術や厚膜形成技術に
よって、例えばインダクタ２０，２１，２２，２３や、
キャパシタ、レジスタ等といった受動素子と、これらを
繋ぐ配線パターン２４及び埋め込み導体２５とがパター
ン配線層として形成されてなる。
面上に絶縁層１９が積層され、この積層された絶縁層１
９の内層或いは外層に、薄膜形成技術や厚膜形成技術に
よって、例えばインダクタ２０，２１，２２，２３や、
キャパシタ、レジスタ等といった受動素子と、これらを
繋ぐ配線パターン２４及び埋め込み導体２５とがパター
ン配線層として形成されてなる。
【００２８】このうち、絶縁層１９は、低誘電率且つ低
損失（低tanδ）な材料、すなわち高周波特性に優れた
有機材料により形成されていることが好ましく、また、
耐熱性及び耐薬品性を有する有機材料により形成されて
いることが好ましい。このような有機材料としては、例
えばベンゾシクブテン（ＢＣＢ）や、ポリイミド、ポリ
ノルボルネン（ＰＮＢ）、液晶ポリマー（ＬＣＰ）、エ
ポキシ系樹脂、アクリル系樹脂等を挙げることができ
る。そして、絶縁層１９は、このような有機材料を、例
えばスピンコート法や、カーテンコート法、ロールコー
ト法、ディップコート法等の塗布均一性及び膜厚制御に
優れた方法を用いて、ビルドアップ形成面上に精度良く
形成することができる。
損失（低tanδ）な材料、すなわち高周波特性に優れた
有機材料により形成されていることが好ましく、また、
耐熱性及び耐薬品性を有する有機材料により形成されて
いることが好ましい。このような有機材料としては、例
えばベンゾシクブテン（ＢＣＢ）や、ポリイミド、ポリ
ノルボルネン（ＰＮＢ）、液晶ポリマー（ＬＣＰ）、エ
ポキシ系樹脂、アクリル系樹脂等を挙げることができ
る。そして、絶縁層１９は、このような有機材料を、例
えばスピンコート法や、カーテンコート法、ロールコー
ト法、ディップコート法等の塗布均一性及び膜厚制御に
優れた方法を用いて、ビルドアップ形成面上に精度良く
形成することができる。
【００２９】また、この高周波素子部４の最上層には、
半導体チップ２６がフリップチップ接続により搭載され
ている。ここで、フリップチップ接続は、半導体チップ
２６側の電極上にバンプ２７を形成し、表裏逆にして高
周波素子部４側の配線パターン２４の電極２８とバンプ
２７とを位置合わせし、加熱溶融することで、いわゆる
フェースダウンボンディングで接続する実装方法であ
る。このフリップチップ接続によれば、例えばワイヤー
ボンディングの比べてワイヤーの引き回し空間が不要と
なり、特に高さ方向の寸法を大幅に削減することができ
る。
半導体チップ２６がフリップチップ接続により搭載され
ている。ここで、フリップチップ接続は、半導体チップ
２６側の電極上にバンプ２７を形成し、表裏逆にして高
周波素子部４側の配線パターン２４の電極２８とバンプ
２７とを位置合わせし、加熱溶融することで、いわゆる
フェースダウンボンディングで接続する実装方法であ
る。このフリップチップ接続によれば、例えばワイヤー
ボンディングの比べてワイヤーの引き回し空間が不要と
なり、特に高さ方向の寸法を大幅に削減することができ
る。
【００３０】そして、これら高周波素子部４に形成され
た受動素子及び半導体チップ２６は、配線パターン２４
及び埋め込み導体２５を介して、ベース基板部２側の第
４の配線層９ｂと電気的に接続されている。
た受動素子及び半導体チップ２６は、配線パターン２４
及び埋め込み導体２５を介して、ベース基板部２側の第
４の配線層９ｂと電気的に接続されている。
【００３１】この高周波モジュール装置１では、ベース
基板部２が多層化されることによって、高周波素子部４
における積層数を削減することができる。すなわち、こ
の高周波モジュール装置１では、高周波素子部４の内層
或いは外層に形成された、例えば受動素子や配線パター
ン２４、埋め込み導体２５等のパターン配線層とは別
に、ベース基板部２の内層或いは外層に、例えば機能素
子や信号配線パターン１４等のパターン配線層が形成さ
れることによって、これらを従来のようなＳｉ基板やガ
ラス基板上にまとめて形成する場合に比べて、高周波素
子部４にかかる負担を大幅に低減することができる。こ
れにより、高周波素子部４の積層数を低減することが可
能となり、装置全体のさらなる小型化及び低コスト化が
可能となっている。
基板部２が多層化されることによって、高周波素子部４
における積層数を削減することができる。すなわち、こ
の高周波モジュール装置１では、高周波素子部４の内層
或いは外層に形成された、例えば受動素子や配線パター
ン２４、埋め込み導体２５等のパターン配線層とは別
に、ベース基板部２の内層或いは外層に、例えば機能素
子や信号配線パターン１４等のパターン配線層が形成さ
れることによって、これらを従来のようなＳｉ基板やガ
ラス基板上にまとめて形成する場合に比べて、高周波素
子部４にかかる負担を大幅に低減することができる。こ
れにより、高周波素子部４の積層数を低減することが可
能となり、装置全体のさらなる小型化及び低コスト化が
可能となっている。
【００３２】また、この高周波モジュール装置１では、
上述したベース基板部２のパターン配線層と高周波素子
部４のパターン配線層とが分離されることによって、こ
れらパターン配線層の間で発生する電気的干渉を抑制す
ることができ、その特性の向上を図ることができる。
上述したベース基板部２のパターン配線層と高周波素子
部４のパターン配線層とが分離されることによって、こ
れらパターン配線層の間で発生する電気的干渉を抑制す
ることができ、その特性の向上を図ることができる。
【００３３】さらに、この高周波モジュール装置１で
は、ベース基板部２の最上層が平坦化層３により高度に
平坦化されたビルドアップ形成面が形成されていること
から、このビルドアップ形成面上に高周波素子部４を精
度良く形成することができる。
は、ベース基板部２の最上層が平坦化層３により高度に
平坦化されたビルドアップ形成面が形成されていること
から、このビルドアップ形成面上に高周波素子部４を精
度良く形成することができる。
【００３４】ところで、この高周波モジュール装置１に
は、ベース基板部２の第１及び第２の配線層６ａ，６ｂ
並びに第３及び第４の配線層９ａ，９ｂが形成されてい
ない領域（以下、配線禁止領域という。）３０，３１，
３２，３３が、少なくともベース基板部２の最上層から
厚み方向の中途部に亘って或いはベース基板部２を貫通
して設けられている。そして、この配線禁止領域３０，
３１，３２，３３の直上に位置する高周波素子部４に、
インダクタ２０，２１，２２，２３がそれぞれ形成され
ている。
は、ベース基板部２の第１及び第２の配線層６ａ，６ｂ
並びに第３及び第４の配線層９ａ，９ｂが形成されてい
ない領域（以下、配線禁止領域という。）３０，３１，
３２，３３が、少なくともベース基板部２の最上層から
厚み方向の中途部に亘って或いはベース基板部２を貫通
して設けられている。そして、この配線禁止領域３０，
３１，３２，３３の直上に位置する高周波素子部４に、
インダクタ２０，２１，２２，２３がそれぞれ形成され
ている。
【００３５】具体的に、配線禁止領域３０は、図２に示
すように、インダクタ２０の形成位置から第２の配線層
６ｂに至る領域に亘って設けられている。
すように、インダクタ２０の形成位置から第２の配線層
６ｂに至る領域に亘って設けられている。
【００３６】すなわち、第４の配線層９ｂには、図２及
び図３（ａ）に示すように、インダクタ２０が形成され
る領域に対応した第１の配線禁止用孔３４が穿設されて
いると共に、第３の配線層９ａには、図２及び図３
（ｂ）に示すように、インダクタ２０が形成される領域
に対応した第２の配線禁止用孔３５が穿設されている。
そして、図２及び図３（ｃ）に示すように、これら第１
の配線禁止用孔３４及び第２の配線禁止用孔３５を通し
て、第２の配線層６ｂに形成されたグランドパターン１
６とインダクタ２０とが、所定の距離だけ離された状態
で対向配置されている。
び図３（ａ）に示すように、インダクタ２０が形成され
る領域に対応した第１の配線禁止用孔３４が穿設されて
いると共に、第３の配線層９ａには、図２及び図３
（ｂ）に示すように、インダクタ２０が形成される領域
に対応した第２の配線禁止用孔３５が穿設されている。
そして、図２及び図３（ｃ）に示すように、これら第１
の配線禁止用孔３４及び第２の配線禁止用孔３５を通し
て、第２の配線層６ｂに形成されたグランドパターン１
６とインダクタ２０とが、所定の距離だけ離された状態
で対向配置されている。
【００３７】一方、インダクタ２０は、図２及び図４に
示すように、絶縁層１９の内層或いは外層に位置して、
角形スパイラル状に巻回されてなる薄膜コイルパターン
２０ａと、この薄膜コイルパターン２０ａの内周側の端
部と電気的に接続された埋め込み導体パターン２０ｂ
と、この埋め込み導体パターン２０ｂと電気的に接続さ
れた引き出し導体パターン２０ｃとを有し、この引き出
し導体パターン２０ｃが、薄膜コイルパターン２０ａの
外周側へと引き出され、この薄膜コイルパターン２０ａ
の外周側の端部と共に、埋め込み導体２５を介して配線
パターン２４とそれぞれ電気的に接続された構造とされ
ている。
示すように、絶縁層１９の内層或いは外層に位置して、
角形スパイラル状に巻回されてなる薄膜コイルパターン
２０ａと、この薄膜コイルパターン２０ａの内周側の端
部と電気的に接続された埋め込み導体パターン２０ｂ
と、この埋め込み導体パターン２０ｂと電気的に接続さ
れた引き出し導体パターン２０ｃとを有し、この引き出
し導体パターン２０ｃが、薄膜コイルパターン２０ａの
外周側へと引き出され、この薄膜コイルパターン２０ａ
の外周側の端部と共に、埋め込み導体２５を介して配線
パターン２４とそれぞれ電気的に接続された構造とされ
ている。
【００３８】具体的に、このインダクタ２０を形成する
際は、先ず、図２に示すように、平坦化されたベース基
板部２上に、上述した有機材料からなる第１の絶縁層１
９ａを形成する。
際は、先ず、図２に示すように、平坦化されたベース基
板部２上に、上述した有機材料からなる第１の絶縁層１
９ａを形成する。
【００３９】次に、図２及び図５（ａ）に示すように、
第１の絶縁層１９ａ上に、例えばＮｉや銅等からなる導
電膜を全面に亘って成膜した後に、フォトリソグラフィ
技術を用いて所定の形状にパターニングされたフォトレ
ジストをマスクとして、この導電膜をエッチングするこ
とによって、引き出し導体パターン２０ｃのベースを形
成する。そして、例えば硫酸銅溶液を用いた電解メッキ
により、数μｍ程度のＣｕからなる導電膜を成膜するこ
とで、引き出し導体パターン２０ｃを形成する。
第１の絶縁層１９ａ上に、例えばＮｉや銅等からなる導
電膜を全面に亘って成膜した後に、フォトリソグラフィ
技術を用いて所定の形状にパターニングされたフォトレ
ジストをマスクとして、この導電膜をエッチングするこ
とによって、引き出し導体パターン２０ｃのベースを形
成する。そして、例えば硫酸銅溶液を用いた電解メッキ
により、数μｍ程度のＣｕからなる導電膜を成膜するこ
とで、引き出し導体パターン２０ｃを形成する。
【００４０】次に、図２及び図５（ｂ）に示すように、
この引き出し導体パターン２０ｃが形成された第１の絶
縁層１９ａ上に、上述した有機材料からなる第２の絶縁
層１９ｂを形成した後に、フォトリソグラフィ技術を用
いて所定の形状にパターニングされたフォトレジストを
マスクとしてエッチングを行い、引き出し導体パターン
２０ｃの端部と接合される部分が露出するビア（孔）を
形成する。そして、このフォトレジストを残したまま、
例えば硫酸銅溶液を用いた電解メッキにより、Ｃｕから
なる導電膜を成膜した後、フォトレジストを、このフォ
トレジスト上に堆積した導電膜と共に除去する。これに
より、第２の絶縁層１９ｂに埋め込まれた埋め込み導体
パターン２０ｂと、引き出し導体パターン２０ｃとが電
気的に接続される。
この引き出し導体パターン２０ｃが形成された第１の絶
縁層１９ａ上に、上述した有機材料からなる第２の絶縁
層１９ｂを形成した後に、フォトリソグラフィ技術を用
いて所定の形状にパターニングされたフォトレジストを
マスクとしてエッチングを行い、引き出し導体パターン
２０ｃの端部と接合される部分が露出するビア（孔）を
形成する。そして、このフォトレジストを残したまま、
例えば硫酸銅溶液を用いた電解メッキにより、Ｃｕから
なる導電膜を成膜した後、フォトレジストを、このフォ
トレジスト上に堆積した導電膜と共に除去する。これに
より、第２の絶縁層１９ｂに埋め込まれた埋め込み導体
パターン２０ｂと、引き出し導体パターン２０ｃとが電
気的に接続される。
【００４１】次に、図２及び図５（ｃ）に示すように、
この第２の絶縁層１９ｂ上に、例えばＮｉや銅等からな
る導電膜を全面に亘って成膜した後に、フォトリソグラ
フィ技術を用いて所定の形状にパターニングされたフォ
トレジストをマスクとして、この導電膜をエッチングす
ることによって、薄膜コイルパターン２０ａのベースを
形成する。そして、例えば硫酸銅溶液を用いた電解メッ
キにより、数μｍ程度のＣｕからなる導電膜を成膜する
ことで、埋め込み導体パターン２０ｂと電気的に接続さ
れた薄膜コイルパターン２０ａを形成する。以上によ
り、図２及び図４に示すようなインダクタ２０が形成さ
れる。
この第２の絶縁層１９ｂ上に、例えばＮｉや銅等からな
る導電膜を全面に亘って成膜した後に、フォトリソグラ
フィ技術を用いて所定の形状にパターニングされたフォ
トレジストをマスクとして、この導電膜をエッチングす
ることによって、薄膜コイルパターン２０ａのベースを
形成する。そして、例えば硫酸銅溶液を用いた電解メッ
キにより、数μｍ程度のＣｕからなる導電膜を成膜する
ことで、埋め込み導体パターン２０ｂと電気的に接続さ
れた薄膜コイルパターン２０ａを形成する。以上によ
り、図２及び図４に示すようなインダクタ２０が形成さ
れる。
【００４２】ここで、図２に示すように、インダクタ２
０の厚みＡは、１０μｍ以上且つ巻回間隔Ｂの１．５倍
以下の範囲とすることが好ましい。
０の厚みＡは、１０μｍ以上且つ巻回間隔Ｂの１．５倍
以下の範囲とすることが好ましい。
【００４３】このインダクタ２０は、上述したメッキ法
を用いることにより、従来のようなスパッタリング法を
用いた場合（通常、０．５〜２μｍ程度の膜厚）に比べ
て、その厚みＡを厚く形成することができる。そして、
インダクタ２０の厚みＡを１０μｍ以上とすることによ
り、このインダクタ２０の直列抵抗が低減され、インダ
クタ２０の高いＱ値を得ることができる。一方、インダ
クタ２０の厚みＡを巻回間隔Ｂ、すなわち薄膜コイルパ
ターン２０ａにおける隣接するパターン同士の間隔Ｂの
１．５倍以下とすることにより、このインダクタ２０を
精度良く形成することができる。
を用いることにより、従来のようなスパッタリング法を
用いた場合（通常、０．５〜２μｍ程度の膜厚）に比べ
て、その厚みＡを厚く形成することができる。そして、
インダクタ２０の厚みＡを１０μｍ以上とすることによ
り、このインダクタ２０の直列抵抗が低減され、インダ
クタ２０の高いＱ値を得ることができる。一方、インダ
クタ２０の厚みＡを巻回間隔Ｂ、すなわち薄膜コイルパ
ターン２０ａにおける隣接するパターン同士の間隔Ｂの
１．５倍以下とすることにより、このインダクタ２０を
精度良く形成することができる。
【００４４】なお、このインダクタ２０は、上述したメ
ッキ法以外の厚膜技術を用いて、所定の厚みＡで形成す
ることも可能である。
ッキ法以外の厚膜技術を用いて、所定の厚みＡで形成す
ることも可能である。
【００４５】また、インダクタ２０は、図４に示すよう
な角形スパイラル状に巻回されたものに限定されず、例
えば図６に示すような円形スパイラル状に巻回されたも
のであってもよい。
な角形スパイラル状に巻回されたものに限定されず、例
えば図６に示すような円形スパイラル状に巻回されたも
のであってもよい。
【００４６】なお、他のインダクタ２１，２２，２３に
ついても、上記インダクタ２０と同様な形状を有してお
り、また、上記インダクタ２０と同様にして形成される
ことから、以下説明を省略するものとする。
ついても、上記インダクタ２０と同様な形状を有してお
り、また、上記インダクタ２０と同様にして形成される
ことから、以下説明を省略するものとする。
【００４７】以上のように、この高周波モジュール装置
１では、ベース基板部２の配線禁止領域３０，３１，３
２，３３が、少なくともベース基板部２の最上層から厚
み方向の中途部に亘って或いはベース基板部２を貫通し
て設けられている。そして、この配線禁止領域３０，３
１，３２，３３の直上に位置する高周波素子部４に、イ
ンダクタ２０，２１，２２，２３がそれぞれ形成されて
いる。
１では、ベース基板部２の配線禁止領域３０，３１，３
２，３３が、少なくともベース基板部２の最上層から厚
み方向の中途部に亘って或いはベース基板部２を貫通し
て設けられている。そして、この配線禁止領域３０，３
１，３２，３３の直上に位置する高周波素子部４に、イ
ンダクタ２０，２１，２２，２３がそれぞれ形成されて
いる。
【００４８】これにより、高周波モジュール装置１で
は、インダクタ２０，２２，２３と、グランドパターン
１６との間の距離を離すことができ、これらインダクタ
２０，２２，２３と、グランドパターン１６との結合容
量を大幅に低減することができる。さらに、インダクタ
２１は、ベース基板部２を貫通して設けられた配線禁止
領域３１上に形成されていることから、さらなる特性の
向上が図られている。
は、インダクタ２０，２２，２３と、グランドパターン
１６との間の距離を離すことができ、これらインダクタ
２０，２２，２３と、グランドパターン１６との結合容
量を大幅に低減することができる。さらに、インダクタ
２１は、ベース基板部２を貫通して設けられた配線禁止
領域３１上に形成されていることから、さらなる特性の
向上が図られている。
【００４９】したがって、これらインダクタ２０，２
１，２２，２３の高いＱ値を得ることができ、従来のよ
うなインダクタの直下に位置してＳｉ基板に穴を形成す
ることや、このインダクタ素子を浮かせた状態で形成す
るといった加工を行わずとも、簡便な構成によってイン
ダクタ２０，２１，２２，２３の良好な特性を得ること
ができる。以上のことから、この高周波モジュール装置
１では、インダクタ２０，２１，２２，２３のさらなる
特性向上が可能であると共に、さらなる小型化及び低コ
スト化が可能である。
１，２２，２３の高いＱ値を得ることができ、従来のよ
うなインダクタの直下に位置してＳｉ基板に穴を形成す
ることや、このインダクタ素子を浮かせた状態で形成す
るといった加工を行わずとも、簡便な構成によってイン
ダクタ２０，２１，２２，２３の良好な特性を得ること
ができる。以上のことから、この高周波モジュール装置
１では、インダクタ２０，２１，２２，２３のさらなる
特性向上が可能であると共に、さらなる小型化及び低コ
スト化が可能である。
【００５０】
【発明の効果】以上詳細に説明したように、本発明に係
る高周波モジュール装置では、ベース基板部のパターン
配線層が形成されていない領域の直上に位置して、イン
ダクタ素子が形成されていることから、このインダクタ
素子とパターン配線層との結合容量が低減され、インダ
クタ素子の高いＱ値を得ることができる。したがって、
この高周波モジュール装置では、インダクタ素子のさら
なる特性向上が可能であると共に、さらなる小型化及び
低コスト化が可能である。
る高周波モジュール装置では、ベース基板部のパターン
配線層が形成されていない領域の直上に位置して、イン
ダクタ素子が形成されていることから、このインダクタ
素子とパターン配線層との結合容量が低減され、インダ
クタ素子の高いＱ値を得ることができる。したがって、
この高周波モジュール装置では、インダクタ素子のさら
なる特性向上が可能であると共に、さらなる小型化及び
低コスト化が可能である。
【図１】本発明を適用した高周波モジュール装置の一例
を示す断面図である。
を示す断面図である。
【図２】上記高周波モジュール装置における配線禁止領
域及びインダクタの形成部分を拡大して示す要部断面図
である。
域及びインダクタの形成部分を拡大して示す要部断面図
である。
【図３】ベース基板部の各層における配線禁止領域の構
造を示す平面図であり、（ａ）は、第２の配線層におけ
る配線禁止領域を示し、（ｂ）は、第３の配線層におけ
る配線禁止領域を示し、（ｃ）は、第４の配線層におけ
る配線禁止領域を示す。
造を示す平面図であり、（ａ）は、第２の配線層におけ
る配線禁止領域を示し、（ｂ）は、第３の配線層におけ
る配線禁止領域を示し、（ｃ）は、第４の配線層におけ
る配線禁止領域を示す。
【図４】インダクタの構造を示す平面図である。
【図５】高周波素子部の各層におけるインダクタの構造
を示す平面図であり、（ａ）は、第１の絶縁層上に形成
された引き出し導体パターンを示し、（ｂ）は、第２の
絶縁層内に埋め込み形成された埋め込み導体パターンを
示し、（ｃ）は、第２の絶縁層上に形成された薄膜コイ
ルパターンを示す。
を示す平面図であり、（ａ）は、第１の絶縁層上に形成
された引き出し導体パターンを示し、（ｂ）は、第２の
絶縁層内に埋め込み形成された埋め込み導体パターンを
示し、（ｃ）は、第２の絶縁層上に形成された薄膜コイ
ルパターンを示す。
【図６】インダクタの変形例を示す平面図である。
１ 高周波モジュール装置、２ ベース基板部、３ 平
坦化層、４ 高周波素子部、５ 第１の誘電基板、６
ａ，６ｂ 第１の配線層、７ 第１の配線基板、８ 第
２の誘電基板、９ａ，９ｂ 第２の配線層、１０ 第２
の配線基板、１１プリプレグ、１２ フィルタ、１３
キャパシタ、１４ 信号配線パターン、１５ 電源パタ
ーン、１６ グランドパターン、１７ ビアホール、１
８ スルーホール、１９ 絶縁層、１９ａ 第１の絶縁
層、１９ｂ 第２の絶縁層、２０インダクタ、２０ａ
薄膜コイルパターン、２０ｂ 埋め込み導体パターン、
２０ｃ 引き出し導体パターン、２１，２２，２３ イ
ンダクタ、２４ 配線パターン、２５ 埋め込み導体、
２６ 半導体チップ、３０，３１，３２，３３配線禁止
領域、３４ 第１の配線禁止用孔、３５ 第２の配線禁
止用孔
坦化層、４ 高周波素子部、５ 第１の誘電基板、６
ａ，６ｂ 第１の配線層、７ 第１の配線基板、８ 第
２の誘電基板、９ａ，９ｂ 第２の配線層、１０ 第２
の配線基板、１１プリプレグ、１２ フィルタ、１３
キャパシタ、１４ 信号配線パターン、１５ 電源パタ
ーン、１６ グランドパターン、１７ ビアホール、１
８ スルーホール、１９ 絶縁層、１９ａ 第１の絶縁
層、１９ｂ 第２の絶縁層、２０インダクタ、２０ａ
薄膜コイルパターン、２０ｂ 埋め込み導体パターン、
２０ｃ 引き出し導体パターン、２１，２２，２３ イ
ンダクタ、２４ 配線パターン、２５ 埋め込み導体、
２６ 半導体チップ、３０，３１，３２，３３配線禁止
領域、３４ 第１の配線禁止用孔、３５ 第２の配線禁
止用孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平林 崇之 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 荻野 達也 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 林 邦幸 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4E351 AA01 BB15 BB24 BB31 BB32 CC11 DD01 GG01 GG06 5E070 AA05 AB07 5E346 AA04 AA12 AA15 AA26 AA43 BB02 BB11 BB20 CC01 CC31 DD03 DD31 EE31 FF45 HH01 HH22
Claims (3)
- 【請求項１】 パターン配線層と誘電絶縁層とが多層に
形成されてなるベース基板部と、 上記ベース基板部の最上層が平坦化されることによりビ
ルドアップ形成面が形成され、このビルドアップ形成面
上に絶縁層を介してインダクタ素子が形成されてなる高
周波素子部とを備え、 上記ベース基板部の上記パターン配線層が形成されてい
ない領域が、少なくとも上記ベース基板部の最上層から
厚み方向の中途部に亘って設けられており、この領域の
直上に位置する高周波素子部に、上記インダクタ素子が
形成されていることを特徴とする高周波モジュール装
置。 - 【請求項２】 上記パターン配線層が形成されていない
領域は、上記ベース基板部を厚み方向に貫通して設けら
れていることを特徴とする請求項１記載の高周波モジュ
ール装置。 - 【請求項３】 上記インダクタ素子は、厚膜技術により
形成されていることを特徴とする請求項１記載の高周波
モジュール装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001136490A JP3666411B2 (ja) | 2001-05-07 | 2001-05-07 | 高周波モジュール装置 |
| US10/332,015 US6800936B2 (en) | 2001-05-07 | 2002-05-02 | High-frequency module device |
| EP02724688A EP1387369A4 (en) | 2001-05-07 | 2002-05-02 | HIGH FREQUENCY MODULE DEVICE |
| KR1020037000054A KR100862544B1 (ko) | 2001-05-07 | 2002-05-02 | 고주파 모듈 장치 |
| PCT/JP2002/004409 WO2002091405A1 (en) | 2001-05-07 | 2002-05-02 | High-frequency module device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001136490A JP3666411B2 (ja) | 2001-05-07 | 2001-05-07 | 高周波モジュール装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002334806A true JP2002334806A (ja) | 2002-11-22 |
| JP3666411B2 JP3666411B2 (ja) | 2005-06-29 |
Family
ID=18983757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001136490A Expired - Lifetime JP3666411B2 (ja) | 2001-05-07 | 2001-05-07 | 高周波モジュール装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6800936B2 (ja) |
| EP (1) | EP1387369A4 (ja) |
| JP (1) | JP3666411B2 (ja) |
| KR (1) | KR100862544B1 (ja) |
| WO (1) | WO2002091405A1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368428A (ja) * | 2001-06-11 | 2002-12-20 | Sony Corp | 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法 |
| JP2004235647A (ja) * | 2003-01-30 | 2004-08-19 | Endicott Interconnect Technologies Inc | 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 |
| JP2005072588A (ja) * | 2003-08-22 | 2005-03-17 | Agere Systems Inc | 半導体基体中に形成されたスパイラル形状インダクタ及びそのインダクタを形成するための方法 |
| JP2006114814A (ja) * | 2004-10-18 | 2006-04-27 | Fujikura Ltd | 半導体装置 |
| JP2006203166A (ja) * | 2004-12-21 | 2006-08-03 | Sanyo Electric Co Ltd | 半導体装置及び回路装置 |
| JP2007208294A (ja) * | 2007-04-27 | 2007-08-16 | Hitachi Ltd | Ｒｆｉｄタグ付きプリント基板 |
| JP2009071016A (ja) * | 2007-09-13 | 2009-04-02 | Ibiden Co Ltd | 電子部品およびその製造方法 |
| US7667951B2 (en) | 2005-11-17 | 2010-02-23 | Tdk Corporation | Electronic component |
| KR100945622B1 (ko) * | 2006-08-31 | 2010-03-04 | 후지쯔 가부시끼가이샤 | 전자 부품 모듈 |
| JP2010245134A (ja) * | 2009-04-02 | 2010-10-28 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2017071171A (ja) * | 2015-10-09 | 2017-04-13 | セイコーエプソン株式会社 | 液体吐出装置およびヘッドユニット |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US20070176287A1 (en) * | 1999-11-05 | 2007-08-02 | Crowley Sean T | Thin integrated circuit device packages for improved radio frequency performance |
| KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| JP2003087007A (ja) * | 2001-09-13 | 2003-03-20 | Sony Corp | 高周波モジュール基板装置 |
| JP4318417B2 (ja) * | 2001-10-05 | 2009-08-26 | ソニー株式会社 | 高周波モジュール基板装置 |
| US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
| US6936921B2 (en) * | 2002-11-11 | 2005-08-30 | Kyocera Corporation | High-frequency package |
| US6828514B2 (en) * | 2003-01-30 | 2004-12-07 | Endicott Interconnect Technologies, Inc. | High speed circuit board and method for fabrication |
| CA2455024A1 (en) | 2003-01-30 | 2004-07-30 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
| JP4308073B2 (ja) * | 2004-04-30 | 2009-08-05 | アルプス電気株式会社 | 信号受信装置 |
| SG119329A1 (en) * | 2004-07-29 | 2006-02-28 | Fujikura Ltd | Semiconductor device and method for manufacturing the same |
| JP2006108644A (ja) * | 2004-09-30 | 2006-04-20 | Endicott Interconnect Technologies Inc | スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム |
| US7750434B2 (en) * | 2005-01-31 | 2010-07-06 | Sanyo Electric Co., Ltd. | Circuit substrate structure and circuit apparatus |
| JP4185499B2 (ja) * | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| KR101287813B1 (ko) | 2005-03-31 | 2013-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 무선 칩 및 무선 칩을 갖는 전자 기기 |
| US7742314B2 (en) * | 2005-09-01 | 2010-06-22 | Ngk Spark Plug Co., Ltd. | Wiring board and capacitor |
| US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| DE102006057332B4 (de) * | 2006-12-05 | 2018-01-25 | Infineon Technologies Ag | Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip |
| US20080186123A1 (en) | 2007-02-07 | 2008-08-07 | Industrial Technology Research Institute | Inductor devices |
| US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
| US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US8018047B2 (en) * | 2007-08-06 | 2011-09-13 | Infineon Technologies Ag | Power semiconductor module including a multilayer substrate |
| US8154114B2 (en) * | 2007-08-06 | 2012-04-10 | Infineon Technologies Ag | Power semiconductor module |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| TWI399139B (zh) * | 2007-09-19 | 2013-06-11 | Ind Tech Res Inst | 彎繞線狀電感器及具有此彎繞線狀電感器的基板結構 |
| US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
| US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
| US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
| US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
| US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
| US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
| US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
| US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
| US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
| US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| JPWO2010041376A1 (ja) * | 2008-10-08 | 2012-03-01 | パナソニック株式会社 | インターポーザ基板及び半導体装置 |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US9000558B2 (en) * | 2009-01-19 | 2015-04-07 | Broadcom Corporation | Wafer-level flip chip package with RF passive element/ package signal connection overlay |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| US8253234B2 (en) | 2010-10-28 | 2012-08-28 | International Business Machines Corporation | Optimized semiconductor packaging in a three-dimensional stack |
| US8405998B2 (en) | 2010-10-28 | 2013-03-26 | International Business Machines Corporation | Heat sink integrated power delivery and distribution for integrated circuits |
| US8427833B2 (en) * | 2010-10-28 | 2013-04-23 | International Business Machines Corporation | Thermal power plane for integrated circuits |
| US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| DE102011089639A1 (de) * | 2011-12-22 | 2013-06-27 | Siemens Aktiengesellschaft | Schaltungsträger mit einer separaten HF-Schaltung und Verfahren zum Bestücken eines solchen Schaltungsträgers |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US8907227B2 (en) * | 2012-08-02 | 2014-12-09 | Hong Kong Science and Technology Research Institute Company Limited | Multiple surface integrated devices on low resistivity substrates |
| KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
| KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| US9247647B1 (en) | 2014-09-11 | 2016-01-26 | Qualcomm Incorporated | High quality factor inductor and high quality factor filter in package substrate or printed circuit board (PCB) |
| WO2016042990A1 (ja) | 2014-09-18 | 2016-03-24 | 株式会社村田製作所 | 高周波部品 |
| US20170236790A1 (en) * | 2016-02-12 | 2017-08-17 | Semtech Corporation | Semiconductor Device on Leadframe with Integrated Passive Component |
| JP6669132B2 (ja) * | 2017-06-23 | 2020-03-18 | 株式会社村田製作所 | マルチプレクサ、送信装置および受信装置 |
| US10700024B2 (en) * | 2017-08-18 | 2020-06-30 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| TWI698008B (zh) * | 2018-08-31 | 2020-07-01 | 英屬開曼群島商鳳凰先驅股份有限公司 | 具能量轉換功能之集積化驅動模組及其製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3823469A1 (de) * | 1988-07-11 | 1990-01-18 | Bodenseewerk Geraetetech | Filteranordnung |
| US5215866A (en) * | 1989-08-09 | 1993-06-01 | Avantek, Inc. | Broadband printed spiral |
| US5483100A (en) * | 1992-06-02 | 1996-01-09 | Amkor Electronics, Inc. | Integrated circuit package with via interconnections formed in a substrate |
| EP0943157A4 (en) * | 1996-10-31 | 2000-05-24 | Sarnoff Corp | INTEGRATED ELECTRONIC CIRCUIT |
| US6005197A (en) * | 1997-08-25 | 1999-12-21 | Lucent Technologies Inc. | Embedded thin film passive components |
| JP3381902B2 (ja) | 1998-04-27 | 2003-03-04 | 株式会社村田製作所 | コイル部品の製造方法 |
| JP3646540B2 (ja) | 1998-10-02 | 2005-05-11 | 富士ゼロックス株式会社 | ローパスフィルタ |
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| JP2000189937A (ja) * | 1998-12-28 | 2000-07-11 | Matsushita Electric Ind Co Ltd | 環境評価装置 |
| US6274937B1 (en) * | 1999-02-01 | 2001-08-14 | Micron Technology, Inc. | Silicon multi-chip module packaging with integrated passive components and method of making |
| US6218729B1 (en) * | 1999-03-11 | 2001-04-17 | Atmel Corporation | Apparatus and method for an integrated circuit having high Q reactive components |
| JP4005762B2 (ja) * | 1999-06-30 | 2007-11-14 | 株式会社東芝 | 集積回路装置及びその製造方法 |
-
2001
- 2001-05-07 JP JP2001136490A patent/JP3666411B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-02 WO PCT/JP2002/004409 patent/WO2002091405A1/ja active Application Filing
- 2002-05-02 US US10/332,015 patent/US6800936B2/en not_active Expired - Lifetime
- 2002-05-02 KR KR1020037000054A patent/KR100862544B1/ko active IP Right Grant
- 2002-05-02 EP EP02724688A patent/EP1387369A4/en not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4604398B2 (ja) * | 2001-06-11 | 2011-01-05 | ソニー株式会社 | 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法 |
| JP2002368428A (ja) * | 2001-06-11 | 2002-12-20 | Sony Corp | 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法 |
| JP2004235647A (ja) * | 2003-01-30 | 2004-08-19 | Endicott Interconnect Technologies Inc | 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 |
| JP2005072588A (ja) * | 2003-08-22 | 2005-03-17 | Agere Systems Inc | 半導体基体中に形成されたスパイラル形状インダクタ及びそのインダクタを形成するための方法 |
| JP2006114814A (ja) * | 2004-10-18 | 2006-04-27 | Fujikura Ltd | 半導体装置 |
| JP2006203166A (ja) * | 2004-12-21 | 2006-08-03 | Sanyo Electric Co Ltd | 半導体装置及び回路装置 |
| US7667951B2 (en) | 2005-11-17 | 2010-02-23 | Tdk Corporation | Electronic component |
| KR100945622B1 (ko) * | 2006-08-31 | 2010-03-04 | 후지쯔 가부시끼가이샤 | 전자 부품 모듈 |
| US8345438B2 (en) | 2006-08-31 | 2013-01-01 | Fujitsu Limited | Electronic part module and method of making the same |
| JP2007208294A (ja) * | 2007-04-27 | 2007-08-16 | Hitachi Ltd | Ｒｆｉｄタグ付きプリント基板 |
| JP2009071016A (ja) * | 2007-09-13 | 2009-04-02 | Ibiden Co Ltd | 電子部品およびその製造方法 |
| US8193894B2 (en) | 2009-04-02 | 2012-06-05 | Murata Manufacturing Co., Ltd. | Electronic component and method of manufacturing same |
| JP2010245134A (ja) * | 2009-04-02 | 2010-10-28 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2017071171A (ja) * | 2015-10-09 | 2017-04-13 | セイコーエプソン株式会社 | 液体吐出装置およびヘッドユニット |
| US10493755B2 (en) | 2015-10-09 | 2019-12-03 | Seiko Epson Corporation | Driving circuit for capacitive load |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1387369A4 (en) | 2009-08-19 |
| KR100862544B1 (ko) | 2008-10-09 |
| US6800936B2 (en) | 2004-10-05 |
| JP3666411B2 (ja) | 2005-06-29 |
| KR20030041951A (ko) | 2003-05-27 |
| EP1387369A1 (en) | 2004-02-04 |
| WO2002091405A1 (en) | 2002-11-14 |
| US20030148739A1 (en) | 2003-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666411B2 (ja) | 高周波モジュール装置 | |
| JP4318417B2 (ja) | 高周波モジュール基板装置 | |
| US7741162B2 (en) | Method for manufacturing high-frequency module device | |
| US6714422B2 (en) | High frequency module device and method for its preparation | |
| US7599190B2 (en) | High-frequency module, and method of producing same | |
| US7199457B2 (en) | Thin film circuit board device and its manufacturing method | |
| US20040130877A1 (en) | Substrate for high-frequency module and high-frequency module | |
| US7064630B2 (en) | High-frequency module and its manufacturing method | |
| WO2003047325A1 (fr) | Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire | |
| JP2003264348A (ja) | 高周波モジュール | |
| JP2002280745A (ja) | 高周波モジュール装置及びその製造方法 | |
| JP4211378B2 (ja) | キャパシタ素子 | |
| JP4595240B2 (ja) | 高周波モジュール基板装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3666411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |