KR0148883B1 - 이중 와이어 본딩을 이용한 반도체 패키지 - Google Patents

이중 와이어 본딩을 이용한 반도체 패키지 Download PDF

Info

Publication number
KR0148883B1
KR0148883B1 KR1019950012205A KR19950012205A KR0148883B1 KR 0148883 B1 KR0148883 B1 KR 0148883B1 KR 1019950012205 A KR1019950012205 A KR 1019950012205A KR 19950012205 A KR19950012205 A KR 19950012205A KR 0148883 B1 KR0148883 B1 KR 0148883B1
Authority
KR
South Korea
Prior art keywords
wire
bonding
inner lead
semiconductor package
chip
Prior art date
Application number
KR1019950012205A
Other languages
English (en)
Other versions
KR960043057A (ko
Inventor
이진혁
오세용
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950012205A priority Critical patent/KR0148883B1/ko
Publication of KR960043057A publication Critical patent/KR960043057A/ko
Application granted granted Critical
Publication of KR0148883B1 publication Critical patent/KR0148883B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지를 와이어 본딩방법으로 칩 상면의 본딩패드와 내부리드를 연결할 때에 있어서, 스티치 본딩되는 내부리드 쪽의 와이어 힐 부분이 성형수지의 잔류 응력 또는 성형수지와 리드프레임간의 열팽창 계수의 차이 등으로 크랙이 발생되는 것을, 상기 와이어 힐 부분을 기계적으로 강화시키는 공정을 추가하여 반도체 패키지의 신뢰성을 향상시키는 효과를 나타내는 것을 특징으로 한다.

Description

이중 와이어 본딩을 이용한 반도체 패키지
제1도는 종래 기술에 따른 실시예로써, 리드프레임의 내부리드 상면의 와이어 힐(Heel) 부분을 보여주는 것으로 성형수지 부분을 도시하지 않은 도면.
제2도는 본 발명에 따른 제1실시예로써, 리드프레임의 내부리드의 와이어 힐 부분에 금범프가 형성된 것으로 성형수지 부분을 도시하지 않은 도면.
제3도는 제2도 A부분의 확대 사시도.
제4도는 본 발명에 따른 제2실시예로써, 리드프레임의 내부리드의 와이어 힐 부분에서 2중으로 와이어 본딩이 된 것으로 성형수지 부분을 도시하지 않은 도면.
제5도는 제4도 B부분의 확대 사시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 다이패드 20 : 칩
22 : 본딩패드 30 : 내부리드
40 : 와이어 42 : 제1금범프
44 : 제2금범프
본 발명은 반도체 패키지의 내부리드 본딩공정에 있어서, 특히 구리 리드프레임의 내부리드 힐 부분에 발생하는 크랙을 방지하는 이중 와이어 본딩을 이용한 반도체 패키지에 관한 것이다.
와이어 본딩방법은 칩의 상면에 형성되어 있는 본딩 패드와 내부리드를 연결할 때에 와이어를 통하여 전기적으로 연결시키는 방법이다. 와이어 본딩방법은 대량 생산이나 단가면에서 높은 효용이 있으나, 반도체 패키지에 사용되는 성형수지로 잔류 응력 또는 신뢰성 검사 등의 외력에 의해 와이어의 힐 부분에 크랙을 유발하는 단점을 내포하고 있다.
제1도는 종래 기술에 따른 실시예로써, 리드프레임의 내부리드 상면의 와이어 힐(Heel) 부분을 보여주는 것으로 성형수지 부분을 도시하지 않은 도면이다.
제1도를 참조하면, 다이패드(10) 상면에는 칩(20)이 접착제(도면에 도시되어 있지 않음, 이하 동일)에 의해서 접착되어 있고, 상기 칩(20)의 상면에는 복수개의 본딩패드(22)가 형성되어 내부리드(30)와 와이어(40)에 의해 연결되어 있다.
보다 상세히 기술하면, 상기 칩(20)의 본딩패드(22)는 캐필러리(도면에 도시되어 있지 않음, 이하 동일)에 의해 제1금범프(42)가 형성되고, 내부리드(30)의 본딩 부분은 스티치(Stitch) 본딩이 된 후, 캐필러리에 의해 눌려져 와이어(40)가 내부리드(30) 상면에 절단·부착된다. 절단기(도면에 도시되어 있지 않음)에 의해서 와이어(40)가 절단된다. 즉, 상기 칩(20)의 상면에는 복수개의 본딩패드(22)가 형성되어 내부리드(30)와 와이어(40)에 의해 연결되어 있다.
성형수지의 성형 온도보다 낮은 온도에서 변화되는 열적 환경(예를 들면, 장기 신뢰도 측정)을 반복하여 패키지 전체에 부하를 가하면, 특히 구리 리드프레임을 사용할 때에 있어서, 내부리드 팁(Tip) 상단의 와이어 힐 부분은 인장력을 주기적으로 받게 된다.
전술한 종래 기술에 따른 와이어 본딩방법은 장기 신뢰도 측정(Temperature Cycling)을 진행한 후에 있어서, 다음과 같은 결점을 갖는다.
첫째, 내부리드 상면의 와이어 힐 부분에 크랙이 발생할 수 있다.
성형수지와 리드프레임간의 물성치중 열팽창 계수 차이에 의해서 장기 신뢰도 측정을 진행할 경우, 리드프레임에 대한 성형수지의 상대적 변위(變位)로 와이어 힐 부분에 반복적인 응력을 가하게 된다.
이는, 구리 리드프레임의 열팽창 계수가 성형수지의 열팽창 계수 보다 큰 경우에 빈번히 발생하며, 내부리드의 직선 길이가 길 경우에 더욱 심한 크랙이 발생하여 결국, 전기적 결함을 야기할 수 있다.
둘째, 성형수지의 재질을 선택하는데 있어 제한을 받는다.
성형수지의 열팽창 계수와 구리 리드프레임의 열팽창 계수를 가급적으로 동일하게 하기 위해 성형수지의 재질을 변경할 수 있으나, 상기 변경된 재질에 따른 이차적 불량을 야기할 수도 있으며, 또한 추가적 비용이 발생된다.
따라서, 본 발명의 목적은, 기존의 성형수지를 사용하면서도 내부리드 상면의 와이어 힐 부분에 크랙의 발생을 억제하는 이중 와이어 본딩을 이용한 반도체 패키지를 제공하는데 있다.
상기한 목적을 달성하기 위해서, 칩 상면에 형성되어 있는 본딩패드와 내부리드를 와이어 본딩으로 연결하는 반도체 패키지에 있어서, 상기 내부리드의 와이어 힐 부분에 제2금범프를 형성시키는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지를 제공한다.
또한, 상기한 목적을 달성하기 위해서, 칩 상면에 형성되어 있는 본딩패드와 내부리드를 와이어 본딩으로 연결하는 반도체 패키지에 있어서, 상기 내부리드의 제1차 스티지 본딩된 와이어 힐 부분에 제2금범프를 형성하여 다시 상기 내부리드에서 외부리드 방향으로 제2차 스티치 본딩을 하는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제2도는 본 발명에 따른 제1실시예로써, 리드프레임의 내부리드의 와이어 힐 부분에 금범프가 형성된 것으로 성형수지 부분을 도시하지 않은 도면이다.
제3도는 제2도 A부분의 확대 사시도이다.
제2도 및 제3도를 참조하면, 다이패드(10) 상면에는 칩(20)이 접착제에 의해서 접착되어 있고, 상기 칩(20)의 상면에는 복수개의 본딩패드(22)가 형성되어 내부리드(30)와 와이어(40)에 의해 연결되어 있다.
보다 상세히 기술하면, 상기 칩(20)의 본딩패드(22)는 캐필러리(도면에 도시되어 있지 않음)에 의해 제1금범프(42)가 형성되고, 내부리드(30)의 본딩부분은 스티치(Stitch) 본딩이 된 후, 캐필러리에 의해 눌려져 와이어(40)가 내부리드(30) 상면에 절단·부착된다. 즉, 상기 칩(20)의 상면에는 복수개의 본딩패드(22)가 형성되어 내부리드(30)와 와이어(40)에 의해 연결되어 있다.
상기 스티치 본딩된 와이어 힐 부분에 제2금범프(은선으로 도시되어 있음, 이하 동일)(44)가 형성되어 있다.
제4도는 본 발명에 따른 제2실시예로써, 리드프레임의 내부리드의 와이어 힐 부분에서 2중으로 와이어 본딩이 된 것으로 성형수지 부분을 도시하지 않은 도면이다.
제5도는 제4도 B부분의 확대 사시도이다.
제4도 및 제5도를 참조하면, 다이패드(10) 상면에는 칩(20)이 접착제에 의해서 접착되어 있고, 상기 칩(20)의 상면에는 복수개의 본딩패드(22)가 형성되어 내부리드(30)와 와이어(40)에 의해 연결되어 있다.
보다 상세히 기술하면, 상기 칩(20)의 본딩패드(22)는 캐필러리(도면에 도시되어 있지 않음)에 의해 제1금범프(42)가 형성되고, 내부리드(30)의 본딩부분은 제1차 스티치(Stitch) 본딩이 되는 제1차 본딩을 한 후, 캐필러리에 의해 눌려져 와이어(40)가 내부리드(30) 상면에 절단·부착된다. 즉, 상기 칩(20)의 상면에는 복수개의 본딩패드(22)가 형성되어 내부리드(30)와 와이어(40)에 의해 연결되어 있다.
또한, 상기 본딩패드(22)와 내부리드(30) 간의 전기적 연결을 해주는 모든 와이어 본딩이 완료된 후, 와이어 힐 크랙이 예상되는 내부리드(예를 들면, 직선 길이가 긴 내부리드)에 대해서 상기 내부리드(30) 상에서 와이어 힐 부분에서부터 외부리드(도면에 도시되어 있지 않음) 방향으로 2차 본딩을 진행한다.
상기 2차 본딩은 상기 내부리드(30)의 와이어 힐 부분에서 캐필러리(도면에 도시되어 있지 않음)에 의해 제2금범프(44)가 형성하여, 상기 내부리드(30)의 외부리드(도면에 도시되어 있지 않음) 방향으로 제2차 스티치 본딩을 하고, 캐필러리에 의해 눌려져 와이어(40)가 내부리드(30) 상면에 절단·부착된다.
전술한 본 발명에 따른 실시예들의 장점을 기술하면 다음과 같다.
첫째, 본 발명에 따른 제1실시예에 있어서, 와이어가 성형수지에 의해서 받게 되는 인장 응력을 와이어 힐 부분에 금범프로 형성시킴으로써, 기계 역학적으로 강화시킨다.
둘째, 본 발명에 따른 제2실시예에 있어서, 와이어가 성형수지에 의해서 받게 되는 인장 응력을 와이어 힐 부분에 금범프로 형성시킴으로써, 기계 역학적으로 강화시키는 동시에 2차 본딩된 와이어가 내부리드 상면과 성형수지 및 리드프레임의 접착면 부근의 성형수지의 거동(擧動)을 방해하여 성형수지가 와이어 힐 부분에 미치는 외력을 미비하게 할 수 있다.
따라서, 와이어가 내부리드와 스티치 본딩된 2개 부분에 본딩 되어 있어, 설령 크랙이 한 부분에서 발생되더라도 전기적 고장을 유발할 가능성이 적으며, 바람직하게는 은도금막을 스티치 본딩되는 2개의 부분에 형성시켜 주는 것이 바람직하다.
세째, 본 발명에 따른 제1 내지 제2실시예에 있어서, 2차 본딩을 위한 내부리드 상면 팁(Tip) 부근에 내부리드와 와이어의 본딩 접착력을 증대시키기 위해서 은도금막 영역을 크게 해 주는 번거러움이 있으나 몇 개의 내부리드만을 선택적으로 진행함으로써 타(他) 불량(예를 들면, 내부리드와 성형수지 간의 박리 현상 등)을 야기할 확률이 적어진다.
종래 기술보다는 상기 스티치 본딩되는 부분에서 내부리드와 와이어간의 접착력을 증가시키기 위해 은도금막 영역을 수십 내지 수백 ㎛ 정도 넓게 하여 주는 것이 바람직하다.
본 발명에 따른 구조에 의하면, 칩 상면에 형성되어 있는 본딩 패드와 내부리드를 전기적으로 연결시키는 와이어 본딩방법에 있어서, 스티치 본딩되는 와이어 힐 부분이 외부의 요인으로 인하여 크랙이 발생되는데, 상기 부분을 기계적으로 강화시킴으로써 반도체 패키지의 신뢰성을 향상시키는 이점(利點)이 있다.

Claims (4)

  1. 칩 상면에 형성되어 있는 본딩패드와 내부리드를 와이어 본딩으로 연결하는 반도체 패키지에 있어서, 상기 내부리드의 와이어 힐 부분에 제2금범프를 형성시키는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지.
  2. 제1항에 있어서, 상기 내부리드 중에서 와이어 본딩 길이가 길면서 와이어 힐 부분에 크랙이 발생할 수 있는 확률이 큰 내부리드에 선택적으로 금범프를 형성하는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지.
  3. 칩 상면에 형성되어 있는 본딩패드와 내부리드를 와이어 본딩으로 연결하는 반도체 패키지에 있어서, 상기 내부리드의 제1차 스티치 본딩된 와이어 힐 부분에 제2금범프를 형성하여 다시 상기 내부리드에서 외부리드 방향으로 제2차 스티치 본딩을 하는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지.
  4. 제3항에 있어서, 상기 내부리드 중에서 와이어 본딩 길이가 길면서 와이어 힐 부분에 크랙이 발생할 수 있는 확률이 큰 내부리드에 선택적으로 금범프를 형성하여 다시 상기 내부리드에서 외부리드 방향으로 제2차 스티치 본딩을 하는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지.
KR1019950012205A 1995-05-17 1995-05-17 이중 와이어 본딩을 이용한 반도체 패키지 KR0148883B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012205A KR0148883B1 (ko) 1995-05-17 1995-05-17 이중 와이어 본딩을 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012205A KR0148883B1 (ko) 1995-05-17 1995-05-17 이중 와이어 본딩을 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR960043057A KR960043057A (ko) 1996-12-21
KR0148883B1 true KR0148883B1 (ko) 1998-12-01

Family

ID=19414659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012205A KR0148883B1 (ko) 1995-05-17 1995-05-17 이중 와이어 본딩을 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0148883B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067413B2 (en) 2003-09-04 2006-06-27 Samsung Electronics Co., Ltd. Wire bonding method, semiconductor chip, and semiconductor package
CN103035546A (zh) * 2012-12-18 2013-04-10 可天士半导体（沈阳）有限公司 一种小尺寸键合点双线键合方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067413B2 (en) 2003-09-04 2006-06-27 Samsung Electronics Co., Ltd. Wire bonding method, semiconductor chip, and semiconductor package
CN103035546A (zh) * 2012-12-18 2013-04-10 可天士半导体（沈阳）有限公司 一种小尺寸键合点双线键合方法
CN103035546B (zh) * 2012-12-18 2018-01-16 可天士半导体（沈阳）有限公司 一种小尺寸键合点双线键合方法

Also Published As

Publication number Publication date
KR960043057A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
JP2842355B2 (ja) パッケージ
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
KR20050071637A (ko) 광 센서 패키지
US20090001608A1 (en) Semiconductor device and wire bonding method
US8445998B1 (en) Leadframe structures for semiconductor packages
US20040155361A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
KR0148080B1 (ko) 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
US6075281A (en) Modified lead finger for wire bonding
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
KR0148883B1 (ko) 이중 와이어 본딩을 이용한 반도체 패키지
US6331738B1 (en) Semiconductor device having a BGA structure
JPH07161910A (ja) 樹脂封止型半導体装置
US8258611B2 (en) Leadframe structure for electronic packages
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
KR100373891B1 (ko) 반도체장치
KR940003563B1 (ko) 반도체 장치 및 그 제조방법
US20080038872A1 (en) Method of manufacturing semiconductor device
JPS63107152A (ja) 樹脂封止型電子部品
KR200141125Y1 (ko) 리드프레임의 구조
KR100308899B1 (ko) 반도체패키지및그제조방법
JP3218816B2 (ja) 半導体装置
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
JPH0637221A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee