KR960043057A - 이중 와이어 본딩을 이용한 반도체 패키지 - Google Patents

이중 와이어 본딩을 이용한 반도체 패키지 Download PDF

Info

Publication number
KR960043057A
KR960043057A KR1019950012205A KR19950012205A KR960043057A KR 960043057 A KR960043057 A KR 960043057A KR 1019950012205 A KR1019950012205 A KR 1019950012205A KR 19950012205 A KR19950012205 A KR 19950012205A KR 960043057 A KR960043057 A KR 960043057A
Authority
KR
South Korea
Prior art keywords
semiconductor package
wire
bonding
wire bonding
inner lead
Prior art date
Application number
KR1019950012205A
Other languages
English (en)
Other versions
KR0148883B1 (ko
Inventor
이진혁
오세용
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950012205A priority Critical patent/KR0148883B1/ko
Publication of KR960043057A publication Critical patent/KR960043057A/ko
Application granted granted Critical
Publication of KR0148883B1 publication Critical patent/KR0148883B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지를 와이어 본딩방법으로 칩 상면의 본딩패드와 내부리드를 연결할 때에 있어서, 스티치 본딩되는 내부리드 쪽의 와이어 힐 부분이 성형수지의 잔류 응력 또는 성형수지와 리드프레임간의 열팽창 계수의 차이 등으로 크랙이 발생되는 것을, 상기 와이어 힐 부분을 기계적으로 강화시키는 공정을 추가로하여 반도체 패키지의 신뢰성을 향상시키는 효과를 나타내는 것을 특징으로 한다.

Description

이중 와이어 본딩을 이용한 반도체 패키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 제1실시예로써, 리드프레임의 내부리드의 와이어 힐 부분에 금범프가 형성된 것으로 성형수지 부분을 도시하지 않는 도면, 제3도는 제2도 A부분의 확대 사시도.

Claims (4)

  1. 칩 상면에 형성되어 있는 본딩패드와 내부리드를 와이어 본딩으로 연결하는 반도체 패키지에 있어서, 상기 내부리드의 와이어 힐 부분에 제2금범프를 형성시키는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지.
  2. 제1항에 있어서, 상기 내부리드 중에서 와이어 본딩 길이가 길면서 와이어 힐 부분에 크랙이 발생할 수 있는 확률이 큰 내부리드에 선택적으로 금범프를 형성하는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지.
  3. 칩 상면에 형성되어 있는 본딩패트와 내부리드를 와이어 본딩으로 연결하는 반도체 패키지에 있어서, 상기내부리드의 제1차 스티치 본딩된 와이어 힐 부분에 제2금범프를 형성하여 다시 상기 내부리드에서 외부리드 방향으로 제2차 스티치 본딩을 하는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지.
  4. 제3항에 있어서, 상기 내부리드 중에서 와이어 본딩 길이가 길면서 와이어 힐 부분에 크랙이 발생할 수 있는 확률이 큰 내부리드에 선택적으로 금범프를 형성하여 다시 상기 내부리드에서 외부리드 방향으로 제2차 스티치 본딩을 하는 것을 특징으로 하는 이중 와이어 본딩을 이용한 반도체 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950012205A 1995-05-17 1995-05-17 이중 와이어 본딩을 이용한 반도체 패키지 KR0148883B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012205A KR0148883B1 (ko) 1995-05-17 1995-05-17 이중 와이어 본딩을 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012205A KR0148883B1 (ko) 1995-05-17 1995-05-17 이중 와이어 본딩을 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR960043057A true KR960043057A (ko) 1996-12-21
KR0148883B1 KR0148883B1 (ko) 1998-12-01

Family

ID=19414659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012205A KR0148883B1 (ko) 1995-05-17 1995-05-17 이중 와이어 본딩을 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0148883B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536898B1 (ko) 2003-09-04 2005-12-16 삼성전자주식회사 반도체 소자의 와이어 본딩 방법
CN103035546B (zh) * 2012-12-18 2018-01-16 可天士半导体（沈阳）有限公司 一种小尺寸键合点双线键合方法

Also Published As

Publication number Publication date
KR0148883B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR950001998A (ko) 소형 다이 패드를 갖고 있는 반도체 디바이스 및 이의 제조 방법
KR970060463A (ko) 수지밀봉형 반도체장치 및 그 제조방법
KR0148080B1 (ko) 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
KR960043057A (ko) 이중 와이어 본딩을 이용한 반도체 패키지
KR940016723A (ko) 반도체 리이드 프레임
KR910001949A (ko) 무플래그 리드프레임, 피키지 및 방법
KR970077602A (ko) 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지
KR930002033Y1 (ko) 리드 프레임
KR970053712A (ko) 와이어 힐 클랙(Wire Heel Crack) 방지를 위한 리드 프레임 구조
JPS63107152A (ja) 樹脂封止型電子部品
KR970018470A (ko) 단차진 내부리드를 갖는 온 칩용 리드프레임
KR970024114A (ko) 반도체 소자 패키지(package)방법
KR970024058A (ko) 메탈 리드(lid)로 봉지된 패키지
KR970053681A (ko) 패키지 균열을 방지하기 위한 다이 패드 구조를 갖는 패키지
KR970024104A (ko) 이중구조를 갖는 리드프레임 패드를 적용한 패키지
KR970030697A (ko) 솔더볼(Solder Ball)을 이용한 반도체 칩 부착방법 및 구조
KR970023896A (ko) 다이 접착층이 없는 반도체 칩 패키지
KR970023920A (ko) 와이어 본딩법을 적용하여 솔더 볼을 범프 패드에 형성시키는 볼 그리드 어레이 패키지의 제조 방법
KR930009031A (ko) 반도체 패키지
KR970053675A (ko) 반도체 봉지시 유동형태를 개선하기 위한 리드프레임 구조
KR970003894A (ko) 절연 필름을 이용한 와이어 본딩 방법
KR930014930A (ko) 반도체 리드프레임
KR970013275A (ko) 관통홀이 형성된 리드프레임을 갖는 반도체 칩 패키지
KR970024057A (ko) 고신뢰성의 반도체 칩 패키지
KR970024121A (ko) 레진(resin)의 타이바(tie bar)를 갖는 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee