FR2525815A1 - Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs - Google Patents

Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs Download PDF

Info

Publication number
FR2525815A1
FR2525815A1 FR8207256A FR8207256A FR2525815A1 FR 2525815 A1 FR2525815 A1 FR 2525815A1 FR 8207256 A FR8207256 A FR 8207256A FR 8207256 A FR8207256 A FR 8207256A FR 2525815 A1 FR2525815 A1 FR 2525815A1
Authority
FR
France
Prior art keywords
substrate according
wafer
substrate
cells
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8207256A
Other languages
English (en)
Other versions
FR2525815B1 (fr
Inventor
Christian Val
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INF MILIT SPATIALE AERONAUT
Original Assignee
INF MILIT SPATIALE AERONAUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INF MILIT SPATIALE AERONAUT filed Critical INF MILIT SPATIALE AERONAUT
Priority to FR8207256A priority Critical patent/FR2525815B1/fr
Priority to US06/487,153 priority patent/US4546028A/en
Priority to DE19833314996 priority patent/DE3314996A1/de
Priority to JP58073131A priority patent/JPS58197866A/ja
Publication of FR2525815A1 publication Critical patent/FR2525815A1/fr
Application granted granted Critical
Publication of FR2525815B1 publication Critical patent/FR2525815B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24149—Honeycomb-like

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulating Bodies (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

L'INVENTION A POUR OBJET UN SUBSTRAT COMPOSITE, ELECTRIQUEMENT ISOLANT ET A HAUTE CONDUCTION THERMIQUE. IL COMPORTE PRINCIPALEMENT UN MATERIAU ELECTRIQUEMENT ISOLANT EN FORME DE PLAQUETTE 10 ALVEOLEE 20, TEL QUE DE L'ALUMINE, ET UN MATERIAU THERMIQUEMENT CONDUCTEUR, PLACE DANS LES ALVEOLES PRECEDENTES 20, TEL QU'UN METAL. L'INVENTION EST NOTAMMENT APPLICABLE A LA REALISATION DE BOITIERS DE DISPOSITIFS SEMI-CONDUCTEURS.

Description

SUBSTRAT COMPOSITE A HAUTE CONDUCTION THERMIQUE
ET APPLICATION AUX BOITIERS DE DISPOSITIFS SEMICONDUCTEURS
L'invention a pour objet un substrat composite à haute conduc-
tion thermique, notamment applicable à la fabrication de boîtiers pour composants ou circuits électroniques réalisés sur une pastille
de matériau semiconducteur.
Les composants ou circuits électroniques de ce type sont habituellement enfermés dans un boîtier, comportant un socle, ou substrat, et un capot appliqué hermétiquement sur le socle, ce dernier ou la jonction capotsocle laissant passer les connexions de
sortie du circuit.
Ainsi qu'il est connu, la dissipation thermique de ces circuits sous bottier crée des difficultés, notamment dans le cas des circuits intégrés à grande échelle et des composants de puissanoe, o la
dissipation est particulièrement importante Les principales con-
traintes auxquelles doit répondre un tel boîtier sont les suivantes: le coefficient de dilatation thermique du substrat doit être aussi proche que possible de celui du semiconducteur utilisé; les éléments constitutifs du bottier, et tout particulièrement son substrat, doivent avoir une conduction thermique aussi élevée que possible afin de permettre l'évacuation des calories; le substrat doit être électriquement isolant, au moins partiellement, afin d'éviter tout
court-circuit entre les connexions de sortie du circuit; dans cer-
taines applications, il est même nécessaire que le substrat soit
totalement isolant.
Il est connu dans oette optique de réaliser un tel substrat en oxyde de béryllium: en effet, ce matériau est électriquement isolant, il a un coefficient de dilatation proche de celui du silicium et il présente une bonne conduction thermique Toutefois, il s'agit d'un matériau très toxique, dont la production industrielle et la manipulation posent de nombreux problèmes de sécurité et, en
conséquenoe, il est de plus rare et onéreux.
La présente invention a pour objet un substrat au moins
partiellement isolant électrique, présentant les propriétés ther-
miques requises et n'ayant pas les inconvénients de l'oxyde de béryllium. Plus précisément, l'invention a pour objet un substrat compo- site à haute conduction thermique, comportant: un matériau électriquement isolant sensiblement en forme de plaquette alvéolée; un matériau thermiquement conducteur, placé dans les
alvéoles précédentes.
D'autres objets, caractéristiques et résultats de l'invention
ressortiront de la description suivante, donnée à titre d'exemple non
limitatif et illustrée par les figures annexées, qui représentent: la figure 1, une vue en perspective d'un premier mode de réalisation du substrat selon l'invention, et la figure la, une variante d'un détail de la figure 1; la figure 2, une vue en coupe d'un second mode de réalisation du substrat selon l'invention; la figure 3, une variante de la figure 2; la figure 4, une vue en coupe d'un troisième mode de réalisation du substrat selon l'invention; la figure 5, une variante de la figure précédente; la figure 6, une vue en coupe d'un quatrième mode de réalisation du substrat selon l'invention; la figure 7, une variante de la figure précédente; la figure 8, une autre variante de la figure 6; la figure 9, une vue en coupe d'un premier mode d'application du substrat selon linvention à la fabrication d'un bottier de dispositif semiconducteur;
la figure 10, une vue en coupe d'un deuxième mode d'appli-
cation du substrat selon Pinvention à la fabrication d'un boîtier de
dispositif semiconducteur.
Sur ces différentes figures, les mêmes références se rap-
portent aux mêmes éléments.
La figure l représente donc un premier mode de réalisation du
substrat selon Pinvention.
Ce substrat se présente sensiblement sous la forme d'une plaquette 10, munie d'alvéoles 20 en forme de trous la traversant, par exemple cylindriques et de section circulaire. La plaquette 10 est réalisée en un matériau électriquement isolant, par exemple de l'alumine qui est un matériau bon marché et présente l'avantage d'avoir un coefficient de dilatation proche de celui du silicium, qui est le matériau semiconducteur le plus
couramment employé à l'heure actuelle dans l'industrie des compo-
sants électroniques On peut utiliser de l'alumine pure ou un matériau standard qui contient 94 % ou 96 % d'alumine, le reste étant constitué de verre comportant de l'oxyde de titane, de magnésium
ou de silicium.
Les trous 20 sont remplis d'un matériau thermiquement bon conducteur, désigné par commodité par le même repère que le trou dans lequel il est placé Ce matériau peut être du cuivre, de l'aluminium, un matériau réfractaire comme du tungstène, un alliage de molybdène et manganèse ou molybdène et tungstène, ou encore
de l'argent, la fonction du matériau 20 étant d'augmenter la conduc-
tivité thermique du substrat composite obtenu par rapport à celle de la plaquette 10 seule Il est à noter que, dans le cas o le matériau 20 est de l'aluminium, celui-ci s'oxyde pour former un
isolant électrique, qui permet d'obtenir un substrat composite iso-
lant.
Les trous 20 sont disposés en lignes ou en quinconces, et leur densité est déterminée, en fonction des matériaux choisis pour la plaquette et le matériau de remplissage des trous, par un compromis entre une conduction thermique maximum, c'est-à-dire une densité
de trous maximum, et la compatibilité des caractéristiques ther-
miques des matériaux 10 et 20 entre elles et avec celles du matériau
semiconducteur En effet, ainsi qu'il est connu (principe de perco-
lation), la présence du matériau 20 implique un coefficient de dilatation global du substrat composite légèrement supérieur à celui du matériau 10 seul; ce phénomène croît d'abord lentement puis
plus rapidement avec la proportion du matériau 20 dans le subs-
trat 10, jusqu'à un seuil après lequel il y a destruction du substrat composite en cas d'élévation de température, seuil en deçà duquel il
faut donc rester De plus, le substrat, comme il a été indiqué ci-
dessus, doit avoir globalement un coefficient de dilatation qui reste proche de celui du composant semiconducteur qu'il est destiné à recevoir Enfin, il est souhaitable que le substrat ait une épaisseur
suffisante pour assurer une tenue mécanique satisfaisante, notam-
ment lorsqu'il est destiné à recevoir un circuit de relativement grandes dimensions ou bien plusieurs circuits Plus généralement, les
formes et dimensions de la plaquette et des alvéoles sont déter-
minées par le calcul des flux thermiques dans chaque maille du
réseau ainsi formé.
A titre d'exemple, il a été réalisé un substrat selon l'invention à Paide d'une plaquette 10 en alumine 96 %, d'épaisseur normalisée 0,635 mm, avec des trous 20 dont le diamètre est compris entre 0,8 et 2 mm, les trous étant alignés à un pas compris entre 1 et 4 mm et
remplis de cuivre.
Un substrat selon l'invention peut être obtenu de la façon suivante: coulage d'une feuille d'alumine, de toute façon connue; estampage de cette feuille, relativement souple, de façon à obtenir des morceaux de petites dimensions comportant les trous 20;
dépôt du matériau conducteur dans les trous 20, par séri-
graphie par exemple, lorsque ce matériau est constitué par l'un des métaux réfractaires cités ci-dessus;
cuisson de l'alumine (entre 1450 et 1650 'C).
Lorsque le matériau conducteur 20 choisi n'est pas un métal réfractaire, on opère dabord la cuisson de l'alumine et ensuite le
dépôt du matériau 20.
Un autre procédé consiste à réaliser des feuilles d'alumine par pressage d'une poudre, ce qui permet d'obtenir les trous lors de la
même étape qui remplace donc les deux premières étapes précé-
dentes. La figure la représente le détail d'une variante de réalisation
des alvéoles dans la plaquette isolante 10.
Cette alvéole, notée 23, est également de forme cylindrique, débouchant sur les deux faces de la plaquette 10, mais ici de section hexagonale. L'avantage de cette forme est l'amélioration de la résistance
mécanique de l'ensemble, éventuellement au prix d'une légère com-
plication de la réalisation.
La figure 2 représente un deuxième mode de réalisation du
substrat selon l'invention.
Dans cette version, le substrat se compose d'une plaquette Il analogue à la plaquette 10 de la figure 1, c'est-à-dire percée de trous 20 remplis d'un matériau à bonne conduction thermique, sur Pune des faces de laquelle est placée une couche 12 isolante, d'épaisseur (e 1) faible par rapport à l'épaisseur de la plaquette 11, et ne comportant pas de trous La couche 12 peut être réalisée par exemple par sérigraphie d'une couche de verre comportant les oxydes précédents; elle peut être également constituée du même matériau que celui du substrat, par exemple de l'alumine, les deux plaquettes étant frittées ensemble (par exemple lors de la cuisson de l'alumine) L'intérêt d'utiliser de l'alumine pour la couche 12 est que la conductivité thermique de l'alumine est meilleure que celle du
verre.
Dans ce mode de réalisation et les suivants, quel que soit le matériau de remplissage des alvéoles, le substrat résultant est de plus électriquement isolant, ce qui est nécessaire dans certaines
applications, comme semiconducteurs de puissance ou circuits hy-
brides, et ce, par rapport à la figure 1, au prix d'un accroissement de la résistance thermique qui est d'autant plus faible que l'épaisseur (e 1) de la couche 12 est faible A titre d'exemple, le rapport des épaisseurs dans le cas o la plaquette 11 est en alumine et la couche 12 en verre peut être compris entre 15 et 25, et dans le cas de deux plaquettes d'alumine, de l'ordre de 12, dans le cas d'une
même épaisseur de la plaquette 11.
A titre d'exemple, on a illustré sur le mode de réalisation de la figure 2 le montage d'un dispositif semiconducteur 32, qui est collé ou de préférence brasé (couche 31) sur une métallisation (couche 30) réalisée sur la face supérieure de la plaquette 11 La face inférieure de la couche 12 porte, toujours à titre d'exemple, un radiateur 34 afin d'améliorer l'évacuation de la chaleur, fixé par l'intermédiaire
d'une métallisation 33 Les métallisations 30 et 33 sont, de préfé-
rence, réalisées dans le même métal que celui qui remplit les
alvéoles 20.
La figure 3 représente une variante de la figure précédente.
Le substrat se présente ici sous la f orme d'une plaquette unique 13 dans laquelle sont réalisés des alvéoles en forme de trous borgnes 25, qui affectent l'une des formes décrites ci-dessus pour les trous 20, et qui laissent subsister une épaisseur de plaquette e analogue à, et ayant la même fonction que l'épaisseur e 1 de la
figure 2.
Dans ce mode de réalisation, les trous borgnes 25 sont de préférence réalisés dans l'alumine non cuite, par poinçonnage par
exemple, puis ils sont remplis dun matériau bon conducteur ther-
mique avant ou après la cuisson.
La figure 4 représente un troisième mode de réalisation du
substrat selon l'invention.
Le substrat se présente ici sous la forme de trois couches distinctes: les deux premières sont la plaquette 11 portant les trous 20 et la couche 12 représentées sur la figure 2, et la troisième est une plaquette 14 analogue à la plaquette Il (ou à la plaquette 10 de la figure 1), mais dont les trous, repérés 21, sont décalés par rapport aux trous 20 de la plaquette 11, soit sur la même ligne comme représenté sur la figure 4, soit encore en quinconce par
rapport aux trous 20.
Dans ce mode de réalisation, les plaquettes Il et 14 sont de préférence en alumine et la couche 12 peut être comme décrit figure 2 soit en verre soit en alumine également, l'ensemble pouvant dans ce dernier cas être cuit en une même opération assurant la
tenue mécanique.
La couche 12 peut également être réalisée par l'épaisseur résiduelle e 1 de la plaquette 13 comme illustré sur la figure 3.
La figure 5 représente une variante de la figure 4.
Dans cette variante, également en trois couches, on retrouve la plaquette Il et la couche 12, une plaquette 15 étant fixée à la couche 12, et portant des trous repérés 22, analogues aux trous 20
mais disposés oette fois dans l'alignement des trous 20.
La figure 6 représente un quatrième mode de réalisation du
substrat selon l'invention.
Ce substrat se présente sous la forme d'une plaquette 17 d'épaisseur et de matériau analogues à ceux de la plaquette 10 de la figure 1, dans laquelle ont été réalisées des alvéoles, en forme de trous borgnes 23 sur chacune de ses faces, disposées de sorte qu'elles e soient pas en contact Comme précédemment, ces alvéoles 23
sont remplies avec un matériau conducteur.
La figure 7 représente une variante de la figure précédente dans laquelle les alvéoles 23 sont réalisées dans une plaquette isolante de telle sorte que leurs fonds soient alignés (selon un
axe XX sur la figure).
L'avantage de cette variante réside notamment dans la facilité
de fabrication En effet, le substrat peut être fabriqué par assem-
blage de deux plaquettes telles que 10, repérées 18 et 19, dans chacune desquelles on réalise des trous qui débouchent sur les deux
faces, les deux plaquettes étant ultérieurement assemblées, par co-
cuisson par exemple.
La figure 8 représente une variante des figures 6 et 7 précé-
dentes, concernant la forme des alvéoles.
Dans cette variante, les alvéoles maintenant repérées 24 sont tronconiques, à base circulaire, rectangulaire ou hexagonale, la base étant située vers l'extérieur du substrat Comme précédemment, le substrat peut être constitué par une seule couche ou, comme représenté sur la figure, par deux couches 18 et 19, les trous 24
étant réalisés séparément sur chacune des couches qu'ils traversent.
A titre d'exemple, le substrat dans ce quatrième mode de réalisation peut avoir une épaisseur de l'ordre de 0,6 mm, le diamètre des alvéoles ( 23 ou 24) étant compris par exemple entre
0,6 et 1 mm et leur pas (noté p sur la figure 8), entre 1 et 1,4 mm.
Le substrat selon l'invention peut être appliqué par exemple à la réalisation de substrat pour circuits hybrides de puissance ou de boîtiers pour composants semiconducteurs de puissance ou circuits
intégrés à grande échelle.
La figure 9 représente un mode d'application du substrat selon l'invention à la réalisation d'un boîtier de type "chip carrier" pour un dispositif semiconducteur, qui se caractérise essentiellement par le fait que les connexions de sortie sont formées par de simples
métallisations, et non par des broches.
Ainsi qu'il est connu, ces boîtiers doivent être hermétiques et permettre autant que possible l'évacuation des calories dissipées par
le semiconducteur.
Sur cette figure, on retrouve le substrat selon l'invention, par exemple dans sa version de la figure 8, désigné par le repère général 1 et constituant le socle du bottier Celui-ci porte donc des
alvéoles 24 remplies d'un matériau conducteur, réparties en quin-
conce seulement au niveau du dispositif semiconducteur 32 Dans une variante (non représentée), il est possible de réaliser les
alvéoles 24 sur la totalité du substrat 1.
Le boîtier se présente sous la forme classique d'un socle trois couches, c'est-à-dire que le semiconducteur 32 est fixé (par brasure ou collage) sur le fond métallisé 30 du substrat 1, les bords de ce substrat se surélevant à sa périphérie successivement en deux niveaux repérés 41 et 42 Sur le dernier niveau ( 42) est placé un capot 43, en général métallique, fixé de façon hermétiquue, en
général par brasure ( 44), sur le niveau 42 du substrat 1.
La périphérie du substrat 1 comporte des demi-trous 47, placés de telle sorte qu'une métallisation 45 déposée sur le niveau 41 puisse, par l'intermédiaire de ces demi-trous, sortir vers la partie inférieure du substrat 1, o elle constitue une connexion de sortie du dispositif 32 A titre d'exemple, la coupe de la figure est réalisée au niveau de ces connexions 45 Enfin, des fils de connexion 46 relient les points de sortie du dispositif semiconducteur 32 aux métalli-
sations 45.
Ainsi qu'il est connu, les trois niveaux du substrat l sont en général obtenus par co-cuisson de trois plaquettes d'alumine; il est donc préférable que soit déposé au préalable dans les alvéoles 24 un matériau compatible avec les conditions de cuisson, tel que Pun des
matériaux réfractaires mentionnés plus haut.
La figure 10 représente un deuxième mode d'application du substrat selon l'invention à la constitution d'un bottier pour dispositif
semiconducteur, également du type "chip carrier".
l Dans ce mode de réalisation, le substrat, globalement repé-
ré 2, ne présente qu'un seul niveau et, à titre d'exemple, il présente des alvéoles telles que décrites figure 8, et oe encore à titre
d'exemple, sur toute sa longueur Comme précédemment, le dispo-
sitif semiconducteur 32 est fixé, par brasure ou collage, sur le fond métallisé 30 du substrat 2 Sur les bords du substrat 2 sont réalisés des demi-trous 47 comme sur la figure 9, permettant aux connexions
de sortie 45 d'entourer le substrat 2 Comme précédemment éga-
lement, des fils 46 font la jonction électrique entre les sorties du dispositif 32 et les connexions 45 Le dispositif se termine par un capot 48 qui est en général réalisé en céramique et qui est soudé par
l'intermédiaire d'un dépôt sérigraphique de verre, repéré 49, s'éten-
dant sur toute la périphérie du substrat 2 au niveau des conne-
xions 45.
Dans ce mode, contrairement au précédent, le matériau à bonne conductivité thermique peut être déposé dans les alvéoles 24
avant ou après cuisson de la plaquette d'alumine.
Il est à noter que, dans l'un ou l'autre des modes de réalisation de bottier, les demi-trous 47 peuvent être réalisés en même temps,
le cas échéant, que les trous destinés à constituer les alvéoles 24.
Linvention n'est pas limitée aux exemples donnés ci-desssus.
C'est ainsi notamment que l'on a décrit l'application du substrat selon l'invention à la réalisation de boîtiers du type "chip carriers" à un ou trois niveaux mais elle peut être appliquée également à tout type de bottier connu à un, deux ou trois niveaux, métallique ou céramique, du type CERDIP, ou DIL Dans tous les cas, il permet
dans ces bottiers une excellente évacuation thermique.

Claims (10)

    REVENDICATIONS l Substrat composite à haute conduction thermique, carac- térisé par le fait qu'il comporte: un matériau électriquement isolant sensiblement en forme de plaquette alvéolée; un matériau thermiquement conducteur, placé dans les alvéoles précédentes.
  1. 2 Substrat selon la revendication 1, caractérisé par le fait que les alvéoles sont de forme cylindrique, de section circulaire ou hexagonale.
  2. 3 Substrat selon l'une des revendications précédentes, carac-
    térisé par le fait que les alvéoles traversent toute l'épaisseur de la plaquette. 4 Substrat selon la revendication 3, caractérisé par le fait qu'il comporte de plus une couche électriquement isolante, dont l'épaisseur est faible devant celle de la plaquette, fixée sur l'une des
    faces de la plaquette.
    Substrat selon la revendication 4, caractérisé par le fait qu'il comporte de plus une deuxième plaquette alvéolée, dont les alvéoles traversent toute l'épaisseur de la plaquette et sont remplies d'un matériau thermiquement conducteur, la deuxième plaquette
    étant fixée sur la couche isolante.
  3. 6 Substrat selon la revendication 2, caractérisé par le fait que les alvéoles sont en forme de trous borgnes pratiqués sur l'une des
    faces de la plaquette.
  4. 7 Substrat selon la revendication 1, caractérisé par le fait que les alvéoles sont en forme de trous borgnes, pratiqués sur les deux faces de la plaquette de sorte qu'ils ne soient pas en contact les uns
    avec les autres.
  5. 8 Substrat selon l'une des revendications 6 ou 7, caractérisé
    par le fait que les trous borgnes sont de forme cylindrique, de section circulaire ou hexagonale. 9 Substrat selon la revendication 7, caractérisé par le fait que les trous borgnes sont de f orme tronconique à base circulaire, rectangulaire ou hexagonale, la base étant située vers l'extérieur de
    la plaquette.
  6. 10 Substrat selon l'une des revendications 7 à 9, caractérisé
    par le fait qu'il est obtenu à partir de deux plaquettes percées chacune sur toute son épaisseur, les deux plaquettes étant ensuite assemblées de sorte que les trous soient sans contact les uns avec
    les autres.
  7. 11 Substrat selon l'une des revendications précédentes, carac-
    térisé par le fait que le matériau électriquement isolant comporte
    principalement de l'alumine.
  8. 12 Substrat selon l'une des revendications précédentes, carac-
    térisé par le fait que le matériau thermiquement conducteur com-
    porte au moins l'un des corps suivants: cuivre, aluminium, tungs-
    tène, molybdène, manganèse, argent.
  9. 13 Boîtier de dispositif semiconducteur, comportant un socle portant le dispositif, un couvercle fixé de façon hermétique sur le
    socle, et des connexions de sortie, électriquement reliées au dispo-
    sitif et traversant le socle ou la fixation précédents, oe boîtier étant caractérisé par le fait que le socle est constitué à partir d'un
    substrat selon l'une des revendications précédentes.
  10. 14 Bodtier selon la revendication 13, caractérisé par le fait que le matériau électriquement isolant a un coefficient de dilatation
    thermique proche de èlui du semiconducteur.
FR8207256A 1982-04-27 1982-04-27 Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs Expired FR2525815B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR8207256A FR2525815B1 (fr) 1982-04-27 1982-04-27 Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
US06/487,153 US4546028A (en) 1982-04-27 1983-04-21 Composite substrate with high heat conduction
DE19833314996 DE3314996A1 (de) 1982-04-27 1983-04-26 Zusammengesetztes substrat mit hoher waermeleitung und verwendung desselben fuer gehaeuse von halbleiter-schaltanordnungen
JP58073131A JPS58197866A (ja) 1982-04-27 1983-04-27 熱伝導性の高い複合基体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8207256A FR2525815B1 (fr) 1982-04-27 1982-04-27 Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs

Publications (2)

Publication Number Publication Date
FR2525815A1 true FR2525815A1 (fr) 1983-10-28
FR2525815B1 FR2525815B1 (fr) 1985-08-30

Family

ID=9273454

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8207256A Expired FR2525815B1 (fr) 1982-04-27 1982-04-27 Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs

Country Status (4)

Country Link
US (1) US4546028A (fr)
JP (1) JPS58197866A (fr)
DE (1) DE3314996A1 (fr)
FR (1) FR2525815B1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988009220A1 (fr) * 1987-05-22 1988-12-01 Beckman Instruments, Inc. Conception de refroidissement thermoelectrique amelioree
EP0315852A2 (fr) * 1987-11-07 1989-05-17 BASF Aktiengesellschaft Substrat de circuit imprimé à conductibilité calorifique
US4917179A (en) * 1987-05-22 1990-04-17 Beckman Instruments, Inc. Thermoelectric cooling design
US8359740B2 (en) 2008-12-19 2013-01-29 3D Plus Process for the wafer-scale fabrication of electronic modules for surface mounting

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185847A (ja) * 1984-10-04 1986-05-01 Toshiba Corp 樹脂封止型半導体装置
EP0216090A1 (fr) * 1985-08-30 1987-04-01 Siemens Aktiengesellschaft Boîtier pour composant de circuit rayonnant de la chaleur en opération
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
JPH02271558A (ja) * 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5300809A (en) * 1989-12-12 1994-04-05 Sumitomo Special Metals Co., Ltd. Heat-conductive composite material
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
DE4100145A1 (de) * 1990-01-10 1991-07-11 Murata Manufacturing Co Substrat fuer die montage von integrierten schaltkreisen und es umfassendes elektronisches bauteil
JP2505065B2 (ja) * 1990-10-04 1996-06-05 三菱電機株式会社 半導体装置およびその製造方法
GB2255676B (en) * 1991-05-08 1995-09-27 Fuji Electric Co Ltd Metallic printed board
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
DE4301552A1 (de) * 1993-01-21 1994-07-28 Telefunken Microelectron Integrierte Leistungswiderstandsanordnung
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
DE19640959A1 (de) * 1996-10-04 1998-04-09 Bosch Gmbh Robert Schaltungs- oder Sensorsubstrat mit wärmeleitendem Pfad
JP2000503489A (ja) * 1996-11-08 2000-03-21 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 熱膨張率をコントロールするための銅層に形成された可変的穿孔密度の使用
US5876831A (en) * 1997-05-13 1999-03-02 Lockheed Martin Corporation High thermal conductivity plugs for structural panels
US6102112A (en) * 1998-02-17 2000-08-15 Lockheed Martin Corporation Thermally conductive support structure
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
GB2384618A (en) * 2002-01-25 2003-07-30 Denselight Semiconductors Pte A structure for thermal management in an optoelectronic device.
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
JP5738226B2 (ja) 2012-03-22 2015-06-17 三菱電機株式会社 電力用半導体装置モジュール
TWM441213U (en) * 2012-04-12 2012-11-11 Jin-Huan Ni The porous heat dissipation module
CN102816442A (zh) * 2012-07-31 2012-12-12 华南理工大学 一种高导热复合材料
CN106128663B (zh) * 2016-07-28 2017-07-14 吕杰 一种电力绝缘板
CN113956683B (zh) * 2020-07-21 2023-02-21 国家能源投资集团有限责任公司 导热绝缘填料及其制备方法和导热绝缘复合材料

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3068016A (en) * 1958-03-31 1962-12-11 Gen Motors Corp High temperature seal
DE1213500B (de) * 1961-09-28 1966-03-31 Philips Patentverwaltung Waerme gut leitende Isolierfolie mit Fuellstoff
US3210233A (en) * 1962-08-27 1965-10-05 Mcdonnell Aircraft Corp Heat insulating and ablative structure and method of making same
US3296501A (en) * 1962-11-07 1967-01-03 Westinghouse Electric Corp Metallic ceramic composite contacts for semiconductor devices
GB1086003A (en) * 1964-03-13 1967-10-04 Ass Elect Ind Mounting arrangements for electronic devices
GB1217148A (en) * 1967-07-13 1970-12-31 Nat Res Dev Improvements in or relating to substrates for microelectronic components
US3844011A (en) * 1970-12-21 1974-10-29 Gould Inc Powder metal honeycomb
US3923940A (en) * 1971-04-12 1975-12-02 Nippon Toki Kk Process for the manufacture of ceramic honeycomb structures
US3829598A (en) * 1972-09-25 1974-08-13 Hutson Ind Inc Copper heat sinks for electronic devices and method of making same
US3970324A (en) * 1973-03-05 1976-07-20 American Marine Industries, Inc. Foam-filled, cellular structural product
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
FR2305025A1 (fr) * 1975-03-21 1976-10-15 Thomson Csf Element de liaison reliant un dispositif semi-conducteur a son support et dispositif comportant un tel element
JPS5381957A (en) * 1976-12-27 1978-07-19 Fujitsu Ltd Multilyer ceramic board with heat sink
JPS5384164A (en) * 1976-12-30 1978-07-25 Fujitsu Ltd Ceramic circuit board
DE2855494A1 (de) * 1978-12-22 1980-07-17 Bbc Brown Boveri & Cie Elektrisch isolierende waermeableitscheibe
US4252391A (en) * 1979-06-19 1981-02-24 Shin-Etsu Polymer Co., Ltd. Anisotropically pressure-sensitive electroconductive composite sheets and method for the preparation thereof
US4256792A (en) * 1980-01-25 1981-03-17 Honeywell Inc. Composite electronic substrate of alumina uniformly needled through with aluminum nitride
US4407878A (en) * 1981-03-09 1983-10-04 Smith Graydon E Load-bearing hollow core base panel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988009220A1 (fr) * 1987-05-22 1988-12-01 Beckman Instruments, Inc. Conception de refroidissement thermoelectrique amelioree
US4917179A (en) * 1987-05-22 1990-04-17 Beckman Instruments, Inc. Thermoelectric cooling design
EP0315852A2 (fr) * 1987-11-07 1989-05-17 BASF Aktiengesellschaft Substrat de circuit imprimé à conductibilité calorifique
EP0315852A3 (fr) * 1987-11-07 1989-12-27 BASF Aktiengesellschaft Substrat de circuit imprimé à conductibilité calorifique
US8359740B2 (en) 2008-12-19 2013-01-29 3D Plus Process for the wafer-scale fabrication of electronic modules for surface mounting

Also Published As

Publication number Publication date
DE3314996C2 (fr) 1993-02-25
US4546028A (en) 1985-10-08
FR2525815B1 (fr) 1985-08-30
DE3314996A1 (de) 1983-10-27
JPS58197866A (ja) 1983-11-17

Similar Documents

Publication Publication Date Title
FR2525815A1 (fr) Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
EP0497948B1 (fr) Procede et dispositif d'encapsulation hermetique de composants electroniques
EP0321340B1 (fr) Support de composant électronique, notamment pour carte mémoire, et produit ainsi obtenu
EP0306412B1 (fr) Boîtier pour circuit électronique
EP0228953B1 (fr) Boîtier d'encapsulation d'un circuit électronique
EP3154082B1 (fr) Structure dbc amelioree dotee d'un support integrant un materiau a changement de phase
FR2829874A1 (fr) Systeme a semi-conducteur a boitier et enveloppe
FR2831714A1 (fr) Assemblage de cellules photovoltaiques
EP1108677A1 (fr) Procédé d'encapsulation hermétique in situ de microsystèmes
EP0018890B1 (fr) Support isolateur électrique, à faible résistance thermique, et embase ou boîtier pour composant de puissance comportant un tel support
EP0188838B1 (fr) Boîtier pour composant électronique
FR2495837A1 (fr) Embase de microboitier d'encapsulation et microboitier comportant une telle embase
EP1239515B1 (fr) Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat
EP0114760B1 (fr) Boîtier à dissipation thermique élevée, notamment pour microélectronique
FR2822338A1 (fr) Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
EP0079265A1 (fr) Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation
FR2511193A1 (fr) Support en materiau colamine pour le refroidissement et l'encapsulation d'un substrat de circuit electronique
JP3619393B2 (ja) 光半導体素子収納用パッケージ
EP0035438B1 (fr) Procédé d'encapsulation hermétique de composants électroniques à très haute fréquence comportant la pose de traversées métalliques, dispositif réalisé par un tel procédé
FR2486307A1 (fr) Embase du genre boitier ou support pour microplaquette a semi-conducteurs
EP0793269A1 (fr) Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
EP0080953B1 (fr) Montage en boîtier pressé de composants de puissance à structure d'électrodes ramifiée
FR2554275A1 (fr) Dispositif de connexion pour un semi-conducteur de puissance
FR2721437A1 (fr) Boîtier hermétique à dissipation thermique améliorée notamment pour l'encapsulation de composants ou circuits électroniques et procédé de fabrication.
JP3231984B2 (ja) 半導体素子収納用パッケージ及びその製造方法