DE3132555A1 - Iii-v-halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Iii-v-halbleiterbauelement und verfahren zu seiner herstellung

Info

Publication number
DE3132555A1
DE3132555A1 DE19813132555 DE3132555A DE3132555A1 DE 3132555 A1 DE3132555 A1 DE 3132555A1 DE 19813132555 DE19813132555 DE 19813132555 DE 3132555 A DE3132555 A DE 3132555A DE 3132555 A1 DE3132555 A1 DE 3132555A1
Authority
DE
Germany
Prior art keywords
opening
etching
wafer
dlpl
ing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19813132555
Other languages
English (en)
Inventor
Alexander Duane 08833 Lebanon N.J. Butherus
Lucian Arthur 07940 Madison N.J. D'Asaro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE3132555A1 publication Critical patent/DE3132555A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching

Description

Beschreibung
Die Erfindung bezieht sich auf ein III-V-Halbleiterbauelement der im Oberbegriff des Anspruches 1 angegebenen Art sowie auf ein Verfahren zum fitzen eines III-V-Halbleiterwafers der im Oberbegriff des Anspruches 2 angegebenen Art.
Es ist bekannt (vgl. beispielsweise US-A 39 86 196), daß das Verhalten bestimmter Halbleiterbauelemente auf der Basis von III-V-Halbleitermaterialien (z. B. Galliumarsenid-Feldeffekttransistoren) verbessert wird, wenn Metallkontakte zu metallischen Schichten (Elektroden) auf einer Oberfläche des Bauelementes an der Unterseite der Schichten über Öffnungen im Bauelement-Substrat von der anderen Seite her gemacht werden. Im allgemeinen beruhte dabei die Herstellung diesem III-V-Bauelemente auf Methoden, wie Dampfreaktionsni€:derschlagsverfahren, Photolithographie und Naßätzen. Obgleich nach diesen Methoden brauchbare Bauelemente erhältlich sind, besteht ein Bedürfnis nach Herstellungsverfahren, die zu Halbleiterbauelementen mit höherer Qualität bei höherer Produktionsausbeute führen.
Aufgabe der Erfindung ist es, hier abzuhelfen.
Diese Aufgabe ist für das Halbleiterbauelement der vorausgesetzten Art und für das Ätzverfahren der vorausgesetzten Art mit den kennzeichnenden Merkmalen des Anspruches 1 bz-v. 2 gelöst.
Hiernach erhält man wesentliche Verbesserungen hinsichtlich Ausbeute und Eigenschaften der Bauelemente bei Anwendung einer Bearbeitung, die zu Kontaktöffnungen mit praktisch senkrechten Wänden führt. Dieses wird erreicht mit einer Plasmaätzmethode zum anisotropen Ätzen der III-V-Halbleitermaterialien. Hierbei wird das III-V-Halbleitermaterial eingebracht in eine Plasmaentladung in einer Atmosphäre, die BCl3 und eine Quelle für atomares Chlor, beispielsweise Cl2, enthält.
Nachstehend ist die Erfindung anhand der Zeichnung im einzelnen beschrieben; es zeigen:
Fig. 1 ein bekanntes Halbleiterbauelement, wie dieses nach üblichen Methoden wie Naßätzen erhältlich ist,
Fig. 2 einen Herstellungsschritt des bekannten Bauelementen und
■i fr *
Pig. 3 einen Herstellungsschritt gemäß der Erfindung.
Fig. 1 zeigt ein Beispiel eines bekannten III-V-Halbleiterbauelementes, wie dieses unter Verwendung von Naßätzverfahren hergestellt ist. Das Bauelement besitzt eine halbisolierende Substratzone 11, eine Pufferzone
12 und eine aktive Zone 13, in der ein Feldeffekttransistor erzeugt ist. Alle Zonen sind aus demselben Grundmaterial, beispielsweise Galliumarsenid, aber unterschiedlich dotiert. Leitende Schichten oder Flecken 14, 34 und 14' befinden sich auf der Oberfläche der Zone
13 und bilden die Source-, Gate- bzw." Drain-Elektrode des Transistors. Leitende Kontakte C stellen die Verbindung zur Unterseite der Flecken 14 und 14' über (mitgestrichelten Linien dargestellte) öffnungen durch das Substrat 11 und die Schichten 12 und 13 von der unteren Oberfläche des Substrats 11 her.
Ein Nachteil dieser bekannten Bauelemente rührt von dem Umstand her, daß bei der Herstellung des Substrats 11 und der hierauf befindlichen Schichten (was nachstehend als Werkstück oder Wafer bezeichnet wird) stets Unregelmäßigkeiten in der Dicke vorhanden sind. Beispielsweise sind für typische Bauelement-Dicken von 30 Mikro-
meter Dickenabweichungen von 35 % längs eines Wafers nicht unüblich. Bei Verwendung bekannter chemischer, isotroper Naßätzverfahren zum Erzeugen der Kontaktöffnungen ist dar, Ergebnis häufig total unbrauchbar. Beispielsweise schreitet isotropes Ätzen akzeptabel zum Kontaktfleck 141 (Fig. 2) über eine öffnung 50 durch eine Schutzschicht 51 hindurch fort. Beim Kontaktfleck 14 jedoch, wo das Werkstück dünner ist, geht der Ätzvorgang während der zusätzlichen Periode weiter, die zum Durchätzei der dickeren Zone 44 erforderlich ist, und führt zu einer übermäßig breiten öffnung unterhalb des Kontaktflacks 14. In einigen Fällen wird, wie dargestellt, die geätzte öffnung so weit übergroß, daß der Kontaktfleck in die öffnung einbricht. In jedem Fall geben also Werkstückdickenschwankungen Anlaß zu Schwankungen der Öffnungsgröße bei den verschiedenen Metallisierungsflecken des Bauelementes, was sowohl die Herstellungsausbeute als auch das Verhalten des Bauelementes selber schädlich beeinflußt.
Die Erfindung beruht sowohl auf dem Erkennen dieser Nachteile des bekannten Verfahrens als auch auf dem Auffinden elites Weges zur Beseitigung dieser Nachteile.
Entsprechend der Erfindung werden beachtliche Verbesserungen bei der Produktionsausbeute und im Bauelementverhalten erreicht, wenn Kontaktöffnungen mit "im wesentlichen senkrechten" oder "praktisch senkrechten" Seitenwänden verwendet werden. Im wesentlichen senkrecht oder praktisch senkrecht bedeutet hier, daß der Winkel 15 in Fig. 2 zwischen der Normalen 16 zur unterseitigen Substratoberfläche und einer Linie 18 vom Rand der Kontaktöffnung zur Öffnungsseitenwand bei der halben Tiefe der Öffnung (wobei der Winkel 15 in einer zur Öffnungsseitenwand senkrechten Ebene liegt) nicht größer als i 10° ist. Unter Verwendung solcherart senkrechter Seitenwände für die Öffnungen wird die Größe der. Kontaktöffnungen bei den Kontaktflecken ir,i wesentlichen unabhängig von der Werkstückdicke genau kontrolliert. Sonach sind die den bekannten Bauelementen und Herstellungsverfahren eigenen Probleme gelöst.
Gemäß der Erfindung werden öffnungen mit. solcherart vertikalen Seitenwänden erhalten durch ein anisotropes Ätzverfahren, bei dem die Ätzung längs Richtungen fortschreitet, die senkrecht zur Substratoberfläche sind.
Anisotropes Ätzen von III-V-Halbleitern wie GaAs, InP
a · η *
und GaP wird unter Verwendung eines Plasmaätzverfahrens erreicht,, das auf einer Mischung von BCl3 zusammen mit einer Quelle für atomares Chlor, z. B. Cl2, als die Ätzmischung beruht. Typischerweise wird vor dem Ätzen ein Maskieruncfsmaterial 24 (Fig. 3) auf das zu ätzende Material aufgebracht, so daß nur das zu entfernende Gebiet freiliegt. Dieses Gebiet und das darunterliegende Volumen wird dann geätzt. Um die gewünschten Resultate zu erreichen, ist es notwendig, eine Quelle für atomares Chlor und BCl. in einem speziellen Konzentrationsbereich zu verwenden. Generell sollte die Chlorquelle im Bereich von 5 bis 13 % des BCl- liegen (die Prozenzangaben beziehen sich auf Volumprozente). Zusätzlich sollte der Partialdruck der Chlorquelle-BCl^-Mischung zwischen ·=· · 10 und ■=· · 10 bar (zwischen 50 und 200 Millitorr) liegen. Eine Abweichung von diesen Verhältnissen und Drücken verursacht eine entsprechende Abweichung vom Erhalt einer anisotropen Ätzung.
Das Ätzverfahren ist ein chemisches Plasmaätzverfahren und nicht ein reaktives Ionenätzverfahren. Beim ersteren wird der Materialabtrag in erster Linie durch die chemische Reeiktion der im Plasma erzeugten Ionen mit dem geätzt wordenden Material induziert. Im letzteren Fall geht zusätzlich zur Materialentfernüng durch chemische Reaktionen ein bedeutsamer Prozentsatz des
Materialabtrags auf Rechnung von Stoßprozessen, wie Zerstäuben. Dieses ist generell unerwünscht, weil sich einiges des zerstäubten Materials an den Öffnungsseitenwänden niederschlägt und dadurch eine Abweichung von der gewünschten senkrechten Konfiguration verursacht.
Methoden zum Steuern von Plasmaätzprozessen zum Erhalt eines chemischen Ätzens bei Vermeidung eines reaktiven Ätzens sind allgemein bekannt. Beispielsweise werden zwei Elektroden benutzt, die ähnliche Geste.lt haben und parallel zueinander in symmetrischer Anordnung direkt einander gegenüberstehen. Beim Betrieb wird eine Elektrode geerdet, das zu ätzende Material auf der anderen Elektrode angeordnet und eine hochfrequente Wechselspannung von 500 bis 1500 Volt bei typischerweise 50 bis 50:000 kHz an die Elektroden angelegt. Es bildet sich ein Plasma zwischen den beiden Elektroden bei
Mikrowellenleistungsdichten von 0,1* bis 2 Watt/cm aus.
Diese Verfahrensbedingungen beeinflussen die Ätzgeschwindigkeit des Halbleitermaterinls, die Ätzgeschwindigkeit des Resistmaterials und das ünterschneidungsausmaß bedeutsam. Beispielsweise führt im vorliegenden
■ J» *
Verfahren eine Erhöhung des Gesaratdruckes zu einer Erhöhung der Hinterschneidung und der Ätzgeschwindigkeit von GaAs/ aber zu einer Erniedrigung der Ätzgeschwindigkeit des Resistmaterial. Eine Erhöhung des prozentualen Anteils der Quelle für atomares Chlor, z. B. Cl2, in der BCl_-Mischung führt zu einer Erhöhung aller drei Faktoren. Da Unterschneiden und Ätzen des Resistmaterials gensrell unerwünscht sind und eine Erhöhung der Ätzgeschwindigkeit des Halbleitermaterials erwünscht ist, ist es vorteilhaft, die ersteren Paktoren zu reduzieren und den letzteren Faktor zu erhöhen. Dieses wird typischerweise erreicht durch Anwendung der vorstehend angegebenen Verfahrensbedingungen. Eine Abweichung von diesen Bedingungen führt generell zu einem übermäßigen Zuwachs von Hinterschneidung und Resistätzung und ζυ einer unerwünschten Verringerung der Ätzgeschwindigkeit für das III-V-Halbleitermaterial.
Nachdem die Kontaktöffnungen durch das Plättchen zur Unterseite dor Kontaktflecken 14 und 14.' hergestellt worden sind, werden die Kontakte C erzeugt, und zwar vorzugsweise nach bekannten Goldplattierungsverfahren, wie diese in US-A 41 62 337 beschrieben sind.
Wie beschrieben, werden mit der Erfindung technologische Verbesserungen durch die Verwendung von Kontaktöffnungen ermöglicht, die im wesentlichen senkrechte Wände besitzen. Es sei jedoch bemerkt, daß auch bekannte Naßätzverfahren zu öffnungen mit im wesentlichen vertikalen Wänden führen, vorausgesetzt aber, daß die geätzten öffnungen extrem groß sind. Solche großen öffnungen sind aber nicht praktikabel, weil sie eine extreme Verschwendung von sowohl Material als auch Bearbeitungszeit bedingen. Zur Abgrenzung gegen solche zwar technisch mögliche aber unpraktikable naßgeätzte Öffnungen sind die erfindungsgemäß hergestellten Kontaktöffnungen weiterhin dadurch definiert, daß sie einen Schlankheitsgrad D/W von mehr als 0,5 haben, wobai D die Tiefe (29 in Fig. 3) der öffnung und W deren Breite (22)in Fig. 3), gemessen bei der halben Tiefe der öffnung, sind, öffnungen, die c-urch Naßätzverfahren hergestellt werden, haben von Hause aus stets Schlankheitsverhältnisse kleiner als 0,5.

Claims (5)

  1. • ♦
    BLUMBACH - WE&^R'^BERGEN*- KRAMER ZWiRNER · HOFFMANN
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Patentconsult Radeckestraße 43 8000 München 60 Telefon (089)883603/883604 Telex 05-212313 Telegramme Patentconsult Pateniconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patentconsult
    Western Electric Company, Incorporated
    New York, N.Y., USA Butherus 10
    III-V-Halbleiterbauelement und Verfahren zu seiner Herstellung
    Patentansprüche Ϊ
    III-V-Halbleiterbauelement mit
    - einem Wafer, das zwei gegenüberliegende Oberflächen und eine leitende Schicht (14) auf· einer der beiden Flächen aufweist,
    - einer durch das Wafer geätzten öffnung zwischen den Oberflächen und
    - einem Kontakt (C) innerhalb der öffnung in Kontakt
    mit eine;m Teil der über der öffnung liegenden Schicht, dadurch gekennzeichnet , daß ~ die geät zten Wände der öffnung im wesentlichen
    München: R. Kramet Dlpl.-Ing. · W. Wesor Dlpl.-Phys. Dr. ror. not. > Ei. Hoffmann Dipl.-Ing. Wiesbaden: f>.G. Blumbach Dlpl.-Ing. · P. borgen Prof. Dr. Jur.Dlpl.-Ing.,Pot.-Ass., Pat.-Anw.bis 1979 · O. Zwirnor Dlpl.-Ing. Dipl.-W.-!ng.
    senkrecht zu den Oberflächen sind und
    - die Öffnung ein Schlankheitsverhältnis D/W von mehr als 0,5 besitzt, wobei D die'Tiefe der Öffnung und W die Breite der Öffnung, gemessen bei deren halben Tiefe, sind.
  2. 2. Verfahren zum Ätzen eines III-V-Halbleiterwafers zwecks Erzeugen einer Öffnung, die die Unterseite . einer auf dem Wafer liegenden Schicht freilegt, gekennzeichnet durch
    - Plasmaätzen des Plättchens in einem BC1_ und eine Quelle für atomares Cl enthaltenden Mediums zum chemischen Ätzen des Plättchens bei Vermeidung eines reaktiven Ätzens des Plättchens.
  3. 3. Verfahren nach Anspruch 2,
    dadurch gekennzeichnet , daß Cl_ als die Quelle verwendet wird.
  4. 4. Verfahren nach Anspruch 2,
    dadurch gekennzeichnet , daß
    2 —4
    - der Partialdruck des Ätzmediun s zwischen ■=· · 10
    und -| · 10~4 bar (zwischen 50 und 200 Millitorr) liegt.
    * A r.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet , daß das atomare Chlor mit 5 bis 13 % im Ätzmedium zugegen ist.
DE19813132555 1980-08-22 1981-08-18 Iii-v-halbleiterbauelement und verfahren zu seiner herstellung Ceased DE3132555A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/180,358 US4403241A (en) 1980-08-22 1980-08-22 Method for etching III-V semiconductors and devices made by this method

Publications (1)

Publication Number Publication Date
DE3132555A1 true DE3132555A1 (de) 1982-06-16

Family

ID=22660155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813132555 Ceased DE3132555A1 (de) 1980-08-22 1981-08-18 Iii-v-halbleiterbauelement und verfahren zu seiner herstellung

Country Status (3)

Country Link
US (1) US4403241A (de)
JP (1) JPS5771185A (de)
DE (1) DE3132555A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144142A2 (de) * 1983-11-30 1985-06-12 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterlasers
US4640737A (en) * 1983-11-30 1987-02-03 Kabushiki Kaisha Toshiba Dry etching method of compound semiconductor
DE4010370A1 (de) * 1989-04-12 1990-10-18 Mitsubishi Electric Corp Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
DE4312529A1 (de) * 1992-04-16 1993-10-21 Kobe Steel Ltd Elektronische Vorrichtung mit Diamantfilm und Verfahren zu deren Herstellung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
US4842699A (en) * 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
US4808273A (en) * 1988-05-10 1989-02-28 Avantek, Inc. Method of forming completely metallized via holes in semiconductors
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JP2839376B2 (ja) * 1991-02-05 1998-12-16 三菱電機株式会社 半導体装置の製造方法
DE19632626A1 (de) * 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP2019121750A (ja) * 2018-01-11 2019-07-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
US4162337A (en) * 1977-11-14 1979-07-24 Bell Telephone Laboratories, Incorporated Process for fabricating III-V semiconducting devices with electroless gold plating
DE2930290A1 (de) * 1978-07-31 1980-02-28 Western Electric Co Verfahren zum herstellen eines gegenstandes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7310279A (de) * 1972-07-31 1974-02-04
US4171234A (en) * 1976-07-20 1979-10-16 Matsushita Electric Industrial Co., Ltd. Method of fabricating three-dimensional epitaxial layers utilizing molecular beams of varied angles
JPS5367374A (en) * 1976-11-27 1978-06-15 Nec Corp Manufacture of schottky barrier field effect transistor
JPS54163688A (en) * 1978-06-15 1979-12-26 Nippon Electric Co Preparation of semiconductor element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
US4162337A (en) * 1977-11-14 1979-07-24 Bell Telephone Laboratories, Incorporated Process for fabricating III-V semiconducting devices with electroless gold plating
DE2930290A1 (de) * 1978-07-31 1980-02-28 Western Electric Co Verfahren zum herstellen eines gegenstandes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BURTON, Randolph H. et al: Plasma separation of In GaAsP/In P light-emitting diodes. In: Applied Physics Letters, 1980, Vol. 37, Nr. 4, S. 411-412 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144142A2 (de) * 1983-11-30 1985-06-12 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterlasers
EP0144142A3 (en) * 1983-11-30 1986-08-20 Kabushiki Kaisha Toshiba Dry etching method of compound semiconductor
US4640737A (en) * 1983-11-30 1987-02-03 Kabushiki Kaisha Toshiba Dry etching method of compound semiconductor
US5138439A (en) * 1989-04-04 1992-08-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE4010370A1 (de) * 1989-04-12 1990-10-18 Mitsubishi Electric Corp Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
DE4312529A1 (de) * 1992-04-16 1993-10-21 Kobe Steel Ltd Elektronische Vorrichtung mit Diamantfilm und Verfahren zu deren Herstellung
US5432357A (en) * 1992-04-16 1995-07-11 Kabushiki Kaisha Kobe Seiko Sho Diamond film electronic devices
DE4312529C2 (de) * 1992-04-16 1998-05-28 Kobe Steel Ltd Thermistor

Also Published As

Publication number Publication date
US4403241A (en) 1983-09-06
JPS5771185A (en) 1982-05-01
JPH0552058B2 (de) 1993-08-04

Similar Documents

Publication Publication Date Title
DE4114752C2 (de) Plasmabearbeitungsverfahren und -vorrichtung
DE3132555A1 (de) Iii-v-halbleiterbauelement und verfahren zu seiner herstellung
DE1967363C2 (de)
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE2930391A1 (de) Plasmaaetzvorrichtung
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE19820878A1 (de) Verfahren zum Abscheiden einer Materialschicht auf einem Substrat und Plattierungssystem
DE3706127A1 (de) Diskontinuierliches aetzverfahren
EP0089382B1 (de) Plasmareaktor und seine Anwendung beim Ätzen und Beschichten von Substraten
DE3140890A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2835577A1 (de) Verfahren zum herstellen eines duennfilmmagnetkopfes und duennfilmmagnetkopf mit einem nickel-eisen-muster mit boeschungen
DE1614233B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE3125136A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE10203146A1 (de) Einspannfutteranordnung eines Ätzgerätes zum Verhindern von Nebenprodukten
DE4406397A1 (de) Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates
DE3030814A1 (de) Plasmaaetzverfahren
DE2536108A1 (de) Kantenbegrenzung bei halbleiterscheibchen
DE3219284A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0006475A1 (de) Vorrichtung zur Beschichtung von Werkstücken durch Kathodenzerstäuben
EP0353719A2 (de) Metallkontakt mit überhängenden Kanten und Herstellungsverfahren
DE3421127A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

8110 Request for examination paragraph 44
8131 Rejection