JP2000106383A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000106383A JP2000106383A JP10274771A JP27477198A JP2000106383A JP 2000106383 A JP2000106383 A JP 2000106383A JP 10274771 A JP10274771 A JP 10274771A JP 27477198 A JP27477198 A JP 27477198A JP 2000106383 A JP2000106383 A JP 2000106383A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- metal wiring
- connection port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 リードをバンプ電極に圧着させる時のクラッ
クの発生領域の下方向への拡散を導電体膜で防止し、素
子領域との短絡を抑える。 【解決手段】 半導体基板１０９表面に形成されるフィ
ールド酸化膜１１０と、この上に形成される第１の層間
絶縁膜１０６と、この上に形成される第１の金属配線１
０２上に形成される第２の層間絶縁膜１０３の接続口１
０４で接続されるボンディングパッド部と、第２の層間
絶縁膜の接続口１０４下方のフィールド酸化膜上に半導
体基板１０９上に形成される素子領域１０８と隔離して
設けられる導電体膜１０５を有し、これと第１の金属配
線１０２とが接続される第１の層間絶縁膜の長方形の形
状をなす所望の寸法の接続口１０７を、第２の層間絶縁
膜の接続口１０４下方の第１の層間絶縁膜の領域から近
傍の素子領域方向に位置し、しかもこの素子領域方向に
長手方向に直交させて配置するようにしたものである。
クの発生領域の下方向への拡散を導電体膜で防止し、素
子領域との短絡を抑える。 【解決手段】 半導体基板１０９表面に形成されるフィ
ールド酸化膜１１０と、この上に形成される第１の層間
絶縁膜１０６と、この上に形成される第１の金属配線１
０２上に形成される第２の層間絶縁膜１０３の接続口１
０４で接続されるボンディングパッド部と、第２の層間
絶縁膜の接続口１０４下方のフィールド酸化膜上に半導
体基板１０９上に形成される素子領域１０８と隔離して
設けられる導電体膜１０５を有し、これと第１の金属配
線１０２とが接続される第１の層間絶縁膜の長方形の形
状をなす所望の寸法の接続口１０７を、第２の層間絶縁
膜の接続口１０４下方の第１の層間絶縁膜の領域から近
傍の素子領域方向に位置し、しかもこの素子領域方向に
長手方向に直交させて配置するようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の構造
に係り、特にボンディングパット下の素子構造に関する
ものである。
に係り、特にボンディングパット下の素子構造に関する
ものである。
【０００２】
【従来の技術】半導体集積回路においてボンディングパ
ッド下に入力や出力となる素子を形成することは、半導
体装置の面積縮小および製造コスト削減を行う上で優れ
ている。しかしながら、そのボンディングパッド下に素
子を形成する上で、問題となるのは、ボンディング工程
への影響、外部パッケージからの応力とともに、ボンデ
ィング工程でのストレスなどである。
ッド下に入力や出力となる素子を形成することは、半導
体装置の面積縮小および製造コスト削減を行う上で優れ
ている。しかしながら、そのボンディングパッド下に素
子を形成する上で、問題となるのは、ボンディング工程
への影響、外部パッケージからの応力とともに、ボンデ
ィング工程でのストレスなどである。
【０００３】半導体集積回路が形成された半導体基板の
パッケージングでは、半導体集積回路と外部電極との接
続に相応のボンディング強度を必要とするため、加圧や
超音波等のストレスをボンディングパッドに対して与え
ている。それらのストレスはボンディングパッド下での
クラック等を発生させるためにボンディングパッド下の
素子形成の実現に対し、大きな課題となっている。
パッケージングでは、半導体集積回路と外部電極との接
続に相応のボンディング強度を必要とするため、加圧や
超音波等のストレスをボンディングパッドに対して与え
ている。それらのストレスはボンディングパッド下での
クラック等を発生させるためにボンディングパッド下の
素子形成の実現に対し、大きな課題となっている。
【０００４】パッケージング形態の一つに、ボンディン
グパッド上に突起状のバンプ電極を形成し、半導体集積
回路が形成された半導体基板と相対する基板・フィルム
キャリア・リードフレーム等を接続する技術がある。図
５はかかる従来のバンプ電極によるボンディング工程の
説明図である。半導体基板５００に形成されるボンディ
ングパッド５０５上のバンプ電極５０１の製造方法に
は、電気メッキ方式やボールボンド方式等がある。特に
電気メッキ方式は、バンプ電極のファインピッチ形成や
大量生産性に優れ、現在、金バンプ電極に代表されるバ
ンプ形成技術の主流となっている。
グパッド上に突起状のバンプ電極を形成し、半導体集積
回路が形成された半導体基板と相対する基板・フィルム
キャリア・リードフレーム等を接続する技術がある。図
５はかかる従来のバンプ電極によるボンディング工程の
説明図である。半導体基板５００に形成されるボンディ
ングパッド５０５上のバンプ電極５０１の製造方法に
は、電気メッキ方式やボールボンド方式等がある。特に
電気メッキ方式は、バンプ電極のファインピッチ形成や
大量生産性に優れ、現在、金バンプ電極に代表されるバ
ンプ形成技術の主流となっている。
【０００５】半導体集積回路に形成したバンプ電極５０
１とフィルムキャリア５０２とは、フィルムキャリア５
０２に接続されたリード５０３とバンプ電極５０１を圧
着させることにより接続される。リード５０３とバンプ
電極５０１を圧着させる工程では数百度程度の温度のボ
ンディングツール５０４で、リード５０３とバンプ電極
５０１の接合面に対し１０数ｋｇ／ｃｍ2 程度の加圧力
で圧着を行う。
１とフィルムキャリア５０２とは、フィルムキャリア５
０２に接続されたリード５０３とバンプ電極５０１を圧
着させることにより接続される。リード５０３とバンプ
電極５０１を圧着させる工程では数百度程度の温度のボ
ンディングツール５０４で、リード５０３とバンプ電極
５０１の接合面に対し１０数ｋｇ／ｃｍ2 程度の加圧力
で圧着を行う。
【０００６】リード５０３が接合しているフィルムキャ
リア５０２は、バンプ電極５０１上面より上方の位置に
あるため、リードを屈曲させバンプ電極５０１上面へ密
着させる圧力が必要となり、また、リード５０３は通常
錫等で被膜されており、バンプ電極５０１と錫等で被膜
されたリード５０３との接合強度を得るために２００℃
〜４００℃程度の加熱が必要となる。ここで示したこの
パッケージング形態でのボンディングパッド５０５下の
素子形成は、バンプ電極５０１を介しているため半導体
基板５００側へのストレスが小さく、現在主流になりつ
つある。
リア５０２は、バンプ電極５０１上面より上方の位置に
あるため、リードを屈曲させバンプ電極５０１上面へ密
着させる圧力が必要となり、また、リード５０３は通常
錫等で被膜されており、バンプ電極５０１と錫等で被膜
されたリード５０３との接合強度を得るために２００℃
〜４００℃程度の加熱が必要となる。ここで示したこの
パッケージング形態でのボンディングパッド５０５下の
素子形成は、バンプ電極５０１を介しているため半導体
基板５００側へのストレスが小さく、現在主流になりつ
つある。
【０００７】図６は従来の半導体装置の断面図（ＭＯＳ
構造については省略）である。この図を用いてボンディ
ングパッド下の構造について説明する。半導体基板６０
０上にＭＯＳ構造を形成するために、不純物を拡散した
拡散層、ゲート酸化膜、およびＭＯＳ構造のゲートとな
る多結晶シリコン膜等からなる導電膜で形成された、Ｍ
ＯＳ構造による素子領域６０１と、フィールド酸化膜６
０２を形成する。
構造については省略）である。この図を用いてボンディ
ングパッド下の構造について説明する。半導体基板６０
０上にＭＯＳ構造を形成するために、不純物を拡散した
拡散層、ゲート酸化膜、およびＭＯＳ構造のゲートとな
る多結晶シリコン膜等からなる導電膜で形成された、Ｍ
ＯＳ構造による素子領域６０１と、フィールド酸化膜６
０２を形成する。
【０００８】そして、半導体基板６００上に形成された
ＭＯＳ構造による素子領域６０１上に第１の層間絶縁膜
６０３、第１の配線層となる第１メタル６０４、第２の
層間絶縁膜６０５および第２の配線層となる第２メタル
６０６の順で形成する。第２メタル６０６が最上層の配
線層となる場合は、この第２メタル６０６によりボンデ
ィングパッドが形成される。
ＭＯＳ構造による素子領域６０１上に第１の層間絶縁膜
６０３、第１の配線層となる第１メタル６０４、第２の
層間絶縁膜６０５および第２の配線層となる第２メタル
６０６の順で形成する。第２メタル６０６が最上層の配
線層となる場合は、この第２メタル６０６によりボンデ
ィングパッドが形成される。
【０００９】さらに、第２メタル６０６形成後の半導体
基板６００上は、半導体回路の保護のためボンディング
パッド部のみが開口された窒化膜等の表面保護膜６０７
が形成される。ボンディングパッド下の素子領域６０１
の出力あるいは入力端子は第１の層間絶縁膜６０３の開
口部６０９を介し第１メタル６０４へと接続され、次
に、第２の層間絶縁膜６０５の開口部６０８を介し、ボ
ンディングパッドである第２メタル６０６へと接続され
る。
基板６００上は、半導体回路の保護のためボンディング
パッド部のみが開口された窒化膜等の表面保護膜６０７
が形成される。ボンディングパッド下の素子領域６０１
の出力あるいは入力端子は第１の層間絶縁膜６０３の開
口部６０９を介し第１メタル６０４へと接続され、次
に、第２の層間絶縁膜６０５の開口部６０８を介し、ボ
ンディングパッドである第２メタル６０６へと接続され
る。
【００１０】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の構造によると、リードをバンプ電
極に圧着させる時の加圧により、半導体基板のバンプ電
極下の第２の層間絶縁膜の開口部である第２メタルと第
１メタルとの接合部に、応力が集中する傾向がある。前
記第２メタルと第１メタルの接合部に集中した応力は、
その接合部と接合部直下の第１の層間絶縁膜で緩和しき
れずに、金属配線とシリコン酸化膜等からなる層間絶縁
膜の弾性限界の違いから、第１の層間絶縁膜の塑性変形
となるクラック等の不良を引き起こす。この不良は、第
２金属配線層と素子または基板とを十分に電気的に分離
する機能を不可能にして、短絡等の素子の動作に致命的
な不良を引き起こす。
た従来の半導体装置の構造によると、リードをバンプ電
極に圧着させる時の加圧により、半導体基板のバンプ電
極下の第２の層間絶縁膜の開口部である第２メタルと第
１メタルとの接合部に、応力が集中する傾向がある。前
記第２メタルと第１メタルの接合部に集中した応力は、
その接合部と接合部直下の第１の層間絶縁膜で緩和しき
れずに、金属配線とシリコン酸化膜等からなる層間絶縁
膜の弾性限界の違いから、第１の層間絶縁膜の塑性変形
となるクラック等の不良を引き起こす。この不良は、第
２金属配線層と素子または基板とを十分に電気的に分離
する機能を不可能にして、短絡等の素子の動作に致命的
な不良を引き起こす。
【００１１】本発明は、上記問題点を除去し、リードを
バンプ電極に圧着させる時の加圧によるクラックの発生
について、クラックの発生領域の下方向への拡散を導電
体膜で防止するとともに、近傍の素子領域との短絡等に
よる不良を確実に抑えることができる半導体装置を提供
することを目的とする。
バンプ電極に圧着させる時の加圧によるクラックの発生
について、クラックの発生領域の下方向への拡散を導電
体膜で防止するとともに、近傍の素子領域との短絡等に
よる不良を確実に抑えることができる半導体装置を提供
することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体装置において、半導体基板表面に形成され
るフィールド酸化膜と、このフィールド酸化膜上に形成
される第１の層間絶縁膜と、この第１の層間絶縁膜上に
形成される第１の金属配線と、この第１の金属配線上に
形成される第２の層間絶縁膜の接続口で接続されるボン
ディングパッドとなる第２の金属配線とを少なくとも含
んでなるパッド部と、前記第２の層間絶縁膜の接続口下
方のフィールド酸化膜上に半導体基板上に形成される素
子領域と隔離して設けられる導電体膜を有し、この導電
体膜と前記第１の金属配線とが接続される第１の層間絶
縁膜の長方形の形状をなす所望の寸法の接続口を、前記
第２の層間絶縁膜の接続口下方の第１の層間絶縁膜の領
域から近傍の素子領域方向に位置し、しかもこの素子領
域方向に長手方向に直交させて配置するようにしたもの
である。
成するために、 〔１〕半導体装置において、半導体基板表面に形成され
るフィールド酸化膜と、このフィールド酸化膜上に形成
される第１の層間絶縁膜と、この第１の層間絶縁膜上に
形成される第１の金属配線と、この第１の金属配線上に
形成される第２の層間絶縁膜の接続口で接続されるボン
ディングパッドとなる第２の金属配線とを少なくとも含
んでなるパッド部と、前記第２の層間絶縁膜の接続口下
方のフィールド酸化膜上に半導体基板上に形成される素
子領域と隔離して設けられる導電体膜を有し、この導電
体膜と前記第１の金属配線とが接続される第１の層間絶
縁膜の長方形の形状をなす所望の寸法の接続口を、前記
第２の層間絶縁膜の接続口下方の第１の層間絶縁膜の領
域から近傍の素子領域方向に位置し、しかもこの素子領
域方向に長手方向に直交させて配置するようにしたもの
である。
【００１３】〔２〕半導体装置において、半導体基板表
面に形成されるフィールド酸化膜と、このフィールド酸
化膜上に形成される第１の層間絶縁膜と、この第１の層
間絶縁膜上に形成される第１の金属配線と、この第１の
金属配線上に形成される第２の層間絶縁膜の接続口で接
続されるボンディングパッドとなる第２の金属配線とを
少なくとも含んでなるパッド部と、前記第２の層間絶縁
膜の接続口下方のフィールド酸化膜上に半導体基板上に
形成される素子領域と隔離して設けられる導電体膜を有
し、前記第２の層間絶縁膜の接続口の周辺領域において
第２の層間絶縁膜の接続口下方に形成された前記導電体
膜と第１の金属配線に達する第１の層間絶縁膜を囲むよ
うに複数の接続口で接続するようにしたものである。
面に形成されるフィールド酸化膜と、このフィールド酸
化膜上に形成される第１の層間絶縁膜と、この第１の層
間絶縁膜上に形成される第１の金属配線と、この第１の
金属配線上に形成される第２の層間絶縁膜の接続口で接
続されるボンディングパッドとなる第２の金属配線とを
少なくとも含んでなるパッド部と、前記第２の層間絶縁
膜の接続口下方のフィールド酸化膜上に半導体基板上に
形成される素子領域と隔離して設けられる導電体膜を有
し、前記第２の層間絶縁膜の接続口の周辺領域において
第２の層間絶縁膜の接続口下方に形成された前記導電体
膜と第１の金属配線に達する第１の層間絶縁膜を囲むよ
うに複数の接続口で接続するようにしたものである。
【００１４】〔３〕半導体装置において、半導体基板表
面に形成されるフィールド酸化膜と、このフィールド酸
化膜上に形成される第１の層間絶縁膜と、この第１の層
間絶縁膜上に形成される第１の金属配線と、この第１の
金属配線上に形成される第２の層間絶縁膜の接続口で接
続されるボンディングパッドとなる第２の金属配線とを
少なくとも含んでなるパッド部と、前記第２の層間絶縁
膜の接続口下方のフィールド酸化膜上に半導体基板上に
形成される素子領域と隔離して設けられる導電体膜を有
し、前記第２の層間絶縁膜の接続口下方の領域周辺を第
２の層間絶縁膜の接続口下方に形成された導電体膜と第
１の金属配線に達する第１の層間絶縁膜の接続口で四角
に囲む形状にするようにしたものである。
面に形成されるフィールド酸化膜と、このフィールド酸
化膜上に形成される第１の層間絶縁膜と、この第１の層
間絶縁膜上に形成される第１の金属配線と、この第１の
金属配線上に形成される第２の層間絶縁膜の接続口で接
続されるボンディングパッドとなる第２の金属配線とを
少なくとも含んでなるパッド部と、前記第２の層間絶縁
膜の接続口下方のフィールド酸化膜上に半導体基板上に
形成される素子領域と隔離して設けられる導電体膜を有
し、前記第２の層間絶縁膜の接続口下方の領域周辺を第
２の層間絶縁膜の接続口下方に形成された導電体膜と第
１の金属配線に達する第１の層間絶縁膜の接続口で四角
に囲む形状にするようにしたものである。
【００１５】〔４〕半導体装置において、半導体基板表
面に形成されるフィールド酸化膜と、このフィールド酸
化膜上に形成される第１の層間絶縁膜と、この第１の層
間絶縁膜上に形成される第１の金属配線と、この第１の
金属配線上に形成される第２の層間絶縁膜の接続口で接
続されるボンディングパッドとなる第２の金属配線とを
少なくとも含んでなるパッド部と、前記第２の層間絶縁
膜の接続口下方のフィールド酸化膜上に半導体基板上に
形成される素子領域と隔離して設けられるとともに、複
数の凹部あるいは孔を微小間隔で形成した導電体膜を具
備するようにしたものである。
面に形成されるフィールド酸化膜と、このフィールド酸
化膜上に形成される第１の層間絶縁膜と、この第１の層
間絶縁膜上に形成される第１の金属配線と、この第１の
金属配線上に形成される第２の層間絶縁膜の接続口で接
続されるボンディングパッドとなる第２の金属配線とを
少なくとも含んでなるパッド部と、前記第２の層間絶縁
膜の接続口下方のフィールド酸化膜上に半導体基板上に
形成される素子領域と隔離して設けられるとともに、複
数の凹部あるいは孔を微小間隔で形成した導電体膜を具
備するようにしたものである。
【００１６】〔５〕上記〔１〕、〔２〕、〔３〕又は
〔４〕記載の半導体装置において、前記導電体膜は、多
結晶シリコン膜、高融点金属シリサイド膜、高融点金属
ポリサイド膜または金属膜からなるようにしたものであ
る。
〔４〕記載の半導体装置において、前記導電体膜は、多
結晶シリコン膜、高融点金属シリサイド膜、高融点金属
ポリサイド膜または金属膜からなるようにしたものであ
る。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図１は本発明の第１実施例を示す半
導体装置の構成図であり、図１（ａ）はその半導体装置
の平面図、図１（ｂ）はその半導体装置の断面図であ
る。これらの図に示すように、半導体基板１０９上のボ
ンディングパッド部において、ボンディングパッドとな
る第２の金属配線１０１と、第１の金属配線１０２が第
２の層間絶縁膜１０３の接続口（開口部）１０４を介し
接続される。
て詳細に説明する。図１は本発明の第１実施例を示す半
導体装置の構成図であり、図１（ａ）はその半導体装置
の平面図、図１（ｂ）はその半導体装置の断面図であ
る。これらの図に示すように、半導体基板１０９上のボ
ンディングパッド部において、ボンディングパッドとな
る第２の金属配線１０１と、第１の金属配線１０２が第
２の層間絶縁膜１０３の接続口（開口部）１０４を介し
接続される。
【００１８】半導体基板１０９上のフィールド酸化膜１
１０上には、素子と接続されていない多結晶シリコン膜
１０５を第２の層間絶縁膜１０３の開口部１０４下方に
設置し、第１の層間絶縁膜１０６の開口部１０７を介
し、第１の金属配線１０２と多結晶シリコン膜１０５と
を接続させる。開口部１０７は開口部１０４から近傍の
素子領域１０８の方向に長辺方向を直交させ、開口部１
０４と近傍の素子領域１０８間に設置する。開口部１０
７の長辺方向の寸法は、第１の層間絶縁膜１０６にクラ
ックが発生した場合の拡散する可能性に相応した寸法を
必要とする。
１０上には、素子と接続されていない多結晶シリコン膜
１０５を第２の層間絶縁膜１０３の開口部１０４下方に
設置し、第１の層間絶縁膜１０６の開口部１０７を介
し、第１の金属配線１０２と多結晶シリコン膜１０５と
を接続させる。開口部１０７は開口部１０４から近傍の
素子領域１０８の方向に長辺方向を直交させ、開口部１
０４と近傍の素子領域１０８間に設置する。開口部１０
７の長辺方向の寸法は、第１の層間絶縁膜１０６にクラ
ックが発生した場合の拡散する可能性に相応した寸法を
必要とする。
【００１９】以下、この半導体装置の動作について説明
する。上記したようにボンディングにより発生する、第
２の層間絶縁膜１０３の開口部１０４下方の第１の層間
絶縁膜１０６のクラックは下方への拡散が多結晶シリコ
ン膜１０５で抑制される。また、基板表面と水平方向の
特に短絡の可能性がある素子等が存在する方向へのクラ
ックの拡散についても、第１の金属配線１０２と多結晶
シリコン膜１０５との接続部となる第１の層間絶縁膜１
０６の開口部１０７で確実に抑制することが可能とな
る。
する。上記したようにボンディングにより発生する、第
２の層間絶縁膜１０３の開口部１０４下方の第１の層間
絶縁膜１０６のクラックは下方への拡散が多結晶シリコ
ン膜１０５で抑制される。また、基板表面と水平方向の
特に短絡の可能性がある素子等が存在する方向へのクラ
ックの拡散についても、第１の金属配線１０２と多結晶
シリコン膜１０５との接続部となる第１の層間絶縁膜１
０６の開口部１０７で確実に抑制することが可能とな
る。
【００２０】このように、第１実施例によれば、第１の
層間絶縁膜１０６のクラックの発生について、クラック
の発生領域の下方向への拡散を多結晶シリコン膜１０５
で防止し、半導体基板１０９表面と水平方向の拡散は、
短絡の可能性のある近傍の素子領域１０８方向の、素子
とクラック発生領域の間に第１の金属配線１０２と多結
晶シリコン膜１０５との接続部となる第１の層間絶縁膜
１０６の開口部１０７を連続的に設置することで、防止
することができる。
層間絶縁膜１０６のクラックの発生について、クラック
の発生領域の下方向への拡散を多結晶シリコン膜１０５
で防止し、半導体基板１０９表面と水平方向の拡散は、
短絡の可能性のある近傍の素子領域１０８方向の、素子
とクラック発生領域の間に第１の金属配線１０２と多結
晶シリコン膜１０５との接続部となる第１の層間絶縁膜
１０６の開口部１０７を連続的に設置することで、防止
することができる。
【００２１】そのため近傍の素子領域との短絡等による
不良を確実に抑えることができる。次に、本発明の第２
実施例について説明する。図２は本発明の第２実施例を
示す半導体装置の構成図であり、図２（ａ）はその半導
体装置の平面図、図２（ｂ）はその半導体装置の断面図
である。ボンディングパッドとなる第２の金属配線２０
１と第１の金属配線２０２の接続部である第２の層間絶
縁膜２０３の開口部２０４下方に多結晶シリコン膜２０
５を設置した構造において、第１の金属配線２０２と多
結晶シリコン膜２０５とを接続させる第１の層間絶縁膜
２０６の開口部２０７を開口部２０４下方への設置を避
けて、開口部２０４の周辺部に可能な限り多く配置す
る。なお、２０８はフィールド酸化膜、２０９は半導体
基板である。
不良を確実に抑えることができる。次に、本発明の第２
実施例について説明する。図２は本発明の第２実施例を
示す半導体装置の構成図であり、図２（ａ）はその半導
体装置の平面図、図２（ｂ）はその半導体装置の断面図
である。ボンディングパッドとなる第２の金属配線２０
１と第１の金属配線２０２の接続部である第２の層間絶
縁膜２０３の開口部２０４下方に多結晶シリコン膜２０
５を設置した構造において、第１の金属配線２０２と多
結晶シリコン膜２０５とを接続させる第１の層間絶縁膜
２０６の開口部２０７を開口部２０４下方への設置を避
けて、開口部２０４の周辺部に可能な限り多く配置す
る。なお、２０８はフィールド酸化膜、２０９は半導体
基板である。
【００２２】以下、この半導体装置の動作について説明
する。上記したようにボンディングにより発生する、第
２の層間絶縁膜２０３の開口部２０４下方の第１の層間
絶縁膜２０６のクラックは、下方への拡散が多結晶シリ
コン膜２０５で抑制され、また半導体基板２０９表面と
水平方向への拡散も、第１の金属配線２０２と多結晶シ
リコン膜２０５との接続部となる第１の層間絶縁膜２０
６の開口部２０７で抑制される。
する。上記したようにボンディングにより発生する、第
２の層間絶縁膜２０３の開口部２０４下方の第１の層間
絶縁膜２０６のクラックは、下方への拡散が多結晶シリ
コン膜２０５で抑制され、また半導体基板２０９表面と
水平方向への拡散も、第１の金属配線２０２と多結晶シ
リコン膜２０５との接続部となる第１の層間絶縁膜２０
６の開口部２０７で抑制される。
【００２３】第１の層間絶縁膜２０６のクラックが大面
積に及んだ場合、クラック発生領域を起点として、密着
強度が低下する可能性があり、ボンディングパッド部で
のそのような密着強度の低下は、リード接続後のリード
の引っ張り強度への影響等信頼性上問題となるが、第２
実施例では第１実施例の効果である、多結晶シリコン膜
２０５より下方向への該不良の拡散や基板表面に対し水
平方向への該不良の拡散を抑制するという効果に加え
て、多結晶シリコン膜２０５と第１の金属配線２０２の
接続部となる第１の層間絶縁膜２０６の開口部２０７
を、クラック発生領域に多数配置していることにより、
密着強度不足を補うことができる。
積に及んだ場合、クラック発生領域を起点として、密着
強度が低下する可能性があり、ボンディングパッド部で
のそのような密着強度の低下は、リード接続後のリード
の引っ張り強度への影響等信頼性上問題となるが、第２
実施例では第１実施例の効果である、多結晶シリコン膜
２０５より下方向への該不良の拡散や基板表面に対し水
平方向への該不良の拡散を抑制するという効果に加え
て、多結晶シリコン膜２０５と第１の金属配線２０２の
接続部となる第１の層間絶縁膜２０６の開口部２０７
を、クラック発生領域に多数配置していることにより、
密着強度不足を補うことができる。
【００２４】次に、本発明の第３実施例について説明す
る。図３は本発明の第３実施例を示す半導体装置の構成
図であり、図３（ａ）はその半導体装置の平面図、図３
（ｂ）はその半導体装置の断面図である。ボンディング
パッドとなる第２の金属配線３０１と第１の金属配線３
０２の接続部である第２の層間絶縁膜３０３の開口部３
０４下方に多結晶シリコン膜３０５を配置した構造にお
いて、第１の金属配線３０２と多結晶シリコン膜３０５
とを接続させる第１の層間絶縁膜３０６の開口部３０７
を開口部３０４から最適な距離で配置し、開口部３０４
の周囲を囲むように構成する。なお、３０８はフィール
ド酸化膜、３０９は半導体基板である。
る。図３は本発明の第３実施例を示す半導体装置の構成
図であり、図３（ａ）はその半導体装置の平面図、図３
（ｂ）はその半導体装置の断面図である。ボンディング
パッドとなる第２の金属配線３０１と第１の金属配線３
０２の接続部である第２の層間絶縁膜３０３の開口部３
０４下方に多結晶シリコン膜３０５を配置した構造にお
いて、第１の金属配線３０２と多結晶シリコン膜３０５
とを接続させる第１の層間絶縁膜３０６の開口部３０７
を開口部３０４から最適な距離で配置し、開口部３０４
の周囲を囲むように構成する。なお、３０８はフィール
ド酸化膜、３０９は半導体基板である。
【００２５】以下、この半導体装置の動作について説明
する。上記したようにボンディングにより発生する、第
２の層間絶縁膜３０３の開口部３０４直下の第１の層間
絶縁膜３０６のクラックは、下方への拡散が多結晶シリ
コン膜３０５で抑制される。またクラックが発生する領
域を開口部３０７で完全に囲むことにより半導体基板３
０９表面と水平方向へのクラックの拡散についても、確
実に抑制することが可能となる。
する。上記したようにボンディングにより発生する、第
２の層間絶縁膜３０３の開口部３０４直下の第１の層間
絶縁膜３０６のクラックは、下方への拡散が多結晶シリ
コン膜３０５で抑制される。またクラックが発生する領
域を開口部３０７で完全に囲むことにより半導体基板３
０９表面と水平方向へのクラックの拡散についても、確
実に抑制することが可能となる。
【００２６】このように、クラックにより短絡の可能性
のある近傍の素子方向については、寸法縮小が見込まれ
るが、それ以外の方向については面積の縮小はない。第
２実施例によれば、第１の層間絶縁膜のクラックの周辺
への拡散を防止するためには相応の面積が必要となる
が、第３実施例では、クラック発生箇所である開口部３
０４を最適な距離で開口部３０７により囲むことによっ
て、周辺の素子との短絡等による不良を確実に抑える効
果を最小面積で得ることができる。
のある近傍の素子方向については、寸法縮小が見込まれ
るが、それ以外の方向については面積の縮小はない。第
２実施例によれば、第１の層間絶縁膜のクラックの周辺
への拡散を防止するためには相応の面積が必要となる
が、第３実施例では、クラック発生箇所である開口部３
０４を最適な距離で開口部３０７により囲むことによっ
て、周辺の素子との短絡等による不良を確実に抑える効
果を最小面積で得ることができる。
【００２７】次に、本発明の第４実施例について説明す
る。図４は本発明の第４実施例を示す半導体装置の構成
図であり、図４（ａ）はその半導体装置の平面図、図４
（ｂ）はその半導体装置の断面図である。これらの図に
示すように、半導体基板４０８上のボンディングパッド
部において、ボンディングパッドとなる第２の金属配線
４０１と、第１の金属配線４０４が第２の層間絶縁膜４
０３の開口部４０２を介し接続される。
る。図４は本発明の第４実施例を示す半導体装置の構成
図であり、図４（ａ）はその半導体装置の平面図、図４
（ｂ）はその半導体装置の断面図である。これらの図に
示すように、半導体基板４０８上のボンディングパッド
部において、ボンディングパッドとなる第２の金属配線
４０１と、第１の金属配線４０４が第２の層間絶縁膜４
０３の開口部４０２を介し接続される。
【００２８】半導体基板４０８上のフィールド酸化膜４
０７上には他の素子あるいは、他の配線と接続しない多
結晶シリコン膜４０６を微細加工技術により微小な孔４
０９を適当な間隔で多数形成した構成とし、開口部４０
２下方に配置されるよう設置する。ここで、微小な孔４
０９を形成する適当な間隔とは、微細加工技術で得られ
る最小寸法が望ましい。微細加工技術多結晶シリコン膜
４０６上に第１の層間絶縁膜４０５が配置され、多結晶
シリコン膜４０６と第１の金属配線４０４を分離するよ
うにしている。上記微小間隔で配置される微小な孔４０
９に代えて、微小間隔で配置される複数の凹部としても
よい。
０７上には他の素子あるいは、他の配線と接続しない多
結晶シリコン膜４０６を微細加工技術により微小な孔４
０９を適当な間隔で多数形成した構成とし、開口部４０
２下方に配置されるよう設置する。ここで、微小な孔４
０９を形成する適当な間隔とは、微細加工技術で得られ
る最小寸法が望ましい。微細加工技術多結晶シリコン膜
４０６上に第１の層間絶縁膜４０５が配置され、多結晶
シリコン膜４０６と第１の金属配線４０４を分離するよ
うにしている。上記微小間隔で配置される微小な孔４０
９に代えて、微小間隔で配置される複数の凹部としても
よい。
【００２９】以下、この半導体装置の動作について説明
する。多結晶シリコン膜４０６に微小な孔４０９を多数
形成したことにより、多結晶シリコン膜４０６は微小な
孔４０９の形成を施さない膜に比べ、加えられた応力に
対しての弾性限界が低下し、応力を緩和しようとするク
ラックが発生し易くなる。多結晶シリコン膜４０６の弾
性限界を第１の層間絶縁膜４０５の弾性限界より低下さ
せることにより、多結晶シリコン膜４０６でのクラック
を促進させ、パッケージング工程でのバンプ電極とリー
ドの圧着時の加圧による第２の層間絶縁膜４０４の開口
部４０２に集中した応力を緩和させる。多結晶シリコン
膜４０６でクラックを促進させることで、第１の層間絶
縁膜４０５のクラックの発生を防止する。
する。多結晶シリコン膜４０６に微小な孔４０９を多数
形成したことにより、多結晶シリコン膜４０６は微小な
孔４０９の形成を施さない膜に比べ、加えられた応力に
対しての弾性限界が低下し、応力を緩和しようとするク
ラックが発生し易くなる。多結晶シリコン膜４０６の弾
性限界を第１の層間絶縁膜４０５の弾性限界より低下さ
せることにより、多結晶シリコン膜４０６でのクラック
を促進させ、パッケージング工程でのバンプ電極とリー
ドの圧着時の加圧による第２の層間絶縁膜４０４の開口
部４０２に集中した応力を緩和させる。多結晶シリコン
膜４０６でクラックを促進させることで、第１の層間絶
縁膜４０５のクラックの発生を防止する。
【００３０】このように、第１の金属配線４０４あるい
は他の素子と絶縁されている多結晶シリコン膜４０６の
クラックによる応力緩和を行い、微小な孔４０９を形成
した多結晶シリコン膜４０６を緩衝材として使用するこ
とで、第１の層間絶縁膜４０５のクラックの防止が可能
となり、第１の金属配線４０４と半導体基板４０８との
短絡等の不良を防止することができる。
は他の素子と絶縁されている多結晶シリコン膜４０６の
クラックによる応力緩和を行い、微小な孔４０９を形成
した多結晶シリコン膜４０６を緩衝材として使用するこ
とで、第１の層間絶縁膜４０５のクラックの防止が可能
となり、第１の金属配線４０４と半導体基板４０８との
短絡等の不良を防止することができる。
【００３１】さらに、本発明は以下のような利用形態を
有する。上記実施例では半導体基板のパッケージ形態の
説明として、バンプ電極、テープキャリアおよびリード
フレームを含む技術を用いたが、第２の層間絶縁膜の接
続口を有し、第１の金属配線下の第１の層間絶縁膜への
影響の可能性がある他のパッケージ形態でも適用可能で
ある。
有する。上記実施例では半導体基板のパッケージ形態の
説明として、バンプ電極、テープキャリアおよびリード
フレームを含む技術を用いたが、第２の層間絶縁膜の接
続口を有し、第１の金属配線下の第１の層間絶縁膜への
影響の可能性がある他のパッケージ形態でも適用可能で
ある。
【００３２】第１実施例から第３実施例ではフィールド
酸化膜上の多結晶シリコン膜を用いてクラックの下方向
への拡散防止を説明したが、半導体基板上に形成可能
な、層間絶縁膜より弾性限界の大きい材質であれば、多
結晶シリコン膜の代替として他の材質を用いることも可
能である。第４実施例ではフィールド酸化膜上の多結晶
シリコン膜を応力の緩衝材として説明したが、所望の形
状を形成可能な材質であれば、多結晶シリコン膜の代替
として他の材質を用いることも可能である。例えば、高
融点金属シリサイド膜、高融点金属ポリサイド膜または
金属膜を用いることができる。
酸化膜上の多結晶シリコン膜を用いてクラックの下方向
への拡散防止を説明したが、半導体基板上に形成可能
な、層間絶縁膜より弾性限界の大きい材質であれば、多
結晶シリコン膜の代替として他の材質を用いることも可
能である。第４実施例ではフィールド酸化膜上の多結晶
シリコン膜を応力の緩衝材として説明したが、所望の形
状を形成可能な材質であれば、多結晶シリコン膜の代替
として他の材質を用いることも可能である。例えば、高
融点金属シリサイド膜、高融点金属ポリサイド膜または
金属膜を用いることができる。
【００３３】上記実施例では２層金属配線を例に説明し
たが、３層金属配線以上においても同じ効果が得られる
ことは明らかである。上記実施例ではボンディングパッ
ド下の素子としてＭＯＳを用いて説明したが、バイポー
ラ等の他の素子を使用しても同じ効果が得られる。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
たが、３層金属配線以上においても同じ効果が得られる
ことは明らかである。上記実施例ではボンディングパッ
ド下の素子としてＭＯＳを用いて説明したが、バイポー
ラ等の他の素子を使用しても同じ効果が得られる。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
【００３４】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （Ａ）第１の層間絶縁膜のクラックの発生について、ク
ラックの発生領域の下方向への拡散を導電体膜（多結晶
シリコン膜）で防止し、基板表面と水平方向の拡散は、
短絡の可能性のある近傍の素子領域方向の、素子領域と
クラック発生領域の間に第１の金属配線と導電体膜との
接続部となる第１の層間絶縁膜の開口部を連続的に配置
することで、防止することができる。したがって、近傍
の素子領域との短絡等による不良を確実に抑えることが
できる。
よれば、次のような効果を奏することができる。 （Ａ）第１の層間絶縁膜のクラックの発生について、ク
ラックの発生領域の下方向への拡散を導電体膜（多結晶
シリコン膜）で防止し、基板表面と水平方向の拡散は、
短絡の可能性のある近傍の素子領域方向の、素子領域と
クラック発生領域の間に第１の金属配線と導電体膜との
接続部となる第１の層間絶縁膜の開口部を連続的に配置
することで、防止することができる。したがって、近傍
の素子領域との短絡等による不良を確実に抑えることが
できる。
【００３５】（Ｂ）上記（Ａ）に加えて、導電体膜（多
結晶シリコン膜）と第１の金属配線の接続部となる第１
の層間絶縁膜の開口部をクラック発生領域に多数配置す
るようにしたので、密着強度不足を補うことができる。 （Ｃ）クラック発生箇所である開口部を最適な距離で開
口部により囲むことにより、周辺の素子領域との短絡等
による不良を確実に抑えることができる。しかも、その
面積を最小面積で得ることができる。
結晶シリコン膜）と第１の金属配線の接続部となる第１
の層間絶縁膜の開口部をクラック発生領域に多数配置す
るようにしたので、密着強度不足を補うことができる。 （Ｃ）クラック発生箇所である開口部を最適な距離で開
口部により囲むことにより、周辺の素子領域との短絡等
による不良を確実に抑えることができる。しかも、その
面積を最小面積で得ることができる。
【００３６】（Ｄ）導電体膜に複数の凹部あるいは孔を
微小間隔で形成することにより、クラックによる応力緩
和を行い、導電体膜（多結晶シリコン膜）を緩衝材とし
て使用することにより、第１の層間絶縁膜のクラックの
防止が可能となり、第１の金属配線と基板との短絡等の
不良を防止することができる。
微小間隔で形成することにより、クラックによる応力緩
和を行い、導電体膜（多結晶シリコン膜）を緩衝材とし
て使用することにより、第１の層間絶縁膜のクラックの
防止が可能となり、第１の金属配線と基板との短絡等の
不良を防止することができる。
【図１】本発明の第１実施例を示す半導体装置の構成図
である。
である。
【図２】本発明の第２実施例を示す半導体装置の構成図
である。
である。
【図３】本発明の第３実施例を示す半導体装置の構成図
である。
である。
【図４】本発明の第４実施例を示す半導体装置の構成図
である。
である。
【図５】従来のバンプ電極によるボンディング工程の説
明図である。
明図である。
【図６】従来の半導体装置の断面図（ＭＯＳ構造につい
ては省略）である。
ては省略）である。
１０１，２０１，３０１，４０１ 第２の金属配線 １０２，２０２，３０２，４０４ 第１の金属配線 １０３，２０３，３０３，４０３ 第２の層間絶縁膜 １０４，１０７，２０４，２０７，３０４，３０７，４
０２ 開口部 １０５，２０５，３０５，４０６ 多結晶シリコン膜
（導電体膜） １０６，２０６，３０６，４０５ 第１の層間絶縁膜 １０８ 近傍の素子領域 １０９，２０９，３０９，４０８ 半導体基板 １１０，２０８，３０８，４０７ フィールド酸化膜 ４０９ 微小な孔
０２ 開口部 １０５，２０５，３０５，４０６ 多結晶シリコン膜
（導電体膜） １０６，２０６，３０６，４０５ 第１の層間絶縁膜 １０８ 近傍の素子領域 １０９，２０９，３０９，４０８ 半導体基板 １１０，２０８，３０８，４０７ フィールド酸化膜 ４０９ 微小な孔
Claims (5)
- 【請求項１】（ａ）半導体基板表面に形成されるフィー
ルド酸化膜と、（ｂ）該フィールド酸化膜上に形成され
る第１の層間絶縁膜と、（ｃ）該第１の層間絶縁膜上に
形成される第１の金属配線と、（ｄ）該第１の金属配線
上に形成される第２の層間絶縁膜の接続口で接続される
ボンディングパッドとなる第２の金属配線とを少なくと
も含んでなるパッド部と、（ｅ）前記第２の層間絶縁膜
の接続口下方のフィールド酸化膜上に半導体基板上に形
成される素子領域と隔離して設けられる導電体膜を有
し、（ｆ）該導電体膜と前記第１の金属配線とが接続さ
れる第１の層間絶縁膜の長方形の形状をなす所望の寸法
の接続口を、前記第２の層間絶縁膜の接続口下方の第１
の層間絶縁膜の領域から近傍の素子領域方向に位置し、
しかも該素子領域方向に長手方向を直交させて配置する
ことを特徴とする半導体装置。 - 【請求項２】（ａ）半導体基板表面に形成されるフィー
ルド酸化膜と、（ｂ）該フィールド酸化膜上に形成され
る第１の層間絶縁膜と、（ｃ）該第１の層間絶縁膜上に
形成される第１の金属配線と、（ｄ）該第１の金属配線
上に形成される第２の層間絶縁膜の接続口で接続される
ボンディングパッドとなる第２の金属配線とを少なくと
も含んでなるパッド部と、（ｅ）前記第２の層間絶縁膜
の接続口下方のフィールド酸化膜上に半導体基板上に形
成される素子領域と隔離して設けられる導電体膜を有
し、（ｆ）前記第２の層間絶縁膜の接続口の周辺領域に
おいて第２の層間絶縁膜の接続口下方に形成された前記
導電体膜と第１の金属配線に達する第１の層間絶縁膜を
囲むように複数の接続口で接続することを特徴とする半
導体装置。 - 【請求項３】（ａ）半導体基板表面に形成されるフィー
ルド酸化膜と、（ｂ）該フィールド酸化膜上に形成され
る第１の層間絶縁膜と、（ｃ）該第１の層間絶縁膜上に
形成される第１の金属配線と、（ｄ）該第１の金属配線
上に形成される第２の層間絶縁膜の接続口で接続される
ボンディングパッドとなる第２の金属配線とを少なくと
も含んでなるパッド部と、（ｅ）前記第２の層間絶縁膜
の接続口下方のフィールド酸化膜上に半導体基板上に形
成される素子領域と隔離して設けられる導電体膜を有
し、（ｆ）前記第２の層間絶縁膜の接続口下方の領域周
辺を第２の層間絶縁膜の接続口下方に形成された導電体
膜と第１の金属配線に達する第１の層間絶縁膜の接続口
で四角に囲む形状にすることを特徴とする半導体装置。 - 【請求項４】（ａ）半導体基板表面に形成されるフィー
ルド酸化膜と、（ｂ）該フィールド酸化膜上に形成され
る第１の層間絶縁膜と、（ｃ）該第１の層間絶縁膜上に
形成される第１の金属配線と、（ｄ）該第１の金属配線
上に形成される第２の層間絶縁膜の接続口で接続される
ボンディングパッドとなる第２の金属配線とを少なくと
も含んでなるパッド部と、（ｅ）前記第２の層間絶縁膜
の接続口下方のフィールド酸化膜上に半導体基板上に形
成される素子領域と隔離して設けられるとともに、複数
の凹部あるいは孔を微小間隔で形成した導電体膜を具備
することを特徴とする半導体装置。 - 【請求項５】 請求項１、２、３又は４記載の半導体装
置において、前記導電体膜は、多結晶シリコン膜、高融
点金属シリサイド膜、高融点金属ポリサイド膜または金
属膜からなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27477198A JP3961125B2 (ja) | 1998-09-29 | 1998-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27477198A JP3961125B2 (ja) | 1998-09-29 | 1998-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000106383A true JP2000106383A (ja) | 2000-04-11 |
| JP3961125B2 JP3961125B2 (ja) | 2007-08-22 |
Family
ID=17546352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27477198A Expired - Fee Related JP3961125B2 (ja) | 1998-09-29 | 1998-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3961125B2 (ja) |
-
1998
- 1998-09-29 JP JP27477198A patent/JP3961125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3961125B2 (ja) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100329407B1 (ko) | 반도체 소자의 전극 구조 | |
| US7179686B2 (en) | Manufacturing method of semiconductor device | |
| JPS6138612B2 (ja) | ||
| JP3718360B2 (ja) | 半導体装置 | |
| KR20020076181A (ko) | 제1 반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로접촉된 제2 반도체 펠릿의 돌출전극을 구비한 반도체장치 | |
| JP2001274206A (ja) | 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法 | |
| JP4221904B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06105726B2 (ja) | 半導体集積回路装置 | |
| US6710448B2 (en) | Bonding pad structure | |
| JP2003318177A (ja) | 半導体集積回路装置 | |
| JPH118264A (ja) | 半導体装置及びその製造方法 | |
| JP3608393B2 (ja) | 半導体装置 | |
| JP2000106383A (ja) | 半導体装置 | |
| TW200426961A (en) | Semiconductor device | |
| JP4646789B2 (ja) | 半導体装置 | |
| US6744140B1 (en) | Semiconductor chip and method of producing the same | |
| JP2000195887A (ja) | 電子部品 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JPH09289276A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPH07254632A (ja) | 半導体装置及びその製造方法 | |
| JPS63136637A (ja) | 半導体装置 | |
| JP3005545B1 (ja) | 半導体集積回路装置 | |
| JPH10154708A (ja) | 半導体デバイスのパッド構造 | |
| JPS61144851A (ja) | 半導体装置 | |
| JPH06151436A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |