CN114868033A - 用于封装片上超声装置的方法和设备 - Google Patents

用于封装片上超声装置的方法和设备 Download PDF

Info

Publication number
CN114868033A
CN114868033A CN202080088098.4A CN202080088098A CN114868033A CN 114868033 A CN114868033 A CN 114868033A CN 202080088098 A CN202080088098 A CN 202080088098A CN 114868033 A CN114868033 A CN 114868033A
Authority
CN
China
Prior art keywords
circuitry
integrated circuit
circuit substrate
integrated
ultrasound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080088098.4A
Other languages
English (en)
Inventor
陈凯亮
内瓦达·J·桑切斯
刘建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Buffrey Operations
Original Assignee
Buffrey Operations
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Buffrey Operations filed Critical Buffrey Operations
Publication of CN114868033A publication Critical patent/CN114868033A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207—Driving circuits
    • B06B1/0215—Driving circuits for generating pulses, e.g. bursts of oscillations, envelopes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • A61B8/4494—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer characterised by the arrangement of the transducer elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
    • B06B2201/70—Specific application
    • B06B2201/76—Medical, dental
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文描述的技术的各方面涉及一种超声装置，该超声装置包括具有第一集成超声电路系统的第一集成电路基板和具有第二集成超声电路系统的第二集成电路基板。该第一和第二集成电路基板竖直堆叠地布置。第一导电柱通过第一重分布层电联接至该第一集成电路基板，并且第二导电柱通过该第一和第二重分布层电联接至该第二集成电路基板。

Description

用于封装片上超声装置的方法和设备
相关申请的交叉引用
本申请根据35 U.S.C.§119(e)要求2019年12月17日以代理人案卷号B1348.70171US00提交的标题为“METHODS AND APPARATUSES FOR PACKAGING ULTRASOUND-ON-CHIP DEVICES[用于封装片上超声装置的方法和设备]”的美国临时专利申请序列号62/949,318的权益，该申请的全部内容通过援引并入本文。
技术领域
总体上，本文描述的技术的各方面涉及超声装置。一些方面涉及片上超声装置。
背景技术
超声装置可以用于使用频率高于人类可听到的频率的声波执行诊断成像和/或治疗。超声成像可以用于查看身体内部软组织结构，例如以寻找疾病来源或排除任何病理。当超声脉冲被传送到组织中时(例如，通过使用超声成像装置)，声波被组织反射，其中不同的组织反射不同程度的声音。这些反射的声波然后可以被记录并且作为超声图像显示给操作者。声音信号的强度(振幅)和波行进穿过身体所需的时间提供了用于产生超声图像的信息。使用超声装置可以形成许多不同类型的图像，包括实时图像。例如，可以生成示出组织的二维截面、血流、组织随时间的运动、血的位置、特定分子的存在、组织的刚度或三维部位的解剖构造的图像。
发明内容
根据本申请的一个方面，一种片上超声装置包括：包括第一集成超声电路系统的第一集成电路基板；包括第二集成超声电路系统的第二集成电路基板；第一重分布层；第二重分布层；第一导电柱；和第二导电柱，其中该第一和第二集成电路基板竖直堆叠地布置，该第一导电柱通过该第一重分布层电联接至该第一集成电路基板，并且该第二导电柱通过该第一和第二重分布层电联接至该第二集成电路基板。
在一些实施例中，该片上超声装置进一步包括在第二集成电路基板中、联接至第二集成超声电路系统的超声换能器。在一些实施例中，该片上超声装置进一步包括第三导电柱，该第三导电柱通过第一和第二重分布层电联接在第一与第二集成电路基板之间。在一些实施例中，串行解串器(SerDes)发射电路系统与SerDes接收电路系统之间的通信链路是通过第三导电柱来实施的。
在一些实施例中，第一集成电路基板的第一集成超声电路系统包括数字接收电路系统，并且第二集成电路基板的第二集成超声电路系统包括脉冲器、接收开关、模拟接收电路系统、和模数转换器。在一些实施例中，第一集成电路基板的第一集成超声电路系统包括数字接收电路系统，并且第二集成电路基板包括超声换能器，并且第二集成超声电路系统包括脉冲器、接收开关、模拟接收电路系统、和模数转换器。
在一些实施例中，第一集成电路基板的第一集成超声电路系统包括数字接收电路系统，第二集成电路基板包括结合在一起的第一装置和第二装置，该第一装置包括超声换能器，并且第二集成超声电路系统位于该第二装置上并且括脉冲器、接收开关、模拟接收电路系统、和模数转换器。在一些实施例中，该模拟接收电路系统包括一个或多个模拟放大器、一个或多个模拟滤波器、模拟波束成形电路系统、模拟解线性调频电路系统、模拟正交解调(AQDM)电路系统、模拟时间延迟电路系统、模拟移相器电路系统、模拟求和电路系统、模拟时间增益补偿电路系统和/或模拟平均电路系统。在一些实施例中，该数字接收电路系统包括一个或多个数字滤波器、数字波束成形电路系统、数字正交解调(DQDM)电路系统、平均电路系统、数字解线性调频电路系统、数字时间延迟电路系统、数字移相器电路系统、数字求和电路系统、数字乘法电路系统、反量化电路系统、波形清除电路系统、图像形成电路系统、后端处理电路系统、和/或一个或多个输出缓冲器。
在一些实施例中，该片上超声装置包括联接至第一集成电路基板的焊球。在一些实施例中，该片上超声装置包括印刷电路基板(PCB)，并且其中，第一集成电路基板设置在PCB与第二集成电路基板之间。
在一些实施例中，第一集成电路基板与PCB之间的通信链路是通过第一导电柱来实施的。在一些实施例中，第二集成电路基板与PCB之间的通信链路是通过第二导电柱来实施的。
在一些实施例中，该片上超声装置是可穿戴片上超声装置的一部分。在一些实施例中，该片上超声装置是超声贴片的一部分。
在一些实施例中，该片上超声装置进一步包括第四导电柱，该第一重分布层联接在第二导电柱与第四导电柱之间，并且该第二重分布层联接在第四导电柱与第二集成电路基板或第二集成电路基板上的触点之间。在一些实施例中，第一重分布层包括多层式重分布层。
根据本申请的一方面，一种片上超声装置包括：包括第一集成超声电路系统的第一集成电路基板，该第一集成电路基板具有第一表面；第一导电柱，该第一导电柱邻近于该第一集成电路基板设置并且基本上沿着第一方向延伸；第一重分布层，该第一重分布层邻近于该第一集成电路基板的第一表面、并且将该第一集成超声电路系统电联接至该第一导电柱；包括第二集成超声电路系统的第二集成电路基板，该第二集成电路基板具有第一表面和与该第一表面相反的第二表面，该第一和第二集成电路基板沿着该第一方向堆叠，使得该第二集成电路基板的第一表面邻近于该第一集成电路基板的第一表面；第二导电柱，该第二导电柱邻近于该第二集成电路基板设置并且基本上沿着该第一方向延伸；以及第二重分布层，该第二重分布层邻近于该第二集成电路基板的第二表面、并且将该第二集成超声电路系统电联接至该第二导电柱。
根据本申请的一方面，一种方法包括：获得包括第一集成超声电路系统的第一集成电路基板并且获得包括第二集成超声电路系统的第二集成电路基板；形成第一导电柱，该第一导电柱邻近于该第一集成电路基板并且基本上沿着该第一方向延伸；形成第一重分布层，该第一重分布层邻近于该第一集成电路基板的第一表面、并且将该第一导电柱电联接至该第一集成超声电路系统；将该第一和第二集成电路基板沿着该第一方向彼此堆叠，使得该第一集成电路基板的第一表面邻近于该第二集成电路基板的第一表面；形成第二导电柱，该第二导电柱邻近于该第二集成电路基板并且基本上沿着该第一方向延伸；以及形成第二重分布层，该第二重分布层邻近于该第二集成电路基板的第二表面、并且将该第二导电柱电联接至该第二集成超声电路系统，该第二表面与该第二集成电路基板的第一表面相反。
附图说明
将参照以下示例性和非限制性附图来描述各个方面和实施例。应当理解，这些附图不一定按比例绘制。出现在多个附图中的项在它们出现的所有附图中用相同或相似的附图标记表示。
图1至图26展示了根据本文描述的某些实施例的在封装期间的示例性片上超声装置的截面；
图27展示了根据本文描述的某些实施例的另一示例性封装后的片上超声装置的截面；
图28至图29展示了根据本文描述的某些实施例的另一示例性封装后的片上超声装置的截面；
图30展示了根据本文描述的某些实施例的示例性片上超声装置的截面；
图31展示了根据本文描述的某些实施例的示例性片上超声装置的截面；
图32展示了根据本文描述的某些实施例的示例性片上超声装置的截面；
图33展示了根据本文描述的某些实施例的示例性片上超声装置的功能框图；
图34展示了根据本文描述的某些实施例的另一示例性片上超声装置的功能框图；
图35展示了根据本文描述的某些实施例的示例超声装置的功能框图；
图36展示了根据本文描述的某些实施例的图35的超声装置的侧视图的示意图；
图37展示了根据本文描述的某些实施例的图35的超声装置的俯视图的示意图；
图38展示了根据本文描述的某些实施例的图35的超声装置的底视图的示意图；
图39展示了根据本文描述的某些实施例的图35的超声装置的俯视图；
图40展示了根据本文描述的某些实施例的另一超声装置的俯视图；并且
图41展示了根据本文描述的某些实施例的用于封装片上超声装置的示例性过程。
具体实施方式
常规超声系统是大型、复杂且昂贵的系统，通常仅由拥有大量财务资源的大型医疗机构购买。最近，已经引入了更便宜且不那么复杂的超声成像设备。这种成像装置可以包括集成到一个或多个半导体管芯上的超声换能器和超声电路系统。超声电路系统可以指涉及驱动超声换能器以发射超声波的电路系统和涉及接收并处理超声波的电路系统。在2017年1月25日提交(并转让给本申请的受让人)的标题为“UNIVERSAL ULTRASOUND DEVICE ANDRELATED APPARATUS AND METHODS[通用超声装置及相关设备和方法]”并且作为美国专利公开号2017/0360397 A1公开的美国专利申请号15/415,434中描述了这种片上超声装置的方面(其中“片上超声”不排除包括两个或多个具有超声换能器和/或集成超声电路系统的芯片的装置)，该文献的全部内容通过援引并入本文。
片上超声装置的一些实施方式可以包括在同一装置(例如，管芯)中实施的集成超声发射电路系统和集成超声接收电路系统。集成发射电路系统和集成接收电路系统可以是例如互补金属氧化物半导体(CMOS)电路系统。集成发射电路系统可以被配置用于驱动超声换能器以将脉冲超声信号发射到受试者、比如例如患者。集成发射电路系统可以包括集成模拟电路系统，比如脉冲器。脉冲超声信号可以从身体结构(比如血细胞或肌肉组织)反向散射，以产生返回到超声换能器的回声。这些回声然后可以被换能器元件转换为电信号。集成接收电路系统可以被配置用于将表示接收到的回声的电信号转换为可以例如形成为超声图像的超声数据。集成接收电路系统可以包括集成模拟电路系统(比如模拟接收电路系统和模数转换器(ADC))、以及集成数字电路系统(比如图像形成电路系统)。
发明人已经认识到，在某些实施例中，在一个装置(例如，专用集成电路(ASIC)中实施超声换能器、集成发射电路系统的模拟部分(例如，脉冲器)、和集成接收电路系统的模拟部分(例如，放大器和ADC)并且在另一装置(例如，ASIC)中实施集成接收电路系统(例如，图像形成电路)的数字部分可以是有用的。替代性地，在一些实施例中，超声换能器可以实施在一个装置中，集成发射电路系统的模拟部分和集成接收电路系统的模拟部分可以实施在另一个装置(例如，ASIC)中，并且这两个装置可以被结合在一起。任一实施例都可以允许具有集成模拟电路系统的装置在与具有集成数字电路系统的装置不同的技术节点中实施。在一些实施例中，任何数字发射电路系统可以在装置之间叉开，或者完全实施在一个装置或另一装置上。如下文将描述的，集成模拟电路系统可以受益于在没有集成数字电路系统那么先进(更大)的技术节点中实施，并且集成数字电路系统可以受益于在比集成数字电路系统更先进(更小)的技术节点中实施。
为了驱动超声换能器，发明人已经认识到，脉冲器可以受益于在大约等于或大于10V(比如10V、20V、30V、40V、50V、60V、70V、80V、90V、100V、200V或>200V、或10V与300V之间的任何值)的高压下操作。集成发射电路系统输出至超声换能器的电子信号的电压水平越来越高，可以对应于更高的超声换能器输出的声信号的压力水平。高压力水平可以有助于将声信号发射到患者体内，因为声信号的压力水平随着它们深入患者体内而衰减。对于某些类型的超声成像、比如组织谐波成像，高压力水平也可能是必需的。能够在可接受的高电压水平下操作的电路装置可能仅适用于足够大的技术节点，例如65nm、80nm、90nm、110nm、130nm、150nm、180nm、220nm、240nm、250nm、280nm、350nm、500nm、>500nm等。
此外，当放大器和ADC与脉冲器位于同一装置中时，放大器和ADC可以接收来自超声换能器的微弱信号(在一些实施例中，通过两个装置之间的结合)、将它们放大并将它们数字化。因此，具有集成模拟电路系统的装置与具有集成数字电路系统的装置之间的紧密联接(例如，低电阻路径)可能不是必需的，因为集成模拟电路系统中的模数转换器输出的数字化信号到具有集成数字电路系统的装置可以对衰减和噪声具有弹性。在一些实施例中，高速通信链路、比如串行解串器(SERDES)链路可以促进具有集成模拟电路系统的装置与具有集成数字电路系统的装置之间的通信。
集成数字电路系统(其可以进行数字接收操作)在大约等于或低于例如1.8V(比如1.8V、1.5V、1V、0.95V、0.9V、0.85V、0.8V、0.75V、0.7V、0.65V、0.6V、0.55V、0.5V、和0.45V)的低电压下操作可以是有用的。集成数字电路系统可以被密集集成以增加其并行计算能力并且可以消耗超声装置功率的显著部分(例如，一半)。将集成接收电路系统的操作电压降低N倍(其中N>1)可以将功耗降低Nx倍(其中x≥1)，例如N2。在一些实施例中，能够在可接受的低电压水平下操作的电路装置可能仅在比如90nm、80nm、65nm、55nm、45nm、40nm、32nm、28nm、22nm、20nm、16nm、14nm、10nm、7nm、5nm、3nm等技术节点中可用。此外，发明人已经认识到，集成数字电路系统包括更小的装置(例如由技术节点比如90nm、80nm、65nm、55nm、45nm、40nm、32nm、28nm、22nm、20nm、16nm、14nm、10nm、7nm、5nm、3nm等提供的大小)可以是有益的，以增加可以包含在给定大小的管芯中的装置数量，由此增加集成数字电路系统的处理(例如，数据转换和图像形成)能力。
发明人已经认识到可能有助于封装片上超声装置的特征，片上超声装置具有第一装置和第二装置，第一装置包括超声换能器、集成发射电路系统的模拟部分和集成接收电路系统的模拟部分，第二装置包括集成接收电路系统的数字部分，使得封装后的片上超声装置的大小足够小以形成可穿戴超声装置的核心。可穿戴超声装置可以是超声贴片的形状因子或者是可以联接到受试者的一些其他形状因子。这种封装可以包括采用集成扇出封装进行封装的两个装置的竖直堆叠体。这种封装可以包括导电柱和重分布层，它们扇出型互连并且由此促进片上超声装置中的第一装置与外部装置(例如，印刷电路板(PCB))之间的通信、片上超声装置中的第二装置与该外部装置之间的通信、和/或在片上超声装置中的这两个装置之间的通信。与其他封装方法(例如，引线结合)相比，这种封装后的示例性益处包括更低的寄生电感和电阻、更高的效率、更少的热量、更高的封装产量、改进的封装可靠性、和更紧凑的大小。
如说明书和权利要求书中所述，一种包括特定类型的电路系统的装置应被理解为是指该装置仅包括该特定类型的电路系统，或该装置包括该特定类型的电路系统和另一种/其他类型的电路系统。例如，如果超声装置包括第二装置和第三装置，其中第二装置包括“集成发射电路系统”或“该集成发射电路系统”并且第三装置包括“集成接收电路系统”或“该集成接收电路系统”，这可能意味着第二装置包括超声装置中的所有集成发射电路系统，第二装置包括超声装置中的一部分集成发射电路系统，第三装置包括超声装置中的所有集成接收电路系统，和/或第三装置包括超声装置中的一部分集成接收电路系统。此外，第二装置可以仅包括集成发射电路系统或其他类型的电路系统。例如，第二装置可以包括集成发射电路系统和集成接收电路系统两者。此外，第三装置可以仅包括集成接收电路系统或其他类型的电路系统。例如，第三装置可以包括集成接收电路系统和集成发射电路系统。
应当理解，本文所描述的实施例可以以各种方式中的任何方式来实施。以下仅出于说明性目的提供了具体实施方式的示例。应当理解，所提供的这些实施例和特征/能力可以单独地、全部一起或以两个或更多个的任何组合的方式使用，因为本文所描述的技术的各方面并不限于此方面。
图1至图26展示了根据本文描述的某些实施例的在封装期间的示例性片上超声装置的截面。图1展示了载体基板106和联接至载体基板106的绝缘层102。载体基板106可以包括例如玻璃。绝缘层102可以包括例如可以通过曝光而图案化并显影的聚合物，例如聚酰亚胺、聚苯并恶唑(PBO)或苯并环丁烯(BCB)。在一些实施例中，释放层(包括例如光热转换(LTHC)涂层材料)可以联接在绝缘层102与载体基板106之间。
在图2中，在绝缘层102上形成了导电层208。导电层208可以例如使用物理气相沉积(PVD)或溅射来形成。导电层208可以包括金属、例如铜，或者在一些实施例中，导电层208可以包括两个金属层，比如联接至绝缘层102的钛层和联接至钛层的铜层。
在图3中，在导电层208上形成了抗蚀层310。例如，抗蚀层310可以包括光刻胶。
在图4中，在抗蚀层310中形成了开口404。例如，通过光刻掩模曝光然后进行显影可以在抗蚀层310的通过掩模曝光的部分中创建开口404。
在图5中，使用电镀在抗蚀层310中的开口404中形成导电柱512和导电柱513。导电层208可以用作电镀的籽层。导电柱512和513可以包括与导电层208相同的材料。例如，导电柱512和513可以包括金属，比如铜。应了解的是，虽然示出了两个导电柱512和513，但是可以存在更多的相对于结构的顶表面的平面二维布置的导电柱(例如，数十个或数百个)。
在图6中，抗蚀层310被去除。例如，可以使用抗蚀层剥离剂来去除抗蚀层310。还去除了之前位于抗蚀层310的未曝光部分下方的导电层208部分。例如，可以使用选择性的各向异性蚀刻剂来去除不在导电柱512、513正下方的导电层208部分，其中导电层208的材料被蚀刻得比导电柱512、513的材料更快。
图7展示了联接至绝缘层716的第一集成电路基板714。第一集成电路基板714包括集成超声电路系统2655(如图26所示)。下文可以参考图33至图34来找到对第一集成电路基板714的进一步描述。应了解的是，第一集成电路基板714可以包括结合在一起的两个或更多个基板。
在图8中，在绝缘层716中创建了开口834(例如，使用上文参考图3至图6描述的那种光刻)。
在图9中，在绝缘层716上形成了抗蚀层918。
在图10中，在抗蚀层918中创建了开口(例如，使用上述类型的光刻)，其中在抗蚀层918中创建的开口延伸到在绝缘层716中创建的开口中。
在图11中，在抗蚀层918和绝缘层716的开口内形成了触点1120和触点1121。例如，触点1120和1121可以通过电镀形成、并且可以包括铜或铜合金。在一些实施例中，可以在触点1120和1121与第一集成电路基板714之间形成凸块下金属层(图11中未示出)。触点1120和1121可以电连接到第一集成电路基板714中的集成电路系统。例如，触点1120和触点1121可以各自电连接到第一集成电路基板714中的集成电路系统的不同部分。应了解的是，虽然示出了两个触点1120和1121，但是可以存在更多的相对于结构的顶表面的平面二维布置的触点(例如，数十个或数百个)。
在图12中，抗蚀层918被去除(例如，使用抗蚀层剥离剂)。
在图13中，对绝缘层716添加了另外的绝缘材料以覆盖触点1120和1121。
在图14中，第一集成电路基板714通过管芯附接膜1422联接至绝缘层102。管芯附接膜1422可以在图7至图13展示的过程的任何部分之前、之后或期间联接至第一集成电路基板714。
在图15中，形成封壳1524以封装第一集成电路基板714、绝缘层716、管芯附接膜1422、以及导电柱512和513。封壳1524可以包括模塑化合物、模塑底部填充物、环氧树脂、和/或树脂。封壳1524的顶表面在绝缘层716以及导电柱512和513的顶表面上方延伸。
在图16中，封壳1524的顶表面和绝缘层716的顶表面平整化至导电柱512和513的顶表面以及触点1120和1121的顶表面露出。例如，可以使用化学机械平整化(CMP)来进行平整化。
在图17中，对绝缘层716添加了额外的绝缘材料，使得绝缘层716覆盖触点1120和1121的顶表面以及导电柱512和513的顶表面。
在图18中，在高于触点1120和1121以及导电柱512和513的绝缘层716中创建了开口。例如，可以使用上文参考图3至图6描述的类型的光刻来创建开口。
在图19中，在导电柱513和512、触点1120和1121以及绝缘层716上方形成了重分布层(RDL)1926。RDL 1926穿过形成在绝缘层716中的开口延伸至导电柱513、导电柱512、触点1121和触点1120，并在导电柱513与触点1121之间延伸。因此，RDL 1926可以将触点1121电连接至导电柱513，由此通过RDL 1926和触点1121将导电柱513电连接至第一集成电路基板714中的集成电路系统。RDL 1926包括金属迹线和过孔、可以使用电镀形成(包括形成籽层，未示出)、并且可以包括金属，比如铝、铜、钨和/或这些金属的合金。RDL 1926可以通过在多个步骤中形成金属迹线、过孔和绝缘材料来形成。应了解的是，RDL1926可以包括比所示更多的部分。例如，RDL 1926可以连接至的导电柱可以比展示的多。
在图20所示，在绝缘层716和部分RDL 1926上形成了导电层2208。可以参考之前对导电层208的描述来找到对导电层2208的进一步描述。
在图21中，在导电层2208上形成了导电柱2330和2332。可以参考之前对导电柱512和513的描述来找到对导电柱2330和2332的进一步描述。导电层2208可以用作用于电镀导电柱2330和2332的籽层。导电柱2330电连接至电联接至导电柱512的RDL 1926部分。导电柱2332电连接至电联接至触点1120的RDL 1926部分。应了解的是，虽然示出了两个导电柱2330和2332，但是可以存在更多的相对于结构的顶表面的平面二维布置的导电柱(例如，数十个或数百个)。
图22图示了第二集成电路基板2414、管芯附接膜2422、绝缘层2416、触点2421、和触点2420。第二集成电路基板2414包括集成超声电路系统2645(如图26所示)和超声换能器2647(如图26所示)。下文可以参考图33至图34来找到对第二集成电路基板2414的进一步描述。应了解的是，第二集成电路基板2414可以包括结合在一起的两个或更多个基板。触点2420和2421可以电连接到第二集成电路基板2414中的集成电路系统。应了解的是，虽然示出了两个触点2420和2421，但是可以存在更多的相对于结构的顶表面的平面二维布置的触点(例如，数十个或数百个)。第二集成电路基板2414通过管芯附接膜2422联接至绝缘层716。可以参考之前对图7至图14中的管芯附接膜1422、绝缘层716、触点1120、以及触点1121的描述来找到对管芯附接膜2422、绝缘层2416、触点2420、以及触点2421的进一步描述。不在导电柱2330和2332下方的导电层2208部分也被去除。可以参考图6来找到去除导电层2208部分的进一步描述。
图23展示了封壳2524和RDL 2526。RDL 2526形成在导电柱2330与触点2421之间以及导电柱2332与触点2420之间。因此，RDL 2526可以通过触点2421将导电柱2330电连接至第二集成电路基板2414中的集成电路系统，并且可以通过触点2420将导电柱2332电连接至第二集成电路基板2414中的集成电路系统。可以参考之前对图15至图19中的封壳1524和RDL 1926的描述来找到对封壳2524和RDL 2526及其制造的进一步描述。应了解的是，RDL2526可以包括比所示更多的部分。例如，RDL 2526可以连接至更多的导电柱。
在图24中，载体基板106与绝缘层102分离。在一些实施例中，在绝缘层102与载体基板106之间可以联接释放层(未示出)。将光(例如，紫外线或激光)投射到释放层上可以分解释放层，从而使释放层和载体基板106与绝缘层102分离。还可以清洁绝缘层102的表面以去除任何残留物。在一些实施例中，可以使用其他方法来去除载体基板106。
在图25中，在绝缘层102中创建了开口(例如，使用上文参考图3至图6描述的那种光刻)以露出导电柱512、513。
在图26中，焊球2828通过绝缘层102中的开口联接至导电柱512，而焊球2829通过该绝缘层中的开口联接至导电柱513。因此，焊球2828可以电联接至导电柱512，而焊球2829可以电联接至导电柱513。在一些实施例中，焊球2828和2829可以通过电镀形成。在一些实施例中，可以在开口中形成其他形式的电连接器(例如，导电柱)。在一些实施例中，可以在焊球2828和2829与导电柱512和513之间形成凸块下金属层(图26中未示出)。应了解的是，虽然示出了两个焊球2828和2829，但是可以存在更多的相对于结构的底表面的平面二维布置的焊球(例如，数十个或数百个)。
图26展示了封装后的片上超声装置2600。片上超声装置2600包括两个单独的集成电路基板(第一集成电路基板714和第二集成电路基板2414)、以及封装物。第一集成电路基板714和第二集成电路基板2414可以被认为是竖直堆叠地布置。在一些实施例中，竖直堆叠可以是指一个集成电路基板的至少一部分在另一集成电路基板的至少一部分上方、并且不排除介于这两个集成电路基板之间的其他元件。在一些实施例中，竖直堆叠可以包括一个集成电路基板显著地或完全覆盖另一集成电路基板。在一些实施例中，这样的构型可以代表最紧凑的设计，并且因此可以有利于提供空间节省和成本节省，以及允许实现结合这样的堆叠装置的总体装置的较小形状因数。第一集成电路基板714可以被认为是在一个层级上，而第二集成电路基板2414可以被认为是在另一个层级上。片上超声装置的封装包括导电柱512、513、2330和2332、RDL 1926和2526以及焊球2828和2829。在一些实施例中，焊球2828和2829可以联接至印刷电路板(PCB)。在一些实施例中，焊球2828和2829可以联接至散热器。在一些实施例中，焊球2828和2829可以联接至与PCB联接的中介件。在一些实施例中，中介件还可以用作散热器。在一些实施例中，第一集成电路基板714可以设置在PCB与第二集成电路基板2414之间。
图26进一步示出了第二集成电路基板2414中的焊盘2637、焊盘2639、过孔2641、过孔2643、集成超声电路系统2645、和超声换能器2647；以及第一集成电路基板714中的焊盘2649、焊盘2651、过孔2653、和集成超声电路系统2655。应了解的是，图26未展示这些部件在第一集成电路基板714和第二集成电路基板2414内的实际物理位置。而是，图26旨在展示第一集成电路基板714和第二集成电路基板2414的内部部件如何彼此电联接以及如何电联接至封装物。换言之，图26展示了第一集成电路基板714和第二集成电路基板2414的框图，而不是物理图。
焊盘2637联接在触点2421与过孔2641之间。焊盘2639联接在触点2420与过孔2641之间。过孔2641联接在集成超声电路系统2645与焊盘2637和2639之间。过孔2643联接在集成超声电路系统2645与超声换能器2647之间。每个超声换能器或一组超声换能器可以有一个过孔2643。焊盘2649联接在触点1121与过孔2653之间。焊盘2651联接在触点1120与过孔2653之间。过孔2653联接在集成超声电路系统2655与焊盘2649和2651之间。应了解的是，集成电路系统、焊盘、和过孔在整个封装过程中都存在于第一集成电路基板714和第二集成电路基板714中，但为简单起见仅在图26中示出。此外，集成电路系统、焊盘和过孔以图26所示的方式存在于本文所述的其他超声装置中，但为简单起见未示出。
为简单起见，仅示出了一个过孔，但所示的每个过孔可以代表一层或多层布线层和它们之间的过孔。每个集成电路基板可以具有比所示更多的焊盘。例如，在第一集成电路基板714中可以存在多个焊盘环(可以是倒装芯片焊盘)。多个布线层可以有助于在焊盘与集成超声电路系统2655之间布线。在一些实施例中，在第二集成电路基板2641中可能没有多个焊盘环，使得第二集成电路基板2641的中心对于超声换能器2647是空闲的。然而，在一些实施例中，第一集成电路基板714和第二集成电路基板2414中的任一个或两者可以具有多个焊盘环(例如，倒装芯片焊盘)和/或多个布线层和过孔。下文可以参考图33至图34来找到对集成超声电路系统2645和2655以及超声换能器2547的进一步描述。
应了解的是，封装可以促进电联接至焊球2828的外部电子装置(未示出)、比如电联接(在一些实施例中，通过散热器和/或中介件)至焊球2828的PCB上的电子装置与第二集成电路基板2414中的集成超声电路系统2645之间的电通信。特别地，电通信可以通过焊球2828、导电柱512、RDL 1926、导电柱2330、RDL 2526、触点2421、焊盘2637、过孔2641和集成超声电路系统2645发生。还应了解的是，封装可以促进电联接至焊球2829的外部电子装置(未示出)、比如电联接(在一些实施例中，通过散热器和/或中介件)至焊球2829的PCB上的电子装置与第一集成电路基板714中的集成超声电路系统2655之间的电通信。特别地，电通信可以通过焊球2829、导电柱513、RDL 1926、触点1121、焊盘2649、过孔2653、和集成超声电路系统2655发生。还应了解的是，封装可以促进第一集成基板714中的集成超声电路系统2655与第二集成电路基板2414中的集成超声电路系统2645之间的电通信。特别地，电通信可以通过集成超声电路系统2655、过孔2653、焊盘2651、触点1120、RDL 1926、导电柱2332、RDL 2526、触点2420、焊盘2639、过孔2641、和集成超声电路系统2645发生。因此，如果单一PCB联接至焊球2828和2829，则封装可以促进单一PCB与竖直堆叠的第一集成电路基板714和第二集成电路基板2414之间的电通信、以及促进竖直堆叠的第一集成电路基板714与第二集成电路基板2414之间的电通信。在一些实施例中，第一集成电路基板714中的集成超声电路系统2655与第二集成电路基板2414中的集成超声电路系统2645之间的电通信可以通过集成超声电路系统2655、过孔2653、焊盘2649、触点1121、RDL 1926、导电柱513、焊球2829、联接至焊球2828和2829的PCB、焊球2828、导电柱512、RDL 1926、导电柱2330、RDL2526、触点2421、焊盘2637、过孔2641和集成超声电路系统2645发生。
图27展示了根据本文描述的某些实施例的另一示例性封装后的片上超声装置2700的截面。片上超声装置2700与片上超声装置2600相同，除了片上超声装置2700包括RDL2726和2727来代替RDL 1926和2526。此外，为简单起见，片上超声装置2600和2700的某些共同部件在图26和图27中的不同位置中展示。
在导电柱513和512、触点1120和1121以及绝缘层716上方形成了重分布层(RDL)2726。RDL 2726穿过形成在绝缘层716中的开口延伸至导电柱513、导电柱512、触点1121和触点1120，并在导电柱513与触点1121之间延伸。因此，RDL 2726可以将触点1121电连接至导电柱513，由此通过RDL 2726和触点1121将导电柱513电连接至第一集成电路基板714中的集成电路系统。RDL 2726可以包括金属迹线和过孔、可以使用电镀形成(包括形成籽层，未示出)、并且可以包括金属，比如铝、铜、钨和/或这些金属的合金。RDL 2726可以通过在多个步骤中形成金属迹线、过孔和绝缘材料来形成。此外，RDL 2726可以被认为是多层RDL，因为RDL 2726包括上下布置的多个水平(例如，金属)层。
RDL 2727形成在导电柱2330与触点2420之间以及导电柱2332与触点2421之间。因此，RDL 2727可以通过触点2420将导电柱2330电连接至第二集成电路基板2414中的集成电路系统，并且可以通过触点2421将导电柱2332电连接至第二集成电路基板2414中的集成电路系统。可以参考之前对RDL 1926和2526的描述来找到对RDL 2726和2727及其制造的进一步描述。应了解的是，RDL 2726和2727可以包括比所示更多的部分。例如，RDL 2726和2727可以连接至的导电柱可以比展示的多。
片上超声装置2700包括两个单独的集成电路基板(第一集成电路基板714和第二集成电路基板2414)、以及封装物。第一集成电路基板714和第二集成电路2414可以被认为是竖直堆叠地布置(其中竖直堆叠不排除介于这两个集成电路基板之间的某些元件)。第一集成电路基板714可以被认为是在一个层级上，而第二集成电路基板2414可以被认为是在另一个层级上。片上超声装置的封装包括导电柱512、513、2330和2332、RDL 2726和2727以及焊球2828和2829。在一些实施例中，焊球2828和2829可以联接至印刷电路板(PCB)。在一些实施例中，焊球2828和2829可以联接至散热器。在一些实施例中，焊球2828和2829可以联接至与PCB联接的中介件。在一些实施例中，中介件还可以用作散热器。
应了解的是，封装可以促进电联接至焊球2828的外部电子装置、比如电联接(在一些实施例中，通过散热器和/或中介件)至焊球2828的PCB上的电子装置与第二集成电路基板2414中的集成超声电路系统(未示出)之间的电通信。特别地，可以通过焊球2828、导电柱512、RDL 2726、导电柱2330、RDL 2727、触点2420、和第二集成电路基板2414发生电通信。还应了解的是，封装可以促进电联接至焊球2829的外部电子装置、比如电联接(在一些实施例中，通过散热器和/或中介件)至焊球2829的PCB上的电子装置与第一集成电路基板714中的集成超声电路系统(未示出)之间的电通信。特别地，电通信可以通过焊球2829、导电柱513、RDL 2726、触点1121和第一集成电路基板714发生。还应了解的是，封装可以促进第一集成电路基板714与第二集成电路基板2414之间的电通信。特别地，可以通过第一集成电路基板714、触点1120、RDL 2726、导电柱2332、RDL 2727、触点2421、和第二集成电路基板2414发生电通信。因此，如果单一PCB联接至焊球2828和2829，则封装可以促进单一PCB与竖直堆叠的第一集成电路基板714与第二集成电路基板2414之间的电通信，以及促进竖直堆叠的第一集成电路基板714与第二集成电路基板2414之间的电通信。在一些实施例中，第一集成电路基板714与第二集成电路基板2414之间的电通信可以通过第一集成电路基板714、触点2420、RDL 2727、导电柱2330、RDL 2726、导电柱512、焊球2828、联接至焊球2828和2829的PCB、焊球2829、导电柱513、RDL 2726、触点1121、和第二集成电路基板2414发生。应了解的是，如参考图26描述的，集成电路基板中的触点与集成超声电路系统之间的电通信可以通过焊盘和过孔(未示出)发生。
图28至图29示出了根据本文描述的某些实施例的另一示例性封装后的片上超声装置2800的截面。在图28的截面中，一个层级(如图28所示的底层级)包括第一集成电路基板714、以及第三集成电路基板2814和第四集成电路基板2914。另一水平(如图28所示的顶部水平)包括第二集成电路基板2414。第一集成电路714包括触点1186和1188。第二集成电路包括触点2420以及触点2488和2490。第三集成电路2814包括触点2821、2820、2886和2888、以及管芯附接膜2822。第四集成电路2914包括触点2921、2920、2986和2988、以及管芯附接膜2822。导电柱2813和RDL 2826将焊球2828电联接到触点，并且RDL 2826将焊球2829电联接到第三集成电路基板2814上的触点2821。导电柱2913和RDL 2826将焊球2929电联接至第四集成电路基板2914上的触点2921。RDL 2826将第三集成电路基板2814上的触点2886电联接至第四集成电路基板2914上的触点2986。RDL 2826将第三集成电路基板2814上的触点2888电联接至第一集成电路基板714上的触点1188。RDL 2826将第四集成电路基板2914上的触点2988电联接至第一集成电路基板714上的触点1186。RDL 2826、导电柱2830和RDL2926将第三集成电路基板2814上的触点2820电联接至第二集成电路基板2414上的触点2488。RDL 2826、导电柱2930和RDL 2926将第四集成电路基板2914上的触点2920电联接至第二集成电路基板2414上的触点2486。导电柱512、RDL 2826、导电柱2330和RDL 2926将焊球2828电联接至第二集成电路基板2414上的触点2420。
图29图示了与图28的截面平行的片上超声装置2800的另一截面。导电柱513和RDL2826将焊球2829电联接至第一集成电路基板714上的触点1121。RDL 2826和导电柱2332将第一集成电路基板714上的触点1120电联接至第二集成电路基板2414上的触点2421。因此，应从图28至图29中了解的是，第一集成电路基板714、第二集成电路基板2414、第三集成电路基板2814和第四集成电路基板2914中的每一个通过一个或多个导电柱和/或RDL电联接至每个其他集成电路基板，由此促进每个集成电路基板之间的通信。此外，第一集成电路基板714、第二集成电路基板2414、第三集成电路基板2814和第四集成电路基板2914中的每一个通过一个或多个导电柱和/或RDL电联接至焊球，以便促进每个集成电路基板与外部装置(例如，PCB)之间的通信。应了解的是，如参考图26描述的，集成电路基板中的触点与集成超声电路系统之间的电通信可以通过焊盘和过孔(未示出)发生。可以参考图1至图33中展示的过程来找到对集成电路基板、触点、导电柱、RDL、焊球以及将这些元件封装到片上超声装置中的进一步描述。
如下所述，第三集成电路基板2814和第四集成电路基板2914可以包括例如进行无线通信、功率管理、温度感测、全球定位和/或惯性测量的电路系统。在一些实施例中，第一集成电路基板714的大小可以小于第二集成电路基板2414。例如，第二集成电路基板2414(其包括超声换能器)的大小可以很大，以便从受试者的足够大部分收集超声数据。由于第一集成电路基板714与第二集成电路基板2414之间的大小差异，在封装后的片上超声装置2800内在第一集成电路基板714的层级上可以存在用于第三集成电路基板2814和第四集成电路基板2914的空间，而不是将这些集成电路基板放置在超声装置中的其他地方(例如，在片上超声装置2800所联接至的PCB上)。这可以帮助使超声装置紧凑，并且将集成电路基板更靠近地放在一起可以帮助减少布线寄生现象和性能下降(速度、噪声、功率等)。此外，在不同的集成电路基板中实现用于不同功能(例如，超声功能、无线通信、功率管理、温度感测、全球定位和/或惯性测量)的电路系统可以有助于选择对特定功能优化的技术过程。应从图28至图29中了解的是，在一些实施例中，竖直堆叠可以包括在不同层级处的不同数量的集成电路基板，并且可以包括同一层级处的多于两个集成电路基板。
图30展示了根据本文描述的某些实施例的示例性片上超声装置的截面。图30的截面可以是沿着轴线A-A的片上超声装置2600的俯视图、和/或是沿着轴线C-C的片上超声装置2700的俯视图、和/或是沿着轴线E-E的超声片上装置2800的俯视图。图30示出了第二集成电路基板2414、封壳2524和导电柱3001。导电柱2330、2332、2830和2930可以在导电柱3001之中。导电柱3001环绕第二集成电路基板2414。
图31展示了根据本文描述的某些实施例的示例性片上超声装置的截面。图31的截面可以是沿着轴线B-B的片上超声装置2600的俯视图、和/或是沿着轴线D-D的片上超声装置2700的俯视图。图31示出了第一集成电路基板714、封壳1524和导电柱3101。导电柱512和513可以在导电柱3101之中。导电柱3101环绕第一集成电路基板714。
图32展示了根据本文描述的某些实施例的示例性片上超声装置的截面。图32的截面可以是沿着轴线F-F的片上超声装置2800的俯视图。图32展示了第一集成电路基板714、第三集成电路基板2814、第四集成电路基板2914、封壳1524、和导电柱3201。导电柱512、513、2813和2913可以在导电柱3201之中。导电柱3201环绕第一集成电路基板714、第三集成电路基板2814和第四集成电路基板2914。
应了解的是，封装后的片上超声装置可以包括两个层级，每个层级包括一个或多个集成电路基板。封装可以促进每个集成电路基板(无论是在相同的层级上还是在不同的层级上)之间的电通信。例如，每个集成电路基板可以通过一个或多个导电柱和/或RDL电联接至每个其他集成电路基板(无论是在同一层级还是在另一层级)。此外，封装可以促进每个集成电路基板与外部装置之间的电通信。例如，每个集成电路基板可以通过一个或多个导电柱和/或RDL电联接至焊球，以便可以电联接至外部装置(例如，PCB)。
在一些实施例中，一个集成电路基板(例如，第二集成电路基板2414)可以包括超声换能器、超声发射电路系统(例如，脉冲器)、模拟超声接收电路系统、和模数转换器(ADC)。在一些实施例中，一个集成电路基板(例如，第一集成电路基板714)可以包括数字超声接收电路系统。在一些实施例中，封装后的片上超声装置中的其他集成电路基板(例如，第三集成电路基板2814和第四集成电路基板2914)可以包括进行无线通信(例如，蓝牙或WiFi)、功率管理(例如，包括用于DC-DC转换器的高压晶体管)、温度感测、全球定位和/或惯性测量(例如，包括一个或多个加速度计、陀螺仪和/或磁力计)的电路系统。在一些实施例中(例如，如果仅存在两个集成电路基板)，进行无线通信、功率管理、温度感测、全球定位和/或惯性测量的电路系统可以结合到包括超声换能器、超声发射电路系统、模拟超声接收电路系统、和ADC的集成电路基板中、和/或结合到包括数字超声接收电路系统的集成电路基板中。例如，包括超声换能器、超声发射电路系统、模拟超声接收电路系统和ADC的集成电路基板可以包括无线通信电路系统，并且包括数字超声接收电路系统的集成电路基板可以包括功率管理电路系统。可以参考图33至图34来找到对集成电路基板的进一步描述。在一些实施例中，同一层级上的集成电路基板可以来自相同大小(例如，8英寸或12英寸)的晶片。然而，在一些实施例中，同一层级的集成电路基板可以来自不同大小的晶片。
图33展示了根据本文描述的某些实施例的示例性片上超声装置3300的功能框图。图33还展示了印刷电路板(PCB)3378。片上超声装置3300包括第一装置3302和第二装置3306。片上超声装置3300可以是片上超声装置2600、2700或2800的示例。第一装置3302可以是上述第二集成电路基板2414的示例，而第二装置3306可以是上述第一集成电路基板714的示例。第一装置3302和第二装置3306可以各自是封装在一起形成片上超声装置3300的管芯。第一装置3302和第二装置3306可以是专用集成电路(ASIC)。第一装置3302包括多个元件3358(也可以被认为是像素)。虽然图33中仅示出了四个元件3358，但是应了解的是，可以包括更多的元件3358，例如数百、数千或数万个元件。每个元件3358包括超声换能器3360、脉冲器3364、接收开关3362、模拟接收电路系统3310块和模数转换器(ADC)3312。第一装置3302包括超声换能器3360、脉冲器3364、接收开关3362、模拟接收电路系统3310、ADC 3312、SERDES发射电路系统3352、功率电路系统3348、时钟电路系统3324、排序电路系统3328、控制电路系统3326、和通信电路系统3322。第二装置3306包括SERDES接收电路系统3354、数字接收电路系统3376、功率电路系统3372、时钟电路系统3332、排序电路系统3336、控制电路系统3334、通信电路系统3330、存储器电路系统3340、外围设备管理电路系统3338、监测电路系统3374和处理电路系统3356。通信链路3350将第一装置3302中的SERDES发射电路系统3352电连接至第二装置3306中的SERDES接收电路系统3354。通信链路3370将第一装置3302中的通信电路系统3322电连接至第二装置3306中的通信电路系统3330。通信链路3382将第一装置3302中的通信电路系统3322电连接至PCB 3378。通信链路3384将第二装置3306中的通信电路系统3330电连接至PCB 3378。
脉冲器3364可以被配置用于向超声换能器3360输出驱动信号。脉冲器3364可以从波形发生器(未示出)接收波形并且被配置为输出与接收到的波形相对应的驱动信号。当脉冲器3364驱动超声换能器3360时(“发射阶段”)，可以打开接收开关3362使得驱动信号不被施加到接收电路系统(例如，模拟接收电路系统3310)。
超声换能器3360可以被配置为响应于从脉冲器3364接收到的驱动信号而将脉冲超声信号发射到受试者(比如患者)体内。脉冲超声信号可以从身体结构(比如血细胞或肌肉组织)反向散射，以产生返回到超声换能器3360的回声。超声换能器3360可以被配置用于将这些回声转换成电信号。当超声换能器3360正在接收回声时(“接收阶段”)，接收开关3362可以闭合，使得超声换能器3360可以通过接收开关3362将表示接收到的回声的电信号传输到模拟接收电路系统3310。示例性超声换能器3360包括电容式微机械超声换能器(CMUT)和压电式微机械超声换能器(PMUT)。例如，CMUT可以包括在基板中形成的腔体，其中一个/多个薄膜覆盖在腔体上。超声换能器可以阵列(例如，一维或二维)地布置。
模拟接收电路系统3310可以例如包括一个或多个模拟放大器、一个或多个模拟滤波器、模拟波束成形电路系统、模拟解线性调频电路系统、模拟正交解调(AQDM)电路系统、模拟时间延迟电路系统、模拟移相器电路系统、模拟求和电路系统、模拟时间增益补偿电路系统和/或模拟平均电路系统。模拟接收电路系统3310的模拟输出被输出到ADC 3312，以转换为数字信号。ADC 3312的数字输出被输出到SERDES发射电路系统3352。
SERDES发射电路系统3352可以被配置用于将ADC 3312的并行数字输出转换为串行数字流并通过通信链路3350以高速(例如，2-5吉比特/秒)输出串行数字流。SERDES接收电路系统3354可以被配置用于将从通信链路3350接收的串行数字流转换为并行数字输出并将该并行数字输出输出至数字接收电路系统3376。通信链路3350可以通过一个或多个触点、RDL和导电柱来实施，从而形成第一装置3302与第二装置3306之间的导电路径。例如，在图26展示的片上超声装置中，通信链路3350可以通过触点1120、RDL 1926、导电柱2332、RDL2526和触点2420来实施。作为另一示例，在图27展示的片上超声装置中，通信链路3350可以通过触点1120、RDL 2726、导电柱2332、RDL 2727和触点2421来实施。
在片上超声装置3300中，一个SERDES发射电路系统3352块从多个ADC 3312接收数据并且通过通信链路3350电联接至一个SERDES接收电路系统3354块，该接收电路系统联接至数字接收电路系统3376。可以存在SERDES发射电路系统3352、通信链路3350和SERDES接收电路系统3354的多个实例，每个电路系统都从多个ADC 3312接收数据。在一些实施例中，每个ADC 3312和/或每个超声换能器3360、或更一般地每个元件3358可以存在SERDES发射电路系统3352、通信链路3350和SERDES接收电路系统3354的一个实例。在一些实施例中，SERDES发射电路系统3352、通信链路3350和SERDES接收电路系统3354的并行实例可以大约等于或介于1至100个之间。在一些实施例中，SERDES发射电路系统3352、通信链路3350和SERDES接收电路系统3354的并行实例可以大约等于或介于1至10,000个之间。SERDES发射电路系统3352、通信链路3350、和SERDES接收电路系统3354的所有并行实例的数据卸载率可以使片上超声装置3300在声学上受到限制，这意味着可能不需要在收集超声数据帧之间插入不希望的时间以从片上超声装置3300卸载数据。数据卸载率可以促进高脉冲重复间隔(例如，大于或等于大约10kHz)。
在一些实施例中，SERDES接收电路系统3354可以包括均步接收器。在一些实施例中，SERDES接收电路系统3354可以包括数字锁相环(PLL)、数字时钟与数据恢复电路、以及均衡器。在一些实施例中，SERDES接收电路系统3354的PLL可以使用快速开/关技术，以允许在片上超声装置3300不生成数据时PLL断电并节省电力，并且在片上超声装置3300再次开始生成数据时通电至在可接受的快速时间段内完全操作。有关快速开/关技术的进一步描述，请参见Wei,Da等人的“A10-Gb/s/ch,0.6-pJ/bit/mm Power Scalable Rapid-ON/OFFTransceiver for On-Chip Energy Proportional Interconnects[用于片上能量比例互连的功率可扩展快速开/关收发器]”I5固态电路杂志53.3(2018):873-883。在一些实施例中，在先进的技术节点(例如，90nm、80nm、65nm、55nm、45nm、40nm、32nm、28nm、22nm、20nm、16nm、14nm、10nm、7nm、5nm、3nm等)中实施第三装置可以促进SERDES接收电路系统3354以高数据速率(例如，2-5吉比特/秒)操作。
数字接收电路系统3376可以包括例如一个或多个数字滤波器、数字波束成形电路系统、数字正交解调(DQDM)电路系统、平均电路系统、数字解线性调频电路系统、数字时间延迟电路系统、数字移相器电路系统、数字求和电路系统、数字乘法电路系统、反量化电路系统、波形清除电路系统、图像形成电路系统、后端处理电路系统、和/或一个或多个输出缓冲器。数字接收电路系统3376中的图像形成电路系统可以被配置为执行变迹、反投影和/或快速层次反投影、插值范围迁移(例如，Stolt插值)或其他傅里叶重采样技术、动态聚焦技术、延迟和求和技术、断层重建技术、多普勒计算、频率与空间复合、和/或低通和高通滤波等。
参考第一装置3302，第一装置3302中的通信电路系统3322可以被配置为通过通信链路3370(或多于一个通信链路3370)来提供第一装置3302与第二装置3306之间的通信。通信电路系统3322可以促进从第一装置3302上的任何电路系统到第二装置3306的信号通信、和/或从第二装置3306上的任何电路系统到第一装置3302的信号通信(除了由SERDES发射电路系统3352、通信链路3350和SERDES接收电路系统3354促进的通信之外)。通信链路3370可以通过一个或多个触点、RDL和导电柱来实施，从而形成第一装置3302与第二装置3306之间的导电路径。在图26所示的示例性片上超声装置中，通信链路3370可以通过触点1120、RDL 1926、导电柱2332、RDL 2526和触点2420来实施。在图27所示的示例性片上超声装置中，通信链路3370可以通过触点1120、RDL 2726、导电柱2332、RDL 2727和触点2421来实施。
第一装置3302中的通信电路系统3322还可以被配置为通过通信链路3382(或多于一个通信链路3382)来提供第一装置3302与PCB 3378之间的通信。通信电路系统3322可以促进从第一装置3302上的任何电路系统到PCB 3378的信号通信和/或从PCB 3378上的任何电路系统到第一装置3302的信号通信。例如，PCB 3378可以通过通信链路3382和通信电路系统3322向第一装置3302提供控制信号，该控制信号然后可以被控制电路系统3326使用。通信链路3382可以通过一个或多个焊球、触点、RDL和导电柱来实施，从而形成第一装置3302与外部装置之间的导电路径。例如，在图26中展示的片上超声装置中，通信链路3382可以通过焊球2828、导电柱512、RDL 1926、导电柱2330、RDL 2526和触点2421来实施。作为另一示例，在图27中展示的片上超声装置中，通信链路3382可以通过焊球2828、导电柱512、RDL 2726、导电柱2330、RDL 2727和触点2421来实施。
第一装置3302中的时钟电路系统3324可以被配置为生成在第一装置3302和/或第二装置3306中使用的一些或全部时钟。在一些实施例中，时钟电路系统3324可以从外部源接收时钟电路系统3324可以向片上超声装置3300的各个电路部件给送的高速时钟(例如，1.5625GHz或2.5GHz时钟)。在一些实施例中，时钟电路系统3324可以对接收的高速时钟进行分频和/或倍频以产生时钟电路系统3324可以向片上超声装置3300的各个部件馈送的不同频率(例如，20MHz、40MHz、100MHz或200MHz)时钟。在一些实施例中，时钟电路系统3324可以分别接收不同频率(例如上述频率)的两个或更多个时钟。
第一装置3302中的控制电路系统3326可以被配置用于控制第一装置3302中的各个电路部件。例如，控制电路系统3326可以控制和/或参数化脉冲器3364、接收开关3362、模拟接收电路系统3310、ADC 3312、SERDES发射电路系统3352、功率电路系统3348、通信电路系统3322、时钟电路系统3324、排序电路系统3328、数字波形发生器、延迟网格和/或时间增益补偿电路系统(后三个未在图33中示出)。控制电路系统3326还可以被配置用于控制第二装置3306上的任何电路系统。
第一装置3302中的排序电路系统3328可以被配置为协调第一装置3302上的可以或不可以被数字参数化的各个电路部件。在一些实施例中，排序电路系统3328可以控制第一装置3302和/或第二装置3306中的参数改变的正时和顺序、控制发射和接收事件的触发、以及控制数据流(例如，从第一装置3302到第二装置3306)。在一些实施例中，排序电路系统3328可以控制成像序列的执行，该成像序列可以特定于所选择的成像模式、预设和用户设置。在一些实施例中，第一装置3302中的排序电路系统3328可以被配置为主排序器，其触发第二装置3306中的排序电路系统3336(其被配置为从排序器并且已经被数字参数化)上的事件。在一些实施例中，第二装置3306中的排序电路系统3336被配置为主排序器，其触发第一装置3302中的排序电路系统3328(其被配置为从排序器并且已经被数字参数化)上的事件。在一些实施例中，第一装置3302中的排序电路系统3328被配置用于控制第一装置3302和第二装置3306两者上的参数化电路部件。在一些实施例中，第一装置3302中的排序电路系统3328和第二装置3306中的排序电路系统3336可以通过使用从相同源(例如，由时钟电路系统提供的)推导出的时钟来同步操作。
第一装置3302中的功率电路系统3348可以包括低压差调节器、开关电源、和/或DC-DC转换器，以向第一装置3302和/或第二装置3306供电。在一些实施例中，功率电路系统3348可以包括多级脉冲器和/或电荷回收电路系统。有关多级脉冲器和电荷回收电路系统的进一步描述，请参见2016年11月15日授权的标题为“MULTI-LEVEL PULSER AND RELATEDAPPARATUS AND METHODS[多级脉冲器及相关设备和方法]”的美国专利号9,492,144、和标题为“MULTILEVEL BIPOLAR PULSER[多级双极脉冲器]”的美国专利申请号15/087,914(公告为美国专利号10,082,565)，每个专利都转让给本申请作为受让人，其全部内容通过援引并入本文。
第二装置3306还包括通信电路系统3330、时钟电路系统3332、控制电路系统3334、排序电路系统3336、外围设备管理电路系统3338、存储器电路系统3340、功率电路系统3372、处理电路系统3356、和监测电路系统3374。第二装置3306中的通信电路系统3330可以被配置为通过通信链路3370(或多于一个通信链路3370)来提供第二装置3306与第一装置3302之间的通信。通信电路系统3330可以促进从第二装置3306上的任何电路系统到第一装置3302的信号通信、和/或从第一装置3302上的任何电路系统到第二装置3306的信号通信。
第二装置3306中的通信电路系统3330还可以被配置为通过通信链路3384(或多于一个通信链路3384)来提供第二装置3306与PCB 3378之间的通信。通信电路系统3330可以促进从第二装置3306上的任何电路系统到PCB 3378的信号通信、和/或从PCB 3378上的任何电路系统到第二装置3306的信号通信。例如，PCB 3378可以通过通信链路3384和通信电路系统3330向第二装置3306提供控制信号，该控制信号然后可以被控制电路系统3334使用。通信链路3384可以通过一个或多个焊球、触点、RDL和导电柱来实施，从而形成第二装置3306与外部装置之间的导电路径。例如，在图26中展示的片上超声装置中，通信链路3384可以通过焊球2829、导电柱513、RDL 1926和触点1121来实施。作为另一示例，在图27中展示的示例性片上超声装置中，通信链路3384可以通过焊球2829、导电柱513、RDL 2726和触点1121来实施。
第二装置3306中的时钟电路系统3332可以被配置用于生成在第二装置3306和/或第一装置3302中使用的一些或全部时钟。在一些实施例中，时钟电路系统3332可以接收时钟电路系统3332可以向片上超声装置3300的各个电路部件馈送的高速时钟(例如，1.5625GHz或2.5GHz时钟)。在一些实施例中，时钟电路系统3332可以对接收的高速时钟进行分频和/或倍频以产生时钟电路系统3332可以馈送到各个部件的不同频率(例如，20MHz、40MHz、100MHz或200MHz)的时钟。在一些实施例中，时钟电路系统3332可以分别接收不同频率(例如上述频率)的两个或更多个时钟。
第二装置3306中的控制电路系统3334可以被配置用于控制第二装置3306中的各个电路部件。例如，控制电路系统3334可以控制和/或参数化SERDES接收电路系统3354、数字接收电路系统3376、通信电路系统3330、时钟电路系统3332、排序电路系统3336、外围设备管理电路系统3338、存储器电路系统3340、功率电路系统3372和处理电路系统3356。控制电路系统3334还可以被配置用于控制第一装置3302上的任何电路系统。
第二装置3306中的排序电路系统3336可以被配置为协调第二装置3306上的可以或不可以被数字参数化的各个电路部件。在一些实施例中，第二装置3306中的排序电路系统3336被配置为主排序器，其触发第一装置3302中的排序电路系统3328(其已经被数字参数化)上的事件。在一些实施例中，第一装置3302中的排序电路系统3328被配置为主排序器，其触发第一装置3302中的排序电路系统3336(其被配置为从排序器并且已经被数字参数化)上的事件。在一些实施例中，第二装置3306中的排序电路系统3336被配置用于控制第一装置3302和第二装置3306两者上的参数化电路部件。在一些实施例中，第二装置3306中的排序电路系统3336和第一装置3302中的排序电路系统3328可以通过使用从相同源(例如，由时钟电路系统提供的)推导出的时钟来同步操作。
外围设备管理电路系统3338可以被配置用于生成高速串行输出数据流。例如，外围设备管理电路系统3338可以是通用串行总线(USB)2.0、3.0或3.1模块。另外或替代性地，外围设备管理电路系统3338可以被配置为允许外部微处理器通过USB连接来控制片上超声装置3300的各个电路部件。作为另一示例，外围设备管理电路系统3338可以包括WiFi模块或用于控制另一类型外围设备的模块。在一些实施例中，该高速串行输出数据流可以输出至PCB 3378。
存储器电路系统3340可以被配置用于缓冲和/或存储数字化图像数据(例如，由成像形成电路系统和/或数字接收电路系统3376中的其他电路系统产生的图像数据)。例如，存储器电路系统3340可以被配置为使得片上超声装置3300能够在没有与存储图像数据的远程服务器无线连接的情况下检索图像数据。此外，当获得与远程服务器的无线连接时，存储器电路系统3340还可以被配置用于提供对无线连接条件(比如有损信道、间歇连接和较低的数据速率)的支持。除了存储数字化图像数据之外，存储器电路系统3340还可以被配置用于存储用于同步和协调片上超声装置3300中的元件的操作的正时和控制参数。功率电路系统3372可以包括电源放大器，用于向第二装置3306供电。
处理电路系统3356(其可以呈一个或多个嵌入式处理器的形式)可以被配置用于进行处理功能。在一些实施例中，处理电路系统3356可以被配置用于为第一装置3302或第二装置3306进行排序功能。例如，处理电路系统3356可以控制第一装置3302和/或第二装置3306中的参数改变的正时和顺序、控制发射和接收事件的触发、以及控制数据流(例如，从第一装置3302到第二装置3306)。在一些实施例中，处理电路系统3356可以控制成像序列的执行，该成像序列可以特定于所选择的成像模式、预设和用户设置。在一些实施例中，处理电路系统3356可以进行外部系统控制，例如控制外围设备管理电路系统3338、处理电路系统3356、控制功率排序(例如，用于功率电路系统3348和/或功率电路系统3372)、以及与监测电路系统3374对接。在一些实施例中，处理电路系统3356可以进行内部系统控制，例如配置芯片内的数据流(例如，从第一装置3302到第二装置3306)、计算或控制处理和图像形成参数的计算(例如，针对图像形成电路系统)、控制片上时钟(例如，针对时钟电路系统3324和/或时钟电路系统3332)和/或控制功率(例如，针对功率电路系统3348和/或功率电路系统3372)。处理电路系统3356可以被配置用于进行上述由片上超声装置3300的其他部件进行的功能，并且在一些实施例中，如果本文描述的某些部件的功能由处理电路系统3356来进行，则这些部件可以不存在。
监测电路系统3374可以包括但不限于：温度监测电路系统(例如，热敏电阻)、功率测量电路系统(例如，电压和电流传感器)、九轴运动电路系统(例如，陀螺仪、加速度计、罗盘)、电池监测电路系统(例如，库仑计数器)、和/或检查其他板载电路的状态或异常情况的电路系统(例如，功率控制器、保护电路系统等)。
应了解的是，图33所示的每个部件可以具有更多的实例。例如，可以存在数百、数千或数万个超声换能器3360、脉冲器3364、接收开关3362、模拟接收电路系统3310块、SERDES发射电路系统3352块、SERDES接收电路系统3354块和/或数字接收电路系统3376块。此外，应了解的是，图33中所示的某些部件可以从比所示更多的部件接收信号、或向比所示更多的部件发射信号(例如，以多路复用的方式，或在求平均之后)。例如，给定的脉冲器3364可以向一个或多个超声换能器3360输出信号，给定的接收开关3362可以从一个或多个超声换能器3360接收信号，给定的模拟接收电路系统3310块可以从一个或多个接收开关3362接收信号，给定的ADC 3312可以接收来自一个或多个模拟接收电路系统3310块的信号，给定的SERDES发射电路系统3352块可以接收来自一个或多个ADC 3312的信号。在一些实施例中，给定的超声元件可以具有超声换能器3360和专用脉冲器3364、接收开关3362、模拟接收电路系统3310块、ADC 3312和/或SERDES发射电路系统3352块。还应了解的是，片上超声装置的某些实施例可以具有比图33所示更多或更少的部件。
图34展示了根据本文描述的某些实施例的另一示例性片上超声件3400的另一示例性功能框图。图34还展示了印刷电路板(PCB)3378。片上超声装置3400可以是片上超声装置2600、2700或2800的示例。片上超声装置3400与片上超声装置3300相同，除了片上超声装置3400包括第一装置3402、第二装置3404和第三装置3406之外。第一装置3402和第二装置3404的组合3480可以是上述第二集成电路基板2414的示例，而第三装置3406可以是上述第一集成电路基板714的示例。第一装置3402包括超声换能器3360，其包含在片上超声装置3400的第一装置3302中。第二装置3404包括包含在片上超声装置3400的第一装置3302中的其余电路系统。第三装置3406与片上超声装置3300的第二装置3306相同。第一装置3402、第二装置3404和第三装置3406可以各自是封装在一起形成片上超声装置3400的管芯。第二装置3404和第三装置3406可以是专用集成电路(ASIC)。第一装置3402和第二装置3404在结合点3416处结合在一起。第一装置3402和第二装置3404之间的结合可以包括例如热压缩(在本文中也称为“热压”)、共晶结合、硅化物结合(其是通过在足够的压力和温度下使一个基板的硅与第二基板上的金属接触而形成金属硅化物，从而创建机械与电结合)、或焊料结合。结合点3416将第一装置3402中的超声换能器3360电连接至第二装置3404中的脉冲器3364和接收开关3362。
脉冲器3364可以被配置为通过结合点3416向超声换能器3360输出驱动信号。当超声换能器3360正在接收回声时，接收开关3362可以闭合，使得超声换能器3360可以通过结合点3416和接收开关3362将表示接收到的回声的电信号传输到模拟接收电路系统3310。
有关片上超声装置(例如，片上超声装置3300和3400)的电路部件的进一步描述，请参见2016年12月20日授权(并转让给本申请作为受让人)的标题为“MONOLITHICULTRASONIC IMAGING DEVICES,SYSTEMS,AND METHODS[整体式超声成像装置、系统及方法]”的美国专利号9,521,991，该文献的全部内容通过援引并入本文。有关制造片上超声装置(例如，片上超声装置3300和3400)的进一步描述，请参见2015年6月30日授权(并转让给本申请作为受让人)的标题为“MICROFABRICATED ULTRASONIC TRANSDUCERS AND RELATEDAPPARATUS AND METHODS[微型超声换能器及相关设备和方法]”的美国专利号9,067,779，该文献的全部内容通过援引并入本文；并且请参见2019年3月8日提交(并转让给本申请的受让人)的题为“ULTRASOUND TRANSDUCER DEVICES AND METHODS FOR FABRICATINGULTRASOUND TRANSDUCER DEVICES[超声换能器装置和用于制造超声换能器装置的方法]”的美国专利申请公开号2019/0275561，该文献的全部内容通过援引并入本文。
图35展示了根据本文描述的某些实施例的示例超声装置3500的功能框图。超声装置3500可以是可穿戴超声装置。超声装置3500包括PCB 3503(片上超声装置3523联接至其上)、存储器3505、功率管理芯片(PMIC)3507、电池3509、充电器及开关3511、天线3521、和输出端口3520。片上超声装置3523包括数字信号处理(DSP)芯片3513、传感器芯片3515、无线通信芯片3517、和PMIC 3519。存储器3505和DSP芯片3513电联接在一起。传感器芯片3515和DSP芯片3513电联接在一起。传感器芯片3515和PMIC芯片3519电联接在一起。DSP芯片3513和无线通信芯片3517电联接在一起。无线通信芯片3517和天线3521联接在一起。电池3509和充电器及开关3511电联接在一起。充电器及开关3511和输出端口3520电联接在一起。
PCB 3503可以例如是PCB 3378。存储器3505可以例如是DRAM。天线3521可以例如是2.4GHz天线。输出端口3520可以例如是USB端口。片上超声装置3523可以包括例如片上超声装置2600、2700、2800、3300或3400。DSP芯片3513可以包括例如第二集成电路基板2414、第二装置3306、和/或第三装置3406。传感器芯片3515可以包括例如第二集成电路基板2414、第一装置3302、和/或第一装置3402和第三装置3404的组合3480。无线通信芯片3517可以是例如蓝牙或WiFi通信芯片、并且可以包括例如第三集成电路基板2814或第四集成电路基板2914。PMIC 3519可以包括例如用于DC-DC转换器的高压晶体管、并且可以包括例如第三集成电路基板2814或第四集成电路基板2914。
图36展示了根据本文描述的某些实施例的超声装置3500的侧视图的示意图。超声装置3500包括超声模块3533和贴片3631。超声模块3533包括PCB 3503、片上超声装置3523、存储器3505、PMIC 3507、电池3509、充电器及开关3511、天线3521、输出端口3520、壳体3625、螺钉3627、声透镜3629、焊球3633和焊球3635。壳体3625包绕超声装置3500的内部部件。螺钉3627将PCB 3503(以及由此联接至PCB 3503的部件)联接至壳体3625。焊球3633将片上超声装置3523联接至PCB 3503，由此促进片上超声装置3523与PCB 3503之间的电通信。焊球3633可以包括例如焊球2828、2829、2829和/或2929。焊球3635将充电器及开关3511和PMIC 3507联接至PCB，由此促进充电器及开关3511和PMIC 3507与PCB 3503之间的电通信。声透镜3629可以被配置用于阻抗匹配和信号衰减。贴片3631可以包括粘合剂材料并且可以被配置用于将超声装置3500贴合至患者的皮肤。在一些实施例中，可以不包括贴片3631，并且超声装置3500可以通过其他手段(比如束带)贴合至患者。
图37展示了根据本文描述的某些实施例的超声模块3533的俯视图的示意图。图37展示了PCB 3503、存储器3505、PMIC 3507、电池3509、充电器和开关3511、天线3521、输出端口3520、壳体3625、和螺钉3627。
图38展示了根据本文描述的某些实施例的超声模块3533的底视图的示意图。图38展示了PCB 3503、片上超声装置3523、壳体3625和螺钉3627。
图39展示了根据本文描述的某些实施例的超声装置3500的俯视图。超声装置3500包括超声模块3533和贴片3631。
图40展示了根据本文描述的某些实施例的另一超声装置4000的俯视图。超声装置4000包括超声模块3533和孔洞4037。束带(现在在附图中示出)可以穿过孔洞，并且束带可以围绕受试者的一部分(例如，围绕受试者的腹部)延伸，由此联接至受试者。因此，束带可以是贴片3631的替代物，用于将超声装置4000联接至受试者。
图41展示了根据本文描述的某些实施例的用于封装片上超声装置的示例性过程4100。在动作4102中，形成第一导电柱(例如，导电柱513)和第一重分布层(RDL)(例如，RDL1926、2726或2826)。第一导电柱通过第一RDL电联接至包括集成超声电路系统的第一集成电路基板(例如，第一集成电路基板714)。在一些实施例中，第一导电柱与第一集成电路基板之间的电联接可以进一步通过第一集成电路基板上的触点(例如，触点1121)发生。
在动作4104中，形成第二导电柱(例如，导电柱512和/或导电柱2330)和第二重分布层(RDL)(例如，RDL 2526、2727或2926)。第二导电柱通过第一RDL和/或第二RDL电联接至包括集成超声电路系统的第二集成电路基板(例如，第二集成电路基板2414)。第一和第二集成电路基板竖直地堆叠。在一些实施例中，第二导电柱可以通过第一RDL而不是第二RDL电联接至第二集成电路基板。在一些实施例中，第二导电柱可以通过第二RDL而不是第一RDL电联接至第二集成电路基板。在一些实施例中，第二导电柱与第二集成电路基板之间的电联接可以进一步通过第二集成电路基板上的触点(例如，触点2420)发生。
在动作4106中，形成第三导电柱(例如，导电柱2332)。第三导电柱通过第一RDL和第二RDL电联接在第一与第二集成电路基板之间。在一些实施例中，第一与第二集成电路基板之间的电联接可以进一步通过第一集成电路基板上的触点(例如，触点1120)和第二集成电路基板上的触点(例如，触点2421)发生。在一些实施例中，可以省略动作4106。例如，第一与第二集成电路基板之间的通信可以通过第一和第二导电柱发生、并且可以通过与第一和第二导电柱电联接的印刷电路板(PCB)来引导。
本披露的各个方面可以单独地、组合地、或以先前所述实施例中未具体讨论的各种布置来使用，并且因此其应用不限于先前描述中阐述或附图中所展示的部件的细节和安排。例如，一个实施例中描述的各方面可以以任何方式与其他实施例中描述的各方面组合。
各种发明构思可以体现为一个或多个过程，已经提供了其示例。作为每个过程的一部分执行的动作可以按照任何适合的方式进行排序。因此，可以构建以下实施例：其中，各个动作以与所示顺序不同的顺序执行，从而可以包括尽管在说明性实施例中作为顺次动作示出但却是同时执行一些动作。此外，可以组合和/或省略一个或多个过程，并且一个或多个过程可以包括附加步骤。
除非明确指出相反，否则如本文在说明书和权利要求中使用的不定冠词“一(a)”和“一(an)”应当理解成意味着“至少一个”。
如本文在说明书和权利要求中使用的短语“和/或”应当理解成意味着如此连结的这些元素中的“任一者或两者”，即在一些情况下相结合地出现并且在其他情况下分开出现的元素。用“和/或”列出的多个元素应当以相同的方式理解，即如此连结的元素中的“一个或多个”。除了通过“和/或”从句具体指出的元素之外，还可以可选地存在其他元素，而无论是与具体指出的那些元素相关还是不相关。因此，作为非限制性示例，当与诸如“包括”之类的开放式语言结合使用时，对“A和/或B”的提及在一个实施例中可以仅指A(可选地包括除了B之外的元素)；在另一个实施例中仅指B(可选地包括除了A之外的元素)；在又一个实施例中指A和B两者(可选地包括其他元素)；等等。
如本文在本说明书和权利要求中所使用的，短语“至少一个”在提及一个或多个元素的列表的情况下，应被理解为意指选自元素列表中任何一个或多个元素的至少一个元素，但不一定包括在该元素列表内具体列出的每个元素中的至少一个，并且不排除元素列表中的元素的任何组合。这个定义还允许除了短语“至少一个”所指代的该元素列表内具体指出的元素之外可以可选地存在元素，而无论与具体指出的那些元素相关还是不相关。因此，作为非限制性示例，“A和B中的至少一个”(或等效地，“A或B中的至少一个”，或等效地“A和/或B中的至少一个”)在一个实施例中可以指至少一个A(可选地包括多于一个)而不存在B(并且可选地包括除了B之外的元素)；在另一个实施例中指至少一个B(可选地包括多于一个)而不存在A(并且可选地包括除了A之外的元素)；在又一个实施例中指至少一个A(可选地包括多于一个)和至少一个B(可选地包括多于一个(并且可选地包括其它元素)；等等。
权利要求中用于修饰权利要求元素的序数术语(比如“第一”、“第二”、“第三”等)的使用本身不暗含一个权利要求元素优于另一个权利要求元素的任何优先权、优先地位或顺序或执行方法的动作的临时顺序，而是仅用作标签来区分具有特定名称的一项权利要求元素与具有相同名称(但是使用序数术语)的另一个元素，以区分权利要求元素。
如本文所用，对在两个端点之间的数值的提及应当被理解为包括该数值可以采用端点中的任一个的情况。例如，除非另有说明，否则表明特性具有介于A与B之间、或大约介于A与B之间的值应当被理解为意味着所指示的范围包括端点A和B。
术语“大约”和“约”可以用于意味着在一些实施例中在目标值的±20％之内，在一些实施例中在目标值的±10％之内，在一些实施例中在目标值的±5％之内，并且在一些实施例中还在目标值的±2％之内。术语“大约”和“约”可以包括目标值。
此外，本文所使用的短语和术语是为了描述的目的，并且不应当被视为限制。“包括(including)”、“包括(comprising)”或“具有(having)”、“包含(containing)”、“涉及(involving)”及其变型在本文的使用意味着包括此后所列各项和其等效物以及附加项。
以上已经描述了至少一个实施例的若干方面，应当意识到，本领域技术人员将容易想到各种更改、改进和改善。此类更改、改进和改善旨在成为本披露内容的目标。因此，前述描述和附图仅作为示例。

Claims (22)

1.一种片上超声装置，包括：
包括第一集成超声电路系统的第一集成电路基板，该第一集成电路基板具有第一表面；
第一导电柱，该第一导电柱邻近于该第一集成电路基板设置并且基本上沿着第一方向延伸；
第一重分布层，该第一重分布层邻近于该第一集成电路基板的第一表面、并且将该第一集成超声电路系统电联接至该第一导电柱；
包括第二集成超声电路系统的第二集成电路基板，该第二集成电路基板具有第一表面和与该第一表面相反的第二表面，该第一和第二集成电路基板沿着该第一方向堆叠，使得该第二集成电路基板的第一表面邻近于该第一集成电路基板的第一表面；
第二导电柱，该第二导电柱邻近于该第二集成电路基板设置并且基本上沿着该第一方向延伸；以及
第二重分布层，该第二重分布层邻近于该第二集成电路基板的第二表面、并且将该第二集成超声电路系统电联接至该第二导电柱。
2.如权利要求1所述的片上超声装置，其中，该第二集成电路基板进一步包括联接至该第二集成超声电路系统的超声换能器。
3.如权利要求1所述的片上超声装置，进一步包括第三导电柱，该第三导电柱邻近于该第二集成电路基板设置并且基本上沿着该第一方向延伸，其中，该第三导电柱将该第一重分布层电联接至该第二重分布层。
4.如权利要求3所述的片上超声装置，其中，串行解串器(SerDes)发射电路系统与SerDes接收电路系统之间的通信链路是通过该第三导电柱来实施的。
5.如权利要求1所述的片上超声装置，其中：
该第一集成电路基板的第一集成超声电路系统包括数字接收电路系统；并且
该第二集成电路基板的第二集成超声电路系统包括脉冲器、接收开关、模拟接收电路系统、和模数转换器，其中，该第一重分布层将该第一导电柱电联接至该数字接收电路系统，并且其中，该第二重分布层将该第二导电柱电联接至该模数转换器。
6.如权利要求5所述的片上超声装置，其中：
该第二集成电路基板进一步包括电联接至该脉冲器的超声换能器。
7.如权利要求1所述的片上超声装置，其中：
该第一集成电路基板的第一集成超声电路系统包括数字接收电路系统；
该第二集成电路基板包括结合在一起的第一装置和第二装置；
该第一装置包括超声换能器；并且
该第二集成超声电路系统在该第二装置上并且包括脉冲器、接收开关、模拟接收电路系统、和模数转换器，其中，该第一重分布层将该第一导电柱电联接至该数字接收电路系统，并且其中，该第二重分布层将该第二导电柱电联接至该第二装置。
8.如权利要求1所述的片上超声装置，进一步包括印刷电路板(PCB)，其中，该第一集成电路基板设置在该PCB与该第二集成电路基板之间。
9.如权利要求8所述的片上超声装置，其中，该第一导电柱将该PCB电联接至该第一集成超声电路系统。
10.如权利要求1所述的片上超声装置，进一步包括邻近于该第一集成电路基板设置的第三导电柱，并且其中：
该第一重分布层将该第二导电柱联接至该第三导电柱。
11.如权利要求10所述的片上超声装置，其中，该第二导电柱和第三导电柱沿着该第一方向彼此堆叠。
12.一种方法，包括：
获得包括第一集成超声电路系统的第一集成电路基板并且获得包括第二集成超声电路系统的第二集成电路基板；
形成第一导电柱，该第一导电柱邻近于该第一集成电路基板并且基本上沿着第一方向延伸；
形成第一重分布层，该第一重分布层邻近于该第一集成电路基板的第一表面、并且将该第一导电柱电联接至该第一集成超声电路系统；
将该第一和第二集成电路基板沿着该第一方向彼此堆叠，使得该第一集成电路基板的第一表面邻近于该第二集成电路基板的第一表面；
形成第二导电柱，该第二导电柱邻近于该第二集成电路基板并且基本上沿着该第一方向延伸；以及
形成第二重分布层，该第二重分布层邻近于该第二集成电路基板的第二表面、并且将该第二导电柱电联接至该第二集成超声电路系统，第二表面与该第二集成电路基板的第一表面相反。
13.如权利要求12所述的方法，其中，该第二集成电路基板包括联接至该第二集成超声电路系统的超声换能器。
14.如权利要求12所述的方法，进一步包括：
在形成该第二重分布层之前，形成第三导电柱，其中，形成该第二重分布层包括将该第三导电柱电联接至该第二集成超声电路系统。
15.如权利要求14所述的方法，其中，形成该第二重分布层包括将串行解串器(SerDes)发射电路系统电联接至SerDes接收电路系统。
16.如权利要求12所述的方法，其中：
该第一集成电路基板的第一集成超声电路系统包括数字接收电路系统；并且
该第二集成电路基板的第二集成超声电路系统包括脉冲器、接收开关、模拟接收电路系统、和模数转换器，其中，形成该第一重分布层包括将该第一导电柱电联接至该数字接收电路系统，并且其中，形成该第二重分布层包括将该第二导电柱电联接至该模数转换器。
17.如权利要求16所述的方法，其中：
该第二集成电路基板进一步包括联接至该脉冲器的超声换能器。
18.如权利要求12所述的方法，其中：
该第一集成电路基板的第一集成超声电路系统包括数字接收电路系统；
该第二集成电路基板包括结合在一起的第一装置和第二装置；
该第一装置包括超声换能器；并且
该第二集成超声电路系统在该第二装置上并且包括脉冲器、接收开关、模拟接收电路系统、和模数转换器，其中，形成该第一重分布层包括将该第一导电柱电联接至该数字接收电路系统，并且其中，形成该第二重分布层包括将该第二导电柱电联接至该第二装置。
19.如权利要求12所述的方法，进一步包括将该第一集成电路基板放在印刷电路板(PCB)上，使得该第一导电柱将该PCB电联接至该第一集成超声电路系统。
20.如权利要求19所述的方法，其中，将该第一集成电路基板放在PCB上包括通过该第二重分布层来将该PCB电联接至该第二集成超声电路系统。
21.如权利要求12所述的方法，进一步包括在形成该第二重分布层之前，形成邻近于该第一集成电路基板的第三导电柱，其中：
形成该第一重分布层包括将该第二导电柱电联接至该第三导电柱。
22.如权利要求21所述的方法，其中，形成该第二导电柱包括将该第二导电柱形成为将与该第三导电柱沿着该第一方向堆叠。
CN202080088098.4A 2019-12-17 2020-12-16 用于封装片上超声装置的方法和设备 Pending CN114868033A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962949318P 2019-12-17 2019-12-17
US62/949,318 2019-12-17
PCT/US2020/065330 WO2021126992A1 (en) 2019-12-17 2020-12-16 Methods and apparatuses for packaging ultrasound-on-chip devices

Publications (1)

Publication Number Publication Date
CN114868033A true CN114868033A (zh) 2022-08-05

Family

ID=76320502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080088098.4A Pending CN114868033A (zh) 2019-12-17 2020-12-16 用于封装片上超声装置的方法和设备

Country Status (4)

Country Link
US (1) US20210183832A1 (zh)
EP (1) EP4078224A4 (zh)
CN (1) CN114868033A (zh)
WO (1) WO2021126992A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11815492B2 (en) 2020-04-16 2023-11-14 Bfly Operations, Inc. Methods and circuitry for built-in self-testing of circuitry and/or transducers in ultrasound devices
US11808897B2 (en) 2020-10-05 2023-11-07 Bfly Operations, Inc. Methods and apparatuses for azimuthal summing of ultrasound data
US11504093B2 (en) 2021-01-22 2022-11-22 Exo Imaging, Inc. Equalization for matrix based line imagers for ultrasound imaging systems
US20240085557A1 (en) 2022-09-09 2024-03-14 Exo Imaging, Inc. Coherent matrix of digital imaging systems on chip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4220221A1 (en) 2013-03-15 2023-08-02 BFLY Operations, Inc. Monolithic ultrasonic imaging devices, systems and methods
US10014292B2 (en) * 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9492144B1 (en) 2015-12-02 2016-11-15 Butterfly Network, Inc. Multi-level pulser and related apparatus and methods
US10082565B2 (en) 2016-03-31 2018-09-25 Butterfly Network, Inc. Multilevel bipolar pulser
US10856840B2 (en) 2016-06-20 2020-12-08 Butterfly Network, Inc. Universal ultrasound device and related apparatus and methods
TW201923378A (zh) * 2017-11-15 2019-06-16 美商蝴蝶網路公司 超音波設備及製造超音波裝置的方法
TW201938834A (zh) 2018-03-09 2019-10-01 美商蝴蝶網路公司 超音波換能器裝置以及用於製造超音波換能器裝置的方法
US20200239299A1 (en) * 2019-01-29 2020-07-30 Butterfly Network, Inc. Packaging structures and packaging methods for ultrasound-on-chip devices
US11133423B2 (en) * 2019-07-03 2021-09-28 Advanced Semiconductor Engineering, Inc. Optical device and method of manufacturing the same

Also Published As

Publication number Publication date
EP4078224A1 (en) 2022-10-26
EP4078224A4 (en) 2023-12-27
US20210183832A1 (en) 2021-06-17
WO2021126992A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
CN114868033A (zh) 用于封装片上超声装置的方法和设备
US11375980B2 (en) Ultrasound apparatuses and methods for fabricating ultrasound devices
CN112368574B (zh) 用于封装片上超声的方法和设备
US10856844B2 (en) Vertical packaging for ultrasound-on-a-chip and related methods
US20230158543A1 (en) Ultrasound transducer devices and methods for fabricating ultrasound transducer devices
US20230060728A1 (en) Soc pmut suitable for high-density system integration, array chip, and manufacturing method thereof
US20170136496A1 (en) Ic die, ultrasound probe, ultrasonic diagnostic system and method
US20230034707A1 (en) Packaging structures and packaging methods for ultrasound-on-chip devices
Lin et al. Packaging and modular assembly of large-area and fine-pitch 2-D ultrasonic transducer arrays
US8766459B2 (en) CMUT devices and fabrication methods
TWI842066B (zh) 適合高密度系統集成的系統單晶片壓電式超音波換能器、陣列晶片及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination