DE112011104502T5 - Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben - Google Patents

Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE112011104502T5
DE112011104502T5 DE112011104502T DE112011104502T DE112011104502T5 DE 112011104502 T5 DE112011104502 T5 DE 112011104502T5 DE 112011104502 T DE112011104502 T DE 112011104502T DE 112011104502 T DE112011104502 T DE 112011104502T DE 112011104502 T5 DE112011104502 T5 DE 112011104502T5
Authority
DE
Germany
Prior art keywords
insulating layer
conductive
plate
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011104502T
Other languages
English (en)
Other versions
DE112011104502B4 (de
Inventor
Javier Soto Gonzalez
Houssam Jomaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011104502T5 publication Critical patent/DE112011104502T5/de
Application granted granted Critical
Publication of DE112011104502B4 publication Critical patent/DE112011104502B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

Eine Vorrichtung umfasst ein Substrat, welches eine Anschlussfleckseite mit mehreren Kontaktflecken und eine Plättchenseite gegenüber der Anschlussfleckseite aufweist. Die Vorrichtung umfasst ein erstes Plättchen und ein zweites Plättchen, wobei das erste Plättchen und das zweite Plättchen derart in das Substrat eingebettet sind, dass das zweite Plättchen zwischen dem ersten Plättchen und der Anschlussfleckseite des Substrats angeordnet ist.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. GEBIET DER ERFINDUNG
  • Offenbarte Ausführungsformen betreffen Halbleiter-Mikroelektronik-Montageeinheiten und Herstellungsverfahren.
  • 2. BESCHREIBUNG DES STANDES DER TECHNIK
  • Der heutige Markt der Verbraucherelektronik verlangt oft nach komplexen Funktionen, welche sehr komplizierte Schaltungen erforderlich machen. Die Maßstabsverkleinerung zu immer kleineren Grundbaublöcken, z. B. Transistoren, hat mit jeder weiteren Generation den Einbau von noch komplizierteren Schaltungen auf einem Einzelplättchen ermöglicht. Andererseits werden, obwohl die Maßstabsverkleinerung typischerweise als Verringerung der Größe betrachtet wird, für eine fortgeschrittene Funktionalität und Leistung in einem Computersystem zunehmend mehrere montierte Plättchen miteinander verbunden. Auch kann die Größe einer speziellen Halbleiter-Montageeinheit in der Tat heraufgesetzt werden, um mehrere Plättchen in eine einzige Halbleiter-Montageeinheit einzubauen.
  • Es können jedoch strukturelle Probleme entstehen, wenn versucht wird, mehrere montierte Plättchen zu verbinden. Zum Beispiel kann die Auswirkung von Unterschieden der Wärmeausdehnungskoeffizienten (Coefficients of Thermal Expansion, CTE) zwischen Komponenten, die in den Halbleiter-Montageeinheiten verwendet werden, zu schädlichen Defekten führen, wenn montierte Plättchen zusammengefügt werden. In ähnlicher Weise kann die Auswirkung von Unterschieden der Wärmeausdehnungskoeffizienten (CTE) zwischen Komponenten, die in einer einzelnen Halbleiter-Montageeinheit verwendet werden, als Ergebnis der Durchführung eines Halbleiterplättchen-Montageverfahrens für mehr als ein Plättchen in der einzelnen Montageeinheit zu schädlichen Defekten führen.
  • Halbleiter-Montageeinheiten werden verwendet, um einen Chip oder ein Plättchen einer integrierten Schaltung (Integrated Circuit, IC) zu schützen, und auch, um das Plättchen mit einer elektrischen Schnittstelle zu externen Schaltungen versehen. Mit steigendem Bedarf für kleinere elektronische Einheiten werden Halbleiter-Montageeinheiten so ausgestaltet, dass sie noch kompakter sind und eine größere Schaltungsdichte unterstützen müssen. Zum Beispiel wird bei einigen Halbleiter-Montageeinheiten nun ein kernloses Substrat verwendet, welches nicht die dicke Harzkernschicht umfasst, die man üblicherweise in herkömmlichen Substraten findet. Ferner führt der Bedarf für Einheiten höherer Leistung dazu, dass eine verbesserte Halbleiter-Montageeinheit benötigt wird, welche eine Mischtechnologie-Plättchenstapelung ermöglicht oder eine Plättchenstapelungsmöglichkeit bereitstellt, wobei ein dünnes Montageprofil und eine niedrige Gesamtverformung bewahrt werden, um mit einem anschließenden Verfahren des Zusammenbauens kompatibel zu sein.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Um die Art und Weise zu verstehen, wie Ausführungsformen erhalten werden, wird eine speziellere Beschreibung verschiedener Ausführungsformen, die nachstehend kurz beschrieben sind, unter Bezugnahme auf die angehängten Zeichnungen gegeben. Diese Zeichnungen zeigen Ausführungsformen, welche nicht notwendigerweise maßstabsgetreu sind und nicht als im Umfang beschränkt anzusehen sind. Einige Ausführungsformen werden durch die Verwendung der begleitenden Zeichnungen mit zusätzlicher Ausführlichkeit und in zusätzlichen Einzelheiten beschrieben und erläutert, in welchen:
  • 1A und 1B eine Multichip-Montageeinheit (Multi-Chip Package, MCP), welche mehrere Plättchen aufweist, die in ein Substrat eingebettet und vertikal darin angeordnet sind, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen;
  • 2A bis 2L ein Verfahren zum Bilden einer Multichip-Montageeinheit (MCP), welche mehrere Plättchen aufweist, die in ein Substrat eingebettet und vertikal darin angeordnet sind, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen;
  • 3 ein Computersystem gemäß einer Ausführungsform der Erfindung zeigt;
  • 4 eine Multichip-Montageeinheit, welche mehr als zwei Plättchen aufweist, die in ein Substrat eingebettet und vertikal darin angeordnet sind, gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 5 eine Multichip-Montageeinheit, welche mehr als zwei Plättchen aufweist, die in ein Substrat eingebettet und vertikal darin angeordnet sind, gemäß einer anderen Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Es wird eine Multichip-Montageeinheit (MCP), welche mehrere vertikal eingebettete Plättchen aufweist, und ihr Herstellungsverfahren beschrieben. Es wird nun auf Zeichnungen Bezug genommen, wobei gleiche Strukturen mit gleichen Suffix-Bezugszeichen versehen sein können. Um die Struktur verschiedener Ausführungsformen deutlicher zu zeigen, sind die hierin enthaltenen Zeichnungen diagrammartige Darstellungen der IC-Strukturen. Daher kann das tatsächliche Aussehen der hergestellten IC-Strukturen, zum Beispiel in einer Mikroaufnahme, anders sein, wobei es immer noch die beanspruchte Struktur der veranschaulichten Ausführungsformen beinhaltet. Überdies zeigen die Zeichnungen möglicherweise nur Strukturen, die geeignet sind, um die veranschaulichten Ausführungsformen zu verstehen. Weitere Strukturen, die auf dem Fachgebiet bekannt sind, sind möglicherweise nicht enthalten, um die Klarheit der Zeichnungen zu bewahren. Außerdem sind in der vorliegenden Beschreibung zahlreiche spezielle Einzelheiten ausgeführt, um für ein gründliches Verständnis der Ausführungsformen der vorliegenden Erfindung zu sorgen. In anderen Fällen sind wohlbekannte Halbleiterverarbeitungs- und Montagetechniken nicht in speziellen Einzelheiten ausgeführt worden, um Ausführungsformen der vorliegenden Erfindung nicht unnötig zu verschleiern.
  • Ausführungsformen der vorliegenden Erfindung umfassen eine Multichip-Montageeinheit, welche ein Substrat mit mehreren vertikal angeordneten darin eingebetteten Plättchen aufweist. Das Substrat umfasst eine Anschlussfleckseite und eine Plättchenseite. Ein erstes Plättchen und ein zweites Plättchen sind derart in das Substrat eingebettet, dass sich das zweite Plättchen zwischen dem ersten Plättchen und der Anschlussfleckseite des Substrats befindet. Das Substrat der Montageeinheit umfasst mehrere Leitungsschichten, isolierende Schichten und Durchkontaktierungen zum Erzeugen einer Zwischenverbindungsstruktur in dem Substrat, welche für eine elektrische Verbindung zwischen dem ersten Plättchen und dem zweiten Plättchen sorgt. In einer Ausführungsform der vorliegenden Erfindung befindet sich zwischen dem ersten Plättchen und dem zweiten Plättchen mindestens eine Leitungsschicht. Die Multichip-Montageeinheit, welche ein Substrat mit einem vertikal angeordneten und darin eingebetteten Plättchen aufweist, kann gemäß Ausführungsformen der vorliegenden Erfindung über ein Bumpless-Build-up-Layer(BBUL)-Verfahren gebildet werden. In einer Ausführungsform der vorliegenden Erfindung wird das erste Plättchen an einem temporären Träger befestigt, und eine isolierende Schicht und eine Leitungsschicht werden über dem ersten Plättchen und um dieses herum gebildet und betten das erste Plättchen darin ein. Anschließend wird ein zweites Plättchen an einer der isolierenden Schichten befestigt, und weitere isolierende Schichten und Leitungsschichten werden auf dem zweiten Plättchen und um dieses herum gebildet, wodurch sie das zweite Plättchen ebenso in dem Substrat einbetten. Auf diese Weise werden sowohl das erste als auch das zweite Plättchen in das Substrat. eingebettet, und elektrische Zwischenverbindungen werden in dem Substrat gebildet (Substratleitung), welche das erste und das zweite Plättchen elektrisch verbinden. Der Träger kann anschließend entfernt werden, um ein kernloses Substrat zu erzeugen.
  • Ausführungsformen der vorliegenden Erfindung ermöglichen die Bildung der Multichip-Montageeinheit mit einer dünnen Konfiguration der Montageeinheit und einer kleinen Standfläche, wodurch wertvoller Raum auf Hauptplatinen von Einheiten eingespart wird. Außerdem ermöglichen Ausführungsformen der vorliegenden Erfindung die elektrische Verbindung von zwei Plättchen ohne die Anwendung der Montageeinheit-auf-Montageeinheit(Package-on-Package, POP)-Technologie, welche die Oberflächenmontagetechnologie (Surface Mount Technology, SMT) erforderlich macht, welche aufgrund von Substratverformung für Zuverlässigkeitsprobleme anfällig sein kann. Außerdem wird in Ausführungsformen der vorliegenden Erfindung ein Niedertemperatur-Bumpless-Build-up-Layer(BBUL)-Verfahren angewendet, um das Substrat zu bilden, um die Auswirkungen nicht zueinander passender Wärmeausdehnungskoeffizienten (CTE) zwischen den eingebetteten Plättchen und dem Substrat zu verringern oder zu eliminieren, wodurch die Herstellung einer sehr ebenen Multichip-Montageeinheit ermöglicht wird.
  • 1A ist eine Darstellung einer Querschnittsansicht einer Halbleiter-Montageeinheit 100, welche ein Substrat 102 mit mehreren vertikal darin angeordneten Plättchen aufweist. In einer Ausführungsform der vorliegenden Erfindung ist das Substrat 102 ein kernloses Substrat. Das Substrat 102 weist eine Plättchenseite 120 und eine Anschlussfleckseite 122 gegenüber der Plättchenseite auf. Die Montageeinheit 100 enthält ein erstes Plättchen 104 und ein zweites Plättchen 106. Das erste Plättchen 104 weist eine aktive Fläche 108 und eine Rückfläche 110 gegenüber der aktiven Fläche 108 auf. In ähnlicher Weise weist das zweite Plättchen 106 eine aktive Fläche 112 und eine Rückfläche 114 gegenüber der aktiven Fläche 112 auf. Das erste Plättchen und das zweite Plättchen können aus einem beliebigen wohlbekannten Halbleitermaterial gebildet werden, einschließlich, ohne darauf beschränkt zu sein, Silicium (Si), Siliciumgermanium (SiGe), Germanium (Ge) sowie ein beliebiger III-V-Halbleiter, wie z. B. Galliumarsenid (GaAs) und Indiumantimonid (InSb). Die aktiven Flächen 108 und 112 umfassen mehrere Halbleitereinheiten, einschließlich, ohne darauf beschränkt zu sein, Transistoren, Kondensatoren und Widerständen, die durch eine Plättchen-Zwischenverbindungsstruktur untereinander zu funktionellen Schaltungen verbunden sind, um dadurch eine integrierte Schaltung zu bilden. Wie auf dem Fachgebiet wohlbekannt ist, kann die Plättchen-Zwischenverbindungsstruktur eine beliebige Anzahl von Metallisierungsschichten umfassen, z. B. M1 bis M11, deren Anzahl und Dicken in Abhängigkeit von einer gegebenen Anwendung variieren können. Die erste Metallisierungsebene (M1) steht mit den Halbleitereinheiten der aktiven Fläche in Kontakt, während die letzte Metallisierungsebene (z. B. M11) elektrische Kontakte zur Herstellung einer Verbindung zur Außenwelt umfasst. Das erste Plättchen 104 ist mit den elektrischen Kontakten 116 dargestellt, und das zweite Plättchen 106 ist mit den elektrischen Kontakten 118 dargestellt. In einer Ausführungsformen der vorliegenden Erfindung sind die aktive Fläche 108 des ersten Plättchens 104 und die aktive Fläche 112 des zweiten Plättchens 106 einander zugewandt oder zeigen als mehrere externe leitfähige Kontakte 140, die auf dem Substrat 102 ausgebildet sind, in dieselbe Richtung, wie in 1A veranschaulicht. Das heißt, das erste Plättchen 104 und das zweite Plättchen 106 sind in einer „nach unten zeigenden” Konfiguration im Substrat 102 angeordnet.
  • Das erste Plättchen 104 weist eine erste Standfläche oder einen ersten Flächenbereich 105 auf, und das zweite Plättchen 106 weist eine zweite Standfläche oder einen zweiten Flächenbereich 107 auf. In einer Ausführungsform der vorliegenden Erfindung weist das erste Plättchen 104 eine größere Standfläche als das zweite Plättchen 106 auf. Das zweite Plättchen 106 ist in das Substrat 102 eingebettet und ist zwischen dem ersten Plättchen 104 und der Anschlussfleckseite 122 des Substrats 102 angeordnet. Auf diese Weise sind das erste Plättchen 104 und das zweite Plättchen 106 vertikal in dem Substrat 102 angeordnet. In einer Ausführungsform der vorliegenden Erfindung liegt mindestens ein Abschnitt der Standfläche 107 des zweiten Plättchens 106 innerhalb der Standfläche 105 des ersten Plättchens 104. In einer Ausführungsform, wie sie in 1A veranschaulicht ist, liegt die gesamte Standfläche 107 des zweiten Plättchens 106 innerhalb der Standfläche 105 des ersten Plättchens 104. In einer Ausführungsform der vorliegenden Erfindung handelt es sich bei dem ersten Plättchen 104 um eine Speichereinheit, z. B., ohne darauf beschränkt zu sein, einen statischen Direktzugriffsspeicher (Static Random Access Memory, SRAM), einen dynamischen Direktzugriffsspeicher (Dynamic Random Access Memory, DRAM), einen nichtflüchtigen Speicher (Nonvolatile Memory, NVM), und bei dem zweiten Plättchen 106 um eine Logikeinheit, z. B., ohne darauf beschränkt zu sein, einen Mikroprozessor oder einen digitalen Signalprozessor.
  • Die Anschlussfleckseite 122 umfasst mehrere leitfähige Kontaktflecken und/oder Leitungsspuren, mit welchen mehrere externe leitfähige Kontakte 140 verbunden sind. Externe leitfähige Kontakte 140 sorgen für eine elektrische Verbindung der Montageeinheit 100 mit anderen Einheiten. Das Substrat 102 umfasst mehrere Leitungsschichten, eine Isolierungsschicht und Durchkontaktierungen, welche zusammen eine Substrat-Zwischenverbindungsstruktur erzeugen. Die Substrat-Zwischenverbindungsstruktur stellt eine elektrische Verbindung zwischen dem ersten Plättchen 104 und dem zweiten Plättchen 106 sowie eine elektrische Verbindung des ersten und zweiten Plättchens mit externen elektrischen Kontakten 140 bereit, die auf der Anschlussfleckseite 122 ausgebildet sind.
  • Die Substrat-Zwischenverbindungsstruktur stellt direkte elektrische Verbindungen des ersten Plättchens 104 mit dem zweiten Plättchen 106 bereit, so dass Signale direkt zwischen dem ersten Plättchen und dem zweiten Plättchen ausgetauscht werden können. Die Substrat-Zwischenverbindungsstruktur kann auch elektrische Verbindungen zwischen dem zweiten Plättchen 106 und externen leitfähigen Kontakten 140 umfassen. In einigen Ausführungsformen der vorliegenden Erfindung stellt die Substrat-Zwischenverbindungsstruktur auch eine elektrische Verbindung zwischen dem ersten Plättchen 104 und externen leitfähigen Kontakten 140 bereit. In anderen Ausführungsformen gibt es keine elektrischen Verbindungen zwischen den externen leitfähigen Kontakten 140 und dem ersten Plättchen 104. Das heißt, in einer Ausführungsform der vorliegenden Erfindung führen alle externen Verbindungen zu dem ersten Plättchen 104 durch das zweite Plättchen 106. In einer speziellen Ausführungsform werden alle anderen elektrischen Signale zu dem ersten Plättchen 104 außer Spannungsversorgungssignalen durch das zweite Plättchen 106 bereitgestellt.
  • In einer Ausführungsform der vorliegenden Erfindung umfasst das Substrat 102 eine erste isolierende Schicht 130, wie in 1A veranschaulicht. Das erste Plättchen 104 ist in die erste isolierende Schicht 130 eingebettet. Das heißt, die aktive Fläche 108 und Seitenwände 101 des ersten Plättchens stehen mit der isolierenden Schicht 130 in Kontakt. Eine erste Leitungsschicht 150, welche mehrere leitfähige Spuren umfasst, ist auf der ersten isolierenden Schicht 130 angeordnet. Mehrere leitfähige Durchkontaktierungen 160 befinden sich in der ersten isolierenden Schicht 130 und verbinden leitfähige Spuren der ersten Leitungsschicht 150 elektrisch mit elektrischen Kontakten 116 des ersten Plättchens 104. Eine oder mehrere der leitfähigen Spuren 151 der ersten Leitungsschicht 150 leiten Signale aus der Standfläche 105 des ersten Plättchens 104 heraus zu einem Rand des Substrats 102. Eine zweite isolierende Schicht 132 ist auf der ersten isolierenden Schicht 130 und auf der ersten Leitungsschicht 150 angeordnet, wie in 1A veranschaulicht. Die erste Leitungsschicht 150 ist zwischen der ersten isolierenden Schicht 130 und der zweiten isolierenden Schicht 132 eingebettet. Die Rückfläche 114 des zweiten Plättchens 106 ist auf der zweiten isolierenden Schicht 132 angeordnet. Eine dritte isolierende Schicht 134 ist auf der zweiten isolierenden Schicht 132 und auf dem zweiten Plättchen 106 und um dieses herum angeordnet, wie in 1A veranschaulicht. Das zweite Plättchen 106 ist in die dritte isolierende Schicht 134 eingebettet und vollständig zwischen der zweiten isolierenden Schicht 132 und der dritten isolierenden Schicht 134 eingekapselt und eingebettet.
  • Eine zweite Leitungsschicht 152, welche mehrere leitfähige Spuren umfasst, ist auf der dritten isolierenden Schicht 134 angeordnet. In einer Ausführungsform der vorliegenden Erfindung leiten eine oder mehrere leitfähige Spuren 153 der zweiten Leitungsschicht 152 Signale vom Rand des Substrats 102 in die Standfläche 107 des zweiten Plättchens 106 hinein, um eine elektrische Verbindung zu dem zweiten Plättchen 106 bereitzustellen. Mehrere leitfähige Durchkontaktierungen 162 sind in der dritten isolierenden Schicht 134 zwischen leitfähigen Spuren der zweiten Leitungsschicht 152 und elektrischen Kontakten 118 des zweiten Plättchens 106 ausgebildet, um Spuren der zweiten Leitungsschicht 152 elektrisch mit elektrischen Kontakten 118 auf dem zweiten Plättchen zu verbinden. Außerdem sind mehrere leitfähige Durchkontaktierungen 164 durch die zweite isolierende Schicht 132 und die dritte isolierende Schicht 134 hindurch ausgebildet, um elektrisch Spuren der zweiten Leitungsschicht 152 mit Spuren der ersten Leitungsschicht 150 zu verbinden, wie in 1A veranschaulicht.
  • In einer Ausführungsform der vorliegenden Erfindung weisen die leitfähigen Durchkontaktierungen 164 einen größeren Durchmesser als die leitfähigen Durchkontaktierungen 162 auf. Es sei angemerkt, dass sich die leitfähigen Durchkontaktierungen 164 tiefer in das Substrat hinein erstrecken als die leitfähigen Durchkontaktierungen 162. In einer Ausführungsform der vorliegenden Erfindung weisen die Durchkontaktierungen 164 einen Durchmesser von 100 μm bis 150 μm auf, während die Durchkontaktierungen 162 einen Durchmesser von 30 μm bis 50 μm aufweisen. Dementsprechend wird durch Erhöhen des Durchmessers der leitfähigen Durchkontaktierungen 164 das Seitenverhältnis (Höhe:Breite) der leitfähigen Durchkontaktierungen 164 verringert, wodurch die zuverlässige Füllung der leitfähigen Durchkontaktierungen ermöglicht wird. Es versteht sich, dass, obwohl die Durchkontaktierung 164 als vollständig mit einem leitfähigen Film gefüllt dargestellt ist, die Durchkontaktierung 164 so gebildet werden kann, dass nur die Seitenwände der Durchkontaktierung 164 einen darin ausgebildeten leitfähigen Film aufweisen und die Mitte ungefüllt bleibt. Die nachfolgende Bildung einer isolierenden Schicht kann genutzt werden, um das ungefüllte Volumen der Durchkontaktierung zu füllen, vgl. zum Beispiel 2J.
  • Eine vierte isolierende Schicht 136 ist auf der dritten isolierenden Schicht 134 und auf Spuren der zweiten Leitungsschicht 152 und um diese herum angeordnet. In einer Ausführungsform der vorliegenden Erfindung werden nur zwei Leitungsschichten 150 und 152 bereitgestellt, eine Leitungsschicht (150) zum Bereitstellen leitfähiger Spuren zum Leiten von Signalen aus der Standfläche 105 des ersten Plättchens 104 heraus und eine Leitungsschicht 152 zum Bereitstellen leitfähiger Spuren zum Leiten von Signalen in die Standfläche 107 des zweiten Plättchens 106 hinein. Wenn die Leitungsschicht 152 die letzte Leitungsschicht des Substrats ist, können in der vierten isolierenden Schicht 136 mehrere Kontaktflecköffnungen ausgebildet sein, um Kontaktflecken auf Spuren 153 der zweiten Leitungsschicht zu definieren, zu welchen anschließend externe elektrische Kontakte 140 gebildet werden.
  • Falls erwünscht, können jedoch in Abhängigkeit von speziellen Leitungserfordernissen zusätzliche Leitungsschichten, isolierende Schichten und Durchkontaktierungen eingebaut werden. Zum Beispiel kann auf der vierten isolierenden Schicht 136 eine dritte Leitungsschicht 154 angeordnet sein, welche mehrere leitfähige Spuren umfasst. Mehrere leitfähige Durchkontaktierungen 166 können durch die vierte isolierende Schicht hindurch ausgebildet sein, um eine elektrische Verbindung zwischen leitfähigen Spuren der zweiten Leitungsschicht 152 und leitfähigen Spuren der dritten Leitungsschicht 154 bereitzustellen. Auf der vierten isolierenden Schicht 136 und auf leitfähigen Spuren der dritten Leitungsschicht 154 und um diese herum kann eine fünfte isolierende Schicht 138 ausgebildet sein.
  • Ferner kann auf der fünften isolierenden Schicht 138 eine vierte Leitungsschicht 156 angeordnet sein. Wenn die vierte Leitungsschicht 156 die letzte Leitungsschicht ist, kann sie mehrere Leitungsschichten/leitfähige Kontaktflecken 157 umfassen, mit welchen elektrische Kontakte 140 verbunden sind. Die vierte Leitungsschicht 156 kann auch Leitungsspuren 157 umfassen, um den Ort der Kontaktflecken umzuverteilen. Mehrere Durchkontaktierungen 168 sind durch die fünfte isolierende Schicht 138 hindurch ausgebildet, um Spuren/Kontaktflecken der vierten Leitungsschicht 156 elektrisch mit Spuren der dritten Leitungsschicht 154 zu verbinden. Eine letzte, sechste isolierende Schicht 139, z. B. eine Lötmaskenschicht, kann auf der fünften isolierenden Schicht 138 und auf der vierten Leitungsschicht 156 und um diese herum ausgebildet sein. In der Lötmaskenschicht 139 sind Öffnungen ausgebildet, um zu ermöglichen, dass externe elektrische Kontakte 140 an den Kontaktflecken der Leitungsschicht 156 befestigt werden.
  • In Ausführungsformen der vorliegenden Erfindung kann die Montageeinheit 100 einen Plättchenbefestigungsfilm (Die Attach Film, DAF) 124 umfassen, z. B. einen Die-Bonding-Film (DBF) auf Epoxidbasis, der an der Rückfläche 110 des ersten Plättchens 104 befestigt ist. In anderen Ausführungsformen wird der Plättchenbefestigungsfilm (DAF) 124 entfernt, um einen Zugang zu der Rückfläche 110 des ersten Plättchens 104 ermöglichen. Der DAF 124 wird nicht als Teil des Substrats 102 angesehen. Außerdem kann das Substrat 102 in Ausführungsformen der vorliegenden Erfindung ein kernloses Substrat sein, weil es durch ein Aufbauschichtverfahren auf einem Träger gebildet wird, wobei der Träger schließlich von dem Substrat 102 entfernt wird. Ferner kann das Substrat 102 als kernloses Substrat angesehen werden, weil es keinen dicken Kern wie z. B. ein Epoxidharz mit faserverstärktem Glas umfasst.
  • Wie in 1A veranschaulicht, umfasst das Substrat 102 mindestens eine Leitungsschicht 150, welche zwischen dem ersten Plättchen 104 und dem zweiten Plättchen 106 angeordnet ist. Außerdem umfasst das Substrat 102 in einer Ausführungsform der vorliegenden Erfindung mindestens eine leitfähige Spur, z. B. die leitfähige Spur 151, welche einen Abschnitt aufweist, der zwischen der Standfläche 105 des ersten Plättchens 104 und der Standfläche 107 des zweiten Plättchens 106 angeordnet ist, und einen Abschnitt aufweist, welcher sich außerhalb der Standfläche 107 des zweiten Plättchens 106 erstreckt. Außerdem erkennt der Fachmann, obwohl in 1A nur eine einzige Leitungsschicht 132 so dargestellt ist, dass sie zwischen dem ersten Plättchen 104 und dem zweiten Plättchen 106 ausgebildet ist, dass zwei oder mehr Leitungsschichten zwischen dem ersten Plättchen 104 und dem zweiten Plättchen 106 angeordnet sein können. Außerdem versteht es sich, obwohl drei Leitungsschichten dargestellt sind, welche zwischen den externen Kontakten 140 und dem zweiten Plättchen 106 ausgebildet sind, dass dies nur der Veranschaulichung einer Ausführungsform der vorliegenden Erfindung dient und dass in Abhängigkeit von Leitungserfordernissen mehr oder weniger Leitungsschichten zwischen dem zweiten Plättchen 106 und den externen Kontakten 140 ausgebildet sein können.
  • In einer Ausführungsform der vorliegenden Erfindung handelt es sich bei den externen leitfähigen Kontakten 140 um Lötkugeln, welche in einer Matrixform angeordnet sind, um ein Ball Grid Array bereitzustellen. Die externen leitfähigen Kontakte 140 müssen jedoch nicht notwendigerweise die Form von Kugeln annehmen und können andere Formen oder Strukturen aufweisen, z. B., ohne darauf beschränkt zu sein, Säulen, Bumps, Anschlussflecken und Stifte. Externe Kontakte 140 ermöglichen die elektrische Verbindung und Kommunikation der Halbleiter-Montageeinheit 100 mit einem Verankerungssubstrat 170. Wenn zum Beispiel die Halbleiter-Montageeinheit 100 ein Teil eines Computers oder eines Handgeräts, z. B. eines Smartphones oder eines Handlesegeräts ist, ist das Verankerungssubstrat 170 eine Hauptplatine. In anderen Ausführungsformen kann das Verankerungssubstrat 170 eine andere Halbleiter-Montageeinheit sein, um eine Montageeinheit-auf-Montageeinheit(POP)-Einheit herzustellen.
  • 1B ist eine Veranschaulichung des in 1A dargestellten Substrats der Montageeinheit 100, welche spezielle elektrische Verbindungen weiter umreißt, die gemäß Ausführungsformen der vorliegenden Erfindung in dem Substrat 102 enthalten sein können. In einer Ausführungsform der vorliegenden Erfindung umfasst das Substrat 102 mindestens eine elektrische Verbindung 182, welche eine direkte elektrische Verbindung zwischen dem ersten Plättchen 104 und dem zweiten Plättchen 106 bereitstellt, wobei die elektrische Verbindung 182 nicht mit einem externen Kontakt 140 elektrisch verbunden ist. Solche Verbindungen sind für Signale geeignet, welche nur zwischen dem ersten Plättchen 104 und dem zweiten Plättchen 106 ausgetauscht werden. Wenn zum Beispiel das erste Plättchen 104 eine Speichereinheit ist und das zweite Plättchen 106 eine Logikeinheit ist, können Signale wie Adressierungssignale, Datensignale, Schreibfreigabesignale und Lesefreigabesignale über direkte elektrische Verbindungen wie die elektrische Verbindung 182 zwischen dem ersten Plättchen 104 und dem zweiten Plättchen 106 ausgetauscht werden. Außerdem kann das Substrat 102 der Montageeinheit in einer Ausführungsform der vorliegenden Erfindung eine oder mehrere elektrische Verbindungen 184 umfassen, welche sowohl das erste Plättchen 104 als auch das zweite Plättchen 106 mit einem externen leitfähigen Kontakt 140 verbinden. Auf diese Weise wird das Signal, das der Montageeinheit 100 durch den elektrischen Kontakt 140 bereitgestellt wird, sowohl dem ersten Plättchen als auch dem zweiten Plättchen bereitgestellt. Ein Beispiel für ein solches Signal können Versorgungsspannungssignale wie z. B. VCC und VSS sein. In einer anderen Ausführungsform der vorliegenden Erfindung umfasst das Substrat 102 der Montageeinheit eine oder mehrere elektrische Verbindungen 186, welche eine direkte elektrische Verbindung zwischen externen Kontakten 140 und dem zweiten Plättchen 106 bereitstellen, ohne dass das Signal direkt dem ersten Plättchen 104 bereitgestellt wird. Wenn zum Beispiel das zweite Plättchen 106 eine Logikeinheit ist, z. B. ein Mikroprozessor, können Befehle über mehrere elektrische Verbindungen 186 nur dem zweiten Plättchen bereitgestellt werden. Außerdem, wenngleich in 1B nicht dargestellt, kann das Substrat 102 eine oder mehrere elektrische Verbindungen zwischen dem ersten Plättchen 104 und einem externen elektrischen Kontakt 140 bereitstellen, um zu ermöglichen, dass Signale direkt dem ersten Plättchen 104 bereitgestellt werden, ohne dass sie dem zweiten Plättchen 106 bereitgestellt werden. Ausführungsformen der vorliegenden Erfindung umfassen ein Substrat 102 der Montageeinheit, welches alle oder einige der oben beschriebenen elektrischen Verbindungen enthalten kann, z. B. die elektrischen Verbindungen 182, 184 und 186.
  • Die Halbleiter-Montageeinheit 100, welche ein Substrat mit mehreren vertikal eingebetteten Plättchen aufweist, umfasst ein vollständig eingebettetes und umgebenes zweites Plättchen 106. Wie in dieser Beschreibung verwendet, bedeutet „vollständig eingebettet und umgeben”, dass alle Flächen des zweiten Plättchens 106 mit einem isolierenden Film des Substrats 102 in Kontakt stehen. Die Halbleiter-Montageeinheit 100 umfasst auch ein vollständig eingebettetes erstes Plättchen 104. Wie in dieser Beschreibung verwendet, bedeutet „vollständig eingebettet”, dass die aktive Fläche 108 und die gesamten Seitenwände des ersten Plättchens 104 mit einem isolierenden Film des Substrats 102 in Kontakt stehen. Das erste Plättchen 104 ist jedoch nicht „umgeben”, da die Rückfläche 110 des ersten Plättchens 104 nicht mit einem isolierenden Film des Substrats 102 in Kontakt steht. Zwei Ausführungsformen eines „vollständig eingebetteten” ersten Plättchens 104 werden hierin beschrieben. In einer ersten Ausführungsform, wie in 1A dargestellt, gibt es eine Fläche (z. B. die Rückfläche 110) des ersten Plättchens, welche aus der globalen Planaritätsfläche der Plättchenseite des Substrats 102 hervorsteht, z. B. aus der Fläche 109 des Substrats 102 hervorsteht, welche in 1A dargestellt ist. In einer Ausführungsform steht keine Fläche des ersten Plättchens 104 aus der globalen Planaritätsfläche der Plättchenseite des Substrats 102 hervor, z. B. kein Hervorstehen aus der Fläche 109 des Substrats 102.
  • Im Gegensatz zu den obigen Definitionen eines „vollständig eingebetteten und umgebenen” und „vollständig eingebetteten” Plättchens ist ein „teilweise eingebettetes” Plättchen ein Plättchen, bei welchem eine vollständige Fläche, jedoch nur ein Teil der Seitenwände mit einem isolierenden Film eines Substrats 102 in Kontakt steht. Im weiteren Gegensatz ist ein „nicht eingebettetes” Plättchen ein Plättchen, bei welchem höchstens eine Fläche und kein Teil der Seitenwände mit einem verkapselnden Film eines Substrats in Kontakt steht.
  • 2A bis 2L veranschaulicht ein Verfahren zur Herstellung einer Halbleiter-Montageeinheit, welche mehrere Plättchen aufweist, die in ein Substrat eingebettet sind, gemäß Ausführungsformen der vorliegenden Erfindung. Es wird ein Träger 201 bereitgestellt. Der Träger 201 weist eine Ätzstoppschicht 202 auf. Eine zweite Schicht 206, z. B. eine Kupferfolie, kann geätzt werden, um eine Aussparung oder Vertiefung 205 um eine Plättchenbefestigungsfläche 204 herum zu erzeugen. In einer Ausführungsform der vorliegenden Erfindung umfasst der Träger 201 keine zweite Schicht 206, so dass in dem Träger 201 keine Aussparung oder Vertiefung ausgebildet ist.
  • 2B veranschaulicht eine Querschnittsansicht während der weiteren Verarbeitung bei der Herstellung einer Montageeinheit, welche mehrere Plättchen aufweist, die in ein Substrat eingebettet sind, gemäß einer Ausführungsform der vorliegenden Erfindung. Während der Verarbeitung kann der Träger 201 an eine identische Struktur 201' angepasst werden, um einen Rückseite-an-Rückseite-Träger 210 für Verarbeitungszwecke zu bilden. Dadurch wird der Verarbeitungsdurchsatz effektiv verdoppelt. Bei der Beschreibung der Verarbeitung auf den Trägern 201 und 201' kann auf die Bezugszahlen der Verarbeitung des Trägers 201 verwiesen werden, aber es versteht sich, dass auf dem Träger 201' eine kopierte Verarbeitung durchgeführt wird und kopierte Strukturen hergestellt werden. Der Träger 210 umfasst Haftungstrennschichten 212, 212' und ein Klebstoff-Bindemittel 214. Eine Schneidezone 216 ist an jedem Ende des Trägers 210 für die Trennungsverarbeitung bereitgestellt, wie noch weiter veranschaulicht wird. Der Rückseite-an-Rückseite-Träger 210 kann einen Teil eines größeren Feldes bilden, wobei mehrere identische Zonen den Querschnitt des Rückseite-an-Rückseite-Trägers 210 aufweisen, um eine Massenverarbeitung zu ermöglichen. In einer Ausführungsform weist ein solches Feld ungefähr 1.000 Vertiefungen 205 auf, wo ein Plättchen angeordnet werden kann.
  • 2C ist eine Querschnittsansicht des in 2B abgebildeten Rückseite-an-Rückseite-Trägers 210 nach der weiteren Verarbeitung gemäß einer Ausführungsform der vorliegenden Erfindung. Der Rückseite-an-Rückseite-Träger 210 ist durch Anordnen eines ersten Plättchens 222 auf der Ätzstoppschicht 204 weiter verarbeitet worden. Das erste Plättchen 222 weist eine aktive Fläche 224 gegenüber einer Rückfläche 226 auf. Die aktive Fläche 224 umfasst mehrere Kontaktflecken 225 zur Herstellung elektrischer Kontakte zu dem ersten Plättchen 222. Das erste Plättchen 222 weist eine erste Standfläche 229 auf. In einer Ausführungsform ist die Rückfläche 226 des ersten Plättchens 222 unter Verwendung einer Haftschicht 228, z. B. eines Materials auf Epoxidbasis oder eines Die-Bonding-Films (DBF), an der Ätzstoppschicht 202 befestigt. In einer Ausführungsform der vorliegenden Erfindung ist das Plättchen mit der größeren Standfläche der beiden Plättchen, die in das Substrat eingebettet werden sollen, das befestigte erste Plättchen (also das erste Plättchen 222). Durch das Befestigen des größeren Plättchens wird ein größerer Flächenkontakt mit dem Träger 201 bereitgestellt, was dabei hilft, eine Verformung zu verhindern und während des Aufbauverfahrens die Planarität zu bewahren. In einer alternativen Ausführungsform ist das kleinere der beiden Plättchen das erste Plättchen. 2C veranschaulicht auch das Anbringen des Plättchens 222' auf dem Träger 201', um die Vorrichtung 220 zu bilden.
  • 2D ist eine Querschnittsansicht der Vorrichtung 220 nach der weiteren Verarbeitung gemäß einer Ausführungsform der vorliegenden Erfindung. Die Vorrichtung 220 ist verarbeitet worden, dass sie einen ersten isolierenden Film 232 erhalten hat. In einer Ausführungsform der vorliegenden Erfindung wird der erste isolierende Film 232 durch Laminieren eines isolierenden Films auf den Träger 201 und das erste Plättchen 222 gebildet. Nachdem der Film auf den Träger 201 und das erste Plättchen 222 laminiert ist, wird er bei einer geeigneten Temperatur, z. B. etwa 180°C, gehärtet. In einer Ausführungsform der vorliegenden Erfindung ist der erste isolierende Film 232 ein Ajinomoto-Aufbaufilm (Ajinomoto Build-up Film, ABF). In einer Ausführungsform der vorliegenden Erfindung wird, wenn der Träger 201 eine zweite Schicht 206, welche eine Vertiefung 205 bildet, und eine Ätzstoppschicht 202 umfasst, die erste isolierende Schicht 232 in direktem Kontakt mit der zweiten isolierenden Schicht und der Ätzstoppschicht gebildet. Die isolierende Schicht 232 wird auf und in direktem Kontakt mit der aktiven Fläche 224 sowie Seitenwänden 223 des ersten Plättchens 222 gebildet. Auf diese Weise wird das Plättchen 222 in die isolierende Schicht 232 eingebettet. In einer Alternative zum Laminieren kann die isolierende Schicht 232 durch Aufschleudern und Härten eines isolierenden Films gebildet werden. In ähnlicher Weise kann ein erster isolierender Film 232' auf dem Plättchen 222' und um dieses herum gebildet werden, um die Vorrichtung 230 herzustellen, die in 2D veranschaulicht ist.
  • 2E ist eine Veranschaulichung der Vorrichtung 230 in 2D nach einer weiteren Verarbeitung gemäß einer Ausführungsform der vorliegenden Erfindung. Mehrere Durchkontaktierungsöffnungen 242 sind durch die erste isolierende Schicht 232 hindurch gebildet worden, um elektrische Kontakte 225 des ersten Plättchens 222 freizulegen. In einer Ausführungsform der vorliegenden Erfindung werden die Durchkontaktierungsöffnungen 242 durch Laserbohren gebildet. Das Laserbohren kann unter Verwendung eines Kohlendioxid(CO2)-Gas-Laserstrahls, eines Ultraviolett(UV)-Laserstrahls oder eines Excimer-Laserstrahls durchgeführt werden. In einer Ausführungsform der vorliegenden Erfindung werden Durchkontaktierungsöffnungen 242 gebildet, welche einen Durchmesser von 30 bis 50 Mikrometer aufweisen. Durch das Laserbohren wird gemäß einigen Ausführungsformen eine höhere Verbindungsdichte als bei Bohrverfahren des Standes der Technik ermöglicht, so dass kleine Durchkontaktierungsgrößen und Abstände ermöglicht werden, was auf diese Weise zu einem verbesserten Design und einer skalierbaren Miniaturisierung bei geringen Kosten führt. Außerdem werden durch das Laserbohren eine hohe Ausrichtungsgenauigkeit (z. B. 10 bis 15 Mikrometer) und ein hoher Durchsatz (etwa 2.000 Durchkontaktierungen/Sekunde) und ein weiter Bereich möglicher Durchkontaktierungsgrößen (z. B. 30 Mikrometer bis etwa 300 Mikrometer) und niedrige Kosten (etwa 2 Cent je 1.000 Durchkontaktierungen) ermöglicht. Die Kombination aus hoher Ausrichtungsgenauigkeit und kleiner Durchkontaktierungsgröße macht Durchkontaktierungsabstände von bis zu 60 Mikrometern möglich, wobei diese Abstände viel kleiner als typische Abstände von plattierten Durchgangsöffnungen von etwa 400 Mikrometern sind, die auf Montageeinheiten verwendet werden, die Kerne enthalten. Die Durchkontaktierungsöffnungen 242' können in ähnlicher Weise in der isolierenden Schicht 232' gebildet werden, um eine Vorrichtung 240 bereitzustellen, die in 2E veranschaulicht ist.
  • 2F ist eine Veranschaulichung der Vorrichtung 240, die in 2E dargestellt ist, nach einer weiteren Verarbeitung gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in 2F veranschaulicht, werden Durchkontaktierungsöffnungen 242 mit einem leitfähigen Material wie Kupfer gefüllt, um mehrere leitfähige Durchkontaktierungen 252 zu bilden, welche mit Kontaktflecken 225 des ersten Plättchens 222 elektrisch verbunden sind. Außerdem wird auf der ersten isolierenden Schicht 232 und in Kontakt mit den leitfähigen Durchkontaktierungen 252 eine erste Leitungsschicht 254 gebildet, welche mehrere leitfähige Spuren 256, z. B. Kupferspuren, umfasst, wie in 2F veranschaulicht. In einer Ausführungsform der vorliegenden Erfindung wird mindestens eine leitfähige Spur 256 gebildet, welche elektrisch mit dem Kontakt 225 verbunden ist und welche sich aus der Standfläche 229 des ersten Plättchens 222 heraus in Richtung des Randes des Substrats erstreckt.
  • In einer Ausführungsform der vorliegenden Erfindung werden die Durchkontaktierungen 242 unter Anwendung eines semiadditiven Verfahrens (Semi-Additive Process, SAP) gleichzeitig mit der Bildung der leitfähigen Spuren 256 der ersten Leitungsschicht 254 gefüllt, um die leitfähigen Durchkontaktierungen 252 zu bilden. Bei einem semiadditiven Verfahren wird über der Fläche des isolierenden Films 232 sowie in den Durchkontaktierungsöffnungen 242 und den Seitenwänden der Durchkontaktierungsöffnungen 242 eine stromlose Keimschicht, z. B. eine stromlose Kupferkeimschicht, gebildet, welche zum Beispiel eine Dicke von weniger als 1 Mikrometer aufweist. Anschließend wird auf der stromlosen Keimschicht eine Photoresistschicht gebildet und belichtet und entwickelt, wodurch eine Resiststruktur gebildet wird, welche entsprechend der Struktur unmaskierte Bereiche frei lässt, wo leitfähige Spuren 256 erwünscht sind. Die leitfähigen Spuren 256 und leitfähigen Durchkontaktierungen 252 werden dann durch elektrolytisches Plattieren z. B. einer Kupferschicht unter Verwendung des stromlosen Kupferplattierungsfilms als Keimschicht gebildet. Die Elektroplattierung wird fortgesetzt, bis die Durchkontaktierungen 252 vollständig gefüllt sind und die ersten leitfähigen Spuren 256 in einer gewünschten Dicke gebildet sind, z. B. 2 bis 20 Mikrometer. Die Photoresistmaske wird anschließend entfernt, und es wird ein Kurzkontakt-Ätzverfahren angewendet, um die verbleibende Keimschicht zu entfernen.
  • Die oben beschriebene SAP-Technik kann angewendet werden, um Durchkontaktierungen zu füllen und leitfähige Spuren bei einer Temperatur von weniger als 100°C und typischerweise von 50°C bis 80°C zu bilden. Die Anwendung eines semiadditiven Ansatzes ermöglicht, dass dünne leitfähige Spuren mit feinen Leitungs- und Zwischenraumelementen gebildet werden, z. B. Leitungs- und Zwischenraumelementen von weniger als 30 Mikrometern. Die Anwendung eines semiadditiven Verfahrens (SAP) zum Füllen der Durchkontaktierungen 252 und zum Bilden der ersten Leitungsschicht 254 ermöglicht, dass das erste Plättchen 222 elektrisch mit dem Substrat der Montageeinheit verbunden wird, ohne ein Hochtemperaturverfahren anzuwenden, z. B. Wärmekompressions-Bonding oder eine Oberflächenbefestigungstechnologie unter Verwendung bleifreier Lötmetalle, welche bei anderen Montagetechnologien, z. B. Flip-Chip-Bonding und Wire-Bonding, typischerweise angewendet werden, um ein Plättchen elektrisch mit Substrat der Montageeinheit zu verbinden. Durch Anwendung eines Niedertemperaturverfahrens, z. B. eines Verfahrens bei weniger als 100°C, um das erste Plättchen 222 elektrisch mit dem Substrat zu verbinden, werden das Substrat und das Plättchen keinen hohen Temperaturen ausgesetzt, welche aufgrund der CTE-Fehlanpassung zwischen dem ersten Plättchen 222 und schichten der Vorrichtung 240 zu einer Verformung der Montageeinheit führen können. Es kann eine ähnliche Verarbeitung angewendet werden, um die leitfähigen Durchkontaktierungen 252' und die Leitungsschicht 254' zu bilden, um die Vorrichtung 250 bereitzustellen, welche in 2F veranschaulicht ist.
  • 2G veranschaulicht die Vorrichtung 250 der 2F nach einer weiteren Verarbeitung gemäß Ausführungsformen der vorliegenden Erfindung. Die Vorrichtung 250 ist weiter verarbeitet worden, so dass sie eine zweite isolierende Schicht 261 und ein zweites Plättchen 262 umfasst, welches eine aktive Fläche 264 und eine gegenüberliegende Rückfläche 266 aufweist. Die aktive Fläche 264 des zweiten Plättchens 262 umfasst mehrere elektrische Kontakte 265 zum Bereitstellen einer elektrischen Verbindung zu dem zweiten Plättchen 262. Die zweite isolierende Schicht 261 wird über Spuren 256 der ersten Leitungsschicht 254 und auf der ersten isolierenden Schicht 232 gebildet, wie in 2F veranschaulicht. Die Rückfläche 266 des zweiten Plättchens 262 wird an der zweiten isolierenden Schicht 261 befestigt.
  • In einer Ausführungsform der vorliegenden Erfindung wird die Rückfläche 266 des zweiten Plättchens 262 unter Nutzung der Klebrigkeit der zweiten isolierenden Schicht 261 an der zweiten isolierenden Schicht 261 befestigt. Zum Beispiel wird in einer Ausführungsform der vorliegenden Erfindung ein isolierender Film wie z. B. ABF über die Leitungsschicht 254 und die erste isolierende Schicht laminiert, der isolierende Film wird dann nur teilweise gehärtet, zum Beispiel bei einer Temperatur von 70°C, um die Klebrigkeit des isolierenden Films zu bewahren. As zweite Plättchen 262 wird dann auf dem teilweise gehärteten isolierenden Film angeordnet, wobei das zweite Plättchen 262 durch die Klebrigkeit des teilweise gehärteten isolierenden Films befestigt wird. Nach dem Befestigen des zweiten Plättchens 262 kann die teilweise gehärtete isolierende Schicht vollständig gehärtet werden, zum Beispiel durch Erwärmen auf eine Temperatur von etwa 180°C, um die zweite isolierende Schicht 261 zu bilden. Auf diese Weise ist kein Klebstoff oder Plättchenbefestigungsfilm notwendig, um das zweite Plättchen 262 an der zweiten isolierenden Schicht 261 zu befestigen. Durch das Weglassen eines Plättchenbefestigungsfilms wird die Stufenhöhe des befestigten zweiten Plättchens verringert, was dazu beiträgt, die Topographie des zweiten Plättchens 262 zu reduzieren, und ermöglicht, dass nachfolgende Aufbauschichten planarer gebildet werden.
  • In einer Ausführungsform ist das zweite Plättchen 262 so angeordnet, dass wenigstens ein Abschnitt der Standfläche 269 des zweiten Plättchens 262 innerhalb der Standfläche 229 des ersten Plättchens 222 liegt. In einer Ausführungsform der vorliegenden Erfindung weist das zweite Plättchen 262 eine Standfläche 269 auf, welche kleiner als die Standfläche 229 des ersten Plättchens 222 ist, und das zweite Plättchen 262 ist auf der isolierenden Schicht 261 angeordnet, so dass die gesamte Standfläche 269 des zweiten Plättchens 262 innerhalb der Standfläche 229 des ersten Plättchens 222 liegt, wie in 2G veranschaulicht. In einer Ausführungsform der vorliegenden Erfindung ist das zweite Plättchen 262 eine Logikeinheit, z. B. ein Mikroprozessor, der von der Intel Corporation hergestellt wird, oder ein digitaler Signalprozessor.
  • Als Nächstes wird auf der zweiten isolierenden Schicht 261 und der aktiven Fläche des zweiten Plättchens 262 eine dritte isolierende Schicht 268 gebildet, wie in 2G dargestellt. Das zweite Plättchen ist vollständig in die dritte isolierende Schicht 268 und die zweite isolierende Schicht 261 eingebettet und von diesen umgeben, wie in 2G dargestellt. In einer Ausführungsform der vorliegenden Erfindung wird die dritte isolierende Schicht 268 durch Laminieren eines isolierenden Films auf den zweiten isolierenden Film 261 und das zweite Plättchen 262 und Härten des laminierten Films wie oben beschrieben gebildet. In einer Ausführungsform der vorliegenden Erfindung ist das zweite Plättchen 262 ein dünnes Plättchen, z. B. ein Plättchen, welches auf eine Dicke von 50 bis 150 Mikrometern verdünnt worden ist. Es ist vorteilhaft, ein dünnes Plättchen 262 bereitzustellen, so dass die isolierende Schicht 268 nicht zu dick gebildet werden muss, um das zweite Plättchen 262 vollständig zu verkapseln. In einer Ausführungsform wird die dritte isolierende Schicht 268 in einer Dicke gebildet, die ungefähr 20 bis 30 Mikrometer dicker als die Dicke des zweiten Plättchens ist, um für eine ausreichende Isolierung des zweiten Plättchens von nachfolgend gebildeten Leitungsschichten zu sorgen. Es versteht sich, dass, wenn das zweite Plättchen 262 zu dick ist, die dritte isolierende Schicht 268 dick gebildet werden muss, wodurch es schwierig wird, zuverlässige Durchkontaktierungsverbindungen zu leitfähigen Spuren 256 der ersten Leitungsschicht 254 zu konstruieren. Ein zweites Plättchen 262' kann in ähnlicher Weise auf einer zweiten isolierenden Schicht 258' und einer dritten isolierenden Schicht 268' befestigt werden, welche über dem zweiten Plättchen 268 gebildet werden, um die Vorrichtung 260 herzustellen, die in 2G veranschaulicht ist.
  • 2H ist eine Veranschaulichung der Vorrichtung 260 der 2G nach einer weiteren Verarbeitung gemäß einer Ausführungsform der vorliegenden Erfindung. Es sind mehrere Durchkontaktierungsöffnungen 272 durch die isolierende Schicht 268 hindurch gebildet worden, um elektrische Kontakte 265 des zweiten Plättchens 262 freizulegen, wie in 2H veranschaulicht. In einer Ausführungsform weisen die Durchkontaktierungsöffnungen 272 einen Durchmesser von 30 μm bis 50 μm auf. Außerdem sind durch die dritte isolierende Schicht 268 und die zweite isolierende Schicht 258 hindurch mehrere Durchkontaktierungsöffnungen 274 gebildet worden, um Teile der leitfähigen Spuren 256 der ersten Leitungsschicht 254 freizulegen. In einer Ausführungsform weisen die Durchkontaktierungsöffnungen 274 einen größeren Durchmesser als die Durchkontaktierungsöffnungen 272 auf, z. B. einen Durchmesser von 100 bis 150 Mikrometern. In einer Ausführungsform weisen die Durchkontaktierungsöffnungen 274 einen Durchmesser auf, der mindestens das Doppelte des Durchmessers der Durchkontaktierungsöffnungen 272 beträgt. Es versteht sich, dass der Durchmesser der Durchkontaktierungsöffnungen 274 in einigen Ausführungsformen zumindest teilweise durch die Kombination der Dicken der zweiten isolierenden Schicht 261 und der isolierenden Schicht 268 über den leitfähigen Spuren 254 bestimmt wird, so dass die Durchkontaktierungsöffnungen 274 mit einem herstellbaren Seitenverhältnis (Höhe:Breite) gebildet werden. In einer Ausführungsform der vorliegenden Erfindung weisen die Durchkontaktierungsöffnungen 274 einen größeren Durchmesser als die Durchkontaktierungsöffnungen 272 auf. In einer Ausführungsform der vorliegenden Erfindung werden die Durchkontaktierungsöffnungen 274 mit einem solchen Durchmesser gebildet, dass die Durchkontaktierungsöffnungen ein Seitenverhältnis von etwa 2:1 oder weniger aufweisen. In einer Ausführungsform der vorliegenden Erfindung werden die Durchkontaktierungsöffnungen 272 und 274 unter Anwendung eines Laserbohrverfahrens gebildet, wie oben ausgeführt. Die Durchkontaktierungsöffnungen 272' und 274' können in ähnlicher Weise in isolierenden Schichten 268' und 258' gebildet werden, um die Vorrichtung 270 herzustellen, die in 2H veranschaulicht ist.
  • 2I ist eine Veranschaulichung der Vorrichtung 270 der 2H nach einer weiteren Verarbeitung gemäß einer Ausführungsform der vorliegenden Erfindung. Die Durchkontaktierungsöffnungen 272 werden mit einem leitfähigen Material wie Kupfer gefüllt, um leitfähige Durchkontaktierungen 282 zu bilden, die mit Kontaktflecken 265 des zweiten Plättchens 262 in Kontakt stehen. Außerdem werden die Durchkontaktierungsöffnungen 274 mit einem leitfähigen Material wie Kupfer gefüllt, um mehrere leitfähige Durchkontaktierungen 284 bereitzustellen, die mit leitfähigen Spuren 256 der ersten Leitungsschicht 254 in Kontakt stehen.
  • Außerdem ist die Vorrichtung 270 weiter verarbeitet worden, so dass sie eine zweite Leitungsschicht 286 umfasst, welche mehrere leitfähige Spuren 288 aufweist. Die zweite Leitungsschicht 286 ist auf der dritten isolierenden Schicht 268 angeordnet, wie in 2H dargestellt. In einer Ausführungsform der vorliegenden Erfindung wird mindestens eine leitfähige Spur 288 gebildet, die sowohl mit einer leitfähigen Durchkontaktierung 282 als auch mit einer leitfähigen Durchkontaktierung 284 in Kontakt steht. In einer Ausführungsform der vorliegenden Erfindung wird ein semiadditives Verfahren (SAP) wie oben beschrieben angewendet, um gleichzeitig die Durchkontaktierungen 282 und die Durchkontaktierungen 284 zu füllen und die Leitungsschicht 286 zu bilden.
  • In einer Ausführungsform der vorliegenden Erfindung ist das semiadditive Verfahren so ausgestaltet, dass eine leitfähige Schicht gebildet wird, welche dick genug ist, um kleine Durchkontaktierungen 272 vollständig zu füllen, um vollständig gefüllte leitfähige Durchkontaktierungen 282 zu bilden, welche aber nicht dick genug ist, um große Durchkontaktierungsöffnungen 274 vollständig zu füllen. In einem solchen Fall bildet sich der plattierte Film formangepasst auf den Seitenwänden der Durchkontaktierung 274, wodurch eine „becherförmige” leitfähige Durchkontaktierung 284 mit einem ungefüllten Mittelteil 285 gebildet wird. Durch die Anwendung eines semiadditiven Verfahrens wird ermöglicht, dass das zweite Plättchen 262 elektrisch mit Leitungsschichten des Substrats verbunden wird, ohne Hochtemperatur-Lötverbindungsverfahren anzuwenden, die normalerweise angewendet werden, um ein Plättchen elektrisch mit einem Substrat einer Montageeinheit zu verbinden. Die leitfähigen Durchkontaktierungen 282' und 284' und zweite Leitungsschichten 286 können in ähnlicher Weise gebildet werden, um die Vorrichtung 280 herzustellen, die in 2I veranschaulicht ist.
  • 2J ist eine Veranschaulichung der Vorrichtung 280 der 2I nach einer weiteren Verarbeitung gemäß einer Ausführungsform. Auf der zweiten Leitungsschicht 286 und auf der dritten isolierenden Schicht 268 wird eine vierte isolierende Schicht 292 gebildet. In einer Ausführungsform der vorliegenden Erfindung wird die vierte isolierende Schicht 292 durch Laminieren eines isolierenden Films auf die dritte isolierende Schicht 268 und die zweite Leitungsschicht 286 gebildet. In einer Ausführungsform der vorliegenden Erfindung ragt die vierte isolierende Schicht 292 in ungefüllte Mittelteile 285 der Durchkontaktierung 284, wie in 2J dargestellt. Eine vierte isolierende Schicht 292' kann in ähnlicher Weise bereitgestellt werden, um die Vorrichtung 290 herzustellen, die in 2J veranschaulicht ist. Wenn die zweite Leitungsschicht 286 die letzte Leitungsschicht ist, kann die Herstellung des Substrats durch Bilden von Öffnungen in der isolierenden Schicht 292 abgeschlossen werden, um Kontaktflächen oder -flecken in der Leitungsschicht 286 zu definieren, zu welchen externe elektrische Kontakte gebildet werden können.
  • Wenn jedoch weitere Leitungsfunktionalitäten benötigt werden, können eine oder mehrere weitere Leitungsschichten und isolierende Schichten zusammen mit Zwischenverbindungs-Durchkontaktierungen gebildet werden, wie oben beschrieben. Zum Beispiel kann die Vorrichtung 290 der 2J gemäß einer Ausführungsform der vorliegenden Erfindung weiter verarbeitet werden, um weitere Leitungsschichten und isolierende Schichten zu bilden. Zum Beispiel kann auf der vierten isolierenden Schicht 292 eine dritte Leitungsschicht 295 gebildet werden, welche mehrere Spuren aufweist, und mehrere leitfähige Kontakte 296 können zwischen Spuren der dritten Leitungsschicht 295 und der zweiten Leitungsschicht 286 gebildet werden. Außerdem kann über der dritten Leitungsschicht 295 eine fünfte isolierende Schicht 296 gebildet werden. Eine vierte Leitungsschicht 297, welche mehrere leitfähige Spuren aufweist, kann auf der fünften isolierenden Schicht 296 gebildet werden, und mehrere leitfähige Durchkontaktierungen 298 können durch die isolierende Schicht 296 hindurch gebildet werden, um Spuren der vierten Leitungsschicht 297 elektrisch mit der dritten Leitungsschicht 295 zu verbinden, wie in 2K veranschaulicht. Wenn die vierte Leitungsschicht 297 die letzte Leitungsschicht ist, kann auf der vierten Leitungsschicht 297 und auf der fünften isolierenden Schicht 296 eine letzte isolierende Schicht 299 gebildet werden. Anschließend werden durch die letzte isolierende Schicht 298 hindurch mehrere Öffnungen gebildet, um Teile leitfähiger Spuren der vierten Leitungsschicht 297 freizulegen, um darauf Kontaktflecken zu definieren. Eine ähnliche Verarbeitung kann für die Vorrichtung 290 bereitgestellt werden, um die Vorrichtung 294 herzustellen, die in 2K veranschaulicht ist.
  • 2L ist eine Querschnittsansicht der Vorrichtung 295 der 2K nach einer weiteren Verarbeitung. Die Rückseite-an-Rückseite-Vorrichtungen sind durch Entfernen von Abstandsmaterial in der Schneidezone 216 (2B) sowie der Haftungstrennschichten 212 und der Ätzstoppschicht 204 auseinandergezogen worden. Es ist eine hergestellte Multichip-Montageeinheit 400 dargestellt. Mehrere externe elektrische Kontakte, z. B. leitfähige Bumps 410, können für eine elektrische Kommunikation mit einem Verankerungssubstrat (1A) bereitgestellt werden. Externe elektrische Kontakte 410 sind auf Kontaktflecken der letzten Leitungsschicht 297 angeordnet.
  • Obwohl die vorliegende Erfindung in Bezug auf eine Multichip-Montageeinheit beschrieben worden ist, welche ein Substrat 102 mit zwei eingebetteten Plättchen aufweist, kann das Substrat auch drei oder mehr eingebettete Plättchen umfassen, falls erwünscht. Zum Beispiel kann in einer Ausführungsform der vorliegenden Erfindung eine Multichip-Montageeinheit 450 gebildet werden, welche ein Substrat 460 mit drei eingebetteten Plättchen aufweist, indem ein drittes Plättchen 470 in einer weiteren einbettenden isolierenden Schicht 480 eingebettet wird, welche über der ersten isolierenden Schicht 130 gebildet wird, wie in 4 veranschaulicht. Eine weitere Leitungsschicht 492, welche mehrere leitfähige Spuren umfasst, und eine weitere isolierende Schicht 490 können zwischen der weiteren einbettenden isolierenden Schicht 480 und der dritten isolierenden Schicht 130 angeordnet werden, wie in 4 dargestellt. Mehrere leitfähige Durchkontaktierungen 494 können zwischen elektrischen Kontakten des dritten Plättchens 470 und einer weiteren Leitungsschicht 492 gebildet werden, um das dritte Plättchen 470 elektrisch mit dem Substrat 460 zu verbinden. Außerdem können mehrere große leitfähige Durchkontaktierungen 496, von denen eine in 4 dargestellt ist, in der weiteren isolierenden Schicht 490 und der ersten isolierenden Schicht 130 gebildet werden, um Spuren der ersten Leitungsschicht 150 elektrisch mit Spuren der weiteren Leitungsschicht 492 zu verbinden. Mehrere direkte elektrische Verbindungen können unter Verwendung großer leitfähiger Durchkontaktierungen 164 und 496 und der Leitungsschichten 492, 150 und 152 und kleiner Durchkontaktierungen 162 und 492 zwischen dem dritten Plättchen 470 und dem zweiten Plättchen 106 gebildet werden. Eine innere elektrische Verbindung kann in dem Substrat 460 gebildet werden, um das dritte Plättchen 470 entweder mit dem zweiten Plättchen 106 oder dem ersten Plättchen 105 oder sowohl mit dem ersten Plättchen 104 als auch mit dem zweiten Plättchen 106 zu verbinden sowie um elektrische Verbindungen zwischen dem dritten Plättchen 470 und externen leitfähigen Kontakten 140 bereitzustellen. Weitere Plättchen, z. B. ein viertes, ein fünftes und ein sechstes Plättchen, können in ähnlicher Weise eingebettet werden, falls erwünscht.
  • Außerdem kann in einer anderen Ausführungsform der vorliegenden Erfindung eine Multichip-Montageeinheit 500 gebildet werden, welche ein Substrat 502 mit einem dritten eingebetteten Plättchen aufweist, indem ein drittes Plättchen 560 benachbart zu dem ersten Plättchen 104 im Substrat 102 angeordnet wird, wie in 5 veranschaulicht. In der ersten isolierenden Schicht 130 können Durchkontaktierungen 580 enthalten sein, um eine elektrische Verbindung zwischen der ersten Leitungsschicht 150 und dem dritten Plättchen 560 bereitzustellen, um das dritte Plättchen 560 elektrisch mit dem Substrat 502 zu verbinden. Auf diese Weise wird das dritte Plättchen 560 zusammen mit dem ersten Plättchen 104 in die isolierende Schicht 130 eingebettet, wie in 5 veranschaulicht. Die erste Leitungsschicht 150, die Durchkontaktierungen 160 und die Durchkontaktierungen 580 können verwendet werden, um eine oder mehrere direkte elektrische Verbindungen 570 zwischen dem ersten Plättchen 104 und dem dritten Plättchen 560 bereitzustellen, wie in 5 veranschaulicht. Außerdem die erste Leitungsschicht 150 und die zweite Leitungsschicht 152 und die Durchkontaktierungen 164, 162 und 580 verwendet werden, um eine oder mehrere direkte elektrische Verbindungen zwischen dem zweiten Plättchen 106 und dem dritten Plättchen 560 bereitzustellen, wie in 5 veranschaulicht.
  • Die Multichip-Montageeinheiten 450 und 500 können auf eine Weise hergestellt werden, wie sie in Bezug auf 2A bis 2L beschrieben ist.
  • 3 zeigt ein Computersystem gemäß einer Ausführungsform der Erfindung. Das System 300 umfasst einen Prozessor 310, eine Speichereinheit 320, eine Speichersteuerung 330, eine Graphiksteuerung 340, eine Ein- und Ausgabe-Steuerung (E/A-Steuerung) 350, ein Display 352, eine Tastatur 354, eine Zeigereinheit 356 und eine Peripherieeinheit 358, welche in einigen Ausführungsformen alle über einen Bus 360 kommunikativ miteinander verbunden sein können. Der Prozessor 310 kann ein Universalprozessor oder eine anwendungsspezifische integrierte Schaltung (ASIC) sein. Die E/A-Steuerung 350 kann ein Kommunikationsmodul für die drahtgebundene oder drahtlose Kommunikation umfassen. Die Speichereinheit 320 kann eine dynamische Direktzugriffsspeicher(DRAM)-Einheit, eine statische Direktzugriffsspeicher(SRAM)-Einheit, eine Flash-Speicher-Einheit oder eine Kombination dieser Speichereinheiten sein. Somit muss die Speichereinheit 320 im System 300 in einigen Ausführungsformen keine DRAM-Einheit umfassen.
  • Eine oder mehrere der im System 300 dargestellten Komponenten können in einer oder mehreren IC-Montageeinheiten, wie zum Beispiel der Montageeinheitsstruktur 100 der 1A, enthalten sein und/oder können solche umfassen. Zum Beispiel können der Prozessor 310 oder die Speichereinheit 320 oder zumindest ein Teil der E/A-Steuerung 350 oder eine Kombination dieser Komponenten in einer IC-Montageeinheit enthalten sein, welche mindestens eine Ausführungsform einer Struktur umfasst, die in den verschiedenen Ausführungsformen beschrieben sind.
  • Diese Elemente erfüllen ihre herkömmlichen Funktionen, die auf dem Fachgebiet wohlbekannt sind. Insbesondere kann die Speichereinheit 320 in einigen Fällen verwendet werden, um eine Langzeitspeicherung für die ausführbaren Befehle für ein Verfahren zum Bilden montierter Strukturen gemäß Ausführungsformen der vorliegenden Erfindung bereitzustellen, und kann in anderen Ausführungsformen verwendet werden, um die ausführbaren Befehle eines Verfahrens zum Bilden von Montageeinheitsstrukturen gemäß Ausführungsformen der vorliegenden Erfindung während der Ausführung durch den Prozessor 310 auf einer kürzeren Zeitbasis zu speichern. Außerdem können die Befehle mit maschinenzugänglichen Medien, die mit dem System kommunikativ verbunden sind, zum Beispiel Compact-Disc-Nur-Lese-Speichern (Compact Disc Read Only Memories, CD-ROMs), Digital Versatile Discs (DVDs) und Floppy-Discs, Trägerwellen und/oder sich ausbreitenden Signalen, gespeichert oder auf andere Weise verbunden werden. In einer Ausführungsform kann die Speichereinheit 320 dem Prozessor 310 die ausführbaren Befehle zur Ausführung zuführen.
  • Das System 300 kann Computer (z. B. Tischcomputer, Laptops, Handcomputer, Server, Web-Geräte, Router usw.), drahtlose Kommunikationseinheiten (z. B. Mobiltelefone, schnurlose Telefone, Pager, persönliche digitale Assistenten usw.), computerbezogene Peripheriegeräte (z. B. Drucker, Scanner, Monitore), Unterhaltungseinheiten (z. B. Fernsehgeräte, Radios, Stereoanlagen, Cassetten- und Compact-Disc-Abspielgeräte, Videorecorder, Camcorder, Digitalkameras, MP3(Motion Picture Experts Group, Audio Layer 3)-Player, Videospiele, Armbanduhren usw.) und Ähnliches umfassen.
  • Somit sind eine Multichip-Montageeinheit, welche ein Substrat mit mehreren vertikal angeordneten darin eingebetteten Plättchen aufweist, und ihr Herstellungsverfahren beschrieben worden.

Claims (20)

  1. Vorrichtung, welche das Folgende aufweist: ein Substrat, welches eine Plättchenseite und eine Anschlussfleckseite gegenüber der Plättchenseite aufweist, wobei die Anschlussfleckseite mehrere Kontaktflecken aufweist; ein erstes Plättchen, welches eine erste aktive Fläche und eine Rückfläche gegenüber der aktiven Fläche aufweist; ein zweites Plättchen, welches eine aktive Fläche und eine Rückfläche gegenüber der aktiven Fläche aufweist; und wobei das erste Plättchen und das zweite Plättchen derart in das Substrat eingebettet sind, dass das zweite Plättchen zwischen dem ersten Plättchen und der Anschlussfleckseite des Substrats angeordnet ist.
  2. Vorrichtung nach Anspruch 1, wobei das erste Plättchen eine erste Standfläche aufweist und wobei das zweite Plättchen eine zweite Standfläche aufweist und wobei zumindest ein Teil der ersten Standfläche des ersten Plättchens innerhalb der zweiten Standfläche des zweiten Plättchens angeordnet ist.
  3. Vorrichtung nach Anspruch 1, wobei die erste Standfläche größer als die zweite Standfläche ist.
  4. Vorrichtung nach Anspruch 3, wobei die Standfläche des zweiten Plättchens vollständig innerhalb der ersten Standfläche des ersten Plättchens angeordnet ist.
  5. Vorrichtung nach Anspruch 1, wobei die aktive Fläche des ersten Plättchens und die aktive Fläche des zweiten Plättchens der Anschlussfleckseite des Substrats zugewandt sind.
  6. Vorrichtung nach Anspruch 1, wobei das erste Plättchen durch eine elektrische Verbindung mit dem zweiten Plättchen verbunden ist, welche vollständig in das Substrat eingebettet ist.
  7. Vorrichtung nach Anspruch 6, wobei die elektrische Verbindung zwischen dem ersten Plättchen und dem zweiten Plättchen keine vertikale Verbindung umfasst, welche einen Durchmesser von mehr als 150 Mikrometern aufweist.
  8. Vorrichtung nach Anspruch 2, wobei das erste Plättchen durch eine elektrische Verbindung, die in das Substrat eingebettet ist, mit einem der Anschlussflecken verbunden ist.
  9. Vorrichtung nach Anspruch 2, welche eine Leitungsschicht umfasst, die zwischen dem ersten Plättchen und dem zweiten Plättchen in das Substrat eingebettet ist.
  10. Vorrichtung nach Anspruch 1, wobei das erste Plättchen in eine erste isolierende Schicht des Substrats eingebettet ist und das zweite Plättchen in eine zweite isolierende Schicht des Substrats eingebettet ist.
  11. Vorrichtung nach Anspruch 10, welche ferner das Folgende umfasst: eine dritte isolierende Schicht, welche zwischen der ersten isolierenden Schicht und der zweiten isolierenden Schicht angeordnet ist; und eine erste Leitungsschicht, welche mehrere erste Spuren umfasst, welche in die dritte isolierende Schicht eingebettet sind, und wobei eine der ersten Spuren der ersten Zwischenverbindungsschicht zwischen dem ersten Plättchen und dem zweiten Plättchen ausgebildet ist.
  12. Vorrichtung nach Anspruch 11, welche ferner eine vierte isolierende Schicht zwischen dem zweiten Plättchen und den mehreren Kontaktflecken umfasst, wobei die vierte isolierende Schicht eine zweite Leitungsschicht aufweist, welche mehrere darin eingebettete zweite Spuren umfasst.
  13. Vorrichtung nach Anspruch 12, welche ferner mehrere erste Durchkontaktierungen mit einem ersten Durchmesser in dem vierten Dielektrikum zwischen der zweiten Leitungsschicht und dem zweiten Plättchen umfasst; und mehrere zweite Durchkontaktierungen mit einem zweiten Durchmesser in der dritten Dielektrikumsschicht und der zweiten Dielektrikumsschicht und zwischen der ersten Leitungsschicht und der zweiten Leitungsschicht umfasst, wobei der zweite Durchmesser größer als der erste Durchmesser ist.
  14. Verfahren zum Bilden einer Multichip-Montageeinheit, welches das Folgende umfasst: Befestigen eines ersten Plättchens an einem Träger; Bilden einer ersten isolierenden Schicht über dem ersten Plättchen und dem Träger, so dass das erste Plättchen in die erste isolierende Schicht eingebettet ist; Anordnen eines zweiten Plättchens über der ersten isolierenden Schicht; und Bilden einer zweiten isolierenden Schicht über dem zweiten Plättchen, so dass das zweite Plättchen in die zweite isolierende Schicht eingebettet ist.
  15. Verfahren nach Anspruch 14, welches ferner das Bilden einer Leitungsschicht zwischen dem ersten Plättchen und dem zweiten Plättchen umfasst.
  16. Verfahren nach Anspruch 14, welches ferner das Bilden einer dritten isolierenden Schicht zwischen der ersten isolierenden Schicht und der zweiten isolierenden Schicht und das Befestigen des zweiten Plättchens an der dritten isolierenden Schicht umfasst.
  17. Verfahren nach Anspruch 16, welches ferner das Folgende umfasst: Teilhärten der dritten isolierenden Schicht nach dem Bilden der dritten isolierenden Schicht und vor dem Befestigen des ersten Plättchens, um eine teilweise gehärtete dritte isolierende Schicht zu bilden; Befestigen des zweiten Plättchens an der teilweise gehärteten dritten isolierenden Schicht; und vollständiges Härten der teilweise gehärteten dritten isolierenden Schicht nach dem Befestigen des zweiten Plättchens.
  18. Verfahren nach Anspruch 17, welches ferner das Bilden einer ersten Leitungsschicht zwischen der ersten isolierenden Schicht und der dritten isolierenden Schicht umfasst, wobei die dritte Leitungsschicht eine erste Spur aufweist, die mit dem ersten Plättchen in elektrischem Kontakt steht.
  19. Verfahren nach Anspruch 18, welches ferner das Bilden einer zweiten Leitungsschicht auf der zweiten isolierenden Schicht umfasst, wobei die zweite isolierende Schicht eine zweite Spur aufweist, welche mit dem zweiten Plättchen und der ersten Spur in elektrischem Kontakt steht.
  20. Multichip-Montageeinheit, welche das Folgende umfasst: ein erstes Plättchen, welches eine aktive Fläche gegenüber einer Rückfläche aufweist; eine erste isolierende Schicht, wobei das erste Plättchen in die erste isolierende Schicht eingebettet ist; eine erste Durchkontaktierung in der ersten isolierenden Schicht und in elektrischem Kontakt mit der aktiven Fläche des ersten Plättchens; eine erste Leitungsschicht, welche eine erste leitfähige Spur aufweist, auf der ersten isolierenden Schicht, wobei die erste leitfähige Spur mit der ersten Durchkontaktierung in Kontakt steht; eine zweite isolierende Schicht auf der ersten Leitungsschicht und der ersten isolierenden Schicht; ein zweites Plättchen, welches eine aktive Fläche gegenüber einer Rückfläche aufweist, wobei sich die Rückfläche des zweiten Plättchens auf der zweiten isolierenden Schicht befindet; eine dritte isolierende Schicht auf der aktiven Fläche des zweiten Plättchens und der zweiten isolierenden Schicht; eine dritte leitfähige Durchkontaktierung in der isolierenden Schicht und in Kontakt mit der aktiven Fläche des zweiten Plättchens; eine vierte leitfähige Durchkontaktierung in der dritten isolierenden Schicht und der zweiten isolierenden Schicht und in Kontakt mit der ersten leitfähigen Spur der ersten Leitungsschicht; eine zweite Leitungsschicht, welche eine zweite leitfähige Spur aufweist, auf der dritten isolierenden Schicht, wobei die zweite leitfähige Spur mit der zweiten leitfähigen Durchkontaktierung und der dritten leitfähigen Durchkontaktierung in Kontakt steht; und eine vierte isolierende Schicht auf der dritten isolierenden Schicht und der zweiten Leitungsschicht.
DE112011104502.6T 2010-12-22 2011-11-21 Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben Active DE112011104502B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/976,903 US8736065B2 (en) 2010-12-22 2010-12-22 Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US12/976,903 2010-12-22
PCT/US2011/061623 WO2012087474A2 (en) 2010-12-22 2011-11-21 A multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same

Publications (2)

Publication Number Publication Date
DE112011104502T5 true DE112011104502T5 (de) 2013-12-24
DE112011104502B4 DE112011104502B4 (de) 2021-08-19

Family

ID=46314709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011104502.6T Active DE112011104502B4 (de) 2010-12-22 2011-11-21 Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben

Country Status (8)

Country Link
US (2) US8736065B2 (de)
JP (1) JP5864604B2 (de)
KR (2) KR101562443B1 (de)
CN (1) CN103270586B (de)
DE (1) DE112011104502B4 (de)
GB (1) GB2501019B (de)
TW (1) TWI482257B (de)
WO (1) WO2012087474A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100523A1 (de) * 2015-11-10 2017-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Stack-Package-on-Package-Strukturen
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9059160B1 (en) 2010-12-23 2015-06-16 Marvell International Ltd. Semiconductor package assembly
US8796839B1 (en) 2011-01-07 2014-08-05 Marvell International Ltd. Semiconductor package including a power plane and a ground plane
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9252172B2 (en) 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US8878354B1 (en) 2011-05-31 2014-11-04 Marvell World Trade Ltd. Method and apparatus for supplying power to a system on a chip (SOC)
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US9553162B2 (en) * 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9564413B2 (en) 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
CN104137257B (zh) 2011-12-21 2017-11-21 英特尔公司 封装的半导体管芯和cte工程管芯对
WO2013101242A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Bbul top side substrate layer enabling dual sided silicon interconnect and stacking flexibility
US20130181359A1 (en) 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US9674945B2 (en) * 2012-09-21 2017-06-06 Intel Corporation Heterogeneous integration of microfluidic devices in package structures
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
CN204335177U (zh) * 2012-10-22 2015-05-13 株式会社村田制作所 电子元器件内置模块
US9496211B2 (en) * 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US9202782B2 (en) * 2013-01-07 2015-12-01 Intel Corporation Embedded package in PCB build up
US9953907B2 (en) 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
US20140210106A1 (en) * 2013-01-29 2014-07-31 Apple Inc. ULTRA THIN PoP PACKAGE
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
TWI567904B (zh) * 2013-03-06 2017-01-21 Win Semiconductors Corp A semiconductor wafer structure and a flip chip having a substrate through hole and a metal bump Stacked structure
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
US9147663B2 (en) 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9312233B2 (en) * 2013-06-27 2016-04-12 Intel Corporation Method of forming molded panel embedded die structure
KR102192356B1 (ko) 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
JP2015065400A (ja) * 2013-09-25 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 素子内蔵型印刷回路基板及びその製造方法
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
US9379041B2 (en) 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US10242953B1 (en) 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN104952838B (zh) * 2014-03-26 2019-09-17 英特尔公司 局部高密度基底布线
KR102161776B1 (ko) * 2014-03-28 2020-10-06 에스케이하이닉스 주식회사 적층 패키지
US9240392B2 (en) * 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
US9257396B2 (en) * 2014-05-22 2016-02-09 Invensas Corporation Compact semiconductor package and related methods
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
CN106463467B (zh) * 2014-06-16 2019-12-10 英特尔公司 不使用穿硅通孔(tsv)将存储器管芯直接集成到逻辑管芯的方法
KR102299673B1 (ko) * 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
KR20160046758A (ko) * 2014-09-18 2016-04-29 인텔 코포레이션 E-wlb 및 e-plb에 wlcsp 부품을 매립하는 방법
US9542522B2 (en) * 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
KR101607989B1 (ko) * 2014-10-14 2016-03-31 앰코 테크놀로지 코리아 주식회사 패키지 온 패키지 및 이의 제조 방법
US9177957B1 (en) * 2014-10-16 2015-11-03 Delta Electronics, Inc. Embedded packaging device
US9595496B2 (en) * 2014-11-07 2017-03-14 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
CN105518860A (zh) * 2014-12-19 2016-04-20 英特尔Ip公司 具有改进的互联带宽的堆叠式半导体器件封装件
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10074630B2 (en) 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10079192B2 (en) * 2015-05-05 2018-09-18 Mediatek Inc. Semiconductor chip package assembly with improved heat dissipation performance
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US10373922B2 (en) 2015-06-04 2019-08-06 Micron Technology, Inc. Methods of manufacturing a multi-device package
US9613942B2 (en) 2015-06-08 2017-04-04 Qualcomm Incorporated Interposer for a package-on-package structure
US9543270B1 (en) 2015-07-31 2017-01-10 Inotera Memories, Inc. Multi-device package and manufacturing method thereof
TWI550814B (zh) * 2015-07-31 2016-09-21 矽品精密工業股份有限公司 承載體、封裝基板、電子封裝件及其製法
US9543249B1 (en) * 2015-09-21 2017-01-10 Dyi-chung Hu Package substrate with lateral communication circuitry
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10037946B2 (en) * 2016-02-05 2018-07-31 Dyi-chung Hu Package structure having embedded bonding film and manufacturing method thereof
US9806044B2 (en) * 2016-02-05 2017-10-31 Dyi-chung Hu Bonding film for signal communication between central chip and peripheral chips and fabricating method thereof
US10276477B1 (en) * 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
CN105870024B (zh) * 2016-06-15 2018-07-27 通富微电子股份有限公司 系统级封装方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10312193B2 (en) * 2016-08-12 2019-06-04 Qualcomm Incorporated Package comprising switches and filters
KR102566996B1 (ko) 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US10833052B2 (en) * 2016-10-06 2020-11-10 Micron Technology, Inc. Microelectronic package utilizing embedded bridge through-silicon-via interconnect component and related methods
US9953917B1 (en) 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect and resistor structure and method of manufacturing thereof
US9953913B1 (en) * 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect structure and method of manufacturing thereof
KR101983186B1 (ko) 2016-12-16 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
WO2018182595A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Embedded die microelectronic device with molded component
WO2018182597A1 (en) 2017-03-29 2018-10-04 Intel Corporation Microelectronic device with embedded die substrate on interposer
KR102351676B1 (ko) 2017-06-07 2022-01-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10410940B2 (en) * 2017-06-30 2019-09-10 Intel Corporation Semiconductor package with cavity
CN107527887B (zh) * 2017-08-22 2020-03-10 华进半导体封装先导技术研发中心有限公司 一种堆叠封装方法及结构
KR101939046B1 (ko) * 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US11862619B2 (en) 2017-12-29 2024-01-02 Intel Corporation Patch accommodating embedded dies having different thicknesses
WO2019132965A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US10790254B2 (en) * 2018-05-09 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure
US10438885B1 (en) * 2018-06-21 2019-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11476200B2 (en) * 2018-12-20 2022-10-18 Nanya Technology Corporation Semiconductor package structure having stacked die structure
US11521914B2 (en) 2018-12-27 2022-12-06 Intel Corporation Microelectronic assemblies having a cooling channel
CN109599390A (zh) * 2018-12-29 2019-04-09 华进半导体封装先导技术研发中心有限公司 一种扇出型封装结构和封装方法
KR20200136742A (ko) * 2019-05-28 2020-12-08 에스케이하이닉스 주식회사 인터커넥트 구조를 포함한 스택 패키지
US10886236B1 (en) * 2019-08-19 2021-01-05 Nanya Technology Corporation Interconnect structure
US11145627B2 (en) 2019-10-04 2021-10-12 Winbond Electronics Corp. Semiconductor package and manufacturing method thereof
KR102573573B1 (ko) 2019-10-25 2023-09-01 삼성전자주식회사 반도체 패키지
CN113133178B (zh) * 2019-12-31 2024-03-22 奥特斯(中国)有限公司 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
US11348874B2 (en) * 2020-07-08 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and forming methods thereof
US11587894B2 (en) * 2020-07-09 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of fabricating the same
US11310911B2 (en) * 2020-07-14 2022-04-19 Qualcomm Incorporated Three-dimensional (3D) integrated circuit (IC) integration of an embedded chip and a preformed metal routing structure
JP2022088990A (ja) * 2020-12-03 2022-06-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US11430762B2 (en) * 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging
TWI756094B (zh) 2021-03-31 2022-02-21 力成科技股份有限公司 封裝結構及其製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492586A (en) * 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
KR100677067B1 (ko) * 1999-05-31 2007-02-01 삼성전자주식회사 휴대용 전화기의 전원 제어방법
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
TWI225670B (en) 2003-12-09 2004-12-21 Advanced Semiconductor Eng Packaging method of multi-chip module
JP4403407B2 (ja) 2005-02-03 2010-01-27 ソニー株式会社 半導体装置およびその製造方法
JP4810957B2 (ja) * 2005-02-28 2011-11-09 ソニー株式会社 ハイブリットモジュール及びその製造方法
US7851896B2 (en) * 2005-07-14 2010-12-14 Chipmos Technologies Inc. Quad flat non-leaded chip package
JP4899603B2 (ja) * 2006-04-13 2012-03-21 ソニー株式会社 三次元半導体パッケージ製造方法
US7723164B2 (en) 2006-09-01 2010-05-25 Intel Corporation Dual heat spreader panel assembly method for bumpless die-attach packages, packages containing same, and systems containing same
US20080197469A1 (en) 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US8039309B2 (en) 2007-05-10 2011-10-18 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US7741194B2 (en) 2008-01-04 2010-06-22 Freescale Semiconductor, Inc. Removable layer manufacturing method
US20090321932A1 (en) 2008-06-30 2009-12-31 Javier Soto Gonzalez Coreless substrate package with symmetric external dielectric layers
JP2010103290A (ja) * 2008-10-23 2010-05-06 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
KR101028573B1 (ko) 2008-12-24 2011-04-12 주식회사 심텍 칩스케일 패키지 및 그 제조 방법
JP5471605B2 (ja) * 2009-03-04 2014-04-16 日本電気株式会社 半導体装置及びその製造方法
US8105915B2 (en) * 2009-06-12 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100523A1 (de) * 2015-11-10 2017-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Stack-Package-on-Package-Strukturen
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
DE102016100523B4 (de) * 2015-11-10 2018-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Stack-Package-on-Package-Strukturen
US10490540B2 (en) 2015-11-10 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10784248B2 (en) 2015-11-10 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
DE102016015805B3 (de) * 2015-11-10 2021-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-stack-package-on-package-strukturen
US11462531B2 (en) 2015-11-10 2022-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US11462530B2 (en) 2015-11-10 2022-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures

Also Published As

Publication number Publication date
GB2501019A (en) 2013-10-09
US20120161331A1 (en) 2012-06-28
US8736065B2 (en) 2014-05-27
KR20150039883A (ko) 2015-04-13
TWI482257B (zh) 2015-04-21
TW201246499A (en) 2012-11-16
KR101797331B1 (ko) 2017-11-13
GB2501019B (en) 2015-05-06
WO2012087474A3 (en) 2012-08-16
KR101562443B1 (ko) 2015-10-21
GB201311007D0 (en) 2013-08-07
CN103270586B (zh) 2017-04-05
WO2012087474A2 (en) 2012-06-28
US20140248742A1 (en) 2014-09-04
JP5864604B2 (ja) 2016-02-17
CN103270586A (zh) 2013-08-28
JP2014500632A (ja) 2014-01-09
US9559088B2 (en) 2017-01-31
DE112011104502B4 (de) 2021-08-19
KR20130083478A (ko) 2013-07-22

Similar Documents

Publication Publication Date Title
DE112011104502B4 (de) Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
DE102014104989B4 (de) Integrierte Schaltungs-Gehäusebaugruppe, die eine Glaslötstoppmaskenschicht enthält, und Verfahren zu deren Herstellung
DE112010006127B3 (de) Eingelassenes und eingebettetes kernloses Chipgehäuse, Verfahren zur Herstellung davon und Computersystem damit
DE112007003111B4 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel, Vorrichtung und System
DE102013018140B4 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen
DE102013223846B4 (de) Packungsanordnung für Logikchip und andere in Aufbauschichten eingebettete Komponenten, Herstellungsverfahren dafür und System diese umfassend
DE112013000419B4 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102006010085A1 (de) Interposerstruktur, Herstellungsverfahren, Waferlevel-Stapelstruktur und Packungsstruktur
DE112015007068T5 (de) Alternative oberflächen für leitende kontaktinselschichten von siliziumbrücken für halbleitergehäuse
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102014108992A1 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102008022352A1 (de) Stapelartige Chip-Package-Struktur
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE112017008340T5 (de) Ultradünne hochdichte halbleiter-packages
DE112016006704T5 (de) Halbleiterbaugruppe mit abgestütztem gestapeltem Halbleiterplättchen
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102020103510A1 (de) EMIB-Patch-auf-Glas-Laminat-Substrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130723

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final