CN105518860A - 具有改进的互联带宽的堆叠式半导体器件封装件 - Google Patents

具有改进的互联带宽的堆叠式半导体器件封装件 Download PDF

Info

Publication number
CN105518860A
CN105518860A CN201480026189.XA CN201480026189A CN105518860A CN 105518860 A CN105518860 A CN 105518860A CN 201480026189 A CN201480026189 A CN 201480026189A CN 105518860 A CN105518860 A CN 105518860A
Authority
CN
China
Prior art keywords
semiconductor device
pad
substrate
coupled
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480026189.XA
Other languages
English (en)
Inventor
C·盖斯勒
G·塞德曼
K·赖因格鲁贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel IP Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN105518860A publication Critical patent/CN105518860A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Abstract

本发明描述了堆叠式半导体器件封装件的实施例以及相关联的技术和配置。封装件可以包括具有互联的封装衬底，以及附接到一侧的第一半导体器件和附接到对侧的第二半导体器件。该器件可以附接在倒装芯片配置中，焊盘侧在衬底的对侧上彼此相对。该器件可以通过互联来电耦合。该器件可以电耦合到衬底上的扇出焊盘。介电层可以耦合到衬底的第二侧，并且包封第二器件。过孔可以通过介电层对来自扇出区域的电信号进行传动，并且传送到耦合到介电层的重新分布层中。可以描述和/或要求保护其它实施例。

Description

具有改进的互联带宽的堆叠式半导体器件封装件
技术领域
本公开内容的实施例总体上涉及为半导体器件进行封装的领域，更具体而言涉及具有改进的互联带宽的堆叠式半导体器件封装件。
背景技术
用于穿戴设备以及可移动的应用设备的具有减小的形状因子(平面方向和z方向)、较低功率以及较低成本的半导体器件封装件提出了各种挑战。例如，3D芯片堆叠以及层叠封装堆叠是减小平面(x方向、y方向)形状因子的典型解决方案。然而，这些堆叠方法可能会导致产品设计的z方向挑战。作为另一个实例，与采用标准存储器的方法相反，通过被配置为顶部封装件的宽输入-输出存储器可以获得减小的功率消耗。该堆叠方法通常需要顶部封装件与底部封装件之间的高互联带宽。对于管芯堆叠方法可以利用硅通孔(TSV)或者对于层叠封装方法可以利用模通孔(TMV)和过孔条来实现达到该带宽。然而，TSV通常昂贵，而扇出区域中的TMV和过孔条通常具有有限的互联带宽。因此，可以期望有减小成本、z-高度、功率消耗以及平面占用面积的，同时维持能够连接到印刷电路板(PCB)的大量互联的堆叠式半导体封装方案。
附图说明
根据结合附图的以下具体描述将很容易理解实施例。为了便于该描述，相似的附图标记表示相似的结构元件。在附图的图中，以举例的方式而非以限制的方式对实施例进行说明。
图1根据某些实施例对堆叠式半导体器件封装件实例的截面侧视图进行了示意性地说明。
图2根据某些实施例对作为集成电路(IC)组件的堆叠式半导体器件封装件实例的截面侧视图进行了示意性地说明。
图3根据某些实施例对具有第三半导体器件的堆叠式半导体器件封装件实例的截面侧视图进行了示意性地说明。
图4根据某些实施例对堆叠式半导体器件封装件实例的截面侧视图进行了示意性地说明，该堆叠式半导体器件封装件具有附加的倒装芯片管芯以及由过孔所连接的封装件上的堆叠式封装件。
图5根据某些实施例对堆叠式半导体器件封装件实例的截面侧视图进行了示意性地说明，该堆叠式半导体器件封装件具有作为第一封装器件的晶圆级芯片尺寸封装件。
图6根据某些实施例对制造堆叠式半导体器件封装件的方法进行了示意性地说明。
图7根据某些实施例对制造的的各个阶段期间的堆叠式半导体器件封装件的截面侧视图进行了示意性地说明。
图8根据某些实施例对包括如本文所述的堆叠式半导体器件封装件的计算设备进行了示意性地说明。
具体实施方式
本公开内容的实施例描述了堆叠式半导体器件封装件以及相关联的技术和配置。在以下说明中，利用本领域技术人员常用的术语来描述说明性实施方式的各个方面，以便向本领域的其他技术人员传递其工作的实质。然而，对于本领域技术人员显而易见的是，可以仅利用所描述的方面中的某些方面来实施本发明的实施例。出于解释的目的，为了充分理解说明性实施方式，阐述了具体的数字、材料以及配置。然而，对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实施本发明的实施例。在其它示例中，省略了或者简化了公知特征，以免使说明性实施方式难以理解。
在以下具体实施方式中，参考了构成具体实施方式的一部分的附图，其中相似的附图标记在通篇中指代相似的部分，并且其中仅以其中可以实施本发明的主题的说明实施例的方式示出。应当理解的是，在不背离本公开内容的范围的情况下，可以利用其它实施例，并且可以做出结构变化或逻辑变化。因此，不应当在限制意义上采用以下具体实施方式，并且由所附权利要求书及其等效方案来限定实施例的范围。
出于本发明的目的，短语“A和/或B”表示(A)、(B)或者(A和B)。出于本发明的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
说明书可以利用基于视角的描述，例如顶部/底部、入/出、上方/下方等。这样的描述仅用于方便讨论，而并非旨在将本文所描述的实施例的应用限于任何特定方向。
说明书可以使用短语“在实施例中”，其可以表示相同或不同实施例中的一个或多个。此外，如针对本发明的实施例所使用的术语“包含”、“包括”、“具有”等含义相同。
可以在本文中使用术语“与…耦合”及其派生词。“耦合”可以表示以下中的一个或多个。“耦合”可以表示两个或更多个元件直接物理接触或者电接触。然而，“耦合”也可以表示两个或更多个元件相互间接接触，但是依然相互合作或者相互作用，并且可以表示一个或多个其它元件在所述相互耦合的元件之间耦合或者连接。
在各个实施例中，短语“形成、沉积或者设置在第二特征上的第一特征”可以表示第一特征形成、沉积或者设置在第二特征上方，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理接触和/或直接电接触)或者间接接触(例如，在第一特征与第二特征之间具有一个或多个其它特征)。
如本文所使用的，术语“模块”可以表示以下部件中的一部分或者可以包括以下部件：专用集成电路(ASIC)、电子电路、片上系统(SoC)、处理器(共享、专用或者组)、MEMS器件、集成有源器件和/或执行一个或多个软件程序或固件程序的存储器(共享、专用或者组)、组合逻辑电路以及/或者提供所述功能的其它适当部件。
图1根据某些实施例对堆叠式半导体器件封装件(封装件)100的实例的截面侧视图进行了示意性地说明。在某些实施例中，封装件100可以包括与衬底102的第一侧102a上的第一半导体器件104的第一侧104f以及衬底102的第二侧102b上的第二半导体器件106的第一侧106f电耦合并且/或者物理耦合的衬底102。第一侧102a和第二侧102b可以在衬底102的对侧。介电层108的第一侧108a可以耦合到衬底102的第二侧102b，并且包封第二半导体器件106。介电层108可以与第二半导体器件106的第二侧106c接触。介电层可以具有用于将电信号从介电层108的第一侧108a传送至介电层的第二侧108b的电布线特征，并且可以用于在第一半导体器件104、第二半导体器件106与介电层108的第二侧108b之间传送电信号。
在某些实施例中，衬底102可以由具有芯、薄芯或无芯(无芯衬底)的多层半导体复合衬底来构成或者由用于封装半导体器件的任意适当衬底来构成。在某些实施例中，适用于倒装芯片封装件的任意衬底类型可以用于衬底102。在某些实施例中，衬底102具有1.5层或者更多层的多层衬底。在某些实施例中，可以通过包括(但不限于)顺序层积和z-堆积方法的(sequentialbuild-upandz-stackmethod)的任意工业标准方法来制造衬底102。
衬底102可以具有电布线特征102c以及第一表面102a上的电连接点102e和第二表面102b上的电连接点102f。衬底可以具有第二表面102b上的扇出区域102g，并且可以具有第一表面102a上的扇出区域102d。衬底102的电布线特征102c可以提供第一半导体器件104、第二半导体器件106以及包括扇出区域102d和扇出区域102g的连接点102e、连接点102f之间的电连接。电连接点102e和电连接点102f可以是用于将半导体器件连接到衬底(包括上述的组合)的凸块、板、柱以及任意其它适当的连接器。介电层108的电布线特征108c可以与衬底102的扇出区域102g的电连接点102f接触。在某些实施例中，衬底102可以包括具有集成部件(包括(但不限于)无线通信)的多层封装组件。衬底102例如可以包括电布线特征(未在图1中示出)，该电布线特征例如是被配置为将电信号传送至与衬底102耦合的半导体器件迹线、焊盘、通孔、过孔或线，或者是对来自与衬底102耦合的半导体器件的电信号进行传送的迹线、焊盘、通孔、过孔或者线。
第一半导体器件104可以由管芯104d构成，管芯104d可被模塑化合物104e或者相似类型的化合物包封。管芯104d可以表示利用半导体制造技术(例如，结合形成互补金属氧化物半导体(CMOS)器件所使用的薄膜沉积、光刻、刻蚀等)由半导体材料(例如，硅)制造而成的分立产品。在某些实施例中，管芯104d可以包括射频(RF)管芯，或者是其一部分。在某些实施例中，管芯可以包括处理器、存储器、片上系统(SoC)或者专用集成电路(ASIC)，或者是其一部分。
在某些实施例中，底部填充材料104g(有时称为“密封剂”)可以设置在管芯104d与衬底102之间，以促进粘附并且/或者保护管芯104d和衬底102的特征。底部填充材料104g可以由电绝缘材料组成，并且可以如可见地包封管芯104d和/或管芯级互联结构104h的至少一部分。在某些实施例中，底部填充材料104d与管芯级互联结构104h直接接触。在某些实施例中，底部填充材料104g具有与第一表面102a上的衬底102直接接触的侧104a。
管芯104d可以根据各种适当的配置附接到衬底102，所述配置例如包括如所述与倒装芯片配置中的衬底102直接耦合。在倒装芯片配置中，第一侧104f是管芯104d的有源侧，并且包括有源电路(未示出)。利用管芯级互联结构104h(例如，凸块、柱或者也可以使管芯104d与衬底102电耦合的其它适当的结构)，第一侧104f附接到衬底102的表面102a。适当的结构包括(但不限于)微焊球、铜柱、导电粘合剂和非导电粘合剂及其组合。在某些实施例中，可以进行回流以制造连接，随后进行毛细管底部填充或模塑底部填充。可以在某些实施例中使用热压接合或热声波接合。管芯104d的第一侧104f可以包括晶体管器件，并且无源侧/第二侧104c可以被设置为与第一侧/有源侧104f相对，如所示出的。
管芯104d通常可以包括半导体衬底104d.1、一个或多个器件层(下文的“器件层104d.2”)以及一个或多个互联层(下文的“器件层104d.3”)。在某些实施例中，半导体衬底104d.1基本上例如可以由诸如硅之类的体半导体材料组成。器件层104d.2可以表示诸如晶体管器件之类的有源器件在半导体衬底104d.1上形成的区域。器件层104d.2例如可以包括诸如沟道体和/或晶体管器件的源极/漏极区域之类的结构。互联层104d.3可以包括被配置为将电信号传送至器件层104d.2中的有源器件或者对来自器件层104d.2中的有源器件的电信号进行传送的互联结构。例如，互联层104d.3可以包括沟槽和/或过孔，以提供电布线和/或电触点。
在某些实施例中，管芯级互联结构104h可以配置为在管芯104d与其它电器件之间传送电信号。电信号例如可以包括输入/输出(I/O)信号以及/或者结合管芯104d的操作所使用的电源/接地信号。
第二半导体器件106可以由管芯106d构成。管芯106d可以表示利用半导体制造技术(例如，结合形成CMOS器件所使用的薄膜沉积、光刻、刻蚀等)由半导体材料制造而成的分立产品。在某些实施例中，管芯104d可以包括RF管芯，或者是其一部分。在其它实施例中，管芯可以包括处理器、存储器、SoC、MEMS、IPD或ASIC，或者是其一部分。
在某些实施例中，底部填充材料106g可以设置在管芯106d与衬底102之间，以促进粘附并且/或者保护管芯106d和衬底102的特征。底部填充材料106g可以由电绝缘材料组成，并且可以如可见地包封管芯106d和/或管芯级互联结构106h的至少一部分。在某些实施例中，底部填充材料106d与管芯级互联结构106h直接接触。在某些实施例中，底部填充材料106g与第二表面102b上的衬底102直接接触106a。
管芯106d可以根据各种适当的配置附接到衬底102，所述配置例如包括如所述的与倒装芯片配置中的衬底102直接耦合。在倒装芯片配置中，第一侧106f是管芯106d的有源侧，并且包括有源电路。利用管芯级互联结构106h(例如，凸块、柱或者也可以使管芯106d与衬底102电耦合的其它适当的结构)，第一侧106f附接到衬底102的表面102b。适当的结构包括(但不限于)微焊球、铜柱、导电粘合剂和非导电粘合剂及其组合。在某些实施例中，可以进行回流以制造连接，接着进行毛细管底部填充或模塑底部填充。可以在某些实施例中使用热压接合或热声波接合。管芯106d的第一侧106f可以包括晶体管器件，并且无源侧/第二侧106c可以被设置为与第一侧/有源侧106f相对，如所示出的。
管芯106d通常可以包括半导体衬底106d.1、一个或多个器件层106d.2以及一个或多个互联层106d.3。在某些实施例中，半导体衬底106d.1基本上例如可以由诸如硅之类的体半导体材料组成。器件层106d.2可以表示诸如晶体管器件之类的有源器件在半导体衬底106d.1上形成的区域。器件层106d.2例如可以包括诸如沟道体和/或晶体管器件的源极/漏极区域之类的结构。互联层106d.3可以包括互联结构，该互连结构被配置为将电信号传送至器件层106d.2中的有源器件或者对来自器件层106d.2中的有源器件的电信号进行传送。例如，互联层106d.3可以包括沟槽和/或过孔，以提供电布线和/或电触点。
在某些实施例中，管芯级互联结构106h可以配置为在管芯106d与其它电器件之间传送电信号。电信号例如可以包括输入/输出(I/O)信号以及/或者结合管芯106d的操作所使用的电源/接地信号。
在某些实施例中，第一半导体器件104可以由具有如管芯104d所述的相同或相似特征的两个或更多个管芯构成。在某些实施例中，第二半导体器件106可以由具有如管芯106d所述的相同或相似特征的两个或更多个管芯构成。在某些实施例中，两个或更多个管芯被堆叠。在某些实施例中，两个或更多个管芯并排。在某些实施例中，两个或更多个管芯被堆叠并且并排。在第二半导体器件106是由两个或更多个管芯构成的某些实施例中，介电层108包封两个或更多个管芯。
在某些实施例中，第一半导体器件104和第二半导体器件106可以是一个或多个管芯、封装件、系统级封装件、表面安装器件(SMD)、集成的有源器件(IAD)和/或集成的无源器件(IPD)。有源器件和无源器件可以包括电容器、电感器、连接器、开关、继电器、晶体管、运算放大器、二极管、振荡器、传感器、MEMS器件、通信和联网模块、存储器模块、电源模块、RF模块和/或RFID模块。
在某些实施例中，第一半导体器件104和衬底102是具有重新分布层的晶圆级芯片尺寸封装件(WLCSP)、具有重新分布层的扇出晶圆级封装件(FOWLP)、嵌入式晶圆级球栅阵列封装件(eWLBGA)或者晶圆级扇出面板级封装件(WFOP)。
在某些实施例中，介电层108由多个介电层构成。在某些实施例中，介电层108由介电材料的一个或多个层叠层构成。在某些实施例中，介电层108涂覆有由一个或多个涂层构成的介电材料。在某些实施例中，介电层108是模塑的。在某些实施例中，介电层108是一层或多层味之素增强膜(ABF)、阻燃剂FR4材料、阻燃剂FR2材料、涂胶脂铜(RCC)箔、聚酰亚胺(PI)、聚(对亚苯基-2，6-苯并双噁唑)(PBO)、双苯并环丁烯(BCB)、钝化膜和模塑化合物(液体、薄片和粉末)及其组合。在某些实施例中，钝化膜是JSR公司所制造的WPR薄膜。WPR是JSR公司(Higashi-Shinbashi1-chomeMinato-ku东京105-8640日本)的注册商标。在某些实施例中，介电层108被激光钻孔以创建用于创建电布线特征108c的开口部。在某些实施例中，通过金属电镀工艺(包括化学镀工艺和/或电镀工艺)在开口部中创建电布线特征108c。
图2根据某些实施例对作为集成电路(IC)组件200(IC组件200)的堆叠式半导体器件封装件实例的截面侧视图进行了示意性地说明。图2的实施例可以与图1的堆叠式半导体器件封装件100的实施例一致，并加上重新分布层202、互联结构204和电路板206。因此，之前为图1的堆叠式半导体器件封装件100所提供的部件、材料以及方法的描述可以适用于图2的IC组件200。
在某些实施例中，重新分布层202可以由电信号布线层202a和介电层202b构成。在某些实施例中，重新分布层202可以由电信号布线层202a和介电层202b的多个交替层构成。在某些实施例中，介电层202b是阻焊层。在某些实施例中，电信号布线层可以由迹线、焊盘、通孔、过孔或线构成，所述迹线、焊盘、通孔、过孔或线被配置为将电信号传送至与衬底102和电路板206耦合的半导体器件或者对来自与衬底102和电路板206耦合的半导体器件的电信号进行传送。
在某些实施例中，电路板206可以是由诸如环氧层叠体之类的电绝缘材料组成的印刷电路板(PCB)。例如，电路板206例如可以包括电绝缘层，其例如由以下材料组成：聚四氟乙烯、诸如阻燃剂4(FR4)、FR1、棉纸之类的酚醛树脂棉纸、诸如CEM-1或CEM-3之类的环氧材料或者利用环氧树脂预浸材料来层叠在一起的编织玻璃材料。可以通过电绝缘层来形成诸如迹线、沟槽或者过孔之类的互联结构(未示出)，从而通过电路板206对附接到衬底102的半导体器件104d和半导体器件106d的电信号进行传送。在其它实施例中，电路板206可以由适当的材料组成。在某些实施例中，电路板206是母版(例如，图8的母版802)。
在某些实施例中，互联结构204可以由凸块、柱和/或焊盘构成。在某些实施例中，互联结构204可以包括焊球。互联结构204可以与衬底102和/或电路板206耦合，以形成被配置为进一步对衬底102与电路板206之间的电信号进行传送的相应的焊接点。可以在其它实施例中使用使衬底102与电路板206物理耦合和/或电耦合的其它适当的技术。
在其它实施例中，IC组件200可以包括各种其它适当的配置，例如包括倒装芯片和/或引线接合配置、内插器、多芯片封装配置(包括系统级封装(SiP)和/或层叠封装(PoP)配置)的适当的组合。在其它实施例中可以使用对IC组件200的管芯102与其它部件之间的电信号进行传送的其它适当的技术。
图3根据某些实施例对具有第三半导体器件300的堆叠式半导体器件封装件实例(封装件300)的截面侧视图进行了示意性地说明。图3的实施例可以与图2的IC组件200的实施例一致，并加上第三半导体器件302但为了清楚起见去除了衬底206。因此，之前为图1的堆叠式半导体器件封装件100以及IC组件200所提供的部件、材料以及方法的描述可以适用于图3的封装件300。
在某些实施例中，第三半导体器件302可以由具有有源表面302b，该有源表面302b通过管芯级互联结构302c耦合到重新分布层202的倒装芯片管芯302a构成，每个都如前所述。在某些实施例中，第三半导体器件302由两个或更多个半导体器件构成。在某些实施例中，第三半导体器件302由两个或多个管芯、封装件、系统级封装件、表面安装器件(SMD)、集成有源器件(IAD)和/或集成无源器件(IPD)构成。在某些实施例中，第三半导体器件302可以是WLCSP、WLP或者裸管芯。
图4根据某些实施例对具有附加的倒装芯片管芯以及由过孔400所连接的封装件上的堆叠式封装件(封装件400)的堆叠式半导体器件封装件实例的截面侧视图进行了示意性地说明。图4的实施例可以与图3的封装件300的实施例一致，并加上堆叠在第一半导体器件104上的第四半导体器件402。因此，之前为图3的封装件300所提供的部件、材料以及方法的描述可以适用于图4的封装件400。在某些实施例中，图4的封装件400不具有第三半导体器件302。
在某些实施例中，第四半导体器件402利用过孔404(其耦合到衬底102的扇出区域102d中的连接点102e)耦合到第一半导体器件104。在某些实施例中，互联404a将过孔404连接到第四半导体器件402的衬底406。未在图4中对衬底406的电布线特征进行说明。在某些实施例中，第四半导体器件402由衬底406上的倒装芯片管芯408构成，互联410和模塑化合物412包封着管芯408。在某些实施例中，第四半导体器件是WLCSP或者eWLBGA。在某些实施例中，第四半导体器件402通过硅通孔或模通孔或者其组合来耦合到第一半导体器件104。在某些实施例中，第四半导体器件由一个或多个管芯、封装件、系统级封装件、SMD、IAD和/或IPD构成。在某些实施例中，焊球可以用于耦合器件402。
图5根据某些实施例对具有作为第一封装器件500(封装件500)的晶圆级芯片尺寸封装件的堆叠式半导体器件封装件实例的截面侧视图进行了示意性地说明。图5的实施例可以与图2的IC组件200的实施例一致，并去除了电路板206并且利用具有管芯504a和衬底502的WLCSP504替换了半导体器件104。因此，之前为图3的IC组件200所提供的部件、材料以及方法的描述可以适用于图5的封装件500。
在某些实施例中，利用晶圆级工艺来制造图5的封装件500。在某些实施例中，第二半导体器件106d利用晶圆级工艺耦合到WLCSP504的衬底502。在某些实施例中，器件106d通过以下耦合结构和方法耦合到衬底502：焊球、经电镀的微凸块、焊焊盘印刷或铜柱或者其它适当的耦合结构和方法。在某些实施例中，利用回流处理来耦合器件106d。在某些实施例中，介电层例如利用晶圆级工艺(例如，PI的旋涂、钝化膜和/或PBO)耦合到衬底502。
在某些实施例中，如图1-图3所示的第一半导体器件104是FOWLP。在某些实施例中，RDL在人造晶元上，或者与嵌入式硅管芯镶嵌，随后利用焊球、经电镀的微凸块、焊焊盘印刷或铜柱或者其它适当的耦合结构和方法在RDL的顶部上附接悬空管芯。在某些实施例中，利用回流处理来耦合器件106d。在某些实施例中，介电层例如利用晶圆级工艺(例如，PI的旋涂、钝化膜和/或PBO)耦合到衬底102。在某些实施例中，人造板衬底技术用于ABF的层叠，或者类似的介电薄膜用于使介电层108耦合到衬底102。
图6根据某些实施例对制造堆叠式半导体器件封装件的方法600进行了示意性地说明。方法600可以用于制造图1-图5中所说明的实施例，以便将实施例附接到图2中所示的电路板206。所使用的附图标记是图1-图5中使用的那些。
在602处，方法600可以包括提供衬底102、衬底502，其中，第一半导体器件104、第一半导体器件504耦合到第一侧102a、第一侧502a，并且第二半导体器件106耦合到衬底102、衬底502的第二侧/对侧102b、第二侧/对侧502b。在某些实施例中，半导体器件104、半导体器件504和半导体器件106例如可以与面向倒装芯片配置中的衬底的有源侧耦合。在某些实施例中，晶圆级处理可以用于602处(例如，包括WLCSP、eWLBGA或FOWLP等)，其中硅管芯可以是起点，并且然后可以添加RDL层，并且RDL层可以是衬底。
在604处，方法600可以包括在第二侧102b、第二侧502b上形成介电层108，其中介电层包封第二半导体器件106。在某些实施例中，晶圆级处理可以用于形成介电层108。在某些实施例中，可以通过层叠或旋涂或者其组合来形成介电层。在某些实施例中，为了制造导电过孔，可以利用激光钻孔或者另一适当的方法在介电层108中创建开口部。在某些实施例中，可以通过化学镀工艺或电镀工艺或者其组合来形成导电过孔。
在608处，方法600可以使重新分布层(RDL)202耦合到介电层108。在某些实施例中，RDL层202可以是由导电层和介电层构成的两层或者更多层，并且可以通过层叠或涂覆或者其组合来形成。在某些实施例中，堆叠式半导体器件封装件可以耦合到电路板206。
在610处，方法600可以使一个或多个额外半导体器件302耦合到RDL202。在某些实施例中，一个或多个额外半导体器件402可以耦合到第一半导体器件104。在某些实施例中，耦合到电路板206的耦合区域可以包括RDL202的全部区域，包括不在扇出区域102g中的第二半导体器件106下方的区域。
图7根据某些实施例以及如图1-图5中示出的实例以及图6的方法所述对制造的各个阶段期间的堆叠式半导体器件封装件的截面侧视图进行了示意性地说明。图7的结构可以具有与图1-图5中的附图标记相似的附图标记，并且旨在表示相似的结构，除非另有说明。结构702对应于方法600的602。结构702示出了耦合到衬底722的第一半导体器件720，以及耦合到衬底722的第二半导体器件726。结构704对应于方法600的602。在结构704中，结构702可以具有耦合到衬底722的介电层724，并且包封第二半导体器件726。结构706对应于方法600中的606。在结构706中，介电层724可以具有通过其所形成的导电过孔，以形成介电层724b。结构708对应于方法600的608。在结构708中，可以存在由至少一个导电层728和一个介电层730所构成的重新分布层。结构708可以具有焊球或者在RDL上并且耦合到电路板(例如，图8的母板)的其它耦合结构。结构710对应于方法600的610。在结构710中，附加的半导体器件732可以耦合到RDL。结构712对应于方法600的610。在结构712中，附加的半导体器件730可以通过过孔734耦合到器件720。结构714对应于方法600的610。在结构714中，附加的半导体器件730可以通过过孔734耦合到器件720，并且另一附加的半导体器件732可以耦合到RDL。
通过最有助于理解要求保护的主题的方式依次将各个操作描述为多个分立的操作。然而，描述的顺序不应解释为暗示这些操作必然地顺序相关。
可以将本发明的实施例实施为利用任意适当的硬件和/或软件来按照期望进行配置的系统。图8根据某些实施例示意性地对如图1-图5所示并且如前所述包括有如本文所述的堆叠式半导体器件封装件的计算设备进行了说明。计算设备800可以容纳诸如母板802之类的板(例如，外壳808中)。母板802可以包括多个部件，包括(但不限于)处理器804以及至少一个通信芯片806。处理器804可以物理耦合和电耦合到母板802。在某些实施例中，至少一个通信芯片806也可以物理耦合和电耦合到母板802。在其它实施方式中，通信芯片806可以是处理器804的一部分。
取决于其应用，计算设备800可以包括可以物理耦合和电耦合到母板802也可以不耦合到母板802的其它部件。这些其它部件包括(但不限于)易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触屏显示器、触屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、MEMS传感器、盖革计数器、加速计、陀螺仪、扬声器、照相机以及大容量存储设备(例如，硬焊盘驱动器、光焊盘(CD)、数字通用光焊盘(DVD)等)。
通信芯片806可以实现用于将数据传送到计算设备800并且传送来自计算设备800的数据的无线通信。术语“无线”及其派生词可以用于描述可以通过穿过非固体介质的经调制的电磁辐射来传输数据的电路、设备、系统、方法、技术、通信信道等。该术语并非意味着相关联的设备不包含任何线，尽管在某些实施例中其可以不包含。通信芯片806可以实施包括有(但不限于)电气和电子工程师协会(IEEE)标准的多个无线标准或协议中的任意一个，电气和电子工程师协会(IEEE)标准包括WiGig、Wi-Fi(IEEE802.11族)、IEEE802.16标准(例如，IEEE802.16-2005修正)、长期演进(LTE)项目以及任意修正、更新和/或修订(例如，先进LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。IEEE802.16兼容宽带无线接入(BWA)网络通常指WiMAX网络(代表微波存取全球互通的首字母缩略词)，其是用于通过针对IEEE802.16标准的一致性和互通性测试的产品的认证标志。通信芯片806可以根据以下来进行操作：全球移动通信系统(GSM)、通用无线分组业务(GPRS)、全球移动通信系统(UMTS)、高速分组接入(HSPA)、演进型HSPA(E-HSPA)或者LTE网络。通信芯片806可以根据以下来进行操作：数据增强型GSM演进(EDGE)、GSMEDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或者演进型UTRAN(E-UTRAN)。通信芯片可以根据以下进行操作：码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物，以及指定为3G、4G、5G及以上的任意其它的无线协议。在其它实施例中，通信芯片806可以根据其它无线协议来进行操作。
通信设备800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于诸如WiGig、Wi-Fi和蓝牙之类的较短范围的无线通信，第二通信芯片806可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-TO及其它之类的较长范围的无线通信。
通信设备800的处理器804可以封装在如本文所述并且在图1-图5中示出的堆叠式半导体器件封装件中。例如，图2的电路板206可以是母板802，处理器804可以是安装在如图1-图5所述的堆叠式半导体器件封装件中的管芯104d、管芯106d、管芯408、管芯504a。堆叠式半导体器件封装件和母板802可以利用封装级互联焊球、焊盘、凸块或柱或者其它适当的互联来耦合在一起。可以根据本文所描述的实施例来实施其它适当的配置。术语“处理器”可以表示处理来自寄存器和/或存储器的电子数据从而将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据的任意设备或设备的一部分。
通信芯片806也可以包括可以封装在如本文所述的图1-图5的堆叠式半导体器件封装件中的管芯(例如，RF管芯)。在其它实施方式中，容纳在计算设备800内的另一个部件(例如，存储设备或者其它集成电路设备)可以包括可以封装在如本文所述的图1-图5的堆叠式半导体器件封装件中的管芯。
在各个实施方式中，计算设备800可以是膝上型计算机、上网本、超极本、智能手机、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或者数字视频录像机。在某些实施例中，计算设备800可以是移动计算设备。在其它实施方式中，计算设备800可以是对数据进行处理的任意其它电子设备。
实例
根据各个实施例，本公开内容描述了堆叠式半导体器件封装件。堆叠式半导体器件封装件(封装件)的实例1可以包括具有第一侧以及与第一侧相对的第二侧的衬底，其中第一侧具有多个焊盘并且第二侧具有包括第二侧扇出区域中的焊盘的多个焊盘，其中衬底具有被配置为使第一侧上的多个焊盘中的焊盘与包括第二侧扇出区域的焊盘的第二侧上的多个焊盘中的焊盘电耦合的电布线特征；具有与衬底的第一侧上的多个焊盘中的焊盘耦合的第一器件焊盘侧的第一半导体器件；具有与衬底的第二侧上的多个焊盘中的焊盘耦合的第二器件焊盘侧的第二半导体器件，第一半导体器件和第二半导体器件通过衬底由电布线特征电耦合在一起；以及具有与衬底的第二侧耦合的第一侧并且包封第二半导体器件的介电层，其中介电层具有与第二侧扇出区域中的焊盘电耦合的多个导电过孔，并且被配置为对介电层的第一侧与介电层的第二侧(介电层的第二侧与介电层的第一侧相对)之间的第一半导体器件和第二半导体器件的电信号进行传送。
实例2可以包括实例1的封装件，其中第一半导体器件是倒装芯片管芯。
实例3可以包括实例1的封装件，其中第一半导体器件和衬底是包括一个或多个半导体管芯的组合的半导体封装件。
实例4可以包括实例3的封装件，其中组合的半导体封装件包括晶圆级芯片尺寸封装件、嵌入式扇出晶圆级封装件或者扇入晶圆级封装件。
实例5可以包括实例1的封装件，还包括一个或多个附加的半导体器件中的至少一个，每个都具有耦合到衬底的第一侧上的多个焊盘中的焊盘的多个焊盘；以及一个或多个附加的半导体器件，每个具有耦合到衬底的第二侧上的多个焊盘中的焊盘的多个焊盘，介电层包封一个或多个附加的半导体器件。
实例6可以包括实例1的封装件，还包括包封第一半导体器件的模塑化合物。
实例7可以包括实例1-6中的任意一个的封装件，其中第二半导体器件是倒装芯片管芯、晶圆级芯片尺寸封装件、晶圆级封装件、嵌入式晶圆级封装件或者面板级封装件。
实例8可以包括实例1的封装件，还包括具有与介电层的第二侧耦合的第一侧的重新分布层，其中重新分布层具有使多个导电过孔电耦合到重新分布层的第二侧上的多个焊盘的多个导电通路，重新分布层的第二侧与重新分布层的第一侧相对，重新分布层的第二侧上的多个焊盘包括第二半导体器件的区域下方的焊盘。
实例9可以包括实例8的封装件，还包括以下中的至少一个：一个或多个附加的半导体器件，每个具有耦合到重新分布层的第二侧上的多个焊盘中的焊盘的多个焊盘；以及一个或多个第二组附加的半导体器件，每个具有多个焊盘，焊盘中的至少一个耦合到第一半导体器件的第二侧上的多个焊盘中的焊盘，第二侧与第一器件焊盘侧相对，第一半导体器件的第二侧上的多个焊盘通过第一器件多个导电通路耦合到衬底。
实例10可以包括实例1的封装件，其中第一半导体器件和第二半导体器件每个都是从以下器件所构成的组中选择的一个或多个器件：半导体管芯、无源半导体器件、有源半导体器件、半导体封装件、半导体模块、表面安装半导体器件和集成无源器件及其组合。
实例11可以包括实例1的封装件，其中介电层由一层或多层聚合物材料或者一层或多层聚合物复合材料构成。
实例12可以包括实例11的封装件，其中聚合物材料或聚合物复合材料是从以下材料构成的组中选择的：味之素增强膜(ABF)、阻燃剂FR2、阻燃剂FR4、涂胶脂铜(RCC)箔、聚酰亚胺、钝化膜、聚苯并噻唑(PBZT)、聚苯并噁唑(PBO)和模塑化合物及其组合。
制造堆叠式半导体器件封装件的方法(方法)的实例13可以包括提供具有第一侧以及与第一侧相对的第二侧的衬底，第一侧具有多个焊盘、第二侧具有多个焊盘，并且具有第一器件焊盘侧的第一半导体器件具有耦合到衬底的第一侧上的多个焊盘的焊盘，具有第二器件焊盘侧的第二半导体器件具有耦合到衬底的第二侧上的多个焊盘的焊盘；并且在衬底的第二侧上形成介电层，介电层包封第二半导体器件，形成还包括一个或多个聚合物材料或者一个或多个聚合物复合材料的层叠、涂覆或者层叠和涂覆的组合。
实例14可以包括实例13的方法，其中聚合物材料或聚合物复合材料是从以下材料构成的组中选择的：味之素增强膜(ABF)、阻燃剂FR2、阻燃剂FR4、涂胶脂铜(RCC)箔、聚酰亚胺、钝化膜、聚苯并噻唑(PBZT)、聚苯并噁唑(PBO)和模塑化合物及其组合。
实例15可以包括实例13的方法，其中介电层的第一侧与衬底的第二侧耦合，该方法还包括通过介电层来形成导电过孔，以使得衬底的第二侧上的多个焊盘中的至少一个连接到介电层的第二侧上的多个焊盘中的至少一个，介电层的第二侧与介电层的第一侧相对。
实例16可以包括实例13的方法，还包括形成耦合到介电层的第二侧的重新分布层。
实例17可以包括实例13的方法，还包括以下中的至少一个：使每个都具有焊盘侧的一个或多个附加的半导体器件耦合到重新分布层上的多个焊盘中的焊盘；并且使每个都具有多个焊盘的一个或多个第二组附加的半导体器件耦合，焊盘中的至少一个耦合到第一半导体器件的第二侧上的多个焊盘中的焊盘，第二侧与第一器件焊盘侧相对，第一半导体器件的第二侧上的多个焊盘通过第一器件多个导电通路耦合到衬底。
计算设备(设备)的实例18可以包括电路板；以及包括具有第一侧以及与第一侧相对的第二侧的衬底的堆叠式半导体器件封装件，其中第一侧具有多个焊盘，第二侧具有包括第二侧扇出区域中的焊盘的多个焊盘，其中衬底具有被配置为使第一侧上的多个焊盘中的焊盘与包括第二侧扇出区域的焊盘的第二侧上的多个焊盘中的焊盘电耦合的电布线特征；具有与衬底的第一侧上的多个焊盘中的焊盘耦合的第一器件焊盘侧的第一半导体器件；具有与衬底的第二侧上的多个焊盘中的焊盘耦合的第二器件焊盘侧的第二半导体器件，第一半导体器件和第二半导体器件通过衬底由电布线特征耦合在一起；具有与衬底的第二侧耦合的第一侧并且包封第二半导体器件的介电层，其中介电层具有与第二侧扇出区域中的焊盘电耦合的多个导电过孔，并且被配置为对介电层的第一侧与介电层的第二侧之间的第一半导体器件和第二半导体器件的电信号进行传送，介电层的第二侧与介电层的第一侧相对；以及具有与介电层的第二侧耦合的第一侧的重新分布层，其中重新分布层具有使多个导电过孔电耦合到重新分布层的第二侧上的多个焊盘的多个导电通路，重新分布层的第二侧与重新分布层的第一侧相对，重新分布层的第二侧电耦合到电路板，重新分布层的第二侧上的多个焊盘包括第二半导体器件的区域下方的焊盘。
实例19可以包括实例18的设备，其中第一半导体器件是包封在模塑化合物中的倒装芯片管芯。
实例20可以包括实例18的设备，其中第一半导体器件和衬底是包括一个或多个半导体管芯的组合的半导体封装件。
实例21可以包括实例20的设备，其中组合的半导体封装件包括晶圆级芯片尺寸封装件、嵌入式扇出晶圆级封装件或者扇入晶圆级封装件。
实例22可以包括实例18的设备，还包括以下中的至少一个：一个或多个附加的半导体器件，每个具有多个焊盘，焊盘中的至少一个耦合到衬底的第一侧上的多个焊盘中的焊盘；以及一个或多个附加的半导体器件，每个具有多个焊盘，焊盘中的至少一个耦合到衬底的第二侧上的多个焊盘中的焊盘，介电层包封一个或多个附加的半导体器件。
实例23可以包括实例18的设备，还包括包封第一半导体器件的模塑化合物。
实例24可以包括实例18-23中的任意一个的设备，其中第二半导体器件是倒装芯片管芯、晶圆级芯片尺寸封装件、晶圆级封装件、嵌入式晶圆级封装件或者面板级封装件。
实例25可以包括实例18的设备，还包括以下中的至少一个：一个或多个附加的半导体器件，每个具有多个焊盘，焊盘中的至少一个耦合到重新分布层的第二侧上的多个焊盘中的焊盘；以及一个或多个第二组附加的半导体器件，每个具有多个焊盘，焊盘中的至少一个耦合到第一半导体器件的第二侧上的多个焊盘中的焊盘，第二侧与第一器件焊盘侧相对，第一半导体器件的第二侧上的多个焊盘通过第一器件多个导电通路耦合到衬底。
实例26可以包括实例18的设备，其中第一半导体器件和第二半导体器件每个都是从以下器件所构成的组中选择的一个或多个器件：半导体管芯、无源半导体器件、有源半导体器件、半导体封装件、半导体模块、表面安装半导体器件和集成无源器件及其组合。
实例27可以包括实例18的设备，其中介电层由一层或多层聚合物材料或者一层或多层聚合物复合材料构成。
实例28可以包括实例27的设备，其中该材料是从以下材料构成的组中选择的：味之素增强膜(ABF)、阻燃剂FR2、阻燃剂FR4、涂胶脂铜(RCC)箔、聚酰亚胺、钝化膜、聚苯并噻唑(PBZT)、聚苯并噁唑(PBO)和模塑化合物及其组合。
实例29可以包括实例18的设备，其中计算设备是穿戴式设备或者移动计算设备，穿戴式设备或者移动计算设备包括与电路板耦合的以下设备中的一个或多个：天线、显示器、触屏显示器、触屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、盖革计数器、加速计、陀螺仪、扬声器或者照相机。
实例30可以包括实例18的设备，其中电路板由柔性材料构成。

Claims (25)

1.一种堆叠式半导体器件封装件，包括：
衬底，所述衬底具有第一侧以及与所述第一侧相对的第二侧，其中，所述第一侧具有多个焊盘，并且所述第二侧具有包括第二侧扇出区域中的焊盘的多个焊盘，其中，所述衬底具有电布线特征，该电布线特征被配置为使所述第一侧上的所述多个焊盘中的焊盘与包括所述第二侧扇出区域的所述焊盘的所述第二侧上的所述多个焊盘中的焊盘电耦合；
第一半导体器件，所述第一半导体器件具有与所述衬底的所述第一侧上的所述多个焊盘中的焊盘耦合的第一器件焊盘侧；
第二半导体器件，所述第二半导体器件具有与所述衬底的所述第二侧上的所述多个焊盘中的焊盘耦合的第二器件焊盘侧，所述第一半导体器件和所述第二半导体器件借助所述电布线特征通过所述衬底电耦合在一起；以及
介电层，所述介电层具有与所述衬底的所述第二侧耦合的第一侧并且包封所述第二半导体器件，其中，所述介电层具有多个导电过孔，所述多个导电过孔与所述第二侧扇出区域中的所述焊盘电耦合并且被配置为在对所述介电层的所述第一侧与所述介电层的第二侧之间传送所述第一半导体器件和所述第二半导体器件的电信号，所述介电层的所述第二侧与所述介电层的所述第一侧相对。
2.根据权利要求1所述的封装件，其中，所述第一半导体器件是倒装芯片管芯。
3.根据权利要求1所述的封装件，其中，所述第一半导体器件和所述衬底是包括一个或多个半导体管芯的组合的半导体封装件。
4.根据权利要求3所述的封装件，其中，所述组合的半导体封装件包括晶圆级芯片尺寸封装件、嵌入式扇出晶圆级封装件或者扇入晶圆级封装件。
5.根据权利要求1所述的封装件，还包括以下中的至少一个：
一个或多个附加的半导体器件，所述一个或多个附加的半导体器件中的每一个附加的半导体器件都具有与所述衬底的所述第一侧上的所述多个焊盘中的焊盘耦合的多个焊盘；以及
一个或多个附加的半导体器件，所述一个或多个附加的半导体器件中的每一个附加的半导体器件都具有与所述衬底的所述第二侧上的所述多个焊盘中的焊盘耦合的多个焊盘，所述介电层包封所述一个或多个附加的半导体器件。
6.根据权利要求1所述的封装件，还包括模塑化合物，所述模塑化合物包封所述第一半导体器件。
7.根据权利要求1-6中任一项所述的封装件，其中，所述第二半导体器件是倒装芯片管芯、晶圆级芯片尺寸封装件、晶圆级封装件、嵌入式晶圆级封装件或者面板级封装件。
8.根据权利要求1所述的封装件，还包括：
重新分布层，所述重新分布层具有与所述介电层的所述第二侧耦合的第一侧，其中，所述重新分布层具有多个导电通路，所述多个导电通路使所述多个导电过孔电耦合到所述重新分布层的第二侧上的多个焊盘，所述重新分布层的所述第二侧与所述重新分布层的所述第一侧相对，所述重新分布层的所述第二侧上的所述多个焊盘包括所述第二半导体器件的区域下方的焊盘。
9.根据权利要求8所述的封装件，还包括以下的至少其中之一：
一个或多个附加的半导体器件，所述一个或多个附加的半导体器件中的每一个附加的半导体器件都具有与所述重新分布层的所述第二侧上的所述多个焊盘中的焊盘耦合的多个焊盘；以及
一个或多个第二组附加的半导体器件，所述一个或多个第二组附加的半导体器件中的每一个都具有多个焊盘，所述焊盘中的至少一个耦合到所述第一半导体器件的第二侧上的多个焊盘中的焊盘，所述第二侧与所述第一器件焊盘侧相对，所述第一半导体器件的所述第二侧上的所述多个焊盘通过第一器件多个导电通路耦合到所述衬底。
10.根据权利要求1所述的封装件，其中，所述第一半导体器件和所述第二半导体器件分别是选自以下器件所构成的组中的一个或多个器件：半导体管芯、无源半导体器件、有源半导体器件、半导体封装件、半导体模块、表面安装半导体器件和集成的无源器件及其组合。
11.根据权利要求1所述的封装件，其中，所述介电层由一层或多层聚合物材料或者一层或多层聚合物复合材料构成。
12.根据权利要求11所述的封装件，其中，所述聚合物材料或所述聚合物复合材料选自以下构成的组：味之素增强膜(ABF)、阻燃剂FR2、阻燃剂FR4、涂胶脂铜(RCC)箔、聚酰亚胺、钝化膜、聚苯并噻唑(PBZT)、聚苯并噁唑(PBO)和模塑化合物及其组合。
13.一种制造堆叠式半导体器件封装件的方法，所述方法包括：
提供具有第一侧以及与所述第一侧相对的第二侧的衬底，所述第一侧具有多个焊盘、所述第二侧具有多个焊盘，并且具有第一器件焊盘侧的第一半导体器件具有与所述衬底的所述第一侧上的所述多个焊盘耦合的焊盘，具有第二器件焊盘侧的第二半导体器件具有与所述衬底的所述第二侧上的所述多个焊盘耦合的焊盘；并且
在所述衬底的所述第二侧上形成介电层，所述介电层包封所述第二半导体器件，形成还包括对一个或多个聚合物材料或者一个或多个聚合物复合材料的层叠、涂覆或者层叠与涂覆的组合。
14.根据权利要求13所述的方法，其中，所述聚合物材料或所述聚合物复合材料选自以下构成的组：味之素增强膜(ABF)、阻燃剂FR2、阻燃剂FR4、涂胶脂铜(RCC)箔、聚酰亚胺、钝化膜、聚苯并噻唑(PBZT)、聚苯并噁唑(PBO)和模塑化合物及其组合。
15.根据权利要求13所述的方法，其中，所述介电层的第一侧与所述衬底的所述第二侧耦合，所述方法还包括：
形成穿过所述介电层的导电过孔，以便将所述衬底的所述第二侧上的所述多个焊盘中的至少一个焊盘连接到所述介电层的第二侧上的多个焊盘中的至少一个焊盘，所述介电层的所述第二侧与所述介电层的所述第一侧相对。
16.根据权利要求13所述的方法，还包括：
形成重新分布层，所述重新分布层与所述介电层的所述第二侧耦合。
17.根据权利要求13所述的方法，还包括以下的至少其中之一：
将具有焊盘侧的一个或多个附加的半导体器件中的每一个附加的半导体器件都与所述重新分布层上的多个焊盘中的焊盘耦合；以及
耦合一个或多个第二组附加的半导体器件，所述一个或多个第二组附加的半导体器件中的每一个都具有多个焊盘，所述焊盘中的至少一个耦合到所述第一半导体器件的第二侧上的多个焊盘中的焊盘，所述第二侧与所述第一器件焊盘侧相对，所述第一半导体器件的所述第二侧上的所述多个焊盘通过第一器件多个导电通路耦合到所述衬底。
18.一种计算设备，包括：
电路板；以及
堆叠式半导体器件封装件，包括：
衬底，所述衬底具有第一侧以及与所述第一侧相对的第二侧，其中，所述第一侧具有多个焊盘，并且所述第二侧具有包括第二侧扇出区域中的焊盘的多个焊盘，其中，所述衬底具有电布线特征，该电布线特征被配置为使所述第一侧上的所述多个焊盘中的焊盘与包括所述第二侧扇出区域的焊盘的所述第二侧上的所述多个焊盘中的焊盘电耦合；
第一半导体器件，所述第一半导体器件具有与所述衬底的所述第一侧上的所述多个焊盘中的焊盘耦合的第一器件焊盘侧；
第二半导体器件，所述第二半导体器件具有与所述衬底的所述第二侧上的所述多个焊盘中的焊盘耦合的第二器件焊盘侧，所述第一半导体器件和所述第二半导体器件借助所述电布线特征通过所述衬底耦合在一起；
介电层，所述介电层具有与所述衬底的所述第二侧耦合的第一侧并且包封所述第二半导体器件，其中，所述介电层具有多个导电过孔，所述多个导电过孔与所述第二侧扇出区域中的所述焊盘电耦合并且被配置为在所述介电层的所述第一侧与所述介电层的第二侧之间传送所述第一半导体器件和所述第二半导体器件的电信号，所述介电层的所述第二侧与所述介电层的所述第一侧相对；以及
重新分布层，所述重新分布层具有与所述介电层的所述第二侧耦合的第一侧，其中，所述重新分布层具有多个导电通路，所述多个导电通路将所述多个导电过孔电耦合到所述重新分布层的第二侧上的多个焊盘，所述重新分布层的所述第二侧与所述重新分布层的所述第一侧相对，所述重新分布层的所述第二侧电耦合到所述电路板，所述重新分布层的所述第二侧上的所述多个焊盘包括所述第二半导体器件的区域下方的焊盘。
19.根据权利要求18所述的计算设备，其中，所述第一半导体器件是包封在模塑化合物中的倒装芯片管芯。
20.根据权利要求18所述的计算设备，其中，所述第一半导体器件和所述衬底是包括一个或多个半导体管芯的组合的半导体封装件。
21.根据权利要求18所述的计算设备，还包括以下的至少其中之一：
一个或多个附加的半导体器件，所述一个或多个附加的半导体器件中的每一个附加的半导体器件都具有多个焊盘，所述焊盘中的至少一个焊盘耦合到所述衬底的所述第一侧上的所述多个焊盘中的焊盘；以及
一个或多个附加的半导体器件，所述一个或多个附加的半导体器件中的每一个附加的半导体器件都具有多个焊盘，所述焊盘中的至少一个焊盘耦合到所述衬底的所述第二侧上的所述多个焊盘中的焊盘，所述介电层包封所述一个或多个附加的半导体器件。
22.根据权利要求18-21中任一项所述的计算设备，其中，所述第二半导体器件是倒装芯片管芯、晶圆级芯片尺寸封装件、晶圆级封装件、嵌入式晶圆级封装件或者面板级封装件。
23.根据权利要求18所述的计算设备，还包括以下的至少其中之一：
一个或多个附加的半导体器件，所述一个或多个附加的半导体器件中的每一个附加的半导体器件都具有多个焊盘，所述焊盘中的至少一个焊盘耦合到所述重新分布层的所述第二侧上的所述多个焊盘中的焊盘；以及
一个或多个第二组附加的半导体器件，所述一个或多个附加的半导体器件中的每一个附加的半导体器件都具有多个焊盘，所述焊盘中的至少一个焊盘耦合到所述第一半导体器件的第二侧上的多个焊盘中的焊盘，所述第二侧与所述第一器件焊盘侧相对，所述第一半导体器件的所述第二侧上的所述多个焊盘通过第一器件多个导电通路耦合到所述衬底。
24.根据权利要求18所述的计算设备，其中，所述第一半导体器件和所述第二半导体器件分别是选自以下器件所构成的组中的一个或多个器件：半导体管芯、无源半导体器件、有源半导体器件、半导体封装件、半导体模块、表面安装半导体器件和集成的无源器件及其组合。
25.根据权利要求18所述的计算设备，其中，所述计算设备是穿戴式设备或者移动计算设备，所述穿戴式设备或者所述移动计算设备包括与所述电路板耦合的以下设备中的一个或多个：天线、显示器、触屏显示器、触屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、盖革计数器、加速计、陀螺仪、扬声器或者照相机。
CN201480026189.XA 2014-12-19 2014-12-19 具有改进的互联带宽的堆叠式半导体器件封装件 Pending CN105518860A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/071327 WO2016099523A1 (en) 2014-12-19 2014-12-19 Stacked semiconductor device package with improved interconnect bandwidth

Publications (1)

Publication Number Publication Date
CN105518860A true CN105518860A (zh) 2016-04-20

Family

ID=55132963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480026189.XA Pending CN105518860A (zh) 2014-12-19 2014-12-19 具有改进的互联带宽的堆叠式半导体器件封装件

Country Status (9)

Country Link
US (1) US20160329272A1 (zh)
JP (1) JP6435556B2 (zh)
KR (2) KR102156483B1 (zh)
CN (1) CN105518860A (zh)
BR (1) BR112015029099A2 (zh)
DE (1) DE112014003166B4 (zh)
GB (1) GB2548070B (zh)
TW (1) TWI594397B (zh)
WO (1) WO2016099523A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389855A (zh) * 2017-02-03 2018-08-10 三星电机株式会社 半导体封装件及其制造方法
CN109314101A (zh) * 2016-06-14 2019-02-05 追踪有限公司 模块以及用于制造多种模块的方法
CN110660782A (zh) * 2018-06-28 2020-01-07 美光科技公司 在裸片堆叠中并入毫米波天线的堆叠式存储器封装
CN111384043A (zh) * 2018-12-26 2020-07-07 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN112530911A (zh) * 2019-09-17 2021-03-19 台湾积体电路制造股份有限公司 封装件和形成封装件的方法
US11183487B2 (en) 2018-12-26 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN114927500A (zh) * 2022-07-19 2022-08-19 武汉大学 基于分布式的双扇出型异构集成三维封装结构及工艺
CN115101519A (zh) * 2022-08-29 2022-09-23 盛合晶微半导体(江阴)有限公司 一种三维堆叠的扇出型封装结构及其制备方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672622B1 (ko) * 2015-02-09 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9892993B2 (en) * 2015-04-28 2018-02-13 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having stacked insulated substrate structures
US10276541B2 (en) 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US10720788B2 (en) * 2015-10-09 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging devices having wireless charging coils and methods of manufacture thereof
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
WO2017189224A1 (en) 2016-04-26 2017-11-02 Linear Technology Corporation Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10366968B2 (en) 2016-09-30 2019-07-30 Intel IP Corporation Interconnect structure for a microelectronic device
US10312194B2 (en) * 2016-11-04 2019-06-04 General Electric Company Stacked electronics package and method of manufacturing thereof
KR101983188B1 (ko) 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
MY191543A (en) 2016-12-29 2022-06-30 Intel Corp Programmable redistribution die
TWI660225B (zh) * 2017-04-21 2019-05-21 新加坡商先進科技新加坡有限公司 製作在可佈線襯底上的顯示面板
US20190035715A1 (en) * 2017-07-31 2019-01-31 Innolux Corporation Package device and manufacturing method thereof
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US10593647B2 (en) 2018-06-27 2020-03-17 Powertech Technology Inc. Package structure and manufacturing method thereof
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US20200111773A1 (en) * 2018-10-09 2020-04-09 International Business Machines Corporation Integrated circuit (ic) package with hetrogenous ic chip interposer
EP3644359A1 (en) 2018-10-23 2020-04-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Z-axis interconnection with protruding component
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US10685948B1 (en) 2018-11-29 2020-06-16 Apple Inc. Double side mounted large MCM package with memory channel length reduction
US10896877B1 (en) * 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
KR20200076778A (ko) 2018-12-19 2020-06-30 삼성전자주식회사 반도체 패키지의 제조방법
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
JP7163224B2 (ja) * 2019-03-15 2022-10-31 ルネサスエレクトロニクス株式会社 電子装置
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US10991648B1 (en) * 2019-11-07 2021-04-27 Nanya Technology Corporation Redistribution layer structure and semiconductor package
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US20220068740A1 (en) * 2020-08-28 2022-03-03 Intel Corporation Semiconductor system and method of forming semiconductor system
US11527481B2 (en) * 2020-09-04 2022-12-13 Intel Corporation Stacked semiconductor package with flyover bridge
US11756871B2 (en) * 2020-09-15 2023-09-12 Sj Semiconductor (Jiangyin) Corporation Fan-out packaging structure and method
US20220084936A1 (en) * 2020-09-17 2022-03-17 Intel Corporation Embedded three-dimensional electrode capacitor
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11646255B2 (en) * 2021-03-18 2023-05-09 Taiwan Semiconductor Manufacturing Company Limited Chip package structure including a silicon substrate interposer and methods for forming the same
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254897A (zh) * 2010-05-18 2011-11-23 台湾积体电路制造股份有限公司 具有中介层的封装系统
CN103715166A (zh) * 2012-10-02 2014-04-09 台湾积体电路制造股份有限公司 用于部件封装件的装置和方法
CN103828043A (zh) * 2011-09-07 2014-05-28 株式会社村田制作所 模块的制造方法及模块
TW201432871A (zh) * 2013-02-04 2014-08-16 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
CN104051365A (zh) * 2013-03-14 2014-09-17 英特尔移动通信有限责任公司 芯片布置以及用于制造芯片布置的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
JP5183949B2 (ja) * 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
TWI358120B (en) * 2008-07-04 2012-02-11 Gigno Technology Co Ltd Semiconductor chip module and manufacturing method
US7859099B2 (en) * 2008-12-11 2010-12-28 Stats Chippac Ltd. Integrated circuit packaging system having through silicon via with direct interconnects and method of manufacture thereof
TWM373037U (en) * 2009-07-21 2010-01-21 Hon Hai Prec Ind Co Ltd Electrical connector
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
JP5266156B2 (ja) * 2009-07-31 2013-08-21 ルネサスエレクトロニクス株式会社 差動増幅器
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US20110193235A1 (en) * 2010-02-05 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Architecture with Die Inside Interposer
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8455995B2 (en) * 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8710668B2 (en) * 2011-06-17 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with laser hole and method of manufacture thereof
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
US9478474B2 (en) 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254897A (zh) * 2010-05-18 2011-11-23 台湾积体电路制造股份有限公司 具有中介层的封装系统
CN103828043A (zh) * 2011-09-07 2014-05-28 株式会社村田制作所 模块的制造方法及模块
CN103715166A (zh) * 2012-10-02 2014-04-09 台湾积体电路制造股份有限公司 用于部件封装件的装置和方法
TW201432871A (zh) * 2013-02-04 2014-08-16 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
CN104051365A (zh) * 2013-03-14 2014-09-17 英特尔移动通信有限责任公司 芯片布置以及用于制造芯片布置的方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239170B2 (en) 2016-06-14 2022-02-01 Snaptrack, Inc. Stacked modules
CN109314101A (zh) * 2016-06-14 2019-02-05 追踪有限公司 模块以及用于制造多种模块的方法
CN109314101B (zh) * 2016-06-14 2023-12-01 追踪有限公司 模块以及用于制造多种模块的方法
CN108389855A (zh) * 2017-02-03 2018-08-10 三星电机株式会社 半导体封装件及其制造方法
CN110660782A (zh) * 2018-06-28 2020-01-07 美光科技公司 在裸片堆叠中并入毫米波天线的堆叠式存储器封装
CN110660782B (zh) * 2018-06-28 2023-03-28 美光科技公司 在裸片堆叠中并入毫米波天线的堆叠式存储器封装
CN111384043A (zh) * 2018-12-26 2020-07-07 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN111384043B (zh) * 2018-12-26 2022-05-17 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11183487B2 (en) 2018-12-26 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN112530911A (zh) * 2019-09-17 2021-03-19 台湾积体电路制造股份有限公司 封装件和形成封装件的方法
CN114927500A (zh) * 2022-07-19 2022-08-19 武汉大学 基于分布式的双扇出型异构集成三维封装结构及工艺
CN114927500B (zh) * 2022-07-19 2022-10-04 武汉大学 基于分布式的双扇出型异构集成三维封装结构及工艺
CN115101519A (zh) * 2022-08-29 2022-09-23 盛合晶微半导体(江阴)有限公司 一种三维堆叠的扇出型封装结构及其制备方法

Also Published As

Publication number Publication date
BR112015029099A2 (pt) 2017-07-25
DE112014003166B4 (de) 2021-09-23
JP2017507499A (ja) 2017-03-16
GB201520317D0 (en) 2015-12-30
KR20160088233A (ko) 2016-07-25
KR20180006503A (ko) 2018-01-17
GB2548070B (en) 2020-12-16
GB2548070A (en) 2017-09-13
WO2016099523A1 (en) 2016-06-23
TW201633501A (zh) 2016-09-16
TWI594397B (zh) 2017-08-01
JP6435556B2 (ja) 2018-12-12
DE112014003166T5 (de) 2016-10-20
US20160329272A1 (en) 2016-11-10
KR102156483B1 (ko) 2020-09-15

Similar Documents

Publication Publication Date Title
CN105518860A (zh) 具有改进的互联带宽的堆叠式半导体器件封装件
CN109712952B (zh) 半导体封装件及其制造方法
US11394103B2 (en) Antenna module and manufacturing method thereof
US10014277B2 (en) Single layer low cost wafer level packaging for SFF SiP
KR102055337B1 (ko) 임베디드 PoP(package on package) 디바이스를 포함하는 통합된 디바이스
KR101862496B1 (ko) 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스
TW201828444A (zh) 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置
TWI660480B (zh) 扇出型半導體封裝
CN104253116A (zh) 用于嵌入式管芯的封装组件及相关联的技术和配置
US10325891B1 (en) Fan-out semiconductor package and package on package including the same
TW201843824A (zh) 扇出型感測器封裝以及包含該封裝的光學指紋感測器模組
CN104900626A (zh) 管芯到管芯接合以及相关联的封装构造
US20190198486A1 (en) Fan-out semiconductor package
TW201709777A (zh) 扇出半導體封裝及其製造方法
TW201901864A (zh) 複合天線基板以及半導體封裝模組
US10700024B2 (en) Fan-out semiconductor package
CN106463466A (zh) 具有集成天线的多层封装件
TW201939705A (zh) 扇出型半導體封裝
US20180233423A1 (en) Flip-chip mounting of silicon-on-insulator die
US20190035758A1 (en) Fan-out semiconductor package
US20190273079A1 (en) Fan-out semiconductor package module
TW201929160A (zh) 扇出型半導體封裝
CN110197816B (zh) 扇出型半导体封装件
KR20150107348A (ko) 회로기판 및 반도체 패키지 제조방법
US10431535B2 (en) Electronic package and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420

RJ01 Rejection of invention patent application after publication