JP2010199422A - センサーチップ及びその製造方法。 - Google Patents

センサーチップ及びその製造方法。 Download PDF

Info

Publication number
JP2010199422A
JP2010199422A JP2009044523A JP2009044523A JP2010199422A JP 2010199422 A JP2010199422 A JP 2010199422A JP 2009044523 A JP2009044523 A JP 2009044523A JP 2009044523 A JP2009044523 A JP 2009044523A JP 2010199422 A JP2010199422 A JP 2010199422A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
light transmissive
light
sensor chip
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009044523A
Other languages
English (en)
Other versions
JP5197436B2 (ja
Inventor
Kazuma Tanida
一真 谷田
Hideo Numata
英夫 沼田
Eiji Takano
英治 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009044523A priority Critical patent/JP5197436B2/ja
Priority to US12/556,613 priority patent/US20100213564A1/en
Publication of JP2010199422A publication Critical patent/JP2010199422A/ja
Application granted granted Critical
Publication of JP5197436B2 publication Critical patent/JP5197436B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】歩留まりを改善する構造を有するセンサーチップを提供する。
【解決手段】
センサーチップ１は、主面に受光部３を備えた半導体基板２と、半導体基板２の主面上
に設けられ、受光部３の周囲及び上方を囲うように形成されることにより、半導体基板２
との間の受光部３上方に中空部７を備える光透過性部材５と、光透過性部材５上に設けら
れた光透過性保護部材６とを有する。光透過性部材５が、半導体基板２の主面との接着性
を有していてもよい。
【選択図】 図１

Description

本発明は、センサーチップ及びその製造方法に関する。
ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）や、ＣＭＯＳ（Ｃｏｍｐｌｅ
ｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセン
サなどを備えたセンサーチップが、デジタルカメラやカメラ付き携帯電話などの電子機器
に広く用いられている。近年、これらの電子機器の小型化、軽量化に伴い、これらの電子
機器に搭載されるセンサーチップの小型化、軽量化が求められている。センサーチップの
小型化、軽量化の技術としてチップサイズパッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ、以下「ＣＳＰ」と言う。）が提案されている（例えば、特許文献１参照。）。
ＣＳＰでは、例えば、表面にＣＣＤ、ＣＭＯＳセンサーなどの撮像素子から構成される
受光部を有し、裏面に外部端子を有する半導体基板に、表裏面を貫通する貫通孔が設けら
れ、この貫通孔内に導電体層が形成される。さらに、受光部上にはカラーフィルタや、集
光用のマイクロレンズが形成される。この受光部、外部端子等は、半導体ウェハー上に複
数形成され、ダイシング加工されることにより個別のセンサーチップとなる。この製造工
程において、半導体基板の表面に形成された受光部を埃やごみから保護するため、受光部
を含む領域を覆うように光透過性保護部材（例えば、ガラス基板）を形成したセンサーチ
ップが開示されている（例えば、特許文献１、Ｆｉｇ３Ａ参照。）。このセンサーチップ
によれば、表面に受光部を有する半導体基板上に、受光部に開口部を有するパターンの接
着層を設け、この接着層を介して光透過性保護部材を半導体基板に接着する。これにより
、光透過性保護部材と半導体基板の間の受光部上に間隙部を備えるセンサーチップが形成
される。光透過性保護部材は、ガラスなどの無機材料からなる。接着層は、ポリイミド樹
脂などの有機材料からなる。
国際公開２００５／０２２６３１号。
本発明は、歩留まりを改善する構造を有するセンサーチップを提供する。
本発明の一態様のセンサーチップは、主面に受光部を備えた半導体基板と、前記半導体
基板の主面上に設けられ、前記受光部の周囲及び上方を囲うように形成されることにより
、前記半導体基板との間の前記受光部上方に中空部を備える光透過性部材と、前記光透過
性部材上に設けられた光透過性保護部材とを有することを特徴とする。
本発明の別態様のセンサーチップは、 第１面に受光部を備えた半導体基板と、前記半
導体基板の第２面の前記受光部と対応する領域の周囲及び上方を囲うように形成されるこ
とにより、前記半導体基板との間の前記受光部と対応する領域上方に中空部を備える光透
過性部材と、前記光透過性部材上に設けられた光透過性保護部材とを有することを特徴と
する。
本発明によれば、歩留まりを改善する構造を有するセンサーチップを提供することがで
きる。
本発明の実施例１に係るセンサーチップの装置断面図である。 本発明の実施例１に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例１に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例１に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例１に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例１に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例１に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例１に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例２に係るセンサーチップの装置断面図である。 本発明の実施例３に係るセンサーチップの装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。 本発明の実施例３に係るセンサーチップを製造するプロセスを説明する装置断面図である。
以下、本発明の実施例について図面を参照しながら説明する。
図１は、本発明の実施例１に係るセンサーチップ１を示す断面図である。図２から図８
は、本発明の実施例１に係るセンサーチップ１の製造工程の一部を示す断面図である。
センサーチップ１の半導体基板２の第１面（図１中の半導体基板２の上面）には、フォ
トダイオードやトランジスタ等が形成された受光部３が設けられている。また、半導体基
板２の第１面には、受光部３のフォトダイオードやトランジスタ等を結ぶ配線回路で構成
される能動素子領域（図示せず）が設けられている。さらに、半導体基板２の第１面には
、受光部３、能動素子領域に電気接続され、電気信号の入出力や、電源の供給などを行う
複数の電極（図示せず）が設けられている。受光部３、能動素子領域、電極は、所謂イメ
ージセンサを構成している。
半導体基板２には、半導体基板２の第１面と第２面（図１中の半導体基板２の下面）を
貫通する貫通孔８が形成され、貫通孔８の内壁面から半導体基板の第２面に亘って絶縁膜
（図示せず）が形成されている。貫通孔８内には貫通配線層９が形成されている。貫通配
線層９は、半導体基板２の第１面に形成された前述の電極（図示せず）と第２面に形成さ
れた外部端子１１（例えば、半田ボール）とを電気的に接続している。半導体基板２の第
２面の外部端子１１以外の領域は保護膜１０により覆われている。
半導体基板２の第１面に形成された受光部３上には、カラーフィルタ（図示せず）、オ
ーバーコート膜（図示せず）、マイクロレンズ４が形成されている。カラーフィルタ、オ
ーバーコート膜、マイクロレンズ４は、一般に有機材料で構成される。
半導体基板２の第１面上には、受光部３の周囲及び上方を囲うように光透過性部材５が
形成されている。これにより、半導体基板２と光透過性部材５との間の受光部３上方に中
空部７が形成される。さらに、光透過性部材５上には、光透過性保護部材６が形成されて
いる。このように、光透過性部材５が半導体基板２の主面上に、受光部３の周囲及び上方
を囲うように形成され、さらに光透過性部材５上に光透過性保護部６が形成されることに
より、中空部７の光透過性保護部材６側は、すべて光透過性部材５で覆われる。このため
、中空部７内において、光透過性保護部材６と光透過性部材５の界面は露出されない。こ
れにより、従来のように、ドライエッチング法やＣＶＤ法、スパッタ法などの高真空プロ
セスの工程において、中空部の内圧が増加した場合に、光透過性保護部材と光透過性部材
（接着層）の界面において、界面角部を起点として剥離が生じ、光透過性保護部材が半導
体基板からはずれ、歩留まりが低下するという問題を低減することができる。
なお、有機材料から構成された光透過性部材５は、半導体基板２の第１面に形成された
有機材料から構成されるカラーフィルタ、オーバーコート膜、マイクロレンズ４等を介し
て半導体基板２の第１面に接合される。このため、半導体基板２の第１面と光透過性部材
５は、有機材料同士の接合であるため、半導体基板２の第１面と光透過性部材５との接着
性は良好である。
また、光透過性部材５は、半導体基板２の第１面との接着性を有していてもよいし、接
着性を有していなくてもよい。接着性を有する場合には、熱圧着、ＵＶ接着等により、光
透過性部材５が半導体基板２の第１面に直接接着される。また、接着性を有さない場合に
は、例えば、光透過性部材５と半導体基板２の第１面は、エポキシ系樹脂、ポリイミド系
樹脂、又はアクリル系樹脂等からなる接着剤を介して接着される。
また、一般に有機材料と無機材料の（単位面積当たりの）接着性は弱いが、本実施例で
は、有機材料である光透過性部材５と、無機材料である光透過性保護部材６の接着であっ
ても、光透過性部材５と光透過性部材６は従来に比べ広い面積で接着するため、接着強度
が増加する。
さらに、光透過性部材５は、光透過性保護部材６と同程度の屈折率を有することが好ま
しい。具体的には、光透過性部材５の屈折率と、光透過性保護部材６の屈折率との差が０
．１以内であることが好ましい。光透過性部材５は、光透過性保護部材６と共に、受光部
３を覆うように設けられている。このため、光や電子は、光透過性部材５と、光透過性保
護部材６を透過して受光部３に入射する。光透過性部材５の屈折率と、光透過性保護部材
６の屈折率とを同程度とすることにより、光透過性部材５と光透過性保護部材６との接着
面（界面）における入射光の屈折、反射等を考慮する必要がなくなり、従来の光学設計を
用いることができる。また、光透過性部材５の屈折率と、光透過性保護部材６の屈折率と
の差が０．１以内でない場合であっても、光透過性部材５の屈折率等の光学特性が既知で
あれば、光学設計の最適化は容易である。
次に、本実施例に係るセンサーチップの製造方法について、図２から図８を参照して説
明する。図２から図８には、同一半導体基板上に２つセンサーチップを同時に形成し、こ
の２つのセンサーチップを個片化することにより、２つの個別のセンサーチップを製造す
る工程を示す。
まず、図２に示すように、半導体基板２の第１面にフォトダイオードやトランジスタか
ら構成される受光部３と、フォトダイオードやトランジスタ等を結ぶ配線回路で構成され
る能動素子領域（図示せず）を形成する。さらに、受光部３、能動素子領域の周囲には、
受光部３、能動素子領域に電気接続され、電気信号の入出力や、電源の供給などを行う複
数の電極（図示せず）を形成する。次いで、半導体基板２の第１面には、有機材料からな
る、カラーフィルタ（図示せず）、オーバーコート膜（図示せず）、マイクロレンズ４を
形成する。
次に、図３、図４に順に示すように、光透過性部材５を表面に備えた光透過性保護部材
６を、光透過性部材５を介して半導体基板２の第１面上に接着する。光透過性部材５は、
受光部３の周囲及び上方を囲うように表面に突出部１２を備えている。光透過性保護部材
６は、突出部１２を備えた光透過性部材５を表面に備え、突出部１２を介して半導体基板
２に接着される。これにより、光透過性部材５と半導体基板２の間の受光部３上には中空
部７が形成される。
光透過性部材５は、半導体基板２の第１面に対して接着性を有していてもよい。その場
合、熱圧着、ＵＶ接着等により、光透過性部材５の突出部１２が半導体基板２の第１面に
直接接着される。また、光透過性部材５は、半導体基板２の第１面に対して接着性を有し
ていなくてもよい。その場合、光透過性部材５の突出部１２と半導体基板２の第１面は、
エポキシ系樹脂、ポリイミド系樹脂、又はアクリル系樹脂等からなる接着剤を介して接着
される。
また、光透過性部材５は、例えば、所定のパターンのマスクを用いてドライエッチング
法又はウェットエッチング法で形成されてもよいし、又は光透過性保護部材５が感光性を
有する有機材料や無機材料、有機・無機ハイブリット材料などで構成される場合は、リソ
グラフィーによって形成されてもよい。また、光透過性部材５が光硬化性を有する有機材
料や無機材料、有機・無機ハイブリット材料などで構成される場合は、所定のスタンプマ
スクを用いて、ＵＶインプリント法や熱インプリント法によって形成されてもよい。
次に、図５に示すように、半導体基板２の第２面から機械研削、化学機械研磨（Ｃｈｅ
ｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、ウェットエッチング、ドラ
イエッチング法等によりエッチングすることにより、半導体基板２を薄化する。これによ
り、半導体基板２の厚さを、５０〜１５０μｍ程度とする。
次に、図６に示すように、所定のパターンのマスクを用いて、プラズマエッチング法に
より半導体基板２の第２面から貫通孔８を形成する。これにより、貫通孔８から、半導体
基板２の第１面に形成されている電極を露出させる。
次に、図７に示すように、所定のパターンのマスクを用いて、スパッタ法、ＣＶＤ法（
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）、蒸着法、めっき法、印刷法
により、貫通孔８から露出された電極に内接するとともに、半導体基板２の第２面に亘る
貫通配線層９を形成する。貫通配線層９は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、Ｔ
ｉＷ、Ｎｉ、ＮｉＶ、ＮｉＦｅ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）、又は低抵抗金属材料（Ａ
ｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）、導電性樹脂が単層
、若しくは複数層状に形成される。なお、貫通配線層９と半導体基板２の間には絶縁のた
め、貫通孔８内から半導体基板２の第２面に亘って、貫通配線層９と半導体基板２の間に
絶縁層（図示せず）を形成する。
次に、図８に示すように、半導体基板の第２面に、貫通配線層９に接して外部端子１１
を形成する。外部端子１１は、例えば、半田材で形成される。さらに、半導体基板２の第
２面の外部端子１１以外の領域に、保護膜１０を形成する。保護部材１０は、例えば、ポ
リイミド、エポキシ樹脂、ソルダーレジスト材で形成される。次いで、半導体基板２、光
透過性部材５、光透過性保護部材６をダイサーの切削ブレードにより切断することにより
、図１に示す個片のセンサーチップ１が得られる。
本実施例のセンサーチップの製造方法によれば、光透過性部材５を光透過性保護部材６
側にあらかじめ形成するため、光透過性部材５の形成に失敗しても、無機材料である光透
過性保護部材６上に形成された光透過性部材５は、有機剥離液などで容易に剥離・洗浄・
リワークが可能である。
図９は、本発明の実施例２に係るセンサーチップ２１を示す断面図である。実施例１に
係るセンサーチップ１と同様の構成については、同じ符号を付し、説明を省略する。
実施例２に係るセンサーチップ２１は、光透過性部材５が半導体基板２の主面上に、受
光部３の周囲及び上方を囲うように形成され、さらに光透過性部材５上に光透過性保護部
６が形成されることにより、中空部７の光透過性保護部材６側は、すべて光透過性部材５
で覆うことにより、歩留まり低下するという従来の問題を低減している点で実施例１に係
るセンサーチップ１と同様である。
実施例２に係るセンサーチップ２１が、実施例１に係るセンサーチップ１と異なる点は
、光透過性部材５が外縁部において半導体基板２との間に間隙２２を備えている点である
。また、光透過性保護部材５は、実施例１と同様に光透過性保護部材６の外縁部まで形成
されていることである。
この構成により以下の効果が得られる。即ち、光透過性部材５が外縁部において間隙２
２を備えることにより、実施例１のセンサーチップの製造方法の説明の図８に示したよう
に、同一基板上に形成されたセンサーチップをダイサーで個片化する際に、間隙２２の位
置において半導体基板２、光透過性部材５、光透過性保護部材６を切断することにより、
切断箇所における光透過性部材５の厚さを薄くすることができる。これにより、切断に用
いる切削ブレードが光透過性部材５を切削する際に目詰まりが起こることを抑制でき、歩
留まりを改善することができる
さらに、光透過性保護部材５は、実施例１と同様に光透過性保護部材６の外縁部まで形
成されていることにより、間隙２２内の光透過性保護部材６側は、全て光透過性部材５で
覆われ、間隙２２内に光透過性保護部材６と光透過性部材５の界面は露出されない。これ
により、光透過性保護部材と接着層の界面角部を起点として剥離が生じ、光透過性保護部
材が半導体基板からはずれ、歩留まりが低下するという問題を低減でき、さらに歩留まり
を改善することができる。
本発明の実施例２に係るセンサーチップの製造方法は、本発明の実施例１に係るセンサ
ーチップの製造方法と同様である。実施例１に係るセンサーチップの製造方法の図３に示
す工程において、図９に示すような突出部１２に間隙２２を備えた光透過性部材５を用い
ることで実施例２に係るセンサーチップ２１を製造することができる。また、実施例２に
係るセンサーチップの製造方法においても、実施例１に係るセンサーチップの製造方法に
よる効果と同様の効果が得られる。
図１０は、本発明の実施例３に係るセンサーチップ３１を示す断面図である。図１１か
ら図２０は、本発明の実施例３に係るセンサーチップの製造工程の一部を示す断面図であ
る。実施例１に係るセンサーチップ１と同様の構成については、同じ符号を付し、説明を
省略する。
本実施例は、本発明に係るセンサーチップに搭載される撮像素子として裏面照射型撮像
素子を用いた例である。
半導体基板２の第１面（図１０中の半導体基板２の下面）にはフォトダイオードやトラ
ンジスタ等が形成された受光部３が設けられている。また、半導体基板２の第１面には、
受光部３のフォトダイオードやトランジスタ等を結ぶ配線回路で構成される能動素子領域
（図示せず）が設けられている。さらに、半導体基板２の第１面には、受光部３、能動素
子領域に電気接続され、電気信号の入出力や、電源の供給などを行う複数の電極（図示せ
ず）が設けられている。受光部３は、半導体基板２の第２面（図１０中の半導体基板２の
上面）に入射し、半導体基板２を透過してくる光や電子等のエネルギー線を受光する。受
光部３、能動素子領域、電極は、所謂裏面照射型イメージセンサを構成している。
半導体基板２の第１面には、貫通孔３３を持つ支持材３２が貼り合わせられ、貫通孔３
３の内壁面から支持材３２の表面に亘って絶縁膜（図示せず）が形成されている。貫通孔
３３内には貫通配線層３４が形成されている。貫通配線３４は、半導体基板２の第１面に
形成された前述の電極（図示せず）と支持材３２の表面に形成された外部端子３６（例え
ば、半田ボール）とを電気的に接続している。支持材３２の表面の外部端子３６以外の領
域は保護膜３５により覆われている。
半導体基板２の第２面上にはカラーフィルタ（図示せず）、オーバーコート膜（図示せ
ず）、マイクロレンズ４が形成されている。カラーフィルタ、オーバーコート膜、マイク
ロレンズ４は、一般に有機材料で構成される。
半導体基板２の第２面上には、受光部３に対応する領域の周囲及び上方を囲うように光
透過性部材５が形成されている。ここで、「対応する」とは、半導体基板の第１面上の受
光部３が形成された領域と、その領域の裏面に位置する半導体基板の第２面上の領域との
関係を言う。これにより、半導体基板２と光透過性部材５との間の受光部３に対応する領
域上方に中空部７が形成される。さらに、光透過性部材５上には、光透過性部材５に平行
に光透過性保護部材６が形成されている。このように、光透過性部材５が半導体基板２の
主面上に、受光部３に対応する領域の周囲及び上方を囲うように形成され、さらに光透過
性部材５上に光透過性保護部６が形成されることにより、中空部７の光透過性保護部材６
側は、すべて光透過性部材５で覆われる。このため、中空部７内において、光透過性保護
部材６と光透過性部材５の界面は露出されない。これにより、従来のように、ドライエッ
チング法やＣＶＤ法、スパッタ法などの高真空プロセスの工程において、中空部の内圧が
増加すると、光透過性保護部材と光透過性部材（接着層）の界面において、界面角部を起
点として剥離が生じ、光透過性保護部材が半導体基板からはずれ、歩留まりが低下すると
いう問題を低減することができる。
また、本実施例の構造においても、実施例２で説明したように、光透過性部材５が外縁
部において半導体基板２との間に間隙２２を備え、かつ、光透過性保護部材６の外縁部ま
で形成されている構造としてもよい。こうすることにより、実施例２と同様の効果が得ら
れる。
さらに、本実施例のセンサーチップでは裏面照射型の撮像素子を用いるため、実施例１
のセンサーチップに比べ、受光部３における光損失を低減することができる。
次に、本実施例に係るセンサーチップの製造方法について、図１１から図２０を参照し
て説明する。図１１から図２０には、同一半導体基板上に２つセンサーチップを同時に形
成し、この２つのセンサーチップを個片化することにより、２つの個別のセンサーチップ
を形成する工程を示す。
まず、図１１に示すように、半導体基板２の第１面にフォトダイオードやトランジスタ
から構成される受光部３と、フォトダイオードやトランジスタ等を結ぶ配線回路で構成さ
れる能動素子領域（図示せず）を形成する。さらに、受光部３、能動素子領域の周囲には
、受光部３、能動素子領域に電気接続され、電気信号の入出力や、電源の供給などを行う
複数の電極（図示せず）を形成する。
次に、図１２、図１３に順に示すように、半導体基板２の第１面と、支持部材３２を貼
り合わせる。貼り合わせの方法は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂
等からなる接着剤を介して貼り合わせてもよいし、水素結合や陽極酸化接合等により直接
貼り合わせてもよい。支持部材３２は、例えば、シリコン、ガリウムヒ素、ホウ圭酸ガラ
ス、石英ガラス、ソーダ石灰ガラス、エポキシ樹脂、ポリイミド樹脂等で構成される。
次に、図１４に示すように、半導体基板２の第２面から、機械研磨、化学機械研磨、ウ
ェットエッチング、ドライエッチング法等によりエッチングすることにより、半導体基板
２を薄化する。半導体基板２は、第２面に入射する光や電子等のエネルギー線が半導体基
板２を透過し、第１面に形成された受光部３のフォトダイオードで収集できる厚さまで薄
化する。このため、半導体基板２の厚さは、例えば、１〜２０μｍ程度であることが望ま
しい。次いで、半導体基板２の第２面上に、カラーフィルタ（図示せず）、オプティカル
ブラック層（図示せず）、マイクロレンズ４を形成する。
次に、図１５、図１６に順に示すように、光透過性部材５を表面に備えた光透過性保護
部材６を、光透過性部材５を介して半導体基板２の第１面上に接着する。光透過性部材５
は、受光部３の周囲及び上方を囲うように表面に突出部１２を備えている。光透過性保護
部材６は、突出部１２を備えた光透過性部材５を表面に備え、突出部１２を介して半導体
基板２に接着される。これにより、光透過性部材５と、半導体基板２の第１面に形成され
た受光部３に対応する第２面上の領域との間に中空部７が形成される。
次に、図１７に示すように、支持材３２の表面から、機械研磨、化学機械研磨、ウェッ
トエッチング、ドライエッチング法等によりエッチングすることにより、支持材３２を薄
化する。これにより、支持材３２の厚さを、５０〜５０μｍ程度とする。
次に、図１８に示すように、所定のパターンのマスクを用いて、プラズマエッチング法
により支持材３２の表面から貫通孔３３を形成する。これにより、貫通孔３３から、半導
体基板２の第１面に形成されている電極を露出させる。
次に、図１９に示すように、所定のパターンのマスクを用いて、スパッタ法、ＣＶＤ法
、蒸着法、めっき法、印刷法により、貫通孔３２から露出された電極に内接するとともに
、支持材３２の表面に亘る貫通配線３４を形成する。なお、例えば、支持材３２がシリコ
ン等で構成される場合には、貫通配線３４と支持材３２の間の絶縁のため、貫通孔３３内
から支持材３２の表面に亘って、貫通配線３４と支持材３２の間に絶縁層（図示せず）を
形成する。
次に、図２０に示すように、支持材３２の表面に、貫通配線３３に接して外部端子３６
を形成する。次いで、支持材３２の表面の外部端子３６以外の領域に、保護膜３５を形成
する。次いで、支持材３２、半導体基板２、光透過性部材５、光透過性保護部材６をダイ
サーの切削ブレードにより切断することにより、図１０に示す個片のセンサーチップ３１
が得られる。
本実施例に係るセンサーチップの製造方法においても、実施例１に係るセンサーチップ
の製造方法による効果と同様の効果が得られる。
なお、前述した各実施形態は、本発明の理解を容易にするためのものであり、本発明を
限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／
改良されうると共に、本発明にはその等価物も含まれる。
１、 ２１、３１ センサーチップ
２ 半導体基板
３ 受光部
４ マイクロレンズ
５ 光透過性部材
６ 光透過性保護部材
７ 中空部
８、３３ 貫通孔
９、３４ 貫通配線層
１０、３５ 保護膜
１１、３６ 外部端子
２２ 間隙
３２ 支持材

Claims (5)

  1. 主面に受光部を備えた半導体基板と、
    前記半導体基板の主面上に設けられ、前記受光部の周囲及び上方を囲うように形成され
    ることにより、前記半導体基板との間の前記受光部上方に中空部を備える光透過性部材と
    、
    前記光透過性部材上に設けられた光透過性保護部材と
    を有することを特徴とするセンサーチップ。
  2. 第１面に受光部を備えた半導体基板と、
    前記半導体基板の第２面の前記受光部と対応する領域の周囲及び上方を囲うように形成
    されることにより、前記半導体基板との間の前記受光部と対応する領域上方に中空部を備
    える光透過性部材と、
    前記光透過性部材上に設けられた光透過性保護部材と
    を有することを特徴とするセンサーチップ。
  3. 前記光透過性部材が前記半導体基板の主面との接着性を有することを特徴とする請求項
    １または２に記載のセンサーチップ。
  4. 前記光透過性部材の屈折率と、前記光透過性保護部材の屈折率との差が０．１以内であ
    ることを特徴とする請求項１乃至３いずれか１項に記載のセンサーチップ。
  5. 前記光透過性部材は外縁部において前記半導体基板との間に間隙を備え、かつ、前記光
    透過性保護部材の外縁部まで形成されていることを特徴とする請求項１乃至４いずれか１
    項に記載のセンサーチップ。
JP2009044523A 2009-02-26 2009-02-26 センサーチップ及びその製造方法。 Expired - Fee Related JP5197436B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009044523A JP5197436B2 (ja) 2009-02-26 2009-02-26 センサーチップ及びその製造方法。
US12/556,613 US20100213564A1 (en) 2009-02-26 2009-09-10 Sensor chip and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009044523A JP5197436B2 (ja) 2009-02-26 2009-02-26 センサーチップ及びその製造方法。

Publications (2)

Publication Number Publication Date
JP2010199422A true JP2010199422A (ja) 2010-09-09
JP5197436B2 JP5197436B2 (ja) 2013-05-15

Family

ID=42630228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009044523A Expired - Fee Related JP5197436B2 (ja) 2009-02-26 2009-02-26 センサーチップ及びその製造方法。

Country Status (2)

Country Link
US (1) US20100213564A1 (ja)
JP (1) JP5197436B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245121A (ja) * 2009-04-01 2010-10-28 Toshiba Corp 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270073A (ja) * 1990-03-19 1991-12-02 Toshiba Corp ＩｎＳｂフォトダイオードアレイ素子
JP2006005029A (ja) * 2004-06-15 2006-01-05 Fujitsu Ltd 撮像装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP4542768B2 (ja) * 2003-11-25 2010-09-15 富士フイルム株式会社 固体撮像装置及びその製造方法
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
JP2008305972A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 光学デバイス及びその製造方法、並びに、光学デバイスを用いたカメラモジュール及び該カメラモジュールを搭載した電子機器
US7679805B2 (en) * 2007-07-11 2010-03-16 Cubic Corporation Flip chip quantum well modulator
CN101369592A (zh) * 2007-08-14 2009-02-18 鸿富锦精密工业（深圳）有限公司 影像感测器
JP4693827B2 (ja) * 2007-09-20 2011-06-01 株式会社東芝 半導体装置とその製造方法
DE102007053839B4 (de) * 2007-11-12 2009-09-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verwendung eines beschichteten, transparenten Substrats zur Beeinflussung der menschlichen Psyche
US20090224343A1 (en) * 2008-03-06 2009-09-10 Micron Technology, Inc. Methods of forming imager devices, imager devices configured for back side illumination, and systems including the same
US7919348B2 (en) * 2008-06-13 2011-04-05 Aptina Imaging Corporation Methods for protecting imaging elements of photoimagers during back side processing
US7859033B2 (en) * 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP2010114320A (ja) * 2008-11-07 2010-05-20 Panasonic Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270073A (ja) * 1990-03-19 1991-12-02 Toshiba Corp ＩｎＳｂフォトダイオードアレイ素子
JP2006005029A (ja) * 2004-06-15 2006-01-05 Fujitsu Ltd 撮像装置及びその製造方法

Also Published As

Publication number Publication date
JP5197436B2 (ja) 2013-05-15
US20100213564A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5324890B2 (ja) カメラモジュールおよびその製造方法
JP4693827B2 (ja) 半導体装置とその製造方法
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
JP5317586B2 (ja) カメラモジュール及びその製造方法
JP5150566B2 (ja) 半導体装置およびカメラモジュール
JP3675402B2 (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
KR101547091B1 (ko) 반도체 장치
TWI508235B (zh) 晶片封裝體及其製作方法
JP2010040672A (ja) 半導体装置およびその製造方法
JP2003197656A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
JP4922342B2 (ja) 電子デバイスパッケージ及びその製造方法
JP2009064839A (ja) 光学デバイス及びその製造方法
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
JP2010245292A (ja) 光学デバイス、電子機器、及びその製造方法
JP5342838B2 (ja) カメラモジュール及びその製造方法
JP2007129164A (ja) 光学装置用モジュール、光学装置用モジュールの製造方法、及び、構造体
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
US20030124762A1 (en) Optical device and method of manufacturing the same, optical module, circuit board, and electronic instrument
JP5656357B2 (ja) 半導体光センサ素子およびその製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
JP2010245121A (ja) 半導体装置
CN107369695B (zh) 晶片封装体与其制造方法
TWI455576B (zh) 具有光感測器之攝像裝置及其製造方法
TWI520322B (zh) 低輪廓感測器模組及其製造方法
JP4468427B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees