CN102201376B - 封装用的光学盖板、影像感测件封装体及其制作方法 - Google Patents

封装用的光学盖板、影像感测件封装体及其制作方法 Download PDF

Info

Publication number
CN102201376B
CN102201376B CN201110069626.4A CN201110069626A CN102201376B CN 102201376 B CN102201376 B CN 102201376B CN 201110069626 A CN201110069626 A CN 201110069626A CN 102201376 B CN102201376 B CN 102201376B
Authority
CN
China
Prior art keywords
body structure
cover plate
ring
weir body
optics cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110069626.4A
Other languages
English (en)
Other versions
CN102201376A (zh
Inventor
林佳升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102201376A publication Critical patent/CN102201376A/zh
Application granted granted Critical
Publication of CN102201376B publication Critical patent/CN102201376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开一种封装用的光学盖板、影像感测件封装体及其制作方法。该封装用的光学盖板具有改良防焊堰体结构，且包含有一透明基板、至少一环状堰体结构以及一阻障层。环状堰体结构设于透明基板上，其中至少一环状堰体结构围绕着一光感应区域。阻障层顺应的覆盖着至少一环状堰体结构的一侧壁。此外，一种封装用的光学盖板的制造方法、一种影像感测件封装体及其制作方法也被提出。

Description

封装用的光学盖板、影像感测件封装体及其制作方法
技术领域
本发明涉及影像感测元件(image sensor)封装技术领域，特别是涉及一种应用于影像感测元件晶片级封装(image sensor wafer level package)的封装用的光学盖板及其制作方法。本发明封装用的光学盖板具有改良防焊堰体结构。此外，本发明另揭露一种使用该光学盖板的影像感测件封装体及其制作方法。
背景技术
随着数字相机、移动电话、个人电脑以及扫描器等电子产品的发展与普及，影像感测元件的使用也随之增加。目前常用的固态影像感测元件可分为载流子偶合感测元件(charge-coupled device，CCD)以及CMOS影像感测元件(CMOS image sensor)，其中CMOS影像感测元件除了可结合于半导体制作工艺中做大量且低成本的制造外，其更具有尺寸较小、低操作电压、低功率消耗等的优势，因此被广泛地使用。
CMOS影像感测元件基本上是由一光学盖板以及一影像感测元件管芯组装而成的。光学盖板包括一透明本体以及一堰体(dam)结构，其中透明本体可使光线通过，而堰体结构通常形成在面向影像感测管芯的透明本体内侧表面上。堰体结构使透明本体与影像感测管芯维持一间距，并与透明本体共同构成一凹穴，保护住影像感测管芯上的影像感测区域。如此，当光线通过透明本体到达影像感测区域后，可有效率的将入射的光信号转换为数字信号。
然而，前述背景技术的设置方式及封装结构，在不同的使用环境下，堰体结构与影像感测管芯的接触部分或者堰体结构与透明本体的接触部分及介面，容易因湿度、应力甚至温度的影响而剥离，而影响到封装构件的可靠度。此外，在进行后段如高速应力测试(High Accelerated Stress Test，简称HAST)或高温高湿度储存测试(Temperature-Humidity Storage，简称THS)等 可靠度测试过程中，也发现到堰体结构本身可能吸收水气，而造成封装构件的高伸张应力，导致合格率偏低。此外，由于堰体结构的颜色通常呈绿色，故会有影像色偏(轻微偏绿)的问题，降低影像的品质。由此可知，背景技术仍存在许多问题需要进一步改善。
发明内容
本发明主要目的在于提供一种光学盖板以及影像感测件封装体，以解决上述背景技术的不足与缺点。
本发明的另一目的在于提供一种光学盖板以及影像感测件封装体，具有高可靠度与良好的影像信号转换品质。
本发明又另一目的在于提供一种光学盖板的制作方法以及影像感测件封装体的制作方法，用以形成具有高可靠度与良好信号转换品质的光学盖板以及影像感测件封装体。
为达上述目的，本发明揭露一种封装用的光学盖板，包含有一透明基板、至少一环状堰体结构以及一阻障层。环状堰体结构设于透明基板上，其中至少一环状堰体结构围绕着一光感应区域。阻障层顺应的覆盖着至少一环状堰体结构的一侧壁。
在本发明的一实施例中，上述至少一环状堰体结构包含有环氧树脂、聚亚酰胺、光致抗蚀剂或硅基材料。透明基板包含有玻璃或石英。阻障层可为一金属层，其中此金属层可包含有铝、氮化铝、钛、氮化钛、钽、氮化钽、钨、钛钨合金、银、金或以上组合。或者，阻障层可为一非金属层，其中此非金属层包含有氧化硅、氮化硅、氮氧化硅、氮化硅、碳化硅或以上组合。如此，阻障层可用来阻绝水气或者消除由于环状堰体结构本身所导致的色偏现象。
在本发明的一较佳实施例中，阻障层延伸至环状堰体结构的一顶面上。并且，环状堰体结构的顶面上可另设有一支撑图案。此外，在另一实施例中，阻障层可延伸至透明基板上且覆盖光感应区域的一周边(perimeter)区域。
本发明揭露一种封装用的光学盖板，其包含有一透明基板、一第一堰体结构、一第二堰体结构、一切割区域以及一阻障层。第一堰体结构设于透明基板上，且第一堰体结构包含一第一顶面及两相对的第一侧壁。第二堰体结构设于透明基板上且靠近第一堰体结构，并且第二堰体结构包含一第二顶面 及两相对的第二侧壁。切割区域位于第一堰体结构与第二堰体结构之间。阻障层顺应的覆盖着第一堰体结构的第一侧壁、切割区域内的透明基板以及第二堰体结构的第二侧壁。
在本发明的一实施例中，上述第一环状堰体结构及第二环状堰体结构包含有环氧树脂、聚亚酰胺、光致抗蚀剂或硅基材料。透明基板包含有玻璃或石英。阻障层可为一金属层，其中金属层包含有铝、氮化铝、钛、氮化钛、钽、氮化钽、钨、钛钨合金、银、金或以上组合。或者，阻障层可为一非金属层，其中非金属层包含有氧化硅、氮化硅、氮氧化硅、氮化硅、碳化硅或以上组合。
在本发明的一较佳实施例中，阻障层延伸至第一环状堰体结构或第二环状堰体结构的一顶面上。并且，第一环状堰体结构或第二环状堰体结构的顶面上可另设有一支撑图案。此外，在另一实施例中，阻障层可延伸至透明基板上且覆盖光感应区域的一周边区域。
综上所述，本发明光学盖板及采用该光学盖板的影像感测件封装体，其特征在于环状堰体结构上具有阻障层，除了可以解决因环状堰体结构本身的颜色所造成的色偏问题，阻障层更可有效的防止水气经由环状堰体结构进入光感应区域以及环状堰体结构吸收水气后导致的应力问题。另外，本发明也提出上述光学盖板及采用该光学盖板的影像感测件封装体的制造方法。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举较佳实施方式，并配合所附附图，作详细说明如下。然而如下的较佳实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1为本发明一实施例所绘示的影像感测件封装体的剖视图；
图2为本发明的较佳实施例所绘示的光学盖板的立体图；
图3为图2的影像感测元件中的光学盖板沿着切线I-I’的剖视图；
图4为本发明的另一较佳实施例所绘示的光学盖板的剖视图；
图5为本发明的又一较佳实施例所绘示的光学盖板的剖视图；
图6为本发明的又一较佳实施例所绘示的光学盖板的立体图；
图7为图6的光学盖板沿着切线II-II’的剖视图；
图8A至图8D为例示图3的光学盖板的制造流程图；
图9A至图9H为图1的影像感测件封装体的制造流程图。
主要元件符号说明
100、100a：光学盖板
110、110a：透明基板
120：环状堰体结构
120a：第一堰体结构
120b：第二堰体结构
122：侧壁
122a：第一顶面
122b：第二顶面
124a及124a’：第一侧壁
124b及124b’：第二侧壁
130、130a：阻障层
140：光感应区域
150：支撑图案
160a：切割区域
200：影像感测件封装体
210：影像感测管芯
212：半导体基材
214：影像感测元件
216：直通硅晶穿孔(TSV)结构
220：连接垫
230：金属层
230a：焊接垫
240：粘着剂
250：绝缘层
260：防焊层
260a：开口
270：焊接锡球
E、E1：顶面
A、A1：切割线
具体实施方式
图1为依据本发明一实施例所绘示的影像感测件封装体的剖视图。如图1所示，影像感测件封装体200主要是由一光学盖板100以及一影像感测管芯210组合而成。其中，影像感测管芯210包含有一半导体基材212、设于半导体基材212有源面的一影像感测元件214、设于半导体基材212有源面的一连接垫220、贯穿半导体基材212的一直通硅晶穿孔(through-silicon-via，简称TSV)结构216、覆盖于半导体基材212背面的一绝缘层250以及形成在绝缘层250上用来电连结连接垫220的一金属层230。金属层230顺应的形成在直通硅晶穿孔结构216中，并在半导体基材212背面上构成一重布线路图案(Re-distributed Layer，简称RDL)，包括一焊接垫图案230a。在金属层230以及绝缘层250上另有一防焊层260。在防焊层260中设有开口260a曝露出部分的焊接垫图案230a，并在开口260a内设有焊接锡球270。光线先穿过光学盖板100到达影像感测管芯210，影像感测管芯210将光信号转换为数字信号后，再经由连接垫220及金属层230将信号输出。
根据本发明的较佳实施例，光学盖板100包括一透明基板110、一环状堰体结构120以及一阻障层130，其中环状堰体结构120设于透明基板110上，并围绕一光感应区域140，而阻障层130顺应着覆盖环状堰体结构120，用来保护环状堰体结构120。在本实施例中，透明基板110可为玻璃或石英。环状堰体结构120包含有环氧树脂、聚亚酰胺、光致抗蚀剂或硅基材料。阻障层130可以为铝、氮化铝、钛、氮化钛、钽、氮化钽、钨、钛钨合金、银、金或以上组合的金属层。在其他实施例中，阻障层130也可为氧化硅、氮化硅、氮氧化硅、氮化硅、碳化硅或以上组合的非金属层。另外，在本实施例中包含有一个环状堰体结构120，但在其他实施例中也可包括多个环状堰体结构120，本发明并不以此为限。
再者，光学盖板100的阻障层130与影像感测管芯210之间是利用粘着剂240做接合。因此，当影像感测元件200由切割线A切开时，相较于现有技术，本实施例的环状堰体结构120的侧壁122可以阻障层130做阻隔，进而防止水气进入光感应区域140。
此外，现有技术中的环状堰体结构在受到应力作用下，环状堰体结构与 连接垫、本体或透明基板的接合处容易受损而使环状堰体结构剥离。因此，本实施例加入阻障层130，其覆盖环状堰体结构120并延伸至透明基板110上而覆盖光感应区域140的一周边(perimeter)区域。以此，除了可防止水气进入光感应区域140外，也可防止环状堰体结构120因应力作用而剥落。再者，阻障层130由金属材料制成，因而其表面平坦，故在接合处较不会产生间隙或气泡，而更能改善封装品质。并且，阻障层130在温度交替改变时也可作为环状堰体结构120的缓冲层，减缓环状堰体结构120因温度变化所产生的损坏。再者，环状堰体结构120的颜色(一般呈绿色)会使影像产生色偏现象而造成光信号失真的问题，加入阻障层130便可解决色偏问题。
以下将根据本发明的精神而对于光学盖板提出各种较佳的实施例，以更具体说明本发明的概念并使熟知本技术领域者可依据不同情形而据以实施，但下述的实施例并非用以限制本发明。此外，下述的光学盖板的部分实施例也可取代图1中的光学盖板而与图1的影像感测管芯接合形成影像感测件封装体。
图2为依据本发明的较佳实施例所绘示的光学盖板的立体图。图3为图2的影像感测元件中的光学盖板沿着切线I-I’的剖视图。请参考图2及图3，阻障层130完全覆盖环状堰体结构120，包括环状堰体结构120的顶面及侧壁，且阻障层130可以稍微延伸至透明基板110上。本实施例与图1的影像感测件封装体200中的光学盖板100结构相同，故不再重复赘述。
在另一较佳的实施例中，如图4所示，在阻障层130覆盖环状堰体结构120的一顶面E上，蚀刻阻障层130以使部分环状堰体结构120的顶面E暴露出来。如此，一方面可使阻障层130覆盖部分的环状堰体结构120，特别是环状堰体结构120的侧壁122部分，以达到解决色偏以及改善应力、温度及湿度的问题；另一方面，由于环状堰体结构120借着粘着剂240(如图1)贴合于影像感测管芯210(如图1)的附着效果较阻障层130为佳，因此暴露出的环状堰体结构120可直接接触到粘着剂240，而达到更好的接合品质。
在如图5所示的又一较佳的实施例中，可在如图4中的顶面E上所暴露出的环状堰体结构120中另设有一支撑图案150，其中支撑图案150可为金属层或非金属层。在一般情形下，连接垫220(如图1)为一固态的金属材料，而环状堰体结构120为介电材料，因此在较高温的环境下，介电材料可能产生部分液化的型态，而使连接垫220无法准确固定于环状堰体结构120 的特定位置上。在本实施例中，加上支撑图案150于环状堰体结构120上，并使连接垫220对准于支撑图案150，即可解决上述问题。
图6为依据本发明的又一较佳实施例所绘示的的光学盖板的立体图。图7为图6的光学盖板沿着切线II-II’的剖视图。请参考图6及图7，光学盖板100a包括一透明基板110a、一第一堰体结构120a、一第二堰体结构120b、一阻障层130a以及一切割区域160a。第一堰体结构120a及第二堰体结构120b设于透明基板110a上，且第二堰体结构120b靠近第一堰体结构120a，其中第一堰体结构120a包含一第一顶面122a及两相对的第一侧壁124a及124a’，而第二堰体结构120b包含一第二顶面122b及两相对的第二侧壁124b及124b’。切割区域160a位于第一堰体结构120a与第二堰体结构120b之间，因此当阻障层130a覆盖第一堰体结构120a及第二堰体结构120b时，即顺应的覆盖着第一堰体结构120a的第一侧壁124a及124a’、切割区域160a内的透明基板110a以及第二堰体结构120b的第二侧壁124b及124b’。如此，当光学盖板100a沿切割线A1切开时，即可防止第一堰体结构120a与第二堰体结构120b的侧壁直接暴露于大气中。因此，相较于图5的实施例，本实施例更能隔绝水气并改善应力与温度的影响。
当然，本实施例中，透明基板110a可为玻璃或石英。第一环状堰体结构120a及第二环状堰体结构120b可以包括环氧树脂、聚亚酰胺、光致抗蚀剂或硅基材料。阻障层130a包含有铝、氮化铝、钛、氮化钛、钽、氮化钽、钨、钛钨合金、银、金或其组合的金属层。在其他实施例中，阻障层130a也可包含有氧化硅、氮化硅、氮氧化硅、氮化硅、碳化硅或其组合，或者其它非金属层。此外，本实施例的顶面E1上也可另外形成一支撑图案(未绘示)，以更进一步固定连接垫220(如图1)的连接位置，本发明并不以此为限。
图8A至图8D例示图3的光学盖板的制造流程图。首先，提供一透明基板110(图8A)；接着，在透明基板110上形成一环状堰体结构120(图8B)；接续，再以例如溅镀的方式于环状堰体结构120上形成一阻障层130(图8C)；继之，进行一图案化转移的过程，以去除光感应区域140中的阻障层130(图8D)，其中图案化转移的过程可先以一图案化光致抗蚀剂(未绘示)，例如电镀光致抗蚀剂，顺应的覆盖于阻障层130上，再将未被光致抗蚀剂覆盖的位于光感应区域140的阻障层130蚀刻去除。此外，也可同时 蚀刻掉环状堰体结构120的顶面E上的阻障层130，以暴露出环状堰体结构120，而得到图4的结构。再者，可在暴露出环状堰体结构120上形成支撑图案150，而得到图5的结构。当然，图6也可以类似的方法制造，故在此不再赘述。
图9A至图9H为图1的影像感测件封装体的制造流程图。首先，将如图8D的蚀刻完成的光学盖板100(图9A)与影像感测管芯210接合(图9B)；接着，以例如蚀刻或研磨的方法使半导体基材212背面变薄(图9C)；继之，加上图案化光致抗蚀剂(未绘示)进行图案转移而蚀刻出凹洞H，以暴露出连接垫220(图9D)；续之，在半导体基材212上形成一绝缘层250以隔绝半导体基材212，并在绝缘层250中形成开口以曝露出连接垫220(图9E)；接续，在绝缘层250上镀上一金属层230并与连接垫220电连接(图9F)；然后，在金属层230与绝缘层250上形成防焊层260，并于防焊层260中形成开口260a(图9G)；最后，在暴露出的金属层230上形成焊接锡球270(图9H)，以使影像感测件封装体200与其他电子元件(未绘示)，例如电路板或第二芯片，做电连接。
整体而言，本发明的影像感测件封装体及光学盖板提供一阻障层覆盖于环状堰体结构上，除了能解决因环状堰体结构的颜色所造成的色偏问题。更重要的是，阻障层除覆盖环状堰体结构外，更延伸并覆盖光感应区域的边缘区域，可以防止水气通过环状堰体结构进入光感应区域，并改善环状堰体结构与透明基板、连接垫或半导体基材的接触面，因温度或应力而产生剥离的问题。另外，本发明也提出上述影像感测件封装体及其光学盖板的制造方法。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种封装用的光学盖板，包含有：
透明基板；
至少一环状堰体结构，设于该透明基板上，其中该至少一环状堰体结构围绕着一光感应区域；以及
阻障层，顺应的覆盖着该至少一环状堰体结构的一侧壁，且该阻障层覆盖该光感应区域的一周边区域。
2.如权利要求1所述的封装用的光学盖板，其中该至少一环状堰体结构包含有环氧树脂、聚亚酰胺、光致抗蚀剂或硅基材料。
3.如权利要求1所述的封装用的光学盖板，其中该阻障层为一金属层。
4.如权利要求3所述的封装用的光学盖板，其中该金属层包含有铝、氮化铝、钛、氮化钛、钽、氮化钽、钨、钛钨合金、银、金或以上组合。
5.如权利要求1所述的封装用的光学盖板，其中该阻障层为一非金属层。
6.如权利要求5所述的封装用的光学盖板，其中该非金属层包含有氧化硅、氮化硅、氮氧化硅、氮化硅、碳化硅或以上组合。
7.如权利要求1所述的封装用光学盖板，其中该阻障层延伸至该至少一环状堰体结构的一顶面上。
8.如权利要求7所述的封装用的光学盖板，其中该至少一环状堰体结构的该顶面上另设有一支撑图案。
9.如权利要求1所述的封装用的光学盖板，其中该阻障层延伸至该透明基板上。
10.如权利要求1所述的封装用光学盖板，其中该透明基板包含有玻璃或石英。
11.如权利要求1所述的封装用的光学盖板，其中该阻障层用来阻绝水气。
12.如权利要求1所述的封装用的光学盖板，其中该阻障层用来消除由于该环状堰体结构本身所导致的色偏现象。
13.一种封装用的光学盖板制作工艺，包含有：
提供一透明基板；
在该透明基板上形成至少一环状堰体结构，其中该至少一环状堰体结构围绕着一光感应区域；
在该至少一环状堰体结构以及该光感应区域上顺应的覆盖一阻障层；以及
进行一蚀刻制作工艺，以移除该光感应区域上的该阻障层。
14.如权利要求13所述的封装用的光学盖板制作工艺，其中该至少一环状堰体结构包含有环氧树脂、聚亚酰胺、光致抗蚀剂或硅基材料。
15.如权利要求13所述的封装用的光学盖板制作工艺，其中该阻障层为一金属层。
16.如权利要求15所述的封装用的光学盖板制作工艺，其中该金属层包含有铝、氮化铝、钛、氮化钛、钽、氮化钽、钨、钛钨合金、银、金或以上组合。
17.如权利要求13所述的封装用的光学盖板制作工艺，其中该阻障层为一非金属层。
18.如权利要求17所述的封装用的光学盖板制作工艺，其中该非金属层包含有氧化硅、氮化硅、氮氧化硅、氮化硅、碳化硅或以上组合。
19.如权利要求13所述的封装用的光学盖板制作工艺，其中在移除该光感应区域上的该阻障层后，另包含有：
进行一蚀刻制作工艺，以移除覆盖于该至少一环状堰体结构的顶面上的该阻障层，并暴露出部分的该环状堰体结构。
20.如权利要求19所述的封装用的光学盖板制作工艺，其中在暴露出部分的该环状堰体结构后，另包含有：
在该暴露出的该环状堰体结构中形成一支撑图案。
CN201110069626.4A 2010-03-22 2011-03-22 封装用的光学盖板、影像感测件封装体及其制作方法 Active CN102201376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31599110P 2010-03-22 2010-03-22
US61/315,991 2010-03-22

Publications (2)

Publication Number Publication Date
CN102201376A CN102201376A (zh) 2011-09-28
CN102201376B true CN102201376B (zh) 2015-10-14

Family

ID=44647059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110069626.4A Active CN102201376B (zh) 2010-03-22 2011-03-22 封装用的光学盖板、影像感测件封装体及其制作方法

Country Status (3)

Country Link
US (1) US9653500B2 (zh)
CN (1) CN102201376B (zh)
TW (1) TWI495113B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444398B2 (en) * 2013-01-25 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating process for the same
US10090358B2 (en) 2015-08-11 2018-10-02 Apple Inc. Camera module in a unibody circuit carrier with component embedding
US9698108B1 (en) * 2015-12-23 2017-07-04 Intel Corporation Structures to mitigate contamination on a back side of a semiconductor substrate
CN108701208B (zh) * 2016-11-07 2022-05-06 深圳市汇顶科技股份有限公司 指纹识别模组及指纹识别芯片封装结构
TWI672779B (zh) * 2016-12-28 2019-09-21 曦威科技股份有限公司 指紋辨識裝置、使用其之行動裝置以及指紋辨識裝置的製造方法
TWI647830B (zh) * 2018-02-13 2019-01-11 力成科技股份有限公司 影像感測器封裝體及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476065A (zh) * 2003-05-15 2004-02-18 王鸿仁 影像传感器封装法
CN101038926A (zh) * 2005-12-15 2007-09-19 三洋电机株式会社 半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19621124A1 (de) * 1996-05-24 1997-11-27 Siemens Ag Optoelektronischer Wandler und dessen Herstellungsverfahren
WO2002084750A1 (en) * 2001-04-12 2002-10-24 Matsushita Electric Works, Ltd. Light source device using led, and method of producing same
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
US7341882B2 (en) * 2003-11-18 2008-03-11 Uni Light Technology Inc. Method for forming an opto-electronic device
US6881980B1 (en) * 2004-06-17 2005-04-19 Chunghwa Picture Tubes, Ltd. Package structure of light emitting diode
KR100587017B1 (ko) * 2005-02-23 2006-06-08 삼성전기주식회사 발광 다이오드 패키지 및 그 제조 방법
JP4425936B2 (ja) * 2006-02-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 光モジュール
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof
US8110884B2 (en) * 2007-12-18 2012-02-07 Micron Technology, Inc. Methods of packaging imager devices and optics modules, and resulting assemblies
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
JP5078725B2 (ja) * 2008-04-22 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US7932529B2 (en) * 2008-08-28 2011-04-26 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
KR20100039686A (ko) * 2008-10-08 2010-04-16 주식회사 하이닉스반도체 이미지 센서 모듈 및 이의 제조 방법
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476065A (zh) * 2003-05-15 2004-02-18 王鸿仁 影像传感器封装法
CN101038926A (zh) * 2005-12-15 2007-09-19 三洋电机株式会社 半导体装置

Also Published As

Publication number Publication date
TW201143105A (en) 2011-12-01
TWI495113B (zh) 2015-08-01
US9653500B2 (en) 2017-05-16
CN102201376A (zh) 2011-09-28
US20110228390A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
CN102856336B (zh) 晶片封装体及其形成方法
CN101221939B (zh) 光电装置封装结构及其制造方法
CN102201376B (zh) 封装用的光学盖板、影像感测件封装体及其制作方法
US9431447B2 (en) Package of finger print sensor and fabricating method thereof
US8174090B2 (en) Packaging structure
US8309398B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
CN101355058A (zh) 半导体装置及其制造方法
CN101312200A (zh) 影像感测装置及其制造方法
JP2008166692A (ja) チップスケールパッケージ、ｃｍｏｓイメージスケールパッケージおよびｃｍｏｓイメージスケールパッケージの製造方法
CN101414613A (zh) 晶片级封装物及制作晶片级封装物的掩模
CN106340525A (zh) 半导体元件及其制造方法
CN101626026A (zh) 影像感测芯片封装结构及其方法
JP3614840B2 (ja) 半導体装置
CN103928410A (zh) 封装结构及其制作方法
KR20060122767A (ko) 3차원 구조 이미지 센서 패키지 소자
US20110204487A1 (en) Semiconductor device and electronic apparatus
JP3877700B2 (ja) 半導体装置及びその製造方法
US20110306167A1 (en) Methods of Packaging Semiconductor Devices Including Bridge Patterns
JP5238985B2 (ja) 半導体装置の製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
CN110875281B (zh) 晶圆级系统封装方法以及封装结构
CN109037259B (zh) 一种影像传感芯片的封装结构及其封装方法
JP2010016395A5 (zh)
CN100405563C (zh) 一种图像传感元件的晶片级封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant