CN101038926A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101038926A
CN101038926A CN 200610166970 CN200610166970A CN101038926A CN 101038926 A CN101038926 A CN 101038926A CN 200610166970 CN200610166970 CN 200610166970 CN 200610166970 A CN200610166970 A CN 200610166970A CN 101038926 A CN101038926 A CN 101038926A
Authority
CN
China
Prior art keywords
semiconductor substrate
wiring layer
photo detector
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610166970
Other languages
English (en)
Other versions
CN100502022C (zh
Inventor
冈田和央
北川胜彦
野间崇
大塚茂树
山田纮士
石部真三
森田佑一
大久保登
篠木裕之
沖川满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101038926A publication Critical patent/CN101038926A/zh
Application granted granted Critical
Publication of CN100502022C publication Critical patent/CN100502022C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供一种半导体装置，其消除了形成在半导体基板反面上的配线图案被映入到输出图像中的问题。在受光元件(1)与配线层(10)之间形成有反射层(8)，其使从光透射性基板(6)通过半导体基板(2)而向配线层(10)方向射入的红外线不到达配线层(10)而被反射到受光元件(1)侧。反射层(8)被至少均匀地形成在受光元件(1)区域的下方，或是也可以仅形成在受光元件(1)区域的下方。并且，也可以不形成反射层(8)而是形成具有吸收射入的红外线而防止其透射的功能的反射防止层(30)。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别是涉及具有受光元件的芯片尺寸封装型的半导体装置。
背景技术
近年来作为新的封装技术CSP(Chip Size Package)被关注。CSP是指具有与半导体芯片外形尺寸大致相同的外形尺寸的小型封装。
现有作为CSP的一种已知BGA(Bal Grid Array)型的半导体装置。该BGA型的半导体装置是把多个由焊锡等金属部件构成的球状导电端子配列在封装的一个主面上，并与封装其他面上安装的半导体芯片进行电连接。
在把该BGA型半导体装置向电子机器上组装时，是通过把各导电端子安装在印刷基板上的配线图案上来使半导体芯片与印刷基板上安装的外部电路进行电连接。
这种BGA型的电子装置与具有从侧部突出引线销的SOP(SmallOutline Package)或QFP(Quad Flat Package)等其他CSP型半导体装置相比，能设置多个导电端子，且具有能小型化的优点，因此被广泛使用。
图6(a)是表示具有受光元件的现有BGA型半导体装置概略结构的剖面图。在由硅(Si)等构成的半导体基板100正面上设置有CCD(ChargeCoupled Device)型图像传感器或CMOS型图像传感器等受光元件101，且通过第一绝缘膜103形成有平头电极(パツド電極)102。例如玻璃或石英等光透射性基板104通过由环氧树脂等构成的树脂层105而粘接在半导体基板100的正面上。在半导体基板100的侧面和反面上形成有由氧化硅膜或氮化硅膜构成的第二绝缘膜106。
在第二绝缘膜106上把与平头电极102电连接的配线层107从半导体基板100的正面沿侧面而形成在反面上。且形成有由阻焊剂(ソルダレジスト)等构成的保护膜108把第二绝缘膜106和配线层107覆盖。在配线层107上保护膜108的规定区域上形成有开口部，通过该开口部形成与配线层107电连接的球状导电端子109。
上述技术例如公布在以下的专利文献中。
专利文献1：(日本专利)特表2002-512436号公报
但上述现有的BGA型半导体装置中，在使用红外线时，则如图6(a)的箭头所示，通过光透射性基板104的红外线有时还进一步透过半导体基板100而到达在半导体基板100反面上形成的配线层107。该红外线被配线层107反射而朝向上方(受光元件101侧)，受光元件101接受该反射光的结果是如图6(b)所示，存在把导电端子109和配线层107的图案111映入到输出图像110中的问题。
发明内容
本发明是鉴于上述课题而作出的，其主要特点如下。即本发明的半导体装置包括：在正面上形成有受光元件的半导体基板、在所述受光元件的上方而与所述半导体基板贴合的光透射性基板、形成在所述半导体基板反面上的配线层、形成在所述受光元件与所述配线层之间而把从所述光透射性基板通过所述半导体基板向所述配线层方向射入的红外线向所述受光元件侧反射的反射层。
本发明的半导体装置的所述反射层实质上是仅形成在与所述受光元件形成区域重叠的区域中。
本发明的半导体装置的所述配线层是沿所述半导体基板的侧面形成，所述反射层是在所述半导体基板与所述配线层之间沿所述半导体基板的侧面形成。
本发明的半导体装置包括：在正面上形成有受光元件的半导体基板、在所述受光元件的上方而与所述半导体基板贴合的光透射性基板、形成在所述半导体基板反面上的配线层、形成在所述受光元件与所述配线层之间而防止从所述光透射性基板通过所述半导体基板向所述配线层方向射入的红外线透射的反射防止层。
本发明的半导体装置的所述反射防止层实质上是仅形成在与所述受光元件形成区域重叠的区域中。
本发明的所述配线层是沿所述半导体基板的侧面形成，所述反射防止层是在所述半导体基板与所述配线层之间沿所述半导体基板的侧面形成。
根据本发明的半导体装置能防止把在半导体基板反面上形成的导电端子或配线层的图案映入在输出图像上。
附图说明
图1(a)～(c)是说明本发明半导体装置及其制造方法的剖面图；
图2(a)～(c)是说明本发明半导体装置及其制造方法的剖面图；
图3是说明本发明半导体装置的剖面图；
图4是说明本发明半导体装置的剖面图；
图5是说明本发明半导体装置的剖面图；
图6(a)～(b)是说明现有半导体装置的剖面图；
图7是说明本发明半导体装置的剖面图；
图8是说明本发明半导体装置的剖面图。
附图标记说明
1受光元件            2半导体基板        3第一绝缘膜
4平头电极            5树脂层            6光透射性基板
7开口部              8反射层            9、9a第二绝缘膜
10配线层             11保护层           12导电端子
20贯通电极           21配线层           22屏蔽金属层
30反射防止层
100半导体基板        101受光元件        102平头电极
103第一绝缘膜        104光透射性基板    105树脂层
106第二绝缘膜        107配线层          108保护层
109导电端子          110输出图像        111图案
DL切割线
具体实施方式
下面参照附图说明本发明的第一实施例。图1～图2分别是表示制造工序顺序的剖面图。
首先如图1(a)所示，准备由硅(Si)等构成的半导体基板2，在其正面上形成有能检测约700nm到2500nm波长红外线的受光元件1(例如CCD传感器、CMOS传感器、照度传感器等元件)。然后在半导体基板2的正面上例如以2μm的膜厚度形成第一绝缘膜3(例如是通过热氧化法或CVD法等形成的氧化硅膜)。
然后通过喷镀法、电镀法或其他的成膜方法形成铝(Al)或铜(Cu)等金属层，然后把未图示的光刻胶层作为掩膜来腐蚀该金属层而在第一绝缘膜3上形成例如1μm膜厚度的平头电极4。平头电极4是与受光元件1或其周边元件进行电连接的外部连接用电极。接着在半导体基板2正面上形成未图示的钝化膜(例如是通过CVD法形成的氮化硅膜)覆盖在平头电极4的一部分上。
然后在包含平头电极4的半导体基板2正面上，通过环氧树脂等树脂层5来粘接光透射性基板6。光透射性基板6由玻璃或石英这样透明或半透明的材料构成，具有透射光的性质。
然后对半导体基板2的反面进行背部研磨，使半导体基板2的厚度例如变成100μm左右。根据最终制品的用途或规格以及所准备的半导体基板2的初始厚度也有时不需要进行该研磨工序。
接着如图1(b)所示，仅把与平头电极4对应的半导体基板2上的位置从半导体基板2的反面侧有选择地进行腐蚀，使包含平头电极4部分上的第一绝缘膜3露出来。以下把该露出部分作为开口部7。该开口部7是从半导体基板2的反面侧越朝向正面侧其开口直径越细的锥状。虽然未图示，但也可以把开口部7腐蚀成直线状以使半导体基板2的侧面相对光透射性基板6的主面是垂直的。
然后通过CVD法、喷镀法或其他的成膜方法在半导体基板2的反面上形成例如由铝、金或银等金属材料构成的例如0.1～2μm膜厚度的反射层8。反射层8也可以在所述半导体基板2的背部研磨后形成，然后有选择地对反射层8和半导体基板2进行腐蚀。
反射层8是具有下面功能的层，即，使从光透射性基板6通过半导体基板2而向其反面方向射入的红外线或从半导体基板2的反面侧向受光元件1方向射入的红外线不再进一步透射而是将其反射，只要具有该功能则其材料没有特别的限定。且反射层8也可以均匀地形成在半导体基板2的整个反面上，或是也可以如后述那样仅形成在受光元件1形成区域的下方上。
然后如图1(c)所示，在开口部7内和包含反射层8的半导体基板2的侧面以及反面上形成第二绝缘膜9。该第二绝缘膜例如是通过等离子CVD法形成的氧化硅膜或氮化硅膜。
然后如图2(a)所示，把未图示的光刻胶层作为掩膜对第一绝缘膜3和第二绝缘膜9进行有选择的腐蚀。通过该腐蚀把从平头电极4的一部分到切割线DL区域内形成的第一绝缘膜3和第二绝缘膜9除去，使位于开口部7底部的平头电极4的一部分露出来。
然后通过喷镀法、电镀法或其他的成膜方法来形成成为配线层10的铝(Al)或铜(Cu)等金属层。然后如图2(b)所示把未图示的光刻胶层作为掩膜来进行腐蚀而在平头电极4的一部分上和第二绝缘膜9上形成例如1μm膜厚度的配线层10。优选用相同的材料(例如铝)和相同的形成方法(例如喷镀法)来形成反射层8和配线层10。因为这样有使制造工序简单化和降低制造成本的优点。
然后如图2(c)所示，在包含配线层10的半导体基板2的反面上形成由阻焊剂那样的抗蚀剂材料构成的保护层11。使保护层11的规定区域处形成有开口，在从该开口露出来的所述配线层10上形成例如由镍和金等构成的电极连接层(未图示)，在其上形成由焊锡等构成的球状导电端子12。在所述保护层11是负型抗蚀剂材料时，则在光照射到的区域将其作为保护层11留下，在光照射不到区域的将保护层11除去而形成所述开口。
这样就能从半导体基板2正面的平头电极4沿该半导体基板2的侧壁直到半导体基板2反面上形成的导电端子12来进行配线。且通过沿多个半导体装置的边界即切割线DL来进行切割就能切割分离成一个一个的半导体装置。
通过以上工序，具有受光元件1的芯片尺寸封装型的半导体装置就完成了。
在第一实施例的半导体装置中，在垂直方向上受光元件1与配线层10之间形成有反射层8，其使从光透射性基板6通过半导体基板2而向配线层10的方向射入的红外线不到达配线层10而被反射到受光元件1侧。因此从光透射性基板6到达反射层8的红外线全部被该反射层8反射。因此无论在半导体基板2的反面上形成有何种配线图案，红外线也不会被配线层10或导电端子12反射，能防止该反面配线图案的花纹映入到输出图像中。且由于从光透射性基板6到达反射层8的红外线被反射到受光元件1侧，所以有使向受光元件1射入的红外线光强度上升，并且使输出图像对比度的上升的优点。
上述实施例中是把反射层8均匀地形成在半导体基板2的反面上，但也可以如图3所示那样把反射层8形成于在从垂直方向看时仅是在半导体基板2反面中受光元件1的区域内，或是仅从受光元件1的形成区域的边缘扩展了规定量的区域内。该结构也能与所述实施例同样地使配线层10的图案不向受光元件1侧反射而防止把反面的配线图案映入到输出图像中。
上述实施例中，仅把反射层8形成在半导体基板2的反面上，但也可以如图7所示那样使反射层8形成为覆盖半导体基板2的整个侧面。根据该结构能防止透过光透射性基板6的红外线被沿半导体基板2的侧面形成的配线层10反射到受光元件1侧。因此，能防止沿半导体基板2侧面的配线层10的图案被映入到输出图像中。
根据完成的半导体装置的安装方式不同红外线有可能从各个方向射入，假定红外线从半导体基板2的侧面向受光元件1射入时，受光元件1有时会误检测该红外线。对此，通过如图7所示那样用反射层8把半导体基板2的侧面和反面整个覆盖住就能完全屏蔽从半导体基板2的侧面和反面向受光元件1方向射入的红外线。因此，能使受光元件1准确地仅接受来自光透射性基板6侧的光而提高受光元件1的检测精度。
上述实施例中，配线层10是从平头电极4沿半导体基板2的侧壁形成的，但本发明并不限定于此，只要是把配线层形成在半导体基板2的反面上就能适用。即，例如像图4所示，从半导体基板2的正面到反面形成由铝或铜等金属构成的贯通电极20、在半导体基板2的反面上形成与该贯通电极20电连接的配线层21和球状导电端子12，在这样所谓的贯通电极型半导体装置中，在包含导电端子12的配线层21与受光元件1之间也能设置反射层8。图4中的22例如是由钛(Ti)层、氧化钛(TiO2)层、氮化钛(TiN)层或是氮化钽(TaN)层等金属构成的屏蔽金属层。对于与上述实施例同样的结构使用同一附图标记表示而省略其说明。
该贯通电极型半导体装置例如是通过下面的工序制造的：准备通过受光元件1和第一绝缘膜3而形成有平头电极4的半导体基板2，并在与平头电极4对应的位置处形成贯通半导体基板2的通孔的工序；在半导体基板2的反面上形成反射层8的工序；形成把该通孔的侧壁和半导体基板2的反面覆盖的第二绝缘膜9a的工序；把通孔底部的第二绝缘膜9a除去，然后在通孔内形成所述屏蔽金属层22并在通孔内例如使用电解电镀法等来形成由铜等金属构成的贯通电极20的工序；在半导体基板2的反面进行与贯通电极20电连接的配线层21的布图，然后形成球状的导电端子12和保护层11的工序。上述工序是本实施例贯通电极型半导体装置制造工序的一例，并不限定于该制造工序，例如也可以在形成通孔之前形成反射层8。也可以如未图示但已经说明过的那样把反射层8均匀地形成在半导体基板2的整个反面上，或是仅形成在与受光元件1形成区域重叠的区域内。
下面参照图5说明本发明第二实施例的半导体装置。对于与第一实施例同样的结构使用同一附图标记表示而省略其说明。
第二实施例的半导体装置的特点是在垂直方向受光元件1与配线层10之间形成有例如1～2μm膜厚度的反射防止层30(例如是通过喷镀法形成的氮化钛(TiN)层、添加了黑色颜料等色素的层或有机系树脂层)。反射防止层30优选例如混合黑色颜料等吸收红外线的材料而提高防止反射效果。反射防止层30吸收从光透射性基板6通过半导体基板2而向配线层10方向射入的红外线，是具有防止其透射功能的层，只要具有该功能则其材质和膜厚度没有特别的限定。
根据第二实施例的半导体装置，从光透射性基板6到达反射防止层30的红外线被该反射防止层30所吸收。因此，能有效地防止红外线被配线层10反射到受光元件1侧。另外即使红外线被反射也是非常微少的，所以能减轻反面配线图案向输出图像内的映入。
因此无论在半导体基板2的反面上形成有何种图案的配线层10或导电端子12，也能有效防止该反面配线图案的花纹映入到输出图像中。
图5是把反射防止层30均匀地形成在半导体基板2的反面上，但也可以与图3所示的半导体装置的反射层8同样地、把反射防止层30形成在从垂直方向看时仅是在半导体基板2的反面中与受光元件1的形成区域重叠的区域内，或是形成在仅从与受光元件1形成区域重叠的区域边缘扩展了规定量的区域内。
也可以如图8所示，形成反射防止层30来把半导体基板2的整个侧面覆盖。根据该结构能防止透过光透射性基板6的红外线被沿半导体基板2侧面的配线层10反射到受光元件1侧。因此，能防止沿半导体基板2侧面的配线层10的图案被映入到输出图像中。
从半导体基板2的侧面向受光元件1方向射入的红外线也被反射防止层30所吸收，能防止其透射。因此对于任何半导体装置的安装方式都能使受光元件1准确地仅接受来自光透射性基板6侧的光而提高受光元件1的检测精度。
第二实施例的半导体装置只要是把配线层形成在半导体基板的反面上的结构就能广泛适用，这点与第一实施例相同。因此对于图4所示的所谓贯通电极型半导体装置也能适用。
以上实施例说明了具有球状导电端子的BGA型半导体装置，但本发明也可以适用在LGA(Land Grid Array)型半导体装置中。

Claims (8)

1、一种半导体装置，其特征在于，其包括：
在正面上形成有受光元件的半导体基板、
在所述受光元件的上方而与所述半导体基板贴合的光透射性基板、
形成在所述半导体基板反面上的配线层、
形成在所述受光元件与所述配线层之间而把从所述光透射性基板通过所述半导体基板向所述配线层方向射入的红外线向所述受光元件侧反射的反射层。
2、如权利要求1所述的半导体装置，其特征在于，
所述反射层仅形成在与所述受光元件形成区域重叠的区域中。
3、如权利要求1所述的半导体装置，其特征在于，
所述配线层是沿所述半导体基板的侧面形成，
所述反射层是在所述半导体基板与所述配线层之间沿所述半导体基板的侧面形成。
4、如权利要求1至3任一项所述的半导体装置，其特征在于，所述反射层由金属材料构成。
5、一种半导体装置，其特征在于，其包括：
在正面上形成有受光元件的半导体基板、
在所述受光元件的上方而与所述半导体基板贴合的光透射性基板、
形成在所述半导体基板反面上的配线层、
形成在所述受光元件与所述配线层之间而防止从所述光透射性基板通过所述半导体基板向所述配线层方向射入的红外线透射的反射防止层。
6、如权利要求5所述的半导体装置，其特征在于，
所述反射防止层仅形成在与所述受光元件形成区域重叠的区域中。
7、如权利要求5所述的半导体装置，其特征在于，
所述配线层是沿所述半导体基板的侧面形成，
所述反射防止层是在所述半导体基板与所述配线层之间沿所述半导体基板的侧面形成。
8、如权利要求5至7任一项所述的半导体装置，其特征在于，所述反射防止层混合了吸收红外线的材料。
CN 200610166970 2005-12-15 2006-12-15 半导体装置 Expired - Fee Related CN100502022C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005361706 2005-12-15
JP361706/05 2005-12-15
JP310623/06 2006-11-16

Publications (2)

Publication Number Publication Date
CN101038926A true CN101038926A (zh) 2007-09-19
CN100502022C CN100502022C (zh) 2009-06-17

Family

ID=38889684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610166970 Expired - Fee Related CN100502022C (zh) 2005-12-15 2006-12-15 半导体装置

Country Status (1)

Country Link
CN (1) CN100502022C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930986A (zh) * 2009-06-22 2010-12-29 株式会社东芝 半导体器件、摄像机模块及半导体器件的制造方法
CN102201376A (zh) * 2010-03-22 2011-09-28 精材科技股份有限公司 封装用的光学盖板、影像感测件封装体及其制作方法
CN106024821A (zh) * 2016-07-07 2016-10-12 南京大学 一种太赫兹波探测器件封装
WO2020073371A1 (zh) * 2018-10-11 2020-04-16 北京工业大学 一种影像芯片的封装结构和制作方法
CN112071956A (zh) * 2020-09-08 2020-12-11 山西国惠光电科技有限公司 一种新型InGaAs红外焦平面探测器的制备工艺

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930986A (zh) * 2009-06-22 2010-12-29 株式会社东芝 半导体器件、摄像机模块及半导体器件的制造方法
CN101930986B (zh) * 2009-06-22 2013-03-13 株式会社东芝 半导体器件、摄像机模块及半导体器件的制造方法
CN102201376A (zh) * 2010-03-22 2011-09-28 精材科技股份有限公司 封装用的光学盖板、影像感测件封装体及其制作方法
CN102201376B (zh) * 2010-03-22 2015-10-14 精材科技股份有限公司 封装用的光学盖板、影像感测件封装体及其制作方法
US9653500B2 (en) 2010-03-22 2017-05-16 Xintec Inc. Optical cover plate with improved solder mask dam on glass for image sensor package and fabrication method thereof
CN106024821A (zh) * 2016-07-07 2016-10-12 南京大学 一种太赫兹波探测器件封装
CN106024821B (zh) * 2016-07-07 2019-03-15 南京大学 一种太赫兹波探测器件封装
WO2020073371A1 (zh) * 2018-10-11 2020-04-16 北京工业大学 一种影像芯片的封装结构和制作方法
CN112071956A (zh) * 2020-09-08 2020-12-11 山西国惠光电科技有限公司 一种新型InGaAs红外焦平面探测器的制备工艺

Also Published As

Publication number Publication date
CN100502022C (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
JP7339164B2 (ja) Ｌｅｄデバイス、及び該ｌｅｄデバイスを含む発光装置
TWI343645B (en) Semiconductor device
CN1266920C (zh) 摄像机模块
CN1983612B (zh) 半导体装置及其制造方法
KR20180005588A (ko) 디스플레이 패널의 광원들을 이용한 지문 센서, 지문 센서 패키지 및 지문 센싱 시스템
CN100541840C (zh) 半导体发光装置、照明装置、便携通信设备及摄像机
CN1897272A (zh) 光电探测系统和模块
CN1574403A (zh) 光半导体装置及其制造方法
CN1754268A (zh) 照明模块及其制造方法
US11837686B2 (en) Optical device package and method for manufacturing the same
CN1898810A (zh) 用于发光器件的封装
CN1225031C (zh) 光半导体器件
CN1577876A (zh) 固体摄像元件的制造方法
CN101038926A (zh) 半导体装置
KR20160112192A (ko) 발광 소자 및 이를 구비한 카메라 모듈
CN1917222A (zh) 互补式金属氧化物半导体晶体管影像感测器及其制造方法
CN103765585A (zh) 具有倒装芯片式安装的固态辐射传感器的固态辐射传感器装置及其相关联系统及方法
CN112563340B (zh) 光电芯片封装方法及结构
US20220199592A1 (en) Light-emitting diode packaging module
CN1759486A (zh) 光电二极管阵列及其制造方法和放射线检测器
CN1759485A (zh) 光电二极管阵列及其制造方法和放射线检测器
CN112992955B (zh) 芯片封装结构及其制作方法和电子设备
CN1768429A (zh) 光电二极管阵列及其制造方法和放射线检测器
TWI327780B (en) A photo electric diodes array and the manufacturing method of the same and a radiation ray detector
CN101064326A (zh) 图像感测元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20211215

CF01 Termination of patent right due to non-payment of annual fee