KR100840070B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100840070B1
KR100840070B1 KR1020060127630A KR20060127630A KR100840070B1 KR 100840070 B1 KR100840070 B1 KR 100840070B1 KR 1020060127630 A KR1020060127630 A KR 1020060127630A KR 20060127630 A KR20060127630 A KR 20060127630A KR 100840070 B1 KR100840070 B1 KR 100840070B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
receiving element
light receiving
wiring layer
layer
Prior art date
Application number
KR1020060127630A
Other languages
English (en)
Other versions
KR20070064268A (ko
Inventor
다까시 노마
가즈오 오까다
신조 이시베
가쯔히꼬 기따가와
유이찌 모리따
시게끼 오쯔까
히로시 야마다
노보루 오꾸보
히로유끼 시노기
미쯔루 오끼가와
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070064268A publication Critical patent/KR20070064268A/ko
Application granted granted Critical
Publication of KR100840070B1 publication Critical patent/KR100840070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

출력 화상에 반도체 기판의 이면에 형성된 배선의 패턴이 찍혀 들어간다고 하는 문제를 해소한 반도체 장치를 제공한다. 반도체 기판(2)의 표면에 수광 소자(1)(예를 들면, CCD, 적외선 센서, CMOS 센서, 조도 센서 등의 수광 소자)가 형성되어 있다. 반도체 기판(2)의 이면에는, 복수의 볼 형상의 도전 단자(11)가 배치되어 있다. 개개의 도전 단자(11)는 배선층(9)을 개재하여, 반도체 기판(2)의 표면의 패드 전극(4)과 전기적으로 접속되어 있다. 여기서, 배선층(9)과 도전 단자(11)는, 반도체 기판(2)의 이면 중, 수직 방향으로부터 본 경우에 수광 소자(1)의 형성 영역과 중첩된 영역을 제외한 영역에 형성되고, 수광 소자(1)의 형성 영역과 중첩된 영역에는 배선층(9), 도전 단자(11)가 배치되지 않도록 구성한다.
배선층, 보호층, 수광 소자, 도전 단자, 반도체 기판, 패드 전극, 반사층

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 제1 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하는 평면도 및 단면도.
도 2는 본 발명의 제1 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하는 단면도.
도 3은 본 발명의 제1 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하는 단면도.
도 4는 본 발명의 제2 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하는 평면도 및 단면도.
도 5는 본 발명에 따른 반도체 장치 및 그 제조 방법을 설명하는 평면도 및 단면도.
도 6은 종래의 반도체 장치를 설명하는 단면도 및 출력 화상도.
<도면의 주요 부분에 대한 부호의 설명>
1, 101 : 수광 소자
2, 100 : 반도체 기판
3, 103 : 제1 절연막
4, 102 : 패드 전극
5, 105 : 수지층
6 : 광 투과성 기판
7 : 개구부
8, 8a, 106 : 제2 절연막
9, 22, 107 : 배선층
10, 108 : 보호층
11, 109 : 도전 단자
20 : 반사층
21 : 관통 전극
22 : 배선층
23 : 배리어 메탈층
50 : 더미 전극
100 : 반도체 기판
101 : 수광 소자
102 : 패드 전극
103 : 제1 절연막
104 : 글래스 기판
105 : 수지층
106 : 제2 절연막
107 : 배선층
108 : 보호층
109 : 도전 단자
110 : 출력 화상
111 : 패턴
150, 200 : 반도체 장치
DL : 다이싱 라인
[특허 문헌 1] 일본 특표 2002-512436호 공보
본 발명은, 반도체 장치에 관한 것으로, 특히, 수광 소자를 구비하는 칩 사이즈 패키지형의 반도체 장치에 관한 것이다.
근년, 새로운 패키지 기술로서, CSP(Chip Size Package)가 주목받고 있다. CSP란, 반도체 칩의 외형 치수와 대략 동일 사이즈의 외형 치수를 갖는 소형 패키지를 말한다.
종래부터, CSP의 일종으로서, BGA(Ball Grid Array)형의 반도체 장치가 알려져 있다. 이 BGA형의 반도체 장치는, 땜납 등의 금속 부재로 이루어지는 볼 형상의 도전 단자를 패키지의 일 주면 상에 복수 배열하고, 패키지의 다른 면 상에 탑 재되는 반도체 칩과 전기적으로 접속한 것이다.
그리고, 이 BGA형의 반도체 장치를 전자 기기에 내장할 때에는, 각 도전 단자를 프린트 기판 상의 배선 패턴에 실장함으로써, 반도체 칩과 프린트 기판 상에 탑재되는 외부 회로를 전기적으로 접속하고 있다.
이와 같은 BGA형의 전자 장치는, 측부에 돌출된 리드 핀을 갖는 SOP(Small Outline Package)나 QFP(Quad Flat Package) 등의 다른 CSP형의 반도체 장치에 비해, 다수의 도전 단자를 형성할 수 있고, 게다가 소형화할 수 있다고 하는 장점을 갖기 때문에, 폭넓게 이용되고 있다.
도 6의 (a)는, 수광 소자를 구비하는 종래의 BGA형의 반도체 장치의 개략 구성을 도시하는 단면도이다. 실리콘(Si) 등으로 이루어지는 반도체 기판(100)의 표면에는, CCD(Charge Coupled Device)형 이미지 센서나 CMOS형 이미지 센서 등의 수광 소자(101)가 형성되고, 또한, 패드 전극(102)이 제1 절연막(103)을 개재하여 형성되어 있다. 또한, 반도체 기판(100)의 표면에는, 예를 들면 글래스나 석영 등의 광 투과성 기판(104)이 에폭시 수지 등으로 이루어지는 수지층(105)을 개재하여 접착되어 있다. 또한, 반도체 기판(100)의 측면 및 이면에는 실리콘 산화막 혹은 실리콘 질화막 등으로 이루어지는 제2 절연막(106)이 형성되어 있다.
또한, 제2 절연막(106) 상에는, 패드 전극(102)과 전기적으로 접속된 배선층(107)이, 반도체 기판(100)의 표면으로부터 측면을 따라 이면에 형성되어 있다. 또한, 제2 절연막(106) 및 배선층(107)을 피복하며, 솔더 레지스트 등으로 이루어지는 보호층(108)이 형성되어 있다. 배선층(107) 상의 보호층(108)의 소정 영역에 는 개구부가 형성되고, 이 개구부를 통해 배선층(107)과 전기적으로 접속된 볼 형상의 도전 단자(109)가 형성되어 있다.
상술한 기술은, 예를 들면 상기 특허 문헌에 기재되어 있다.
그러나, 상술한 종래의 BGA형의 반도체 장치에서, 적외선을 사용하는 경우, 도 6의 (a)의 화살표로 나타낸 바와 같이 광 투과성 기판(104)을 투과한 적외선이, 또한 반도체 기판(100)도 투과하여, 반도체 기판(100)의 이면에 형성된 배선층(107)에까지 도달하는 경우가 있다. 그리고, 그 적외선이 배선층(107)에서 반사되어 상방(수광 소자(101)측)을 향하고, 수광 소자(101)가 그 반사광을 수광하게 되는 결과, 도 6의 (b)에 도시한 바와 같이, 출력 화상(110)에 도전 단자(109) 및 배선층(107)의 패턴(111)이 찍혀 들어가게 된다고 하는 문제가 있었다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 그 주된 특징은 이하와 같다. 즉, 본 발명의 반도체 장치는, 표면에 수광 소자가 형성된 반도체 기판과, 상기 수광 소자의 상방으로서, 상기 반도체 기판과 접합된 광 투과성 기판과, 상기반도체 기판의 이면 상에 형성된 배선층과, 상기 배선층을 피복하는 보호층을 구비하고, 상기 배선층은, 상기 반도체 기판의 이면 상 중 상기 수광 소자의 형성 영역에 중첩된 영역을 제외한 영역에 형성된 것을 특징으로 한다.
또한, 본 발명의 반도체 장치는, 상기 보호층에 적외선 흡수 재료가 혼합되어 있는 것을 특징으로 한다.
또한, 본 발명의 반도체 장치의 제조 방법의 주된 특징은, 이하와 같다. 즉, 본 발명의 반도체 장치의 제조 방법은, 표면에 수광 소자 및 패드 전극이 형성된 반도체 기판을 준비하고, 상기 반도체 기판의 표면 상에 광 투과성 기판을 접합하는 공정과, 상기 반도체 기판의 이면 상 중 상기 수광 소자의 형성 영역에 중첩된 영역을 제외한 영역에, 상기 패드 전극과 전기적으로 접속된 배선층을 형성하는 공정과, 상기 배선층을 피복하는 보호층을 형성하는 공정을 구비하는 것을 특징으로 한다.
또한, 본 발명의 반도체 장치의 제조 방법은, 보호층을 형성하는 공정에서, 상기 보호층에 적외선 흡수 재료를 혼합하는 것을 특징으로 한다.
<실시예>
다음으로, 본 발명의 제1 실시예에 대해 도면을 참조하면서 설명한다. 도 1의 (a)는, 본 발명의 제1 실시예에 따른 반도체 장치(150)를 이면으로부터 본 개략평면도이며, 도 1의 (b)는 도 1의 (a)의 X-X선을 따라 취한 단면도이다. 또한, 도 1의 (a)에서는, 보호층(10)이나 패드 전극(4) 등, 구성의 일부를 편의상 생략해서 도시하고 있다.
이 반도체 장치(150)에 따른 반도체 기판(2)의 표면에는, 약 700㎚ 내지 2500㎚의 파장의 적외선을 검지할 수 있는 수광 소자(1)(예를 들면, CCD 센서, CMOS 센서, 조도 센서 등의 소자)가 형성되어 있다. 또한, 반도체 기판(2)의 이면에는, 복수의 볼 형상의 도전 단자(11)가 배치되고, 개개의 도전 단자(11)는 배선층(9)을 개재하여, 반도체 기판(2)의 표면 상에 형성된 패드 전극(4)과 전기적으로 접속되어 있다.
본 실시예에서는, 반도체 기판(2)의 이면 중 수직 방향(도 1의 (a)에서는, 지면에 대하여 수직 방향)으로부터 본 경우에 수광 소자(1)의 형성 영역에 중첩된 영역을 제외한 영역에 배선층(9) 및 도전 단자(11)를 형성시키고, 수광 소자(1)의 형성 영역과 중첩된 영역에는 배선층(9) 및 도전 단자(11)가 배치되지 않도록 구성되어 있다.
또한, 이와 같이 구성하면, 광 투과성 기판(6)으로부터 반도체 기판(2)을 통해 그 이면의 방향으로 입사한 적외선이나, 반도체 기판(2)의 이면측으로부터 입사하는 적외선이 솔더 레지스트 등의 보호층(10)이나 반도체 장치(150)의 저부(다른 부품과의 접촉면) 등에서 난반사를 일으키고, 수광 소자(1)가 그 반사광을 수광한 결과, 출력 화상이 희미해지는 등의 악영향이 발생하는 경우도 생각되어진다.
따라서, 신뢰성의 한층 더한 향상을 도모하는 관점에서 반도체 기판(2)의 이면을 피복하는 보호층(10)에, 예를 들면 흑색 안료 등의 적외선 흡수제를 첨가시켜 두는 것이 바람직하다. 이러한 구성에 의하면, 보호층(10)에 도달한 적외선은 모두 흡수되거나, 모두 흡수되지 않더라도 극히 적은 적외선밖에 반사되지 않기 때문에, 난반사의 영향이 매우 적어진다. 또한, 동일하게 난반사의 영향을 방지하는 관점에서, 보호층(10)과는 별도로, 마찬가지의 적외선 흡수 효과를 갖는 적외선 흡수층을, 수광 소자(1)의 형성 영역과 중첩된 영역에 형성하여도 된다. 또한, 보호층(10)에 첨가하는 적외선 흡수제나 적외선 흡수제층은, 약 700㎚ 내지 2500㎚의 파장의 적외선을 흡수하는 성질을 갖는 것이 바람직하다.
또한, 이와 같이 수광 소자(1)의 형성 영역과 중첩된 영역에 배선층(9) 및 도전 단자(11)를 배치하지 않는 구성을 채용하면, 수광 소자(1)의 형성 영역의 크기나 배치 등에 따라서는, 복수의 도전 단자(11)가 이면 상의 소정 영역에 집중하고, 그 결과, 반도체 장치(150)를 프린트 기판 등의 모듈에 실장할 때에 그 밸런스가 나빠져, 적절히 실장되지 않는 경우가 있다. 그 때문에, 필요에 따라 반도체 기판(2)의 이면에 더미 전극(50)을 형성함으로써, 실장할 때의 힘이 동일하게 분산되도록 개선할 수도 있다.
다음으로, 본 발명의 제1 실시예에 따른 반도체 장치(150)의 제조 방법을 설명한다. 도 2~도 3은 각각, 도 1의 (a)의 X-X선을 따라 취한 단면도에서, 제조 공정순으로 도시한 것이다.
우선, 도 2의 (a)에 도시한 바와 같이, 그 표면에 수광 소자(1)가 형성된 실리콘(Si) 등으로 이루어지는 반도체 기판(2)을 준비한다. 그리고, 반도체 기판(2)의 표면에 제1 절연막(3)(예를 들면, 열 산화법이나 CVD법 등에 의해 형성된 실리콘 산화막)을 예를 들면 2㎛의 막 두께로 형성한다.
다음으로, 스퍼터링법이나 도금법, 그 외의 성막 방법에 의해 알루미늄(Al)이나 구리(Cu) 등의 금속층을 형성하고, 그 후 도시하지 않은 포토레지스트층을 마스크로 하여 해당 금속층을 에칭하여, 제1 절연막(3) 상에 패드 전극(4)을 예를 들면 1㎛의 막 두께로 형성한다. 패드 전극(4)은 수광 소자(1)나 그 주변 소자와 전기적으로 접속된 외부 접속용 전극이다. 다음으로, 상기 반도체 기판(2)의 표면에 패드 전극(4)의 일부 상을 피복하는 도시하지 않은 패시베이션막(예를 들면, CVD법 에 의해 형성된 실리콘 질화막)을 형성한다.
다음으로, 패드 전극(4)을 포함하는 반도체 기판(2)의 표면 상에, 에폭시 수지 등의 수지층(5)을 개재하여 광 투과성 기판(6)을 접합한다. 광 투과성 기판(6)은, 글래스나 석영과 같은 투명 혹은 반투명의 재료로 이루어져, 광을 투과시키는 성상을 갖는 것이다.
다음으로, 반도체 기판(2)의 이면에 대하여 백 그라인드를 행하여, 반도체 기판(2)의 두께를 예를 들면 100㎛ 정도로 얇게 한다. 또한, 최종 제품의 용도나 사양, 준비한 반도체 기판(2)의 당초의 두께에 따라서는, 해당 연삭 공정을 행할 필요가 없는 경우도 있다.
다음으로, 도 2의 (b)에 도시한 바와 같이, 패드 전극(4)에 대응하는 반도체 기판(2)의 위치만을, 반도체 기판(2)의 이면측으로부터 선택적으로 에칭하여, 패드 전극(4)의 일부 상을 포함하는 제1 절연막(3)을 노출시킨다. 이하, 이 노출 부분을 개구부(7)로 한다. 또한, 본 실시예에서는, 해당 개구부(7)는 반도체 기판(2)의 이면측으로부터 표면측으로 갈수록 그 개구경이 좁아지는 테이퍼 형상이다. 또한, 도시하지는 않지만, 반도체 기판(2)의 측면이 광 투과성 기판(6)의 주면에 대하여 수직으로 되도록, 개구부(7)를 스트레이트 형상으로 에칭하는 것도 가능하다.
다음으로, 도 2의 (c)에 도시한 바와 같이, 개구부(7) 내를 포함하는 반도체 기판(2)의 측면 및 이면 상에 제2 절연막(8)을 형성한다. 이 제2 절연막은, 예를 들면 플라즈마 CVD법에 의해 형성된 실리콘 산화막이나 실리콘 질화막이다.
다음으로, 도 3의 (a)에 도시한 바와 같이, 도시하지 않은 포토레지스트층을 마스크로 하여, 제1 절연막(3) 및 제2 절연막(8)의 선택적인 에칭을 행한다. 이 에칭에 의해, 패드 전극(4)의 일부 상으로부터 다이싱 라인 DL에 이르는 영역에 걸쳐 형성된 제1 절연막(3) 및 제2 절연막(8)이 제거되어, 개구부(7)의 저부에서 패드 전극(4)의 일부가 노출된다.
다음으로, 도 3의 (b)에 도시한 바와 같이, 스퍼터링법이나 도금법, 그 외의 성막 방법에 의해, 배선층(9)으로 되는 알루미늄(Al)이나 구리(Cu) 등의 금속층을 형성한다. 그 후, 도시하지 않은 포토레지스트층을 마스크로 하여 에칭하여, 패드 전극(4)의 일부 상 및 제2 절연막(8) 상에 배선층(9)을 예를 들면, 1㎛의 막 두께로 형성한다.
다음으로, 도 3의 (c)에 도시한 바와 같이, 배선층(9)을 포함하는 반도체 기판(2)의 이면 상에 솔더 레지스트와 같은 레지스트 재료로 이루어지는 보호층(10)을 형성한다. 그리고, 도 3의 (c)에 도시한 바와 같이, 보호층(10)의 소정 영역을 개구시키고, 해당 개구로부터 노출된 상기 배선층(9) 상에 니켈이나 금 등으로 이루어지는 전극 접속층(도시 생략)을 형성하고, 그 위에 땜납이나 알루미늄이나 금 등으로 이루어지는 볼 형상의 도전 단자(11)를 형성한다. 또한, 상기 보호층(10)이 네가티브형의 레지스트 재료인 경우에는, 광이 조사된 영역이 보호층(10)으로서 남고, 광이 조사되지 않은 영역의 보호층(10)이 제거되어 상기 개구가 형성된다.
이와 같이 하여, 반도체 기판(2)의 표면의 패드 전극(4)으로부터, 반도체 기판(2)의 측벽을 따라, 그 이면에 형성된 도전 단자(11)에 이르기까지의 배선이 가 능하게 된다.
또한, 이미 상술한 바와 같이, 필요에 따라 도전 단자(11)와 동일 공정에서 더미 전극(50)을 형성할 수도 있다. 구체적으로는, 더미 전극(50)으로 되는 보호층(10)의 소정 영역을 개구시키고, 해당 개구에 땜납이나 알루미늄이나 금이나 니켈 등으로 이루어지는 볼 형상의 더미 전극(50)을 형성한다.
그리고, 다수의 반도체 장치의 경계인 다이싱 라인 DL을 따라 다이싱을 행함으로써, 개개의 반도체 장치(150)로 절단 분리한다.
이상의 공정에 의해, 수광 소자(1)를 구비하는 칩 사이즈 패키지형의 반도체 장치가 완성된다.
본 발명의 제1 실시예에 따르면, 반도체 기판(2)의 이면 중 수광 소자(1)의 형성 영역과 중첩된 영역에는 배선층(9) 및 도전 단자(11)가 배치되어 있지 않기 때문에, 종래 문제가 되었던 배선층(9)이나 도전 단자(11)의 패턴이 출력 화상에 찍혀 들어가는 것을 확실하게 방지할 수 있다. 또한, 배선층(9)과 도전 단자(11)의 배치의 변경에 의해 이러한 효과를 얻을 수 있기 때문에, 종래의 제조 방법에 비해 제조 공정수가 증가하는 일은 없다. 그리고, 보호층(10)에 적외선 흡수 재료를 혼합시키거나, 별도의 적외선 흡수제층을 형성함으로써, 난반사의 영향을 방지하는 것이 가능하다.
다음으로, 본 발명의 제2 실시예에 대해 도면을 참조하면서 설명한다. 도 4의 (a)는, 본 발명의 제2 실시예에 따른 반도체 장치(200)를 이면으로부터 본 평면도이며, 도 4의 (b)는 도 4의 (a)의 Y-Y선을 따라 취한 단면도이다. 또한, 제1 실 시예와 마찬가지의 구성에 대해서는 동일 기호를 이용하고, 그 설명을 생략한다. 또한, 도 4의 (a)에서 보호층(10) 등의 구성의 일부가 편의상 생략되어 있는 점이나 반도체 기판(2)의 이면 중 수광 소자(1)의 형성 영역과 중첩된 영역에 배선층(9) 및 도전 단자(11)가 배치되어 있지 않은 점은 제1 실시예와 마찬가지이다.
제2 실시예에 따른 반도체 장치(200)에서는, 도 4의 (a), (b)에 도시한 바와 같이, 반도체 기판(2)의 이면상으로서 적어도 수광 소자(1)의 형성 영역과 중첩된 영역에, 예를 들면 알루미늄이나 금, 은, 구리 등의 금속 재료로 이루어지는 반사층(20)이 면 형상으로 똑같이 형성되어 있는 것이 특징이다. 반사층(20)은, 광 투과성 기판(6)으로부터 반도체 기판(2)을 통해 그 이면의 방향으로 입사되는 적외선이나 반도체 기판(2)의 이면측으로부터 입사되는 적외선을 더 앞에까지 투과시키지 않고 반사시키는 기능을 갖는 층이며, 해당 기능을 갖는 것이면 그 재료나 막 두께는 특별히 한정되지 않는다. 반사층(20)의 막 두께는, 예를 들면 0.1∼2㎛이다.
또한, 해당 반사층(20)은, 배선층(9)과 동일 재료를 이용하여, 동일 공정에서 형성할 수 있다. 구체적으로는 예를 들면, 도 3의 (b)에 도시한 바와 같은 스퍼터링법이나 도금법, 그 외의 성막 방법에 의해 알루미늄이나 구리 등의 금속층을 형성한다. 그 후, 해당 금속층을 배선층(9)에 패터닝할 때에, 반사층(20)의 패터닝을 동시에 할 수 있다.
제2 실시예에 따른 반도체 장치(200)에 의하면, 광 투과성 기판(6)으로부터 반사층(20)에 도달한 적외선은, 해당 반사층(20)에서 수광 소자(1)측으로 반사되게 된다. 그 때문에, 종래 문제가 되었던 배선층(9)이나 도전 단자(11)가 출력 화상 에 찍혀 들어가는 것을 방지할 수 있는 것 외에, 수광 소자(1)에 입사되는 적외선의 광 강도가 상승하여 출력 화상의 콘트라스트가 상승한다고 하는 이점이 있다. 또한, 이미 상술한 바와 같이, 반사층(20)은 배선층(9)과 동일 공정에서 형성할 수 있기 때문에, 제1 실시예에 비해 제조 공정수가 증가하는 일은 없다.
또한, 이상의 실시예에서는, 반도체 기판(2)의 표면에 형성된 패드 전극(4)으로부터 반도체 기판(2)의 측면을 따라 이면으로 연장된 배선층(9)이 형성되는 반도체 장치에 대해 설명하였지만, 반도체 기판(2)의 이면에 배선층이나 도전 단자가 형성되어 있는 것이면 널리 본 발명을 적용할 수 있다.
따라서 예를 들면 도 5에 도시한 바와 같이, 반도체 기판(2)의 패드 전극(4)에 대응하는 위치의 표면으로부터 이면에 걸쳐 관통한 비아홀이 형성되고, 해당 비아홀 내에 관통 전극(21)과, 반도체 기판(2)의 이면에 관통 전극(21)과 전기적으로 접속된 배선층(22)이 형성된 소위 관통 전극형의 반도체 장치에서도 본 발명을 적용할 수 있다. 또한, 도 5의 (b)는 도 5의 (a)에서의 Z-Z선의 단면도이며, 이미 상술한 반도체 장치와 마찬가지의 구성에 대해서는 동일 부호를 이용하고, 그 설명을 생략한다. 또한, 도 5에서의 참조 부호 23은, 예를 들면 티탄(Ti)층, 산화 티탄(TiO2)층, 티탄 나이트라이드(TiN)층, 혹은 탄탈 나이트라이드(TaN)층 등의 금속으로 이루어지는 배리어 메탈층이다.
해당 관통 전극형의 반도체 장치는 예를 들면 이하의 제조 프로세스에 의해 제조된다. 우선, 수광 소자(1) 및 제1 절연막(3)을 개재하여 패드 전극(4)이 형성 된 반도체 기판(2)을 준비한다. 다음으로, 패드 전극(4)에 대응하는 위치에 반도체 기판(2)을 관통하는 비아홀을 형성한다. 다음으로, 해당 비아홀의 측벽 및 반도체 기판(2)의 이면을 피복하는 제2 절연막(8a)을 형성한다. 다음으로, 비아홀 저부의 제2 절연막(8a)를 제거하고, 그 후 비아홀 내에 상기 배리어 메탈층(23)을 형성한다. 다음으로, 비아홀 내에 예를 들면 전해 도금법 등으로 구리 등의 금속으로 이루어지는 관통 전극(21)을 형성한다. 다음으로, 반도체 기판(2)의 이면 중 수광 소자(1)의 형성 영역에 중첩된 영역을 제외한 영역에, 관통 전극(21)과 전기적으로 접속된 배선층(22)을 패터닝한다. 그 후 볼 형상의 도전 단자(11), 보호층(10)을 형성한다. 또한, 상기 일련의 공정은 관통 전극형의 반도체 장치의 제조 공정의 일례이며, 그 제조 공정은 한정되지 않는다. 또한, 도시하지는 않지만, 도 5에서 도시한 관통 전극형의 반도체 장치에서, 상기 제2 실시예에 따른 반도체 장치와 마찬가지로, 적어도 수광 소자(1)의 형성 영역과 중첩된 영역에 반사층을 형성할 수도 있다.
또한, 이상의 실시예에서는, 볼 형상의 도전 단자를 갖는 BGA형의 반도체 장치에 대해 설명하였지만, 본 발명은 LGA(Land Grid Array)형의 반도체 장치에 적용 하는 것이어도 된다.
본 발명에 따르면, 제조 공정을 복잡화시키지 않고, 반도체 기판의 이면에 형성된 도전 단자나 배선층의 패턴이 출력 화상에 찍혀 들어가는 것을 방지할 수 있다.

Claims (11)

  1. 표면에 수광 소자가 형성된 반도체 기판과,
    상기 수광 소자의 상방으로서, 상기 반도체 기판과 접합된 광 투과성 기판과,
    상기 반도체 기판의 이면 상에 상기 반도체 기판의 주변으로부터 내측을 향하여 연장되도록 형성된 배선층과,
    상기 배선층을 피복하는 보호층을 구비하고,
    상기 배선층은, 상기 반도체 기판에 수직한 방향에서 보았을 때 상기 반도체 기판의 이면 상 중 상기 수광 소자의 형성 영역에 중첩된 영역을 제외한 영역에 형성된 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 보호층은 적외선 흡수 재료가 혼합되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 반도체 기판에 수직한 방향에서 보았을 때, 상기 반도체 기판의 이면 상 중 상기 수광 소자의 형성 영역에 중첩된 영역에, 상기 광 투과성 기판으로부터 상기 반도체 기판을 통해 그 이면의 방향으로 입사하는 적외선을 상기 수광 소자측에 반사시키는 반사층이 형성된 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 반사층과 상기 배선층은 동일 재료로 형성된 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 재료는 금속을 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 수광 소자와 전기적으로 접속된 패드 전극이 형성되고,
    상기 배선층은 상기 패드 전극과 전기적으로 접속됨과 함께, 상기 반도체 기판의 측면으로부터 이면으로 연장되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반도체 기판의 표면에 패드 전극이 형성되고,
    상기 반도체 기판은, 그 이면으로부터 상기 패드 전극에 걸쳐 관통하는 비아홀을 갖고,
    상기 배선층은, 상기 비아홀을 통해 상기 패드 전극과 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  8. 표면에 수광 소자 및 패드 전극이 형성된 반도체 기판을 준비하고, 상기 반도체 기판의 표면 상에 광 투과성 기판을 접합하는 공정과,
    상기 반도체 기판에 수직한 방향에서 보았을 때, 상기 반도체 기판의 이면 상 중 상기 수광 소자의 형성 영역에 중첩된 영역을 제외한 영역에, 상기 패드 전극과 전기적으로 접속하기 위한 상기 반도체 기판의 주변으로부터 내측을 향하여 연장되도록 배선층을 형성하는 공정과,
    상기 배선층을 피복하는 보호층을 형성하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 보호층을 형성하는 공정에서, 상기 보호층에 적외선 흡수 재료를 혼합하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 반도체 기판의 이면 상 중 상기 수광 소자의 형성 영역에 중첩된 영역에, 상기 광 투과성 기판으로부터 상기 반도체 기판을 통해 상기 반도체 기판의 이면의 방향으로 입사하는 적외선을 상기 수광 소자측에 반사시키는 반사층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 배선층과 상기 반사층은 동일 재료이며, 동일 공정에서 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060127630A 2005-12-15 2006-12-14 반도체 장치 및 그 제조 방법 KR100840070B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00361707 2005-12-15
JP2005361707A JP2007165696A (ja) 2005-12-15 2005-12-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20070064268A KR20070064268A (ko) 2007-06-20
KR100840070B1 true KR100840070B1 (ko) 2008-06-19

Family

ID=37858971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060127630A KR100840070B1 (ko) 2005-12-15 2006-12-14 반도체 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7633133B2 (ko)
EP (1) EP1798768A3 (ko)
JP (1) JP2007165696A (ko)
KR (1) KR100840070B1 (ko)
CN (1) CN1983612B (ko)
SG (1) SG133536A1 (ko)
TW (1) TWI331396B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7919353B2 (en) * 2006-09-11 2011-04-05 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US7679167B2 (en) * 2007-01-08 2010-03-16 Visera Technologies Company, Limited Electronic assembly for image sensor device and fabrication method thereof
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP5498684B2 (ja) * 2008-11-07 2014-05-21 ラピスセミコンダクタ株式会社 半導体モジュール及びその製造方法
JP5427394B2 (ja) 2008-11-21 2014-02-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
JP5757614B2 (ja) * 2010-03-05 2015-07-29 国立大学法人九州工業大学 撮像素子
JP2013084722A (ja) * 2011-10-07 2013-05-09 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
JP6215612B2 (ja) 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
JP6279857B2 (ja) * 2013-08-29 2018-02-14 京セラ株式会社 電子装置、多数個取り枠体および多数個取り電子装置
CN113192995A (zh) * 2013-11-06 2021-07-30 索尼公司 半导体装置和成像元件
JP6658782B2 (ja) * 2013-12-19 2020-03-04 ソニー株式会社 半導体装置の製造方法
JP6300029B2 (ja) * 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
JP2016001633A (ja) 2014-06-11 2016-01-07 ソニー株式会社 固体撮像素子、および電子装置
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
JP7266961B2 (ja) 2015-12-31 2023-05-01 晶元光電股▲ふん▼有限公司 発光装置
JP2018133392A (ja) * 2017-02-14 2018-08-23 キヤノン株式会社 光電変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020048716A (ko) * 2000-12-18 2002-06-24 박종섭 기판 뒷면에 반사층을 구비하는 이미지 센서 및 그 제조방법
KR20040077472A (ko) * 2003-02-28 2004-09-04 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
KR20040092435A (ko) * 2003-04-24 2004-11-03 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
KR20050016041A (ko) * 2003-08-06 2005-02-21 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521698A (ja) 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
US5656819A (en) * 1994-11-16 1997-08-12 Sandia Corporation Pulsed ion beam source
JP2674545B2 (ja) 1995-01-20 1997-11-12 日本電気株式会社 赤外線検出器及びその駆動方法
US5804827A (en) 1995-10-27 1998-09-08 Nikon Corporation Infrared ray detection device and solid-state imaging apparatus
JPH09321333A (ja) 1996-05-24 1997-12-12 Nikon Corp 赤外線検出素子
US5929440A (en) 1996-10-25 1999-07-27 Hypres, Inc. Electromagnetic radiation detector
US5981314A (en) 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US5973337A (en) 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
JPH11167154A (ja) 1997-12-03 1999-06-22 Olympus Optical Co Ltd フレキシブルプリント基板
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP2000349238A (ja) 1999-06-04 2000-12-15 Seiko Epson Corp 半導体装置
US6326689B1 (en) 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6465786B1 (en) 1999-09-01 2002-10-15 Micron Technology, Inc. Deep infrared photodiode for a CMOS imager
JP2001085652A (ja) 1999-09-09 2001-03-30 Sony Corp 赤外線用ｃｃｄ撮像素子パッケージ
JP3632558B2 (ja) 1999-09-17 2005-03-23 日立化成工業株式会社 封止用エポキシ樹脂組成物及び電子部品装置
US6455774B1 (en) 1999-12-08 2002-09-24 Amkor Technology, Inc. Molded image sensor package
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3409848B2 (ja) * 2000-08-29 2003-05-26 日本電気株式会社 熱型赤外線検出器
WO2002023220A1 (fr) 2000-09-11 2002-03-21 Hamamatsu Photonics K.K. Panneau de scintillateur, capteur d'images radiographiques et procedes de production
JP3910817B2 (ja) 2000-12-19 2007-04-25 ユーディナデバイス株式会社 半導体受光装置
JP4037197B2 (ja) 2002-07-17 2008-01-23 富士フイルム株式会社 半導体撮像装置実装構造体の製造方法
US20040108588A1 (en) 2002-09-24 2004-06-10 Cookson Electronics, Inc. Package for microchips
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP2004260135A (ja) 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
US7329861B2 (en) 2003-10-14 2008-02-12 Micron Technology, Inc. Integrally packaged imaging module
US7332408B2 (en) 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
JP2006093367A (ja) 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP5010244B2 (ja) 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP5301108B2 (ja) 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2009032929A (ja) 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020048716A (ko) * 2000-12-18 2002-06-24 박종섭 기판 뒷면에 반사층을 구비하는 이미지 센서 및 그 제조방법
KR20040077472A (ko) * 2003-02-28 2004-09-04 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
KR20040092435A (ko) * 2003-04-24 2004-11-03 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
KR20050016041A (ko) * 2003-08-06 2005-02-21 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
TWI331396B (en) 2010-10-01
CN1983612B (zh) 2010-07-21
EP1798768A2 (en) 2007-06-20
US20070145590A1 (en) 2007-06-28
CN1983612A (zh) 2007-06-20
KR20070064268A (ko) 2007-06-20
JP2007165696A (ja) 2007-06-28
TW200731521A (en) 2007-08-16
SG133536A1 (en) 2007-07-30
EP1798768A3 (en) 2009-07-08
US7633133B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
KR100840070B1 (ko) 반도체 장치 및 그 제조 방법
JP5010244B2 (ja) 半導体装置
US7262475B2 (en) Image sensor device and method of manufacturing same
US7834926B2 (en) Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
KR100676493B1 (ko) 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
US8174090B2 (en) Packaging structure
US7446307B2 (en) Sensor semiconductor device and fabrication method of the sensor semiconductor device
US20100053407A1 (en) Wafer level compliant packages for rear-face illuminated solid state image sensors
JP4743631B2 (ja) 半導体装置及びその製造方法
KR100712159B1 (ko) 반도체 장치 및 그 제조 방법
JP2010040672A (ja) 半導体装置およびその製造方法
KR20050076781A (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
JP2002231918A (ja) 固体撮像装置及びその製造方法
WO2019076189A1 (zh) 图像传感器的封装方法、图像传感器封装结构和镜头模组
JP2010245121A (ja) 半導体装置
CN100502022C (zh) 半导体装置
US6876052B1 (en) Package-ready light-sensitive integrated circuit and method for its preparation
JP4292383B2 (ja) 光デバイスの製造方法
US6541837B2 (en) Charge-coupled device wafer cover plate with compact interconnect wiring
US20240113248A1 (en) Optical sensor device and packaging method thereof
KR100716870B1 (ko) 반도체패키지 및 그 제조 방법
KR20060023054A (ko) 패키지된 집적 회로 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee