KR20060023054A - 패키지된 집적 회로 소자 - Google Patents
패키지된 집적 회로 소자 Download PDFInfo
- Publication number
- KR20060023054A KR20060023054A KR1020040071879A KR20040071879A KR20060023054A KR 20060023054 A KR20060023054 A KR 20060023054A KR 1020040071879 A KR1020040071879 A KR 1020040071879A KR 20040071879 A KR20040071879 A KR 20040071879A KR 20060023054 A KR20060023054 A KR 20060023054A
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- integrated circuit
- conductive line
- circuit device
- nickel
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
Claims (31)
- 활성면에 적어도 하나의 패드가 형성되고, 측면을 따라 비활성면에 연결되는 도전(導電)성 라인이 상기 패드에 대응(對應)하여 형성된 반도체 기판; 및상기 반도체 기판에 결합되어 상기 패드와 상기 도전성 라인을 전기적으로 연결하는 재배선 기판을 포함하여 구성되는 패키지된 집적 회로 소자.
- 제1항에 있어서,상기 도전성 라인은 상기 반도체 기판을 관통하는 홀이나 홀의 일부를 이용하여 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제2항에 있어서,상기 홀은 드릴(drill) 또는 식각(etching) 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제1항에 있어서,상기 도전성 라인은 텅스텐(W), 티타늄(Ti), 알루미늄(Al), 지르코늄(Zr), 크롬(Cr), 구리(Cu), 금(Au), 은(Ag), 납(Pb), 인듐 주석 산화물(ITO: Indium tin Oxide) 및 니켈(Ni) 중 적어도 하나를 포함하여 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제1항에 있어서,상기 반도체 기판은 비활성면 쪽에 외부 인쇄회로기판(PCB: Printed Circuit Board)의 전기적 회로에 연결되는 단자(terminal)가 형성되고,상기 도전성 라인은 상기 단자와 전기적으로 연결되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제5항에 있어서,상기 단자는 금속과 금속을 연결시키는 솔더 볼(solder ball)인 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제5항에 있어서,상기 단자는 금속과 금속을 연결시키는 솔더 패드(solder pad)인 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제1항에 있어서,상기 반도체 기판은 측면에, 패드를 구비하는 외부 인쇄회로기판(PCB: Printed Circuit Board)과 전기적으로 연결되는 단자(terminal)가 형성되고,상기 도전성 라인은 상기 단자와 전기적으로 연결되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제8항에 있어서,상기 단자는 상기 인쇄회로기판의 패드에 솔더링(soldering)되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제5항에 있어서,상기 도전성 라인과 상기 단자 사이에 크롬(Cr), 티타늄(Ti) 및 티타늄텅스텐(TiW) 중 어느 하나로 이루어진 씨드층(seed layer)에 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au) 재질 순서, 크롬(Cr), 구리(Cu), 니켈(Ni), 금(Au) 재질 순서 및 티타늄텅스텐(TiW), 니켈(Ni) 재질 순서 중 어느 하나의 재질 순서로 패턴 플레이팅(Pattern Plating)되어 형성된 금속 배선이 더 포함되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제10항에 있어서,상기 금속배선은 감광제(Photo Resist)가 도포되어 패턴닝 됨에 따라 패턴닝 된 후, 상기 단자가 마운팅된 상태로 밀봉수단으로 밀봉되는 것을 특징으로 하는 패키지된 집적회로 소자.
- 제10항에 있어서,상기 금속 배선은 레이저 트리밍(laser trimming) 방식으로 패턴닝 된 후, 상기 단자가 마운팅된 상태로 밀봉수단으로 밀봉되는 것을 특징으로 하는 패키지된 집적회로 소자.
- 제1항에 있어서,상기 반도체 기판과 상기 도전성 라인사이는 열경화성 고분자 화합물로 몰딩(molding)되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제1항에 있어서,상기 재배선 기판은 일면에 상기 패드와 상기 도전성 라인에 각각 접촉되는 패턴 돌기가 쌍을 이루며 형성되고, 상기 쌍을 이루는 패턴 돌기는 제1금속층으로 도포되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제14항에 있어서,상기 패드는 알루미늄(Al)을 기반으로 한 금속층으로 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제14항에 있어서,상기 제1금속층은 크롬(Cr), 구리(Cu), 티타늄(Ti) 재질 순서, 티타늄(Ti), 구리(Cu), 니켈(Ni) 재질 순서, 크롬(Cr), 구리(Cu), 니켈(Ni) 재질 순서 또는 티타늄(Ti), 텅스텐(W), 니켈(Ni) 재질 순서 중 어느 하나의 재질 순서로 도포되어 형성되고, 각 재질은 50Å 내지 25um 두께로 도포되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제16항에 있어서,상기 제1금속층은 증착방법, 스퍼터링(sputtering)방법, 도금방법, 비전해 도금방법, 스크린 프린팅 방법 및 잉크 프린팅 방법 중 어느 하나의 방법으로 도포되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제14항에 있어서,상기 패턴 돌기는 고분자 화합물이 패턴닝(pattering)되어 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제14항에 있어서,상기 패턴 돌기가 접촉되는 패드 상부, 전도성 라인은 제2금속층으로 도포되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제19항에 있어서,상기 제2금속층은 금(Au), 니켈(Ni), 알루미늄(Al) 및 구리(Cu) 중 어느 하나가 100Å 내지 5um 두께로 도포되어 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제14항에 있어서,상기 재배선 기판은 인듐 주석 산화물(ITO: Indium tin Oxide) 재질을 포함하여 구성되는 글래스(Glass) 기판인 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제1항에 있어서,상기 반도체 기판과 재배선 기판 사이는 이방성 도전 에폭시(epoxy) 및 나노 인터커넥션 페이스트(nano interconnect paste) 물질 중 어느 하나로 도포되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 활성면과 그 반대쪽에 비활성면을 가지며, 상기 활성면에 광학 센서와 적어도 하나의 패드가 형성되고, 측면을 따라 상기 비활성면에 연결되는 도전(導電)성 라인이 상기 패드에 대응(對應)하여 형성된 반도체 기판; 및상기 반도체 기판에 결합되어 상기 패드와 상기 도전성 라인을 전기적으로 연결하는 재배선 기판을 포함하여 구성되는 패키지된 집적 회로 소자.
- 제23항에 있어서,상기 재배선 기판은 일면에 상기 패드와 상기 도전성 라인에 각각 접촉되는 패턴 돌기가 쌍을 이루며 형성되고, 상기 쌍을 이루는 패턴 돌기는 제1금속층으로 도포되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제23항에 있어서,상기 패드는 알루미늄(Al)을 기반으로 한 금속층으로 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제24항에 있어서,상기 제1금속층은 크롬(Cr), 구리(Cu), 티타늄(Ti) 재질 순서, 티타늄(Ti), 구리(Cu), 니켈(Ni) 재질 순서, 크롬(Cr), 구리(Cu), 니켈(Ni) 재질 순서 및 티타늄(Ti), 텅스텐(W), 니켈(Ni) 재질 순서 중 어느 하나의 재질 순서로 도포되어 형성되고, 각 재질은 50Å 내지 25um 두께로 도포되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제24항에 있어서,상기 재배선 기판은 상기 광학센서에 이물질이 침입되는 것을 방지하는 댐(dam) 돌기가 더 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제27항에 있어서,상기 패턴 돌기와 댐 돌기는 고분자 화합물이 패턴닝(pattering)되어 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제28항에 있어서,상기 패턴 돌기가 접촉되는 패드 상부, 전도성 라인 및 상기 댐 돌기가 접촉되는 부분은 제2금속층으로 도포되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제29항에 있어서,상기 제2금속층은 금(Au), 니켈(Ni), 알루미늄(Al) 및 구리(Cu) 중 어느 하나가 100Å 내지 5um 두께로 도포되어 형성되는 것을 특징으로 하는 패키지된 집적 회로 소자.
- 제23항에 있어서,상기 재배선 기판은 인듐 주석 산화물(ITO: Indium tin Oxide) 재질을 포함하여 구성되는 글래스(Glass) 기판인 것을 특징으로 하는 패키지된 집적 회로 소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040071879A KR100708872B1 (ko) | 2004-09-08 | 2004-09-08 | 패키지된 집적 회로 소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040071879A KR100708872B1 (ko) | 2004-09-08 | 2004-09-08 | 패키지된 집적 회로 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060023054A true KR20060023054A (ko) | 2006-03-13 |
KR100708872B1 KR100708872B1 (ko) | 2007-04-17 |
Family
ID=37129387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040071879A KR100708872B1 (ko) | 2004-09-08 | 2004-09-08 | 패키지된 집적 회로 소자 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100708872B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100967696B1 (ko) * | 2007-11-15 | 2010-07-07 | 주식회사 넥스트론 | 고속 데이터통신라인의 정전방전 방지소자 및 그 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100608611B1 (ko) * | 1999-06-02 | 2006-08-09 | 삼성전자주식회사 | 비아 홀을 이용한 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
KR100483145B1 (ko) * | 2002-11-08 | 2005-04-14 | 주식회사 대우일렉트로닉스 | 적외선 어레이 센서 패키지 |
JP3950406B2 (ja) | 2002-11-21 | 2007-08-01 | 東レエンジニアリング株式会社 | 半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法 |
JP3740469B2 (ja) | 2003-01-31 | 2006-02-01 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JP4052955B2 (ja) * | 2003-02-06 | 2008-02-27 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-09-08 KR KR1020040071879A patent/KR100708872B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100967696B1 (ko) * | 2007-11-15 | 2010-07-07 | 주식회사 넥스트론 | 고속 데이터통신라인의 정전방전 방지소자 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100708872B1 (ko) | 2007-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100676493B1 (ko) | 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법 | |
KR100543481B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100738653B1 (ko) | 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법 | |
JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
US7633133B2 (en) | Semiconductor device and manufacturing method of the same | |
US6914333B2 (en) | Wafer level package incorporating dual compliant layers and method for fabrication | |
KR100659527B1 (ko) | 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조 | |
US6784557B2 (en) | Semiconductor device including a diffusion layer formed between electrode portions | |
US20100078813A1 (en) | Semiconductor module and method for manufacturing the semiconductor module | |
CN112352305B (zh) | 芯片封装结构及芯片封装方法 | |
KR100888712B1 (ko) | 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들 | |
JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
KR100422346B1 (ko) | 칩크기 패키지 구조 및 그 제조방법 | |
JPH11204678A (ja) | 半導体装置及びその製造方法 | |
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
KR100708872B1 (ko) | 패키지된 집적 회로 소자 | |
KR100412133B1 (ko) | 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법 | |
JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
US20070284723A1 (en) | Packaged integrated circuit device | |
JP2007317707A (ja) | パッケージされた集積回路素子{packagedintegratedcircuitdevice} | |
KR100629467B1 (ko) | 이미지 센서용 패키지 | |
JP3430916B2 (ja) | 半導体装置の製造方法 | |
KR100715969B1 (ko) | 금속리드를 갖는 반도체 칩과 그 제조 방법 | |
JP4067412B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130401 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140407 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160408 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170327 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180402 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190326 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200305 Year of fee payment: 14 |