KR20050076781A - 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20050076781A
KR20050076781A KR1020050006271A KR20050006271A KR20050076781A KR 20050076781 A KR20050076781 A KR 20050076781A KR 1020050006271 A KR1020050006271 A KR 1020050006271A KR 20050006271 A KR20050006271 A KR 20050006271A KR 20050076781 A KR20050076781 A KR 20050076781A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
semiconductor
semiconductor device
electrode
projection
Prior art date
Application number
KR1020050006271A
Other languages
English (en)
Other versions
KR100755165B1 (ko
Inventor
오노아쯔시
후지하라노리또
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20050076781A publication Critical patent/KR20050076781A/ko
Application granted granted Critical
Publication of KR100755165B1 publication Critical patent/KR100755165B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62H—CYCLE STANDS; SUPPORTS OR HOLDERS FOR PARKING OR STORING CYCLES; APPLIANCES PREVENTING OR INDICATING UNAUTHORIZED USE OR THEFT OF CYCLES; LOCKS INTEGRAL WITH CYCLES; DEVICES FOR LEARNING TO RIDE CYCLES
    • B62H1/00—Supports or stands forming part of or attached to cycles
    • B62H1/10—Supports or stands forming part of or attached to cycles involving means providing for a stabilised ride
    • B62H1/12—Supports or stands forming part of or attached to cycles involving means providing for a stabilised ride using additional wheels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62H—CYCLE STANDS; SUPPORTS OR HOLDERS FOR PARKING OR STORING CYCLES; APPLIANCES PREVENTING OR INDICATING UNAUTHORIZED USE OR THEFT OF CYCLES; LOCKS INTEGRAL WITH CYCLES; DEVICES FOR LEARNING TO RIDE CYCLES
    • B62H7/00—Devices for learning to ride cycles, not otherwise provided for, e.g. assisting balance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

반도체 기판의 표면에 촬상 소자 및 마이크로 렌즈부가 형성되고, 반도체 기판을 관통하는 관통 전극이 형성되고, 표면으로부터 글래스 덮개측으로 돌출하는 돌기부가 관통 전극 상에 마이크로 렌즈부의 두께보다 두껍게 형성되고, 돌기부가 반도체 기판과 글래스 덮개 사이에 개재하고 있다.

Description

반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE, MODULE FOR OPTICAL DEVICES, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자 및 관통 전극이 형성된 반도체 기판과 반도체 기판에 장착된 덮개 부재를 구비하는 반도체 장치, 광학 장치용 모듈, 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 반도체 장치로서, CCD 이미지 센서, CMOS 이미지 센서 등의 패키지가 이용되고, 광학 장치용 모듈로서, CCD 이미지 센서, CM0S 이미지 센서 등의 센서 모듈이 이용되고 있다.
도 1은 종래의 반도체 장치의 구성을 도시하는 단면도이다. 반도체 장치가 구비하는 반도체 기판(111)에는, 일면(표면)에 수광 소자(113)가 형성되어 있고, 수광 소자(113) 위에는 마이크로 렌즈부(114)가 형성되어 있다.
반도체 기판(111)의 타면(이면)은, 세라믹 또는 합성 수지로 형성된 상자 형상 용기(115) 내 저면 상에, 접착제(117)(다이 본딩용 수지)에 의해 접착(다이 본드)되어 있다. 상자 형상 용기(115)의 개구는 글래스 덮개(112)가 접착제(119)에 의해 장착됨으로써 밀봉되어, 상자 형상 용기(115) 내부의 수광 소자(113) 및 마이크로 렌즈부(114)가 외부 환경으로부터 보호되고 있다. 또한, 반도체 기판(111) 표면 상에 마련된 전극 패드(109)(본딩 패드)와, 상자 형상 용기(115) 내부로부터 외부로 인출된 전극 리드(116)가 본딩 와이어(118)에 의해 전기적으로 접속되어 있다.
도 2는 종래의 광학 장치용 모듈의 구성을 도시하는 단면도이다. 도 2에 도시하는 광학 장치용 모듈은, 렌즈(123)와, 렌즈(123)를 유지하는 통 형상의 광로 획정기(122)와, 배선 기판(120)을 구비한다. 또한, 광학 장치용 모듈은 반도체 기판(111)을 구비하고, 반도체 기판(111)에는 수광 소자(113), 마이크로 렌즈부(114), 및 전극 패드(109)가 마련되어 있다. 반도체 기판(111)의 이면은 배선 기판(120) 상에 접착제(117)로 다이 본드되어 있고, 전극 패드(109)는 배선 기판(120) 상에 마련된 도체 배선(121)과 본딩 와이어(118)에 의해 전기적으로 접속되어 있다.
광로 획정기(optical path defining device)(122)의 개구는, 한쪽이 렌즈(123)에 대향 배치된 글래스 덮개(112) 및 접착제(119)에 의해서 밀봉되고, 다른 쪽이 배선 기판(120) 및 도시하지 않은 접착제에 의해서 밀봉되어, 수광 소자(113) 및 마이크로 렌즈부(114)가 외부 환경으로부터 보호되고 있다. 광로 획정기(122)를 밀봉하기 전에는, 다른 수단에 의해서 수광 소자(113) 및 마이크로 렌즈부(114)를 보호할 필요가 있다.
상술한 반도체 장치 및 광학 장치용 모듈은, 본딩 와이어(118)를 이용하여 전극 패드(109)와 전극 리드(116) 또는 도체 배선(121)을 접속하기 위한 스페이스를 필요로 한다. 또한, 수광 소자(113)가 차광되어 버리기 때문에, 본딩 와이어(118), 전극 패드(109) 등을 수광 소자(113) 또는 마이크로 렌즈부(114) 상에 배선할 수 없다. 이상의 결과, 반도체 장치 및 광학 장치용 모듈을 소형화하는 것은 곤란했다.
이 때문에, 최근, 반도체 기판의 표면으로부터 이면으로 관통하는 관통 전극을 형성하고, 반도체 기판의 이면에 재배선 및 실장용 단자를 형성함으로써 소형화하는 반도체 장치 또는 광학 장치용 모듈이 제안되어 있다(일본 특허 공개 2001-351997호 공보, 일본 특허 공개 2002-94082호 공보 참조).
도 3a 및 3b는 종래의 다른 반도체 장치의 구성을 도시하는 단면도이다. 도 3a에 도시하는 반도체 장치는 반도체 기판(111)을 구비하고, 반도체 기판(111)에는 수광 소자(113) 및 마이크로 렌즈부(114)가 형성되어 있다. 단, 반도체 기판(111)은 표면으로부터 이면으로 관통 전극(124)이 형성되어 있고, 반도체 기판(111) 이면에는 이면 배선(125) 및 실장용 단자인 땜납 볼(126)이 형성되어 있다. 또한, 관통 전극(124)과 땜납 볼(126)은 이면 배선(125)에 의해 전기적으로 접속되어 있다.
또한, 반도체 기판(111)에 대하여 글래스 덮개(112)가, 반도체 기판(111) 및 글래스 덮개(112)가 적당한 길이만큼 이격하여 대략 평행하게 되도록 장착되어 있다. 이 경우, 예를 들면 반도체 기판(111) 표면에 페이스트 형상의 접착제를 이용하여 이루어지는 접착부(127)가 인쇄되고, 인쇄된 접착부(127) 상에 글래스 덮개(112)가 탑재되고, 그 후, 열 처리에 의한 접착부(127)의 경화가 행하여진다. 경화된 접착부(127)는 반도체 기판(111)에 대하여 글래스 덮개(112)를 고정하여 지지한다.
이러한 접착부(127)는 반도체 기판(111) 표면의 주연부에, 수광 소자(113) 및 마이크로 렌즈부(114)를 피하여 마련된다. 단, 접착부(127)가 투광성을 갖는 접착제(예를 들면, 투명 수지 또는 저융점 글래스)를 이용하여 이루어지는 경우, 접착부(127)는 수광 소자(113) 및 마이크로 렌즈부(114) 상의 표면을 포함하는 반도체 기판(111) 표면에 마련되는 경우도 있다. 반도체 기판(111)과 글래스 덮개(112) 사이의 공간은 접착부(127)에 의해 밀봉되고, 수광 소자(113) 및 마이크로 렌즈부(114)가 외부 환경으로부터 보호된다.
그러나, 종래의 반도체 장치가 구비하는 접착부(127)는, 경화 전의 경도가 낮기 때문에, 도 3b에 도시한 바와 같이, 글래스 덮개(112)가 접착부(127)에 가라앉아 글래스 덮개(112)와 반도체 기판(111)의 거리가 짧아져, 글래스 덮개(112)가 마이크로 렌즈부(114), 수광 소자(113) 등과 접촉하는 일이 있었다. 이 경우, 마이크로 렌즈부(114) 또는 수광 소자(113)가 파손된다는 문제가 있었다.
또한, 글래스 덮개(112)의 접착부(127)에의 함몰에 의해서, 글래스 덮개(112)가 기우는 경우가 있었다. 이 때, 글래스 덮개(112)를 통해 입사한 광이 수광 소자(113)에 정확하게 수광되지 않는다고 하는 문제가 있었다.
이상과 같은 문제에 있어서, 글래스 덮개(112)의 접착부(127)로의 함몰을 방지하기 위해서, 미리 경도가 높은 접착제를 이용하여 접착부(127)를 형성하는 것이 생각된다. 이 경우, 접착부(127) 상에 글래스 덮개(112)를 장착하여도 글래스 덮개(112)가 접착부(127)에 가라앉는 것이 방지된다. 그러나, 접착부(127)와 글래스 덮개(112) 및 반도체 기판(111)을 확실하게 접착하여 글래스 덮개(112) 및 반도체 기판(111) 사이를 밀봉하기 위해서는, 경도가 낮은 접착제를 이용하여 접착부(127)를 형성하는 경우보다도 큰 힘으로 글래스 덮개(112) 및 반도체 기판(111)을 가압할 필요가 있으며, 이 때문에, 가압 시에 반도체 기판(111)이 파손될 우려가 있었다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 반도체 기판과 덮개 부재 사이에, 반도체 기판에 마련된 돌기부를 개재시킴으로써, 덮개 부재의 경사, 덮개 부재에 의한 반도체 기판 또는 반도체 기판에 마련되어 있는 각 부의 파손, 및 가압에 의한 반도체 기판의 파손을 방지할 수 있는 반도체 장치, 상기 반도체 장치를 구비하는 광학 장치용 모듈, 및 상기 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 돌기부의 두께를 마이크로 렌즈의 두께보다도 두껍게 형성함으로써, 덮개 부재에 의한 마이크로 렌즈의 파손을 방지할 수 있는 반도체 장치, 및 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 돌기부 및 관통 전극을 일체로 형성하거나, 또는 돌기부를 관통 전극의 구성 재료/형성 수단과 동일한 재료/수단으로 형성함으로써, 간이하고도 또한 저비용으로 돌기부를 형성할 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명에 따른 반도체 장치는, 반도체 소자가 일면에 형성된 반도체 기판과, 상기 반도체 기판에 형성된 관통 전극과, 상기 반도체 소자를 피복하도록, 상기 반도체 기판에 장착된 덮개 부재를 구비하는 반도체 장치에 있어서, 상기 일면으로부터 덮개 부재측으로 돌출하는 돌기부가 상기 반도체 기판에 형성되어 있는 것을 특징으로 한다.
본 발명에 따른 반도체 장치는, 상기 일면에 마이크로 렌즈가 마련되고, 상기 돌기부의 두께는 상기 마이크로 렌즈의 두께보다 큰 것을 특징으로 한다.
본 발명에 따른 반도체 장치는, 상기 돌기부가 상기 관통 전극과 일체로 형성되어 있는 것을 특징으로 한다.
본 발명에 따른 반도체 장치는, 상기 돌기부가 상기 일면 상에 형성되어 있는 것을 특징으로 한다.
본 발명에 따른 반도체 장치는, 상기 관통 전극과 상기 돌기부가 동일한 도전성 재료를 이용하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 반도체 장치는, 상기 돌기부가 금속제인 것을 특징으로 한다.
본 발명에 따른 반도체 장치는, 상기 덮개 부재는 투광성을 갖고, 상기 반도체 소자는 수광 소자 또는 촬상 소자인 것을 특징으로 한다.
본 발명에 따른 광학 장치용 모듈은, 본 발명에 따른 반도체 장치와, 상기 반도체 장치에의 광로를 획정하는 광로 획정기를 구비하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, 반도체 기판의 일면에 반도체 소자를 형성하고, 관통 전극을 상기 반도체 기판에 형성하고, 덮개 부재를, 상기 반도체 소자를 피복하도록 하여 상기 반도체 기판에 장착하는 반도체 장치의 제조 방법에 있어서, 상기 덮개 부재를 장착하기 전에, 상기 반도체 기판에, 상기 일면으로부터 돌출하는 돌기부를 형성하고, 형성한 돌기부를 상기 일면과 덮개 부재 사이에 개재하여 상기 덮개 부재를 상기 반도체 기판에 장착하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기 일면에 마이크로 렌즈를 마련하고, 상기 돌기부를 형성하는 경우, 상기 마이크로 렌즈의 두께보다도 두껍게 상기 돌기부를 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기 관통 전극의 형성후, 또는 상기 관통 전극의 형성중에, 상기 돌기부가 상기 관통 전극과 일체로 되도록 상기 돌기부를 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기 반도체 기판에 대하여 도금을 행함으로써 상기 돌기부를 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기 반도체 기판에 대하여 금속제 페이스트를 인쇄하고, 인쇄한 금속제 페이스트를 경화시킴으로써 상기 돌기부를 형성하는 것을 특징으로 한다.
본 발명에서는 반도체 기판의 일면 및 타면을 관통하는 관통 전극을 구비한다. 반도체 기판에 관통 전극이 형성되어 있는 경우, 일반적으로, 반도체 소자를 피복하는 덮개 부재를 반도체 기판에 장착함으로써 반도체 장치의 소형화를 도모하고 있다. 돌기부는, 반도체 소자가 형성된 반도체 기판의 일면측으로부터 덮개 부재측으로 돌출하도록 반도체 기판에 형성되고, 반도체 기판의 일면측과 덮개 부재 사이에 개재됨으로써, 반도체 기판, 반도체 소자, 또는 반도체 기판의 일면에 마련되는 각 부(예를 들면, 반도체 소자 형성면 위에 마련되는 마이크로 렌즈)에 덮개 부재가 접촉하는 것을 방지하는 스페이서로서 기능한다.
또한 본 발명에서는, 반도체 기판의 일면에 마이크로 렌즈가 마련된다. 이 경우, 덮개 부재가 마이크로 렌즈에 접촉하는 것을 방지하기 위해, 돌기부의 두께(반도체 기판의 일면에서부터 돌기부의 정점까지의 길이)는 마이크로 렌즈의 두께(반도체 기판의 일면에서부터 마이크로 렌즈의 정점까지의 길이)보다 크게 마련된다.
또한 본 발명에서는, 예를 들면, 반도체 기판의 일면측의 관통 전극 단부에, 돌기부가 일체로 형성된다.
그리고 또한 본 발명에서는, 돌기부가, 반도체 소자의 형성면 위, 및/또는 반도체 소자의 형성면 위를 제외한 반도체 기판의 일면 상에 형성된다.
또한 본 발명에서는, 돌기부가 관통 전극과 일체로 형성되는 경우라도, 별개로 형성되는 경우라도, 돌기부는 관통 전극과 동일한 도전성 재료를 이용하여 형성된다.
또한 본 발명에서는 돌기부는 금속제이고, 이 때문에, 예를 들면 도금 또는 금속 페이스트의 인쇄 및 경화에 의해서 형성된다.
그리고 또한, 본 발명에서는, 투광성을 갖는 덮개 부재와, 반도체 소자로서의 수광 소자 또는 촬상 소자를 구비한다. 이러한 반도체 장치는 예를 들면 CCD 이미지 센서, CM0S 이미지 센서 등의 패키지이다.
또한, 본 발명에서는 본 발명의 반도체 장치와 광로 획정기를 구비한다. 이러한 광학 장치용 모듈은 예를 들면 카메라와 같은 광학 장치에 내장되는 CCD 이미지 센서 모듈, CMOS 이미지 센서 모듈 등이다.
본 발명에 따르면, 반도체 기판에 형성된 돌기부가, 반도체 기판과 덮개 부재 사이의 스페이서로서 기능하기 때문에, 반도체 기판 또는 반도체 기판에 마련되는 각 부(반도체 소자, 마이크로 렌즈 등)의 덮개 부재의 접촉에 의한 파손을 방지할 수 있다.
또한, 덮개 부재를 반도체 기판에 접착제를 이용하여 장착하는 경우, 접착제에 대한 덮개 부재의 함몰을 스페이서인 돌기부에 의해서 방지할 수 있기 때문에, 덮개 부재의 함몰을 방지하기 위해 경도가 높은 접착제를 이용할 필요가 없고, 접착 시에 덮개 부재 및 반도체 기판을 과도하게 가압할 필요가 없다. 그 결과, 접착 시의 과도한 가압에 의한 반도체 기판의 파손을 방지할 수 있다.
또한, 반도체 장치가 복수의 돌기부를 구비하고, 게다가 각 돌기부의 두께가 대략 동일한 경우, 또는 반도체 장치가 단수의 돌기부를 구비하고, 게다가 돌기부의 두께가 대략 균일한 경우, 돌기부는 덮개 부재를 반도체 기판에 대하여 평행하게 지지할 수 있기 때문에, 덮개 부재가 투광성을 갖고, 반도체 소자가 수광 소자 또는 촬상 소자일 때, 반도체 소자가 입사 광을 정확하게 수광할 수 있다. 이러한 반도체 장치 및 광학용 모듈은 광학적으로 유리하다.
그리고 또한, 복수의 돌기부가 적절한 패턴으로 형성되는 경우, 또는 단수의 돌기부가 적절한 형상으로 형성되는 경우, 덮개 부재의 함몰을 확실하게 방지하여, 안정되게 덮개 부재를 지지할 수 있다.
또한, 예를 들면 판 형상의 덮개 부재를 이용하여, 덮개 부재의 일면의 주연부를 반도체 기판의 일면의 주연부에 접착하는 경우, 덮개 부재에 의해서 반도체 소자를, 예를 들면 외부 물체와의 접촉으로부터 보호할 수 있다. 이 경우, 덮개 부재를 반도체 기판에 접착하기 위한 접착제가 반도체 소자를 피복하지 않기 때문에, 덮개 부재가 투광성을 갖고, 반도체 소자가 수광 소자 또는 촬상 소자일 때, 반도체 소자에 입사하여야 할 광이 접착제에 의해서 손실되는 것을 방지할 수 있다. 또한, 덮개 부재가 반도체 기판의 일면의 주연부 전체 둘레에 접착되는 경우, 반도체 기판과 덮개 부재 사이가 밀봉되기 때문에, 반도체 소자를, 습기와 같은 외부 환경으로부터도 확실하게 보호할 수 있다.
또한, 덮개 부재는 반도체 기판의 일면 전면에 접착되어도 된다. 이 경우, 덮개 부재를 반도체 기판에 접착하기 위한 접착제가 반도체 소자를 피복하고, 이 때문에 덮개 부재의 이탈을 방지할 수 있다. 또한, 덮개 부재 및 접착제에 의해서 반도체 소자를 더욱 보호할 수 있다.
또한, 본 발명에 따르면, 반도체 소자가 수광 소자, 촬상 소자 등인 경우, 반도체 소자 상에는 마이크로 렌즈가 마련된다. 이 때문에, 반도체 소자로의 집광 효율을 향상시킬 수 있다. 또한, 돌기부의 두께는 마이크로 렌즈의 두께보다 크기 때문에, 덮개 부재가 마이크로 렌즈에 접촉하는 것을 방지할 수 있다.
또한, 본 발명에 따르면, 돌기부와 관통 전극이 일체이기 때문에, 돌기부를, 관통 전극의 형성 공정과 동시적 또는 연속적으로 형성하는 것이 가능하다. 그 결과, 돌기부의 형성 공정을 별도 마련할 필요가 없어, 돌기부를 형성하는 데에 따른 공정 수의 증대를 방지할 수 있다. 또한, 통상적으로, 관통 전극의 일면측 상에는 아무 것도 배치되지 않기 때문에, 여기에 돌기부를 배치하는 것이 가능하며, 게다가 돌기부 배치용의 스페이스를 다른 부분에 마련할 필요가 없다. 또한, 돌기부에 의해서 반도체 장치가 대형화하는 것을 방지할 수 있다.
또한, 본 발명에 따르면, 돌기부가, 반도체 소자의 형성면 위, 및/또는 반도체 소자의 형성면 위를 제외한 일면 상에 형성되기 때문에, 돌기부에 의해서 반도체 장치가 대형화하는 것을 방지할 수 있다.
또한, 본 발명에 따르면, 돌기부가 관통 전극과 동일한 도전성 재료를 이용하여 형성되기 때문에, 돌기부를 형성하기 위한 다른 재료를 준비할 필요가 없다. 그 결과, 돌기부를 형성하는 데에 따른 재료비의 증대를 저감할 수 있다. 또한, 돌기부를 관통 전극의 형성 공정과 동시적 또는 연속적으로 형성하는 것이 가능하다. 그 결과, 돌기부의 형성 공정을 별도로 마련할 필요가 없어, 돌기부를 형성하는 데에 따른 공정 수의 증대를 방지할 수 있다.
또한, 본 발명에 따르면, 돌기부는 금속제이고, 도금, 또는 금속 페이스트의 인쇄 및 경화에 의해서 형성할 수 있다. 한편, 관통 전극도 도금, 또는 금속 페이스트의 인쇄 및 경화에 의해서 형성할 수 있기 때문에, 관통 전극 형성용의 설비를 돌기부 형성용의 설비로서 이용할 수 있다. 또한, 돌기부를 관통 전극의 형성 공정과 동시적 또는 연속적으로 형성하는 것이 가능하다. 그 결과, 돌기부의 형성 공정 또는 형성용 설비를 별도 마련할 필요가 없어, 돌기부를 형성하는 데에 따른 공정 수 또는 설비비의 증대를 방지할 수 있다.
또한, 본 발명에 따르면, 투광성을 갖는 덮개 부재와, 반도체 소자로서의 수광 소자 또는 촬상 소자를 구비하기 때문에, CCD 이미지 센서, CMOS 이미지 센서 등의 패키지로서, 디지털 카메라 또는 카메라 기능을 갖는 휴대 전화기와 같은 광학 장치에 내장하기 위한 광학 장치용 모듈을 구성할 수 있다.
또한, 본 발명의 모듈은, 본 발명의 반도체 장치와 광로 획정기를 구비하기 때문에, 예를 들면 CCD 이미지 센서 모듈, CMOS 이미지 센서 모듈 등으로서, 디지털 카메라 또는 카메라 기능을 갖는 휴대 전화기와 같은 광학 장치에 내장할 수 있다.
또한, 본 발명의 반도체 장치는, 관통 전극을 구비하지 않는 종래의 반도체 장치보다 소형화되어 있기 때문에, 소형화된 반도체 장치를 구비하는 광학 장치용 모듈도 소형화할 수 있는 등, 본 발명은 우수한 효과를 발휘한다.
본 발명의 또 다른 목적, 특징이나 이점은, 후술하는 본 발명의 실시예나 첨부하는 도면에 기초한 보다 상세한 설명에 의해서 분명해질 것이다.
이하 본 발명을, 그 실시 형태를 나타낸 도면에 기초하여 상술한다. 본 실시 형태에서 예시하는 반도체 장치는, 반도체 소자인 촬상 소자가 형성된 반도체 기판을 구비하는 CCD 이미지 센서의 CSP(칩 사이즈 패키지)이다. 그러나, 이것에 한정하는 것이 아니고, 예를 들면, 수광 소자, 발광 소자 등이 형성된 반도체 기판을 구비하는 반도체 장치이더라도 무방하다.
(실시 형태 1)
도 4는 본 발명의 실시 형태 1에 따른 반도체 장치(14)의 구성을 도시하는 평면도이다. 또한, 도 5는 반도체 장치(14)의 구성을 도시하는 단면도로, 도 4에서의 II-II선의 단면도이다. 또한, 도 6은 반도체 장치(14)가 구비하는 관통 전극(3) 및 돌기부(3a)의 구성을 도시하는 확대 단면도로, 도 5에서의 1개의 관통 전극(3) 및 돌기부(3a) 근방의 확대도이다. 단, 도 5에서는 도 6에서의 관통 구멍 절연막(2), 이면 절연막(5), 전극 패드(8) 및 표면 보호막(9)의 도시는 생략하였다.
도 4 및 도 5에 도시한 바와 같이, 반도체 장치(14)는 평면에서 보아 사각형의 반도체 기판(1)을 구비한다. 반도체 기판(1)은 예를 들면 Si를 이용하여 이루어지는 평판이고, 반도체 기판(1)의 일면에는 평면에서 보아 사각형의 촬상 소자(12)가 형성되어 있다. 촬상 소자(12)는 다수의 화소 배열을 갖고, 각 화소가 수광 센서로서 기능한다. 촬상 소자(12)의 형성면 위에는, 촬상 소자(12)의 집광 효율을 향상시키기 위해서, 촬상 소자(12)의 화소와 일대일 대응으로 다수의 마이크로 렌즈가 배열되어 이루어지는 마이크로 렌즈부(13)가 형성되어 있다.
여기서, 반도체 기판(1)에 관하여, 촬상 소자(12)가 형성된 일면을 반도체 기판(1)의 표면으로 하고, 촬상 소자(12)가 형성되어 있지 않은 타면을 반도체 기판(1)의 이면으로 한다. 반도체 기판(1)은 각각이 표면 및 이면을 관통하는 복수의 관통 전극(3, 3, …)을 구비한다. 관통 전극(3, 3, …)은 상호, 및 촬상 소자(12) 및 마이크로 렌즈부(13)로부터 적당한 길이만큼 이격하여, 촬상 소자(12) 및 마이크로 렌즈부(13)를 둘러싸도록 배치되어 있다. 관통 전극(3, 3, …)의 개수 및 배치는 촬상 소자(12)에 대한 배선의 필요성에 따라서 설정되어 있다.
반도체 기판(1)은 관통 전극(3, 3, …)과 일대일 대응의 돌기부(3a, 3a, …)를 구비한다. 각 돌기부(3a)는 대응하는 관통 전극(3)과 일체로 형성되고, 반도체 기판(1) 표면으로부터, 후술하는 글래스 덮개(11)측으로 돌출해 있다. 또한, 각 돌기부(3a)는 평면에서 보아 사각형이고, 꼭대기부에 수평면을 갖고, 각 돌기부(3a)의 두께는 마이크로 렌즈부(13)의 두께보다도 크며, 돌기부(3a, 3a, …)끼리의 두께는 대략 동일하다. 본 실시 형태에서의 돌기부(3a, 3a, …)는 관통 전극(3, 3, …)의 반도체 기판(1) 표면측 단부 상에 형성되어 있고, 돌기부(3a, 3a, …)의 형상, 두께, 개수 및 배치는, 글래스 덮개(11)의 안정된 지지가 가능하도록 설정되어 있다. 이 때문에, 반도체 기판(1)은 돌기부(3a)가 형성되어 있지 않은 관통 전극(3)을 구비하여도 된다.
또한, 반도체 기판(1)은, 관통 전극(3, 3, …) 상의 돌기부(3a, 3a, …) 외에, 또는 이들 돌기부(3a, 3a, …) 대신에, 관통 전극(3, 3, …), 촬상 소자(12) 및 마이크로 렌즈부(13)로부터 적당한 길이만큼 이격한 반도체 기판(1) 표면 상에 돌기부(3a, 3a, …)와는 다른 형태의 돌기부를 구비하더라도 무방하다. 해당 돌기부의 형상, 두께, 개수 및 배치는 글래스 덮개(11)의 안정된 지지가 가능하도록 설정되고, 상기 돌기부의 구성 재료는 관통 전극(3, 3, …)(및 돌기부(3a, 3a, …))의 구성 재료와 동일한 도전성 재료이더라도 다른 재료이더라도 무방하며, 금속 재료 또는 비금속 재료에 한정되지 않는다. 이상에서 설명한 어느 경우에도, 각 돌기부는 촬상 소자(12) 상에 형성되지 않기 때문에, 각 돌기부는 촬상 소자(12)의 수광을 방해하지 않는다.
반도체 장치(14)는, 평면에서 본 치수가 반도체 기판(1)의 치수와 대략 동일한 사각형 평판 형상의 글래스 덮개(11)(투광성을 갖는 덮개 부재)를 구비한다. 글래스 덮개(11)는 돌기부(3a, 3a, …) 상에 탑재됨으로써 반도체 기판(1)에 대하여 적당한 길이만큼 이격하여 대략 평행하게 배치되어 있다. 이 경우, 글래스 덮개(11)는 촬상 소자(12) 및 마이크로 렌즈부(13)를 피복하고, 돌기부(3a, 3a, …)는 반도체 기판(1)과 글래스 덮개(11) 사이의 스페이서로서 기능한다.
또한, 각 돌기부(3a) 및 글래스 덮개(11), 및 반도체 기판(1) 및 글래스 덮개(11)는 합성 수지제의 접착제를 이용하여 이루어지는 접착 밀봉부(10)에 의해 서로 장착되어 있다. 단, 접착 밀봉부(10)는 반도체 기판(1)의 표면 주연부 상에, 촬상 소자(12) 및 마이크로 렌즈부(13)로부터 적당한 길이만큼 이격하여 형성되어 있다. 또한, 접착 밀봉부(10)는 반도체 기판(1) 및 글래스 덮개(11)의 주연부를 밀봉하고 있다. 이 때문에, 반도체 기판(1)과 글래스 덮개(11)의 사이에 존재하는 촬상 소자(12) 및 마이크로 렌즈부(13)는, 습기, 이물의 부착 또는 접촉 등으로부터 보호된다.
그 결과, 반도체 기판(1)에 대한 글래스 덮개(11)의 장착후에는, 촬상 소자(12) 및 마이크로 렌즈부(13)를 별도로 보호할 필요가 없으며, 이 때문에 반도체 장치(14)의 제조 공정이 간략해진다. 또한, 반도체 장치(14)의 제조 수율이 향상되어, 반도체 장치(14)의 신뢰성이 향상된다.
도 6에 도시한 바와 같이, 반도체 기판(1)에는 반도체 기판(1)의 표면으로부터 이면으로 관통하는 관통 구멍이 형성되고, 관통 구멍의 내벽에는 관통 구멍 절연막(2)이 형성되고, 관통 구멍 절연막(2)을 통해 관통 구멍 내에 관통 전극(3)이 형성되어 있다. 이 때문에, 관통 전극(3)과 반도체 기판(1)은 전기적으로 절연되어 있다.
돌기부(3a)의 면적은 관통 구멍 표면측 개구의 면적보다도 크고, 이 때문에 돌기부(3a)는 관통 전극(3) 상 및 반도체 기판(1) 표면 상에 형성되어 있다. 단, 돌기부(3a)와 반도체 기판(1) 표면 사이에는, 막 형상의 전극 패드(8)가 개재하고 있다. 또한, 전극 패드(8) 위를 제외한 반도체 기판(1) 표면에는 표면 보호막(9)이 형성되어 있고, 전극 패드(8) 및 표면 보호막(9) 아래에는 도시하지 않은 절연막이 형성되어 있다. 접착 밀봉부(10)와 반도체 기판(1)은 표면 보호막(9) 및 절연막을 개재하여 접착되어 있다.
반도체 기판(1)의 이면에는 관통 구멍 이면측 개구를 피하도록 하여 이면 절연막(5)이 형성되어 있고, 또한, 관통 구멍 이면측 개구의 중앙부 및 이면 절연막(5)의 일부에 대하여, 관통 구멍 이면측으로부터 관통 전극(3)에 전기적으로 접속된 막 형상의 이면 배선(4)이 적층되어 있다. 또한, 이면 절연막(5)의 타부 및 이면 배선(4)의 일부에 대하여, 이면 보호막(6)이 적층되어 있고, 이면 배선(4)의 타부에는, 땜납을 이용한 범프로서, 이면 배선(4)에 전기적으로 접속된 땜납 볼(7)이 형성되어 있다.
이상과 같은 반도체 장치(14)에서는, 관통 전극(3)이 반도체 기판(1)의 표면측과 이면측을 전기적으로 접속하고 있다. 반도체 장치(14) 외부의 빛은, 글래스 덮개(11), 글래스 덮개(11)와 마이크로 렌즈부(13) 사이의 공극, 및 마이크로 렌즈부(13)의 순으로 투과하여, 촬상 소자(12)로 입사한다. 이 경우, 촬상 소자(12) 및 마이크로 렌즈부(13)는 CCD로서 기능하고, 광전 변환된 전기 신호가 관통 전극(3, 3, …), 이면 배선(4), 및 땜납 볼(7)을 개재하여 반도체 장치(14) 외부로 추출된다.
또한, 글래스 덮개(11)가 돌기부(3a, 3a, …) 상에 탑재되어 있기 때문에, 반도체 기판(1)과 글래스 덮개(11)는 대략 평행하고, 또한, 글래스 덮개(11)와 마이크로 렌즈부(13)는 이격되어 있다. 그 결과, 글래스 덮개(11)가 촬상 소자(12) 또는 마이크로 렌즈부(13)에 접촉하거나, 이들을 파손하거나 하는 일이 방지되고, 또한 글래스 덮개(11)를 개재하여 입사한 광이 촬상 소자(12)에 정확하게 수광된다.
또한, 접착 밀봉부(10)가 반도체 기판(1) 및 글래스 덮개(11)의 주연부에 형성되어 있기 때문에, 글래스 덮개(11)와 촬상 소자(12) 및 마이크로 렌즈부(13)의 사이에는 공극이 마련되어 있다. 즉, 글래스 덮개(11)와 촬상 소자(12) 및 마이크로 렌즈부(13)의 사이에 접착부가 개재되지 않는다. 그 결과, 접착부에 의한 입사 광의 감쇠, 산란 등이 방지되어, 입사 광이 촬상 소자(12)에 정확하게 수광된다.
또한, 본 실시 형태에서의 덮개 부재는 글래스제이지만, 합성 수지제여도 된다. 또한, 덮개 부재는 촬상 소자(12)에 광을 입사시키기 위해서 투광성을 갖지만, 반도체 기판(1)에 형성된 반도체 소자에 광이 입사되지 않거나 또는 반도체 소자가 광을 방사하지 않는 경우에는, 덮개 부재가 투광성을 가질 필요는 없다.
도 7a 내지 7c, 도 8a 내지 8c, 및 도 9a 내지 9b는 반도체 장치(14)의 제조 방법의 설명도이며, 도 7a 내지 7c, 도 8a 내지 8c, 및 도 9a 내지 9b에서는 각 부의 단면을 도시하고 있다. 단, 도 7a 내지 7c, 도 8a 내지 8c, 및 도 9a 내지 9b에서는, 관통 구멍 절연막(2), 이면 절연막(5), 전극 패드(8), 및 표면 보호막(9)의 도시는 생략되어 있다.
반도체 장치(14)는 1매의 반도체 기판(반도체 웨이퍼)에 대하여 복수의 반도체 장치(14, 14, …)를 형성하고 나서 개개의 반도체 장치(14)로 분할함으로써 제조된다. 또는, 반도체 웨이퍼에 대하여, 각각 촬상 소자(12), 마이크로 렌즈부(13), 관통 전극(3), 돌기부(3a) 등을 복수 형성하고 나서 개개의 반도체 기판(1)(반도체 칩)으로 분할하고, 분할한 개개의 반도체 기판(1)에 글래스 덮개(11)를 장착하거나 땜납 볼(7)을 형성하거나 함으로써 반도체 장치(14)(CSP)가 제조된다. 이하에서는, 1개의 반도체 장치(14)에 주목하여 설명한다.
우선, 반도체 기판(100)의 일면에, 촬상 소자(12), 전극 패드(8)를 포함하는 주변 회로(도시되지 않음) 및 마이크로 렌즈부(13) 등을 형성한다(도 7a). 반도체 기판(100)은 도 4 내지 도 6에 도시하는 반도체 기판(1)보다도 두껍고, Si를 이용하여 이루어지는 평판이며, 또한 후술하는 도 8a의 시점에서 반도체 기판(1)으로 된다. 반도체 기판(100)의 일면은 반도체 기판(1)의 표면에 해당하고, 촬상 소자(12)는 반도체 기판(100)의 일면측에 형성된다. 촬상 소자(12) 및 전극 패드(8)를 포함하는 주변 회로를 형성한 후, 촬상 소자(12)의 형성면 위를 포함하는 반도체 기판(100) 일면 상에, 도시하지 않은 투광성의 절연막이 형성된다.
절연막의 형성후, 투광성의 평탄화막, 컬러 필터, 절연막(각각 도시되지 않음)을 개재하여 마이크로 렌즈부(13)가 촬상 소자(12) 상에 마련된다. 마이크로 렌즈부(13)를 형성한 후, SiO2, SiN4 등을 이용하여 보호막이 형성되고, 형성된 보호막 중, 전극 패드(8) 상의 보호막이 제거됨으로써, 표면 보호막(9)이 형성된다.
표면 보호막(9)의 형성후, 반도체 기판(100)의 일면측에, 복수의 구멍부(1a, 1a, …)를 형성한다(도 7b). 우선, 반도체 기판(100) 일면측에 레지스트를 도포하여 노광 및 현상을 행함으로써 전극 패드(8) 상이 윈도우 개방되고, 다음으로, 레지스트 윈도우 개방부분의 에칭을 드라이 에칭으로 행하여 윈도우 개방부분의 전극 패드(8), 해당 전극 패드(8) 아래의 절연막, 및 반도체 기판(100)의 Si를 제거함으로써 구멍부(1a, 1a, …)가 형성되고, 마지막으로 레지스트가 제거된다. 또한, 드라이 에칭전에, 예를 들면 웨트 에칭에 의해 윈도우 개방부분의 전극 패드(8) 및 절연막을 제거해도 된다. 또한, 전극 패드(8) 아래의 절연막 형성 시 또는 전극 패드(8) 형성 시에 구멍부(1a, 1a, …) 형성부의 절연막 또는 전극 패드(8)를 미리 제거해 두어도 된다.
구멍부(1a, 1a, …)는 반도체 기판(100)을 관통하고 있지 않고, 각 구멍부(1a)의 개구는 50㎛∼100㎛ 사방, 깊이는 100㎛∼150㎛이다. 각 구멍부(1a)의 위치 및 깊이는 반도체 기판(1)이 갖는 각 관통 구멍의 위치 및 깊이와 대략 동일하다.
구멍부(1a, 1a, …)의 형성후, 구멍부(1a, 1a, …) 내에, 도 8a의 시점에서 관통 전극(3, 3, …)으로 되는 금속부(33, 33, …), 및 돌기부(3a, 3a, …)를, Cu를 이용한 전해 도금에 의해 형성한다(도 7c). 금속부(33, 33, …) 및 돌기부(3a, 3a, …)는, 각 금속부(33)가 각 구멍부(1a)를 메우고, 또한 반도체 기판(100)의 일면측에 돌출한 돌기부(3a)끼리의 두께가 대략 동일하며, 게다가 마이크로 렌즈부(13)의 두께보다 두껍게 되도록 형성된다. 또한, 금속부(33, 33, …) 및 돌기부(3a, 3a, …)의 재료는, 도금에 적합한 도전성 재료이면, Cu가 아니더라도 무방하다.
이하, 1개의 구멍부(1a)에 주목하여 금속부(33) 및 돌기부(3a)의 형성 수순을 상술한다. 구멍부(1a)의 형성후, 구멍부(1a) 내벽 및 바닥부에, 도 8a의 시점에서 관통 구멍 절연막(2)으로 되는 도시하지 않은 절연막이 형성된다. 이러한 절연막은, 예를 들면 CVD법에 의해 SiO2, Si3N4 등의 무기막을 구멍부(1a)에 형성함으로써, 또는 폴리이미드계 혹은 에폭시계의 유기막을 구멍부(1a)에 도포함으로써 형성된다. 절연막의 형성후, 구멍부(1a) 내벽 및 바닥부를 포함하는 반도체 기판(100) 표면 상에, Ti 및 Cu를 이용한 스퍼터법에 의해, 도금용 시드층과 배리어 메탈층을 겸한 금속층이 형성된다.
금속층의 형성후, 마이크로 렌즈부(13)의 두께보다도 두껍게 레지스트가 도포되고, 계속해서 노광과 현상을 행함으로써 구멍부(1a) 및 전극 패드(8)의 형성 위치, 즉 도 8a의 시점에서 관통 전극(3)으로 되는 금속부(33) 및 돌기부(3a)를 형성하여야 할 위치의 윈도우 개방이 이루어져 레지스트 윈도우부가 형성된다.
레지스트 윈도우부의 형성후, 전해 Cu 도금을 행함으로써 레지스트 윈도우부 및 구멍부(1a) 내부의 금속층 상에 Cu가 퇴적된다. 이 때, 레지스트 윈도우부 및 구멍부(1a)가 도전성 재료인 Cu에 의해서 메워짐으로써 금속부(33) 및 금속제의 돌기부(3a)가 형성된다. 도포된 레지스트는 금속부(33) 및 돌기부(3a)의 형성후 제거된다. 돌기부(3a, 3a, …)는 전해 도금에 의해 동시적으로 형성되기 때문에, 돌기부(3a, 3a, …)끼리의 두께는 대략 동일하게 된다.
금속부(33, 33, …) 및 돌기부(3a, 3a, …)의 형성후, 반도체 기판(100)을 반도체 기판(1)으로 하고, 금속부(33, 33, …)를 관통 전극(3, 3, …)으로 한다(도 8a). 구체적으로 설명하면, 반도체 기판(100)의 타면측을 연마하여, 구멍부(1a, 1a, …)의 바닥부에 이를 때까지 반도체 기판(100)의 타면측 Si 및 구멍부(1a, 1a, …) 바닥부의 절연막을 제거함으로써, 반도체 기판(1)이 형성된다. 이 때 금속부(33, 33, …)의 바닥부(반도체 기판(1) 이면측 단부)가 노출되어, 반도체 기판(1)을 관통하는 관통 전극(3, 3, …)으로 된다. 또한, 구멍부(1a, 1a, …) 내부의 절연막의 잔부가 관통 구멍 절연막(2)으로 된다.
반도체 기판(100)의 타면측 연마는, 금속부(33, 33, …)의 바닥부가 노출될 때까지 행한다. 또는, 우선, 반도체 기판(100)의 타면측을 연마하여, 금속부(33, 33, …)를 노출시키지 않고서 반도체 기판(100)의 타면측 Si를 두께 5㎛∼30㎛만큼 남기고 연마를 종료하고, 다음으로, RIE(반응성 이온 에칭)으로 남은 타면측 Si를 에칭하여 금속부(33, 33, …) 바닥부를 노출시키고, 마지막으로, 반도체 기판(1) 이면의 청정화를 행하기 위해서 CMP법으로 타면측을 더 연마한다.
이상과 같이 하여 관통 전극(3) 및 돌기부(3a)는 일체로 게다가 동시적으로 형성되어 있다. 또한, 구멍부(1a, 1a, …) 내에서의 절연막의 형성후, 전해 도금을 행하는 대신에, 구멍부(1a, 1a, …)의 개구 및 개구 주변을 제외한 표면 보호막(9) 상에 인쇄 마스크를 형성하고, 인쇄 마스크가 형성되어 있지 않은 부분, 즉 구멍부(1a, 1a, …) 내 및 개구 주변에 도전성의 금속 페이스트를 인쇄하고, 인쇄한 금속 페이스트를 경화시킴으로써 금속부(33, 33, …) 및 돌기부(3a, 3a, …)를 일체 형성해도 된다. 이 경우, 돌기부(3a, 3a, …)의 두께는 인쇄 마스크의 두께를 조절함으로써 균일하게 된다. 또한, 반도체 기판(1)에 에칭, 레이저 조사 등에 의해 관통 구멍을 형성하고, 형성한 관통 구멍에 CVD법, 전해 도금 등에 의해 관통 전극(3)을 형성하고, 계속해서 돌기부(3a)를 형성해도 된다.
반도체 기판(1) 및 관통 전극(3, 3, …)의 형성후, 반도체 기판(1)의 이면측에 이면 배선(4) 및 이면 보호막(6)을 형성한다(도 8b). 이 경우, 우선 이면 절연막(5)이 형성되고, 다음으로 관통 전극(3, 3, …)에 접속된 이면 배선(4)이 형성되고, 계속해서, 도 9b에서 형성되는 땜납 볼(7, 7, …)의 배치 개소(랜드부)를 제외한 이면 절연막(5) 및 이면 배선(4)에 대하여, 이면 보호막(6)이 적층된다.
여기서, 1개의 관통 전극(3)에 주목하여 이면 배선(4), 이면 절연막(5) 및 이면 보호막(6)의 형성을 상술한다. 관통 전극(3) 및 돌기부(3a)의 형성후, 관통 전극(3)의 바닥부(반도체 기판(1) 이면측 단부)를 제외한 반도체 기판(1)의 이면에 대하여 이면 절연막(5)이 적층된다. 이면 절연막(5)은 다음에 형성되는 이면 배선(4)과 반도체 기판(1)을 절연하기 위한 절연막이다.
이러한 이면 절연막(5)은, 예를 들면, 관통 전극(3)의 바닥부를 포함하는 반도체 기판(1) 이면에 대하여 감광성의 유기막을 적층하고 나서 노광 및 현상을 행하고, 관통 전극(3) 바닥부에 대응하는 부분의 윈도우 개방을 행한 후, 열 처리에 의한 큐어링(열 경화)을 행하여 유기막을 경화시킴으로써 형성된다. 또는, 이면 절연막(5)은, 관통 전극(3)의 바닥부를 포함하는 반도체 기판(1) 이면에 대하여 SiO2, SiN4 등의 무기막을 적층하고 나서 레지스트를 도포하여 노광 및 현상을 행하고, 관통 전극(3)에 대응하는 부분의 윈도우 개방후, 관통 전극(3)의 바닥부를 피복하는 무기막을 에칭에 의해 제거하고, 마지막으로 레지스트를 제거함으로써 형성된다.
이면 절연막(5)의 형성후, 관통 전극(3)의 바닥부, 및 이면 절연막(5)의 소정 위치에 층 형상의 이면 배선(4)이 형성된다. 이면 배선(4)을 형성하기 위해서, 우선, 관통 전극(3)의 바닥부 및 이면 절연막(5)에 대하여, Ti 및 Cu를 이용한 스퍼터법에 의해 도금용 시드층과 배리어 메탈층을 겸한 금속층이 적층된다. 다음으로, 레지스트가 도포되고, 노광 및 현상에 의해 관통 전극(3)의 바닥부 및 이면 절연막(5)의 소정 위치에 윈도우 개방부가 형성된다. 윈도우 개방부의 형성후, 전해 Cu 도금을 행함으로써 윈도우 개방부가 Cu에 의해서 메워져, 이면 배선(4)이 형성된다. 마지막으로, 레지스트를 제거한 후, 레지스트에 피복되어 있던 불필요한 금속층을 에칭에 의해 제거한다.
또한, 관통 전극(3)의 바닥부 및 이면 절연막(5)에 대하여, 이면 배선(4)을 구성하는 금속(Cu, CuNi, Ti 등)을 이용하여 스퍼터법에 의해 금속층을 적층하고, 레지스트를 도포하여 노광 및 현상을 행하고, 에칭에 의해 이면 배선(4)을 형성해도 된다.
이면 배선(4)의 형성후, 도 9b의 시점에서 땜납 볼(7)이 형성되는 위치를 제외한 이면 배선(4), 및 이면 절연막(5)에 대하여, 이면 배선(4)을 보호하기 위한 이면 보호막(6)이 적층된다. 이면 보호막(6)은 이면 배선(4) 및 이면 절연막(5)에 대하여, 감광성의 유기막을 적층한 후, 노광 및 현상을 행하여 땜납 볼(7)이 형성되는 위치에 윈도우 개방하고, 계속해서, 열 경화를 행하여 유기막을 경화시킴으로써 형성한다. 또한, 이면 보호막(6)은 이면 배선(4) 및 이면 절연막(5)에 대하여, SiO2, SiN4 등의 무기막을 적층하고 나서 레지스트를 도포하여 노광 및 현상을 행하고, 땜납 볼(7)이 형성되는 위치의 윈도우 개방을 에칭에 의해 행함으로써 형성해도 된다.
이면 보호막(6)의 형성후, 돌기부(3a, 3a, …)의 상면을 포함하는 반도체 기판(1) 표면에, 촬상 소자(12) 및 마이크로 렌즈부(13)로부터 이격하여, 합성 수지제의 접착제부(101)를 형성한다(도 8c). 접착제부(101)는, 페이스트 형상의 접착제를, 인쇄에 의해서 반도체 기판(1) 표면에 전사함으로써 형성되고, 도 9a의 시점에서 접착 밀봉부(10)로 된다. 이와 같이 하여 형성된 접착제부(101)는 접착 밀봉부(10)로 될 때까지 적절한 유연성을 갖는다.
접착제부(101)의 형성후, 반도체 기판(1)에 대하여 글래스 덮개(11)를 장착하고, 접착제부(101)를 경화시켜 접착 밀봉부(10)로 한다(도 9a). 이 경우, 우선, 글래스 덮개(11)가 접착제부(101)를 개재하여 돌기부(3a, 3a, …) 상에 탑재되고, 다음으로, 반도체 기판(1) 및 글래스 덮개(11)가, 글래스 덮개(11)의 일면(반도체 기판(1)측의 면)이 돌기부(3a)의 상면에 접촉할 때까지 적절하게 가압되고, 마지막으로, 열 경화에 의해 접착제부(101)가 경화한다. 이에 의해서 접착 밀봉부(10)가 형성되고, 접착 밀봉부(10)를 개재하여 반도체 기판(1) 및 돌기부(3a, 3a, …)와 글래스 덮개(11)가 고정된다. 그 결과, 반도체 기판(1) 및 글래스 덮개(11) 사이가 접착 밀봉부(10)에 의해서 밀봉된다.
또한, 접착 밀봉부(10)는 감광성의 접착제를 반도체 기판(1) 표면에 도포하고 노광 및 현상을 행함으로써 형성되어도 된다.
반도체 기판(1)에 대한 글래스 덮개(11)의 장착에 관하여, 접착제부(101)는 유연성을 갖기 때문에, 반도체 기판(1) 및 글래스 덮개(11)의 가압 시에 반도체 기판(1)이 파손되는 것이 방지된다. 또한, 접착제부(101)는 유연성을 갖지만, 돌기부(3a, 3a, …)가 스페이서로서 반도체 기판(1) 및 글래스 덮개(11) 사이에 개재되기 때문에, 글래스 덮개(11)가 접착제부(101)에 가라앉거나, 경사지거나, 마이크로 렌즈부(13) 또는 촬상 소자(12)에 접촉하거나 하는 일이 방지된다.
또한, 반도체 기판(1)에 대한 글래스 덮개(11)의 장착은, 개개의 반도체 기판(1)에 대하여 1매의 글래스 덮개(11)를 장착해도 되고, 복수의 반도체 기판(1, 1, …)에 대하여 1매의 글래스판을 장착하고 나서 글래스판을 글래스 덮개(11, 11, …)로 분할하여도 된다. 또한, 글래스 덮개(11)의 면적은, 돌기부(3a, 3a, …)에 접촉 가능한 면적이면 반도체 기판(1)의 면적보다도 작아도 된다. 이 경우, 반도체 장치(14)가 소형화된다. 단, 반도체 기판(1)의 면적은, 촬상 소자(12) 및 마이크로 렌즈부(13)를 피복하기 위해서, 이들 면적보다 클 필요가 있다.
반도체 기판(1)에 대한 글래스 덮개(11)의 장착후, 반도체 기판(1)의 이면에 땜납 볼(7, 7, …)을 형성한다(도 9b). 이 경우, 우선 랜드부(즉, 이면 보호막(6)에 피복되어 있지 않은 이면 배선(4))에 로진계(rosin-based flux)의 플럭스를 도포하고, 다음으로 Sn-Ag-Cu의 땜납을 볼 형상으로 형성하고, 마지막으로 열 처리를 행하여 플럭스를 세정 제거한다.
도 10은 본 발명의 실시 형태 1에 따른 광학 장치용 모듈의 구성을 도시하는 단면도이다. 광학 장치용 모듈은 원통 형상의 광로 획정기(17)를 구비한다. 광로 획정기(17)는 일단측에서 렌즈(18)를 유지하고 있고, 배선 기판(15)에 의해서 타단측의 개구는 광로 획정기(17) 외부측으로부터 폐쇄되어 있으며, 광로 획정기(17)의 타단측과 배선 기판(15) 사이는 도시하지 않은 접착부에서 접착 및 밀봉되어 있다. 배선 기판(15)은 적어도 광로 획정기(17) 내부측의 일면에 도체 배선(16)이 패터닝 형성되어 있다.
반도체 장치(14)는 반도체 기판(1) 이면측을 배선 기판(15)측으로 향하여 광로 획정기(17) 내부에 배치되어 있고, 플립 칩 본딩에 의해 땜납 볼(7, 7, …)과 도체 배선(16)이 전기적으로 접속되어 있다.
이러한 광학 장치용 모듈에 있어서의 광로 획정기(17)는, 마이크로 렌즈부(13) 및 촬상 소자(12)에의 광로를 획정한다. 또한, 광로 획정기(17)는 렌즈(18)를 유지하는 유지구, 및 반도체 장치(14), 도체 배선(16) 등을 외부 환경으로부터 보호하는 보호구로서도 기능한다.
이상과 같은 광학 장치용 모듈은 본딩 와이어에 의한 전극간의 접속이 불필요하다. 이 때문에, 본딩 와이어 접속이 필요했던 종래의 광학 장치용 모듈에 비하여, 본딩 와이어 접속에 요하는 스페이스 분만큼 폭 방향(도 10 중 화살표 방향)의 면적 및 두께 방향(도 10 중 백색 화살표 방향)의 길이가 소형화되어 있다.
또한, 반도체 장치(14)는 반도체 기판(1)과 글래스 덮개(11)가 일체적으로 구성되고, 또한 광학 장치용 모듈이 구비하는 광로 획정기(17)의 일단측(렌즈(18)측) 개구부에 글래스 덮개(11)가 접촉할 때까지 반도체 장치(14)를 근접시킬 수 있기 때문에, 광학 장치용 모듈의 두께가 보다 저감되어 있다.
또한, 반도체 장치(14)는, 광로 획정기(17) 내부에 배치되기 전에 글래스 덮개(11)와 접착 밀봉부(10)에 밀봉되어 촬상 소자(12) 및 마이크로 렌즈부(13)가 보호되고 있기 때문에, 광학 장치용 모듈의 제조 시에 촬상 소자(12) 또는 마이크로 렌즈부(13)에 이물이 부착되거나 접촉하거나, 이들이 파손되거나 하는 일이 방지된다. 그 결과, 광학 장치용 모듈의 제조 공정이 간략해진다. 또한 광학 장치용 모듈의 제조 수율이 향상되어, 광학 장치용 모듈의 신뢰성이 향상된다.
또한, 반도체 장치(14)는, 땜납 볼(7, 7, …)을 형성하는 대신에 땜납 페이스트를 도포하여 층 형상의 땜납 전극을 형성하고, 형성된 땜납 전극과 도체 배선(16)이 전기적으로 접속되는 구성으로 하여도 된다. 이 경우, 광학 장치용 모듈의 두께가 더욱 소형화된다.
또한, 반도체 장치(14) 또는 반도체 장치(14)를 구비하는 광학 장치용 모듈이, 글래스 덮개(11) 또는 마이크로 렌즈부(13)에 형성된 컬러 필터, 적외선 차단막 등의 광학 필터를 구비하는 구성이어도 된다.
또한, 배선 기판(15)을 구비하지 않고, 이면측이 광로 획정기(17) 외부에 노출된 반도체 기판(1)과 광로 획정기(17)의 타단측 사이를 접착 및 밀봉하는 구성이어도 된다. 이 경우, 배선 기판(15)에 해당하는 양만큼 광학 장치용 모듈이 소형화된다.
이상과 같은 반도체 장치(14)를 구비하는 광학 장치용 모듈은, 디지털 카메라 또는 카메라 기능을 갖는 휴대 전화기와 같은 광학 장치에 구비되지만, 촬상 소자(12)의 면적에 대한 배선 기판(15) 및 광로 획정기(17)의 평면 투영 면적이 최소한으로 해결되기 때문에, 고밀도 실장화가 실현된다.
(실시 형태 2)
도 11은 본 발명의 실시 형태 2에 따른 반도체 장치(14)의 구성을 도시하는 단면도이다. 본 실시 형태의 반도체 장치(14)와 실시 형태 1의 반도체 장치(14)의 차이는, 돌기부(30, 30, …)를 구비하는지 여부이다. 이 때문에, 실시 형태 1에 대응하는 부분에는 동일 부호를 붙이고 이들의 설명을 생략한다.
반도체 기판(1)은 관통 전극(3, 3, …)과 일대일 대응의 돌기부(3a, 3a, …)를 구비한다. 단, 관통 전극(3, 3, …)의 개수는 실시 형태 1의 반도체 장치(14)가 구비하는 관통 전극(3, 3, …)의 개수보다 적고, 또는 관통 전극(3, 3, …)의 배치는 실시 형태 1의 반도체 장치(14)가 구비하는 관통 전극(3, 3, …)의 배치에 비하여 기울어 있어, 돌기부(3a, 3a, …)만으로는 글래스 덮개(11)의 안정된 지지가 불가능하다.
이 때문에, 반도체 기판(1)은, 촬상 소자(12)의 형성면 위에, 글래스 덮개(11)측으로 돌출하고 있는 돌기부(30, 30, …)를 구비한다. 돌기부(30, 30, …)끼리의 두께는 돌기부(3a, 3a, …)의 두께와 대략 동일하고, 돌기부(30, 30, …)의 형상, 두께, 개수 및 배치는, 돌기부(3a, 3a, …) 및 돌기부(30, 30, …)에 의해 글래스 덮개(11)의 안정된 지지가 가능하도록 설정되어 있다.
돌기부(30, 30, …)는 관통 전극(3, 3, …) 및 돌기부(3a, 3a, …)와 동일한 재료를 이용하여, 전해 도금 또는 금속제 페이스트의 인쇄 및 경화에 의한 관통 전극(3, 3, …) 및 돌기부(3a, 3a, …)의 형성 시에, 동시적으로 또는 관통 전극(3, 3, …) 및 돌기부(3a, 3a, …)의 형성과 연속적으로 형성된다.
돌기부(30, 30, …)가 위치하는 촬상 소자(12)의 형성면 위에는, 마이크로 렌즈부(13)의 마이크로 렌즈가 형성되어 있지 않다. 또한, 글래스 덮개(11)와 반도체 기판(1)의 사이는 접착 밀봉부(10)에 의해 확실하게 접착 및 밀봉되어 있기 때문에, 돌기부(30, 30, …)의 상면과 글래스 덮개(11)는 접착되어 있어도 되고, 접착되어 있지 않더라도 무방하다. 또한, 촬상 소자(12)의 수광을 방해하지 않도록, 돌기부(30, 30, …)의 주위에는 접착 밀봉부(10)는 형성되어 있지 않다.
이상과 같이, 돌기부(3a, 3a, …) 및 돌기부(30, 30, …)는, 촬상 소자(12)의 형성면 외에 한정되지 않고, 반도체 기판(1)의 표면에 적절한 형상, 두께, 개수 및 배치로 형성된다.
또한, 본 실시 형태 1, 2에서의 반도체 장치(14)는 복수의 돌기부를 구비하지만, 단수의 돌기부를 구비하여도 된다. 이 경우, 돌기부는 예를 들면 촬상 소자(12) 및 마이크로 렌즈부(13)를 정사각 또는 역 C형으로 둘러싸는 벽 형상으로 형성되어, 글래스 덮개(11)를 안정적으로 지지한다.
또한, 반도체 기판(1)의 표면 상에 형성되는 돌기부는, 그 일부가 적어도 1개의 관통 전극(3)과 일체로 형성되어도 되고, 별개로 형성되어도 된다. 또한, 관통 전극(3)과 일체로 형성되는 돌기부는, 반도체 기판(1)의 표면 상에는 형성되지 않는 구성이라도 무방하다. 반도체 기판(1)의 표면 상에 돌기부를 형성하지 않는 경우, 예를 들면 반도체 기판(1)의 단부에 L자 형상의 돌기부를 형성해도 된다. 또한, 돌기부를 반도체 기판(1)에 형성하고 있는 구성이 아니라, 돌기부를 글래스 덮개(11)에 형성하고 있는 구성이어도 된다. 또한, 돌기부 대신에, 반도체 기판(1), 글래스 덮개(11) 등과는 별도의 스페이서를 반도체 기판(1) 및 글래스 덮개(11) 사이에 개재해도 된다.
또한, 돌기부와 관통 전극(3)이 별도인 경우, 또는 돌기부와 관통 전극(3)이 일체인 경우라도, 돌기부와 관통 전극(3)이 완전히 동일한 재료로 형성될 필요는 없다. 또한, 돌기부는 Cu 이외의 금속제여도 되고 비 금속제여도 된다.
본 발명에 따르면, 반도체 기판과 덮개 부재 사이에, 반도체 기판에 마련된 돌기부를 개재시킴으로써, 덮개 부재의 경사, 덮개 부재에 의한 반도체 기판 또는 반도체 기판에 마련되어 있는 각 부의 파손, 및 가압에 의한 반도체 기판의 파손을 방지할 수 있다.
또한, 돌기부의 두께를 마이크로 렌즈의 두께보다도 두껍게 형성함으로써, 덮개 부재에 의한 마이크로 렌즈의 파손을 방지할 수 있다.
그리고 또한, 돌기부 및 관통 전극을 일체로 형성하거나, 또는 돌기부를 관통 전극의 구성 재료/ 형성 수단과 동일한 재료/ 수단으로 형성함으로써, 간이하고도 저렴한 비용으로 돌기부를 형성할 수 있다.
도 1은 종래의 반도체 장치의 구성을 도시하는 단면도.
도 2는 종래의 광학 장치용 모듈의 구성을 도시하는 단면도.
도 3a 및 3b는 종래의 다른 반도체 장치의 구성을 도시하는 단면도.
도 4는 본 발명의 실시 형태 1에 따른 반도체 장치의 구성을 도시하는 평면도.
도 5는 본 발명의 실시 형태 1에 따른 반도체 장치의 구성을 도시하는 단면도.
도 6은 본 발명의 실시 형태 1에 따른 반도체 장치가 구비하는 관통 전극 및 돌기부의 구성을 도시하는 확대 단면도.
도 7a 내지 7c는 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법의 설명도.
도 8a 내지 8c는 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법의 설명도.
도 9a 및 9b는 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법의 설명도.
도 10은 본 발명의 실시 형태 1에 따른 광학 장치용 모듈의 구성을 도시하는 단면도;
도 11은 본 발명의 실시 형태 2에 따른 반도체 장치의 구성을 도시하는 단면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 반도체 기판
3 : 관통 전극
3a : 돌기부
4 : 이면 배선
6 : 이면 보호막
7 : 땜납 볼
10 : 접착 밀봉부
11 : 글래스 덮개
12 : 촬상 소자
13 : 마이크로 렌즈부
14 : 반도체 장치

Claims (13)

  1. 반도체 소자가 일면에 형성된 반도체 기판과,
    상기 반도체 기판에 형성된 관통 전극과,
    상기 반도체 소자를 피복하도록 상기 반도체 기판에 장착된 덮개 부재와,
    상기 일면으로부터 상기 덮개 부재측으로 돌출하는, 상기 반도체 기판에 형성된 돌기부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 일면에 마련된 마이크로 렌즈를 더 포함하고,
    상기 돌기부의 두께는 상기 마이크로 렌즈의 두께보다 큰 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 돌기부는 상기 관통 전극과 일체로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 돌기부는 상기 일면 상에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 관통 전극과 상기 돌기부는 동일한 도전성 재료를 이용하여 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 돌기부는 금속으로 만들어지는 것을 특징으로 하는 반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 덮개 부재는 투광성을 갖고, 상기 반도체 소자는 수광 소자 또는 촬상 소자인 것을 특징으로 하는 반도체 장치.
  8. 제1항 또는 제2항에 기재된 반도체 장치와,
    상기 반도체 장치로의 광로를 획정하는 광로 획정기(optical path defining device)
    를 포함하는 광학 장치용 모듈.
  9. 반도체 기판의 일면에 반도체 소자를 형성하는 단계와,
    관통 전극을 상기 반도체 기판에 형성하는 단계와,
    상기 반도체 기판에, 상기 일면으로부터 돌출하는 돌기부를 형성하는 단계와,
    상기 형성한 돌기부가 상기 일면과 덮개 부재 사이에 개재하도록 덮개 부재를 상기 반도체 기판에 장착하여, 상기 반도체 소자를 피복하는 단계
    를 포함하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 일면에 마이크로 렌즈를 마련하는 단계를 더 포함하고,
    상기 돌기부를 형성하는 경우, 상기 마이크로 렌즈의 두께보다도 두껍게 상기 돌기부를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 관통 전극의 형성후, 또는 상기 관통 전극의 형성중에, 상기 돌기부가 상기 관통 전극과 일체로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제9항 또는 제10항에 있어서,
    상기 반도체 기판에 대하여 도금을 행함으로써 상기 돌기부를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제9항 또는 제10항에 있어서,
    상기 반도체 기판에 대하여 금속제 페이스트를 인쇄하고, 상기 인쇄한 금속제 페이스트를 경화시킴으로써 상기 돌기부를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020050006271A 2004-01-23 2005-01-24 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법 KR100755165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004016296A JP4198072B2 (ja) 2004-01-23 2004-01-23 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JPJP-P-2004-00016296 2004-01-23

Publications (2)

Publication Number Publication Date
KR20050076781A true KR20050076781A (ko) 2005-07-27
KR100755165B1 KR100755165B1 (ko) 2007-09-04

Family

ID=34792474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050006271A KR100755165B1 (ko) 2004-01-23 2005-01-24 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7221051B2 (ko)
JP (1) JP4198072B2 (ko)
KR (1) KR100755165B1 (ko)
CN (1) CN100433303C (ko)
TW (1) TWI253149B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741344B1 (ko) * 2005-03-29 2007-07-20 샤프 가부시키가이샤 광학 장치 모듈, 및 광학 장치 모듈의 제조 방법
US7589422B2 (en) 2006-03-14 2009-09-15 Samsung Electronics Co., Ltd. Micro-element package having a dual-thickness substrate and manufacturing method thereof

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4468609B2 (ja) * 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
EP1624493A3 (fr) * 2004-07-23 2006-09-13 Stmicroelectronics Sa Procédé de fabrication de module optique pour boîtier semiconducteur à capteur optique
US8368096B2 (en) 2005-01-04 2013-02-05 Aac Technologies Japan R&D Center Co., Ltd. Solid state image pick-up device and method for manufacturing the same with increased structural integrity
JP2006228837A (ja) * 2005-02-15 2006-08-31 Sharp Corp 半導体装置及びその製造方法
TWI264807B (en) * 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
KR100785488B1 (ko) * 2005-04-06 2007-12-13 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
TW200644261A (en) 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
JP4486005B2 (ja) * 2005-08-03 2010-06-23 パナソニック株式会社 半導体撮像装置およびその製造方法
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
US7354799B2 (en) * 2005-11-08 2008-04-08 Intel Corporation Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring
US9034729B2 (en) * 2006-08-25 2015-05-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
US8653612B2 (en) * 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
KR100769722B1 (ko) * 2006-10-10 2007-10-24 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP2008130738A (ja) * 2006-11-20 2008-06-05 Fujifilm Corp 固体撮像素子
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7566854B2 (en) * 2006-12-08 2009-07-28 Advanced Chip Engineering Technology Inc. Image sensor module
US20080169556A1 (en) * 2007-01-16 2008-07-17 Xin Tec Inc. Chip package module heat sink
JP4958273B2 (ja) * 2007-01-23 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 発光装置及びその製造方法
JP5008998B2 (ja) * 2007-02-05 2012-08-22 株式会社フジクラ 電子部品
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
TW200839982A (en) * 2007-03-19 2008-10-01 Xintec Inc Integrated circuit package and method for fabricating thereof
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
TWI473183B (zh) * 2007-06-19 2015-02-11 Invensas Corp 可堆疊的積體電路晶片的晶圓水平表面鈍化
TW200917391A (en) * 2007-06-20 2009-04-16 Vertical Circuits Inc Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
CN103178032B (zh) 2007-07-31 2017-06-20 英闻萨斯有限公司 使用穿透硅通道的半导体封装方法
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
US7923298B2 (en) * 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
KR101614960B1 (ko) * 2007-10-18 2016-04-22 인벤사스 코포레이션 반도체 다이 어셈블리 및 반도체 다이 준비 방법
JP5197219B2 (ja) * 2007-11-22 2013-05-15 パナソニック株式会社 半導体装置およびその製造方法
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US7598580B1 (en) * 2008-05-15 2009-10-06 Kingpak Technology Inc. Image sensor module package structure with supporting element
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
JPWO2010058503A1 (ja) * 2008-11-21 2012-04-19 パナソニック株式会社 半導体装置およびその製造方法
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP2011003828A (ja) * 2009-06-22 2011-01-06 Panasonic Corp 光半導体装置、及びそれを用いた光ピックアップ装置、並びに電子機器
TWI570879B (zh) 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
US8421175B2 (en) * 2009-09-10 2013-04-16 STMicroelectronics ( Research & Development) Limited Wafer level packaged integrated circuit
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
JP2011128140A (ja) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd センサデバイス及びその製造方法
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
JP2011205222A (ja) * 2010-03-24 2011-10-13 Toshiba Corp カメラモジュール
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
JP2012044091A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像装置、撮像モジュール及びカメラ
JP5721981B2 (ja) 2010-09-10 2015-05-20 オリンパス株式会社 撮像ユニットおよび撮像ユニットを具備する内視鏡
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8604578B2 (en) * 2010-10-25 2013-12-10 Hsin-Chih CHIU Chip package
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
TWI414062B (zh) * 2011-02-24 2013-11-01 Kingpaktechnology Inc 降低透光板傾斜度之影像感測器製造方法
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US9052476B2 (en) * 2012-07-04 2015-06-09 Sae Magnetics (H.K.) Ltd. Wafer-level packaged optical subassembly and transceiver module having same
CN103943640A (zh) * 2013-01-22 2014-07-23 胜开科技股份有限公司 降低光学单元倾斜度的影像感测器制造方法
SG11201601050PA (en) 2013-09-10 2016-03-30 Heptagon Micro Optics Pte Ltd Compact opto-electronic modules and fabrication methods for such modules
JP2015115386A (ja) * 2013-12-10 2015-06-22 ソニー株式会社 固体撮像素子、電子機器、および固体撮像素子の製造方法
US10096635B2 (en) * 2014-08-08 2018-10-09 Xintec Inc. Semiconductor structure and manufacturing method thereof
CN105514129B (zh) * 2014-09-25 2018-10-09 中芯国际集成电路制造(上海)有限公司 一种图像传感器装置及其制造方法
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10750060B2 (en) 2016-03-31 2020-08-18 Sony Corporation Camera module, method of manufacturing camera module, imaging apparatus, and electronic apparatus
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US10170508B2 (en) * 2016-06-21 2019-01-01 Kingpak Technology Inc. Optical package structure
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
DE102017210379A1 (de) * 2017-06-21 2018-12-27 Robert Bosch Gmbh Bildsensormodul

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991172B2 (ja) * 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
JP3542311B2 (ja) * 2000-01-28 2004-07-14 株式会社ルネサステクノロジ 半導体装置
JP2001351997A (ja) 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3839271B2 (ja) 2001-05-01 2006-11-01 富士写真フイルム株式会社 固体撮像装置及びその製造方法
KR100389630B1 (ko) * 2001-05-04 2003-06-27 삼성전기주식회사 촬상소자 모듈 팩키지
JP2002343861A (ja) * 2001-05-21 2002-11-29 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741344B1 (ko) * 2005-03-29 2007-07-20 샤프 가부시키가이샤 광학 장치 모듈, 및 광학 장치 모듈의 제조 방법
US7589422B2 (en) 2006-03-14 2009-09-15 Samsung Electronics Co., Ltd. Micro-element package having a dual-thickness substrate and manufacturing method thereof

Also Published As

Publication number Publication date
TW200525712A (en) 2005-08-01
CN100433303C (zh) 2008-11-12
CN1645598A (zh) 2005-07-27
JP4198072B2 (ja) 2008-12-17
US7221051B2 (en) 2007-05-22
JP2005209967A (ja) 2005-08-04
TWI253149B (en) 2006-04-11
US20050161805A1 (en) 2005-07-28
KR100755165B1 (ko) 2007-09-04

Similar Documents

Publication Publication Date Title
KR100755165B1 (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
KR100791730B1 (ko) 반도체 장치 및 그 제조 방법
KR100845759B1 (ko) 광학 장치용 모듈 및 광학 장치용 모듈의 제조 방법
US7180149B2 (en) Semiconductor package with through-hole
US7083999B2 (en) Optical device, method of manufacturing the same, optical module, circuit board and electronic instrument
JP4236594B2 (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
KR100656327B1 (ko) 반도체 장치 및 그 제조 방법
US7576402B2 (en) Semiconductor device, method of manufacturing the same, and camera module
US9034729B2 (en) Semiconductor device and method of manufacturing the same
US8194162B2 (en) Imaging device
US20090059055A1 (en) Optical device and method for fabricating the same
US9966400B2 (en) Photosensitive module and method for forming the same
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
US8659019B2 (en) Semiconductor device
TWI442535B (zh) 電子元件封裝體及其製作方法
JP2006191126A (ja) 半導体装置の製造方法
US9978788B2 (en) Photosensitive module and method for forming the same
KR100673354B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
US20180226442A1 (en) Image sensor and manufacturing method thereof
WO2023162713A1 (ja) 半導体装置、電子機器および半導体装置の製造方法
JP2012090033A (ja) 撮像モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150807

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170814

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180810

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190821

Year of fee payment: 13