JPWO2010058503A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2010058503A1
JPWO2010058503A1 JP2010539109A JP2010539109A JPWO2010058503A1 JP WO2010058503 A1 JPWO2010058503 A1 JP WO2010058503A1 JP 2010539109 A JP2010539109 A JP 2010539109A JP 2010539109 A JP2010539109 A JP 2010539109A JP WO2010058503 A1 JPWO2010058503 A1 JP WO2010058503A1
Authority
JP
Japan
Prior art keywords
semiconductor
hole conductor
electrode
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010539109A
Other languages
English (en)
Inventor
内海　勝喜
勝喜 内海
光 佐野
光 佐野
藤本　博昭
博昭 藤本
佳宏 冨田
佳宏 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2010058503A1 publication Critical patent/JPWO2010058503A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体素子６の貫通孔導体部上部９’および貫通孔導体部下部９を、貫通孔導体部上部９’と貫通孔導体部下部９との接合面の孔径Ａが、貫通孔導体部上部９’の半導体素子６１主面側の孔径Ｂ並びに貫通孔導体部下部９の半導体素子６他方面側の孔径Ｃよりも小さくなるように形成し、貫通孔導体部上部９’上面に電極部３を形成し、さらに電極部３上面に突起部４を形成し、この突起部４に押し当てる状態で光学部材７を半導体素子６上に接着剤８にて固着する。

Description

本発明は、デジタルカメラや携帯電話等に用いられる半導体装置、例えば、半導体撮像素子やフォトＩＣ等の受光素子、ＬＥＤやレーザー等の発光素子、その他汎用的に各種機能を有する汎用半導体装置およびその製造方法に関するものである。
近年、電子機器の小型化、薄型化かつ軽量化とともに半導体装置の高密度実装化の要求が強くなっている。さらに、微細加工技術の進歩による半導体装置の高集積化とあいまって、チップサイズパッケージあるいはベアチップの半導体装置を直接実装する、いわゆるチップ実装技術が提案されている。
例えば、半導体装置の従来技術（例えば、特許文献１を参照）として、半導体撮像素子において半導体素子の撮像領域上に透明板を接着剤で貼り合わせて、半導体撮像素子の薄型化と低コスト化を実現しようとした素子構造および製造方法がある。
この方法は、図６に示すように、撮像領域２１を有する半導体素子２２上に、ガラス等の保護部材２４を接着剤２３により固着し、半導体素子２２の電極２５の直下に貫通孔２６を形成し、貫通孔２６内壁及び半導体素子２２の裏面に絶縁層２７を形成した後に、導体層２８により、電極２５と半導体素子２２の裏面に形成した外部電極３０を電気的に接続することで、半導体撮像素子を得たものである。このように、半導体撮像素子の外形サイズは、半導体素子２２と同等、所謂チップサイズと同等の小型化を実現しているものである。
ＵＳ２００８／００４２２２７号
しかしながら、上記のような従来の半導体装置の場合、半導体素子２２の貫通孔２６の構成上、外部電極３０側の貫通孔２６面積が広く、例えば、電子機器基板へ半導体装置を実装する際に発生する応力（この場合、外部電極側へ、すなわち図面上で下方への応力）によって、半導体装置から貫通孔２６が脱落し、半導体装置と電子機器基板とが電気的ショート不良を引き起こす要因となっていた。
また、半導体素子２２の貫通孔２６自体に微小クラックが入りやすくなり、半導体装置としての電気特性を劣化させる要因ともなっていた。
以上のため、製品（半導体装置）としての歩留まりが低下し、製品のコストアップにつながり、かつ信頼性および量産性も低下するという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、製品として歩留まりの低下を抑えることができ、製品のコストアップを抑えつつ、高信頼性でかつ量産性の高い素子構造を実現することができる半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明の半導体装置は、１主面に突起部が接続された第１電極部が複数形成された半導体素子と、前記半導体素子に対して前記突起部と前記第１電極部とを覆いかつ前記突起部を介して保持された状態で接合された保持部材とを有し、前記半導体素子の前記１主面と他方の面との間を貫通して電気接続する複数の貫通孔導体部が、それぞれ前記半導体素子の内部側から前記１主面側に向かって孔径が大きくなるように形成され、前記複数の第１電極部が、それぞれ前記貫通孔導体部を通じて、前記半導体素子の前記他方の面に形成された外部電極と電気接続されていることを特徴とする。
また、本発明の半導体装置は、前記貫通孔導体部が、前記第１電極部の直下に位置しており、前記半導体素子の前記内部側から前記他方の面側に向かって前記孔径が大きくなることを特徴とする。
これらの構成によると、半導体装置を電子機器基板へ実装する際に発生する応力による貫通孔導体部の脱落を起こりにくくすることにより、半導体装置と電子機器基板とが電気的ショート不良を引き起こすことがなく、高信頼性の半導体装置を提供することができる。また、貫通孔導体部自体に微小クラックを入りにくくすることにより、半導体装置の電気特性を劣化させることがなく、高信頼性の半導体装置を提供することができる。
また、本発明の半導体装置は、前記貫通孔導体部が、前記第１電極部の直下に位置しており、前記半導体素子の前記内部側から前記他方の面側に向かって前記孔径が略同じであることを特徴とする。
この構成によると、高信頼性の半導体装置を提供することができるとともに、貫通孔導体部をエッチングなどにより製造する際に、エッチングが半導体素子の片面でできるようになり、製造コストアップを抑制することができる。
また、本発明の半導体装置は、前記保持部材が、前記半導体素子に対して前記突起部に接した状態で接着された光学部材であることを特徴とする。
また、本発明の半導体装置は、前記保持部材が、１主面に第２電極部が複数形成され前記半導体素子に対して前記第２電極部を前記突起部に接合した状態で電気的に接続された別半導体素子であることを特徴とする。
これらの構成によると、半導体装置を電子機器基板へ実装する際に発生する応力による貫通孔導体部の脱落を起こりにくくすることにより、半導体装置と電子機器基板とが電気的ショート不良を引き起こすことがなく、高信頼性の半導体装置を提供することができる。また、貫通孔導体部自体に微小クラックを入りにくくすることにより、半導体装置の電気特性を劣化させることがなく、高信頼性の半導体装置を提供することができる。
また、本発明の半導体装置の製造方法は、半導体ウェーハ内に等間隔に仮想分割して半導体素子を複数個形成する工程と、前記半導体素子ごとに、その１主面上に複数の貫通孔導体部上部を、それぞれ前記半導体素子の内部側から前記１主面側に向かって孔径が大きくなるように形成する工程と、前記貫通孔導体部上部ごとに、その上面に第１電極部を形成する工程と、前記第１電極部ごとに、その上面に突起部を接続する工程と、前記半導体ウェーハに対して前記突起部と前記第１電極部とを覆いかつ前記突起部を介して保持される状態に保持部材を接合する工程と、前記半導体ウェーハの他方の面を研磨する工程と、前記半導体ウェーハの前記他方の面で前記第１電極部ごとに、その直下近傍に貫通孔導体部下部を、前記貫通孔導体部上部と貫通し、かつ前記半導体素子の前記内部側から前記他方の面側に向かって前記孔径が大きくなるように形成する工程と、前記貫通孔導体部上部および前記貫通孔導体部下部の内壁と前記半導体ウェーハの前記他方の面に絶縁膜を形成する工程と、前記貫通孔導体部上部および前記貫通孔導体部下部の内壁の前記絶縁膜上、および前記貫通孔導体部下部の内壁に続く前記半導体ウェーハの前記他方の面の前記絶縁膜上の一部に、導体層を形成することにより、前記導体層の前記半導体ウェーハの前記他方の面側を外部電極として、前記導体層を通じて前記第１電極部と電気接続する工程と、前記半導体ウェーハを各半導体素子ごとに分割切断することにより、半導体装置を個片化する工程とを有することを特徴とする。
また、本発明の半導体装置の製造方法は、半導体ウェーハ内に等間隔に仮想分割して半導体素子を複数個形成する工程と、前記半導体素子ごとに、その１主面上に複数の貫通孔導体部上部を、それぞれ前記半導体素子の内部側から前記１主面側に向かって孔径が大きくなるように形成する工程と、前記貫通孔導体部上部ごとに、その上面に第１電極部を形成する工程と、前記第１電極部ごとに、その上面に突起部を接続する工程と、前記半導体ウェーハに対して前記突起部と前記第１電極部とを覆いかつ前記突起部を介して保持される状態に保持部材を接合する工程と、前記半導体ウェーハの他方の面を研磨する工程と、前記半導体ウェーハの前記他方の面で前記第１電極部ごとに、その直下近傍に貫通孔導体部下部を、前記貫通孔導体部上部と貫通し、かつ前記半導体素子の前記内部側から前記他方の面側に向かって前記孔径が略同じになるように形成する工程と、前記貫通孔導体部上部および前記貫通孔導体部下部の内壁と前記半導体ウェーハの前記他方の面に絶縁膜を形成する工程と、前記貫通孔導体部上部および前記貫通孔導体部下部の内壁の前記絶縁膜上、および前記貫通孔導体部下部の内壁に続く前記半導体ウェーハの前記他方の面の前記絶縁膜上の一部に、導体層を形成することにより、前記導体層の前記半導体ウェーハの前記他方の面側を外部電極として、前記導体層を通じて前記第１電極部と電気接続する工程と、前記半導体ウェーハを各半導体素子ごとに分割切断することにより、半導体装置を個片化する工程とを有することを特徴とする。
また、本発明の半導体装置の製造方法は、前記保持部材として、光学部材を用い、前記半導体ウェーハに対して前記突起部に接した状態に接着することを特徴とする。
また、本発明の半導体装置の製造方法は、前記保持部材として、１主面に第２電極部が複数形成された別半導体素子を用い、前記半導体ウェーハに対して前記第２電極部を前記突起部に接合して電気的に接続することを特徴とする。
これらの方法によると、高信頼性の半導体装置を提供することができる。
本発明によれば、半導体装置を電子機器基板へ実装する際に発生する応力による貫通孔導体部の脱落を起こりにくくすることにより、半導体装置と電子機器基板とが電気的ショート不良を引き起こすことがなく、高信頼性の半導体装置を提供することができる。
また、貫通孔導体部自体に微小クラックを入りにくくすることにより、半導体装置の電気特性を劣化させることがなく、高信頼性の半導体装置を提供することができる。また、その高信頼性の半導体装置の製造方法を提供することができる。
以上の結果、製造工程に要する時間を短縮化するとともに、半導体装置の歩留まりの低下を抑え、半導体装置の組込み商品の小型化に適し高信頼性でかつ量産性の高い素子構造を実現することができ、半導体装置のコストアップを抑えつつ、さらに組込み商品の薄型化および小型化を実現することができる。
本発明の実施の形態の半導体装置の製造方法を示す工程別概略断面図である。 同実施の形態の半導体装置における貫通孔導体部部分の基本構成例を示す詳細断面図である。 同実施の形態の半導体装置における貫通孔導体部部分の他の構成例１を示す詳細断面図である。 同実施の形態の半導体装置における貫通孔導体部部分の他の構成例２を示す詳細断面図である。 同実施の形態の半導体装置の他の製造方法を示す工程別概略断面図である。 従来の半導体装置の構造を示す断面図である。 本発明の実施の形態の半導体装置として発光素子であるＬＥＤに適用した場合の構造例を示す平面図および断面図である。 同実施の形態の半導体装置として光学部材の代わりに別半導体素子を使用した汎用半導体装置の構造例を示す断面図である。
以下、本発明の実施の形態を示す半導体装置およびその製造方法について、図面を参照しながら具体的に説明する。
なお、従来の図面と同じ符号が付いたものは、ここでの説明を省略する場合もある。また、図面は、理解しやすくするために、それぞれの構成要素を主体に模式的に示しており、形状等については正確な表示ではない。
まず、本実施の形態の半導体装置として、受光素子の一種である半導体撮像素子を例に挙げて説明する。
図１は本実施の形態の半導体装置としての半導体撮像素子の製造方法を示す工程別概略断面図である。図２は本実施の形態の半導体装置としての半導体撮像素子における貫通孔導体部部分の詳細断面図である。
図１および図２において、１は半導体ウェーハ、２は撮像領域、３は電極部（第１電極部）、４は突起部、５は切断線、６は半導体素子、７は半導体素子６上に保持される保持部材としての光学部材、８は接着剤（透明接着部材）、９は貫通孔導体部下部、９’は貫通孔導体部上部、１２は外部電極（導体層）、１３ははんだボール、１４は絶縁膜を示している。
まず初めに、図１（ａ）に示すように、半導体ウェーハ１内に等間隔に仮想分割して半導体素子６を複数個形成し、半導体素子６の電極部３の直下に相当する箇所に、貫通孔導体部上部９’を形成する。貫通孔導体部上部９’の形成方法は、貫通孔導体部上部９’に相当する形状孔を、半導体ウェーハ１の裏面に選択的にレジスト等を形成し、半導体ウェーハ１の裏面が露出した部分に対してプラズマエッチングやウエットエッチング等でエッチングすることにより絶縁膜１４を形成した後に、導電性材料で埋め込むことで行う。
次に、図１（ｂ）に示すように、半導体ウェーハ１内で等間隔に仮想分割した複数個の半導体素子６に対し、各半導体素子６上の所定位置に撮像領域２および電極部３を配置形成する。次に、半導体素子６上の電極部３に突起部４を形成する。
ここで、半導体ウェーハ１としては、例えば、シリコン、ゲルマニウムあるいは化合物半導体材料（例えば、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＳｉＣなど）等からなり、厚みが１００〜８００μｍ程度で、サイズが２インチΦ〜１５インチΦ程度である円盤状の半導体基板を用いる。
また、電極部３への突起部４の形成方法は、所謂ボールバンピングと呼ばれる方法であり、ワイヤボンダーを用い、Ａｕ金属細線（Ａｕワイヤ）の先端に形成したボール形状の突起物を半導体素子６上の電極部３に超音波熱圧着等の方法で接合する。用いるＡｕワイヤの径は１５〜３０μｍΦ程度であり、Ａｕワイヤの先端に形成する球状の突起物のサイズは３０〜９０μｍΦ程度である。Ａｕの球状突起物は、荷重が１０〜１００ｇ程度、加熱温度は８０〜１５０℃程度ある。このようにして形成された突起部４のサイズは、径が４０〜１５０μｍ程度、厚みが１０〜８０μｍ程度である。
この方法によれば、突起部４のサイズを非常に精度高く形成することができるため、後に半導体素子６上に接着する保持部材としての光学部材７と半導体素子６上の撮像領域２面間の距離を均一にすることができ、半導体撮像素子としてバラツキの小さい高品質な構造を得ることができる。
また、突起部４の他の形成方法としては、電極部３にメッキによりＮｉ、Ａｕ、Ｃｕ等を形成する方法や、感光性樹脂をフォトリソ技術により電極部３上に選択的に形成する方法もある。
この突起部４は、いずれの形成方法においても、後に光学部材７を接着する接着剤８の剛性より大きいものである。
すなわち、応力に対する変位量が、突起部４より接着剤８のほうが大きい構成である。突起部４は、本実施例のようにＡｕ等の金属を用いることにより、弾性率は１０ＧＰａ〜３００ＧＰａ程度であり、接着剤８は通常フィラーの含有しないエポキシ、シリコーン、アクリル系などであり、その弾性率は通常０．０１〜１０ＧＰａ程度あることから、容易に応力に対する変位量を接着剤８のほうを大きくすることができる。
次に、図１（ｃ）に示すように、半導体ウェーハ１内に形成された各半導体素子６上の撮像領域２面を覆うように、半導体ウェーハ１に対して接着剤８を用いてガラス等の光学部材７を固着する。
光学部材７の材質はガラスや樹脂等であり、厚みは０．０５〜１．０ｍｍ程度である。光学部材７のサイズは、半導体ウェーハ１と同等のサイズであり２インチΦ〜１５インチΦ程度である。接着剤８は、エポキシ、シリコーン、アクリル系等の樹脂である。
光学部材７を固着する方法は、まず、接着剤８を半導体ウェーハ１上に塗布する。塗布の方法としては、ディスペンサーによる塗布や、印刷方法、スピンナーによる回転塗布などの方法がある。その後、光学部材７を半導体ウェーハ１上に設置する。このとき、光学部材７を加圧し、光学部材７が突起部４に接触するようにする。
先に述べた突起部４の形成方法は、光学部材７を設置する前に、電極部３に形成する方法であったが、光学部材７を設置する際に、電極部３に位置する部分にあらかじめ形成したものを、半導体ウェーハ１に設置する方法でも構わない。
また、接着剤８を半導体ウェーハ１に塗布する順序として、接着剤８を塗布した後に、光学部材７を設置する方法を述べたが、接着剤８を塗布する前に、光学部材７を半導体ウェーハ１に設置し、仮固定した後に、突起部４により形成された、半導体ウェーハ１と光学部材７の間隙に、接着剤８を注入する方法でも構わない。このとき、真空中にて注入することにより、気泡の発生がなく短時間で、半導体ウェーハ１上に接着剤８を形成することができる。
次に、接着剤８を硬化し完了する。接着剤８の硬化の方法は、接着剤８が紫外線硬化型の場合は、光学部材７を通して接着剤８に紫外線を照射することで行う。また、接着剤８が熱硬化型の場合は、硬化炉、ホットプレート、赤外線ランプ等により、５０〜２００℃に接着剤８を加熱することで硬化させる。
次に、図１（ｄ）に示すように、半導体ウェーハ１の裏面を研磨し、半導体ウェーハ１の厚みを薄くする。研磨後の半導体ウェーハ１の厚みは、１０〜５００μｍ程度である。半導体ウェーハ１の研磨は、半導体ウェーハ１を加圧しながら回転させた砥石にて行う機械研磨や、ドライエッチング等の方法により行う。
機械研磨にて行う場合、接着剤８より突起部４の方が剛性の大きい構成であるため、半導体ウェーハ１を加圧したことによる加重は、突起部４の直下の半導体ウェーハ１部に集中して加わり、そのため、突起部４の直下の半導体ウェーハ１の研磨量がその他の領域の研磨量より多くなることより、半導体ウェーハ１において突起部４の直下に貫通孔導体部下部９に相当する凹形状が形成される。貫通孔導体部下部９に相当する凹形状の径は１０〜２００μｍ、深さは３〜１００μｍ程度である。
また、この貫通孔導体部下部９に相当する凹形状は、図１（ａ）で述べたエッチング方法によって形成しても構わない。
次に、図１（ｅ）に示すように、図示はしていないが、半導体ウェーハ１の貫通孔導体部下部９に相当する凹形状の内壁及び半導体ウェーハ１の裏面全面にシリコン酸化膜等の絶縁膜を形成した後に、半導体素子６の底部にある絶縁膜１４をフォトエッチング等の方法により除去する。その後、貫通孔導体部下部９に相当する凹形状の内部、及び半導体ウェーハ１の裏面に選択的に貫通孔導体部下部（導体層）９、導体層１２を形成する。導体層１２は、外部電極１２となり、この領域にはんだボール１３を形成する。また、貫通孔導体部上部９’と貫通孔導体部下部９は電気的に導通することにより、複数の電極部が形成された半導体素子６と外部電極１２が電気的に導通する。
また、図１（ａ）、図１（ｅ）の貫通孔導体部下部９、貫通孔導体部上部９’に相当する凹形状に導体層を形成する際に、半導体装置の必要電気量に見合う電極部３及び外部電極（導体層）１２に接する面積（導体層）以外に樹脂などを埋め込み、導体層量削減及び導体層加工量削減をしても構わない。
更に、貫通孔導体部下部９、貫通孔導体部上部９’に相当する凹形状の内部表面に凹凸を形成し、半導体素子６との接触面積を増大し、貫通孔導体部（貫通孔導体部下部９および貫通孔導体部上部９’からなる）が脱落しにくくなるという効果もある。
ここで、貫通孔導体部上部９’は、電極部３の直下に位置しており、貫通孔導体部上部９’と貫通孔導体部下部９との接合面の孔径Ａを、貫通孔導体部上部９’の半導体素子６１主面側の孔径Ｂ、並びに貫通孔導体部下部９の半導体素子６他方面側の孔径Ｃよりも小さくすることで、半導体装置（半導体撮像素子）を電子機器基板へ実装する際に発生する応力による半導体撮像素子からの貫通孔の脱落を起こりにくくして、半導体撮像素子と電子機器基板とが電気的ショート不良を引き起こすことをなくすことにより、高信頼性の半導体装置を提供することができる。また、貫通孔導体部９、９’自体に微小クラックが入りにくくなることにより、半導体撮像素子としての電気特性を劣化させることがなく、高信頼性の半導体撮像素子（半導体装置）を提供できる。
図２は貫通孔導体部上部９’と貫通孔導体部下部９部分の詳細断面図であり、上記の図１（ｅ）で説明した絶縁膜１４の形成方法としては、プラズマＣＶＤによるシリコン酸化膜形成方法や、スピンコーティングによるポリイミド等の樹脂形成方法を用いることで、容易に行うことができる。
絶縁膜１４は、一旦、貫通孔導体部上部９’の底部にも形成されるので、フォトリソ法により選択的フォトレジストを形成した後に、プラズマエッチングやウエットエッチング等により、貫通孔導体部上部９’の底面にある絶縁膜１４を除去する。
貫通孔導体部上部９’と貫通孔導体部下部９の形成は、スパッタリング等によりＴｉ／Ｃｕ膜等を蒸着した後に、電解めっきによりＮｉ、Ｃｕ、Ａｕ等の金属膜を形成する方法等を用いる。金属膜の厚みは、０．１〜２μｍ程度である。スパッタリングによる金属膜の蒸着前には、貫通孔導体部上部９’と貫通孔導体部下部９とが接する面（金属膜：孔径Ａの部分）が低抵抗で接続できるよう、ドライエッチングやウエットエッチングにより貫通孔導体部上部９’の孔径Ａ部分の面を薄くエッチングする。この時、貫通孔導体部上部９’の電極部３と接する面の孔径Ｂが貫通孔導体部上部９’と貫通孔導体部下部９とが接する面の孔径Ａよりも大きいため、オーバーエッチングにより貫通孔導体部上部９’は消失せず、歩留まりの低下は生じない。
そして、メッキにより貫通孔導体部上部９’と貫通孔導体部下部９を形成する。メッキは電解メッキ、無電解メッキなどの方法を用いる。この時、貫通孔導体部上部９’は孔径Ａ＜孔径Ｂであり貫通孔導体部下部９は孔径Ａ＜孔径Ｃであるため、メッキ液が容易に貫通孔導体部上部９’と貫通孔導体部下部９内部にも浸入するため、貫通孔導体部上部９’と貫通孔導体部下部９の形成を容易に行うことができる。図１では、貫通孔導体部上部９’と貫通孔導体部下部９の内部全体を充填した構造としているが、半導体装置の必要電気量に見合う電極部３及び外部電極（導体層）１２に接する面積（導体層）以外に樹脂などを埋め込み、導体層量削減及び導体層加工量削減をしても構わない。
次に、図１（ｆ）に示すように、半導体ウェーハ１を切断線５にて個々の半導体装置に分離することにより、半導体撮像素子を個片化する。半導体撮像素子の半導体ウェーハ１からの分離は、ダイシング法などにより、光学部材７と半導体ウェーハ１を同時に切断する方法等を用いる。
次に、図３に示す半導体装置としての半導体撮像素子について説明する。
図３は貫通孔導体部上部９’と貫通孔（導体層）１１部分の詳細断面図であり、貫通孔導体部上部９’が孔径Ａ＜孔径Ｂであり、貫通孔（導体層）１１が孔径Ａ＝孔径Ｃである状態を表している。この場合でも、電子機器基板へ半導体撮像素子を実装する際に発生する応力による、半導体撮像素子から貫通孔導体部上部９’の脱落を起こりにくくし、半導体撮像素子と電子機器基板とが電気的ショート不良を引き起こすことがなくなることにより、高信頼性の半導体撮像素子を提供できる。また貫通孔（導体層）１１の形成はドリル等の孔加工が可能となり、エッチングが貫通孔導体部上部９’形成時のみの片面でできるようになり、製造コストアップを抑制でき、高信頼性の半導体撮像素子を提供できる。
次に、図４に示す半導体装置としての半導体撮像素子について説明する。
図４は図２の貫通孔導体部上部９’と貫通孔導体部下部９からなる貫通孔導体部部分について全てを導体層にせずに導体層１６を形成する場合の代表例であり、貫通孔導体部上部９’側が孔径Ａ＜孔径Ｂであり、貫通孔導体部下部９側が孔径Ａ≦孔径Ｃである関係であれば、上述した図２及び図３の場合と同等の効果を発揮するとともに、導体層を全て埋め込まずに済み、製造コストアップを抑制でき、高信頼性の半導体撮像素子を提供できる。
次に、図５に示す半導体装置としての半導体撮像素子およびその製造方法について説明する。
図５において、図５（ａ）、（ｂ）、（ｃ）は、図１（ａ）、（ｂ）、（ｃ）と同一の工程を示すものであるが、図５（ｄ）に示すように、図２の貫通孔導体部下部（導体層）９を形成するのに、予め貫通孔１５をドリル加工などしておくことで、図５（ｅ）に示す貫通孔導体部下部９に相当する凹形状が形成しやすくなり、製造コストアップを抑制できることを表している。
完成した半導体撮像素子は、接着剤８が、少なくとも厚み方向に収縮応力を持った構造であるため、後に機器に組み込まれてからの周囲温度の変化で光学部材７と半導体素子６の撮像領域面間の寸法に変化が生じず、光学特性の品質に優れたものである。
なお、ここまでは、半導体装置として、受光素子の一種である半導体撮像素子を例に挙げて説明したが、受光素子としては、半導体撮像素子の他に、図示はしないがフォトＩＣ等も一例として挙げられる。
なお、上記の実施の形態では、半導体装置として、半導体撮像素子やフォトＩＣ等の受光素子の場合を例に挙げて説明したが、発光素子の一種であり、平面形状が図７（ａ）に示され、図７（ａ）の矢視部の断面形状が図７（ｂ）に示されるような構造を有し、保持部材としての光学部材７と半導体素子６の間に発光領域ＨＲ１が形成されたＬＥＤや、図示はしないがレーザー発光素子等の場合も、同様に実施することができ、同様の効果を得ることができる。
さらに上記の実施の形態の半導体装置において、保持部材として光学部材７の代わりに各種機能が汎用的に選択構成された別半導体素子を半導体素子６ともに使用することで、貫通孔導体部下部９および貫通孔導体部上部９’の脱落を防止するＳｉ貫通アンダーカット型のＳｉインターポーザが形成された汎用半導体装置を作成することができる。
図８は本実施の形態の半導体装置として光学部材７の代わりに別半導体素子を使用した汎用半導体装置の構造例を示す断面図である。
この汎用半導体装置は、１主面に突起部４が接続された電極部（第１電極部）３が複数形成された半導体素子６と、突起部４と電極部３とを覆いかつ半導体素子６に突起部４を介して保持された状態で接合された保持部材であり、１主面に別半導体素子側電極部（第２電極部）２２が複数形成され別半導体素子側電極部２２を突起部４に接合した状態で半導体素子６に対して電気的に接続された別半導体素子２１とを有し、半導体素子６の１主面と他方の面との間を貫通して電気接続する複数の貫通孔導体部（上部９’および下部９）が、それぞれ、貫通孔導体部上部９’は半導体素子６の内部側から１主面側に向かって孔径が大きくなり、かつ貫通孔導体部下部９は半導体素子６の内部側から他方の面側に向かって孔径が大きくなるように形成され、複数の電極部３が、それぞれ貫通孔導体部（上部９’および下部９）を通じて、半導体素子６の他方の面に形成された外部電極１２と電気接続されていることを特徴とするものである。
この汎用半導体装置では、図８に示すように、半導体素子６上の電極部３と、別半導体素子２１上の別半導体素子側電極部２２とを、突起部４を介して電気的に接合しており、本実施の形態の装置では、突起部４は金や半田などの金属ボールを用いた。
また、電極部３と突起部４と別半導体素子側電極部２２との接続に対して、外部応力などによる接続不良を抑制するために、電極部３と突起部４と別半導体素子側電極部２２との電気的接続をした後に、半導体素子６と別半導体素子２１との隙間にアンダーフィル２３を流し込み、それらの接続強度を向上させた。
なお、本実施の形態の装置で使用したアンダーフィル２３としては、熱硬化性樹脂を用い、アンダーフィル２３を半導体素子６と別半導体素子２１との隙間に流し込んだ後に、約２００℃の温度をアンダーフィル２３に加えて、アンダーフィル２３を硬化させた。
以上のように構成した場合においても、貫通孔導体部上部９’は、電極部３の直下に位置しており、貫通孔導体部上部９’と貫通孔導体部下部９との接合面の孔径Ａを、貫通孔導体部上部９’の半導体素子６１主面側の孔径Ｂ、並びに貫通孔導体部下部９の半導体素子６他方面側の孔径Ｃよりも小さくすることで、半導体装置を電子機器基板へ実装する際に発生する応力による半導体素子からの貫通孔の脱落を起こりにくくして、半導体素子と電子機器基板とが電気的ショート不良を引き起こすことをなくすことにより、高信頼性の半導体装置を提供することができる。また、貫通孔導体部９、９’自体に微小クラックが入りにくくなることにより、半導体素子としての電気特性を劣化させることがなく、高信頼性の半導体装置を提供できる。
なお、この汎用半導体装置においては、その使用目的に応じて、別半導体素子２１として、増幅素子、メモリー素子やマイコン素子などのように、各種機能素子が汎用的に選択構成される。
また、図８では、別半導体素子２１としてフリップチップ型半導体素子を用い、半導体素子６とでスタック構造としているが、別半導体素子２１をＳｉ貫通型にしてフェーズアップ接続構造としても構わない。
また、図８では、フリップチップ型の別半導体素子２１により半導体素子６とスタック構造とした場合に、別半導体素子２１と半導体素子６との接合性を安定させるためにアンダーフィル２３を使用したが、別半導体素子２１と半導体素子６との間に、半導体装置を電子機器基板へ実装する際に発生する応力に対して必要十分な接合強度があれば、アンダーフィル２３を使用しなくても構わない。
本発明の半導体装置およびその製造方法は、製造工程に要する時間を短縮化するとともに、半導体装置の歩留まりの低下を抑え、半導体装置の組込み商品の小型化に適し高信頼性でかつ量産性の高い素子構造を実現することができ、半導体装置のコストアップを抑えつつ、さらに組込み商品の薄型化および小型化を実現することができるもので、今後ますます高性能で薄型化および小型化が要求されるデジタルカメラや携帯電話等の分野に有用である。
本発明は、デジタルカメラや携帯電話等に用いられる半導体装置、例えば、半導体撮像素子やフォトＩＣ等の受光素子や、ＬＥＤやレーザー等の発光素子、その他汎用的な各種機能を有する汎用半導体装置などの半導体装置、およびその製造方法に関するものである。
近年、電子機器の小型化、薄型化かつ軽量化とともに半導体装置の高密度実装化の要求が強くなっている。さらに、微細加工技術の進歩による半導体装置の高集積化とあいまって、チップサイズパッケージあるいはベアチップの半導体装置を直接実装する、いわゆるチップ実装技術が提案されている。
例えば、半導体装置の従来技術（例えば、特許文献１を参照。）として、半導体撮像素子において半導体素子の撮像領域上に透明板を接着剤で貼り合わせて、半導体撮像素子の薄型化と低コスト化を実現しようとした素子構造および製造方法がある。
この方法は、図６に示すように、撮像領域２１を有する半導体素子２２上に、ガラス等の保護部材２４を接着剤２３により固着し、半導体素子２２の電極２５の直下に貫通孔２６を形成し、貫通孔２６の内壁及び半導体素子２２の裏面に絶縁層２７を形成した後に、導体層２８により、電極２５と半導体素子２２の裏面に形成した外部電極３０とを電気的に接続することで、半導体撮像素子を得るものである。このように、半導体撮像素子の外形サイズを半導体素子２２と同等、所謂チップサイズと同等にして半導体撮像素子の小型化を実現しているものである。
ＵＳ２００８／００４２２２７号
しかしながら、上記のような従来の半導体装置の場合、半導体素子２２の貫通孔２６の構成上、外部電極３０側の貫通孔２６の面積が広く、このことは、例えば、電子機器基板へ半導体装置を実装する際に発生する応力（この場合、外部電極側への応力、すなわち図面上で下方への応力。）によって、半導体装置から貫通孔２６内の導体層２８が脱落し、半導体装置と電子機器基板とが電気的ショート不良を引き起こす要因となっていた。
また、半導体素子２２の貫通孔２６自体に微小クラックが入りやすくなり、半導体装置としての電気特性を劣化させる要因ともなっていた。
以上のため、製品（半導体装置）としての歩留まりが低下し、製品のコストアップにつながり、かつ信頼性および量産性も低下するという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、製品としての歩留まりの低下を抑えることができ、製品のコストアップを抑えつつ、高信頼性でかつ量産性の高い素子構造を実現することができる半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明の半導体装置は、一主面に突起部が接続された第１電極部が複数形成された半導体素子と、前記半導体素子に対して前記突起部と前記第１電極部とを覆いかつ前記突起部を介して保持された状態で接合された保持部材とを有し、前記半導体素子の前記一主面と他方の面との間を貫通して電気接続する複数の貫通孔導体部が、それぞれ前記半導体素子の内部側から前記一主面側に向かって孔径が大きくなるように形成され、前記複数の第１電極部が、それぞれ前記貫通孔導体部を通じて、前記半導体素子の前記他方の面に形成された外部電極と電気接続されていることを特徴とする。
また、本発明の半導体装置は、前記貫通孔導体部が、前記第１電極部の直下に位置しており、前記半導体素子の前記内部側から前記他方の面側に向かって前記孔径が大きくなることを特徴とする。
これらの構成によると、半導体装置を電子機器基板へ実装する際に発生する応力による貫通孔導体部の脱落を起こりにくくすることにより、半導体装置と電子機器基板とが電気的ショート不良を引き起こすことがなく、高信頼性の半導体装置を提供することができる。また、貫通孔導体部自体に微小クラックを入りにくくすることにより、半導体装置の電気特性を劣化させることがなく、高信頼性の半導体装置を提供することができる。
また、本発明の半導体装置は、前記貫通孔導体部が、前記第１電極部の直下に位置しており、前記半導体素子の前記内部側から前記他方の面側に向かって前記孔径が略同じであることを特徴とする。
この構成によると、高信頼性の半導体装置を提供することができるとともに、貫通孔導体部をエッチングなどにより製造する際に、エッチングを半導体素子の片面でのみ行えばよいので、製造コストアップを抑制することができる。
また、本発明の半導体装置は、前記保持部材が、前記半導体素子に対して前記突起部に接した状態で接着された光学部材であることを特徴とする。
また、本発明の半導体装置は、前記保持部材が、一主面に第２電極部が複数形成され前記半導体素子に対して前記第２電極部を前記突起部に接合した状態で電気的に接続された別半導体素子であることを特徴とする。
これらの構成によると、半導体装置を電子機器基板へ実装する際に発生する応力による貫通孔導体部の脱落を起こりにくくすることにより、半導体装置と電子機器基板とが電気的ショート不良を引き起こすことがなく、高信頼性の半導体装置を提供することができる。また、貫通孔導体部自体に微小クラックを入りにくくすることにより、半導体装置の電気特性を劣化させることがなく、高信頼性の半導体装置を提供することができる。
また、本発明の半導体装置の製造方法は、半導体ウェーハ内に等間隔に仮想分割して半導体素子を複数個形成する工程と、前記半導体素子ごとに、その一主面上に複数の貫通孔導体部上部を、それぞれ前記半導体素子の内部側から前記一主面側に向かって孔径が大きくなるように形成する工程と、前記貫通孔導体部上部ごとに、その上面に第１電極部を形成する工程と、前記第１電極部ごとに、その上面に突起部を接続する工程と、前記半導体ウェーハに対して前記突起部と前記第１電極部とを覆いかつ前記突起部を介して保持される状態に保持部材を接合する工程と、前記半導体ウェーハの他方の面を研磨する工程と、前記半導体ウェーハの前記他方の面で前記第１電極部ごとに、その直下近傍に貫通孔導体部下部を、前記貫通孔導体部上部と貫通し、かつ前記半導体素子の前記内部側から前記他方の面側に向かって前記孔径が大きくなるように形成する工程と、前記貫通孔導体部上部および前記貫通孔導体部下部の内壁と前記半導体ウェーハの前記他方の面に絶縁膜を形成する工程と、前記貫通孔導体部上部および前記貫通孔導体部下部の内壁の前記絶縁膜上、および前記貫通孔導体部下部の内壁に続く前記半導体ウェーハの前記他方の面の前記絶縁膜上の一部に、導体層を形成することにより、前記導体層の前記半導体ウェーハの前記他方の面側を外部電極として、前記導体層を通じて前記第１電極部と電気接続する工程と、前記半導体ウェーハを各半導体素子ごとに分割切断することにより、半導体装置を個片化する工程とを有することを特徴とする。
また、本発明の半導体装置の製造方法は、半導体ウェーハ内に等間隔に仮想分割して半導体素子を複数個形成する工程と、前記半導体素子ごとに、その一主面上に複数の貫通孔導体部上部を、それぞれ前記半導体素子の内部側から前記一主面側に向かって孔径が大きくなるように形成する工程と、前記貫通孔導体部上部ごとに、その上面に第１電極部を形成する工程と、前記第１電極部ごとに、その上面に突起部を接続する工程と、前記半導体ウェーハに対して前記突起部と前記第１電極部とを覆いかつ前記突起部を介して保持される状態に保持部材を接合する工程と、前記半導体ウェーハの他方の面を研磨する工程と、前記半導体ウェーハの前記他方の面で前記第１電極部ごとに、その直下近傍に貫通孔導体部下部を、前記貫通孔導体部上部と貫通し、かつ前記半導体素子の前記内部側から前記他方の面側に向かって前記孔径が略同じになるように形成する工程と、前記貫通孔導体部上部および前記貫通孔導体部下部の内壁と前記半導体ウェーハの前記他方の面に絶縁膜を形成する工程と、前記貫通孔導体部上部および前記貫通孔導体部下部の内壁の前記絶縁膜上、および前記貫通孔導体部下部の内壁に続く前記半導体ウェーハの前記他方の面の前記絶縁膜上の一部に、導体層を形成することにより、前記導体層の前記半導体ウェーハの前記他方の面側を外部電極として、前記導体層を通じて前記第１電極部と電気接続する工程と、前記半導体ウェーハを各半導体素子ごとに分割切断することにより、半導体装置を個片化する工程とを有することを特徴とする。
また、本発明の半導体装置の製造方法は、前記保持部材として、光学部材を用い、前記半導体ウェーハに対して前記突起部に接した状態に接着することを特徴とする。
また、本発明の半導体装置の製造方法は、前記保持部材として、一主面に第２電極部が複数形成された別半導体素子を用い、前記半導体ウェーハに対して前記第２電極部を前記突起部に接合して電気的に接続することを特徴とする。
これらの方法によると、高信頼性の半導体装置を提供することができる。
本発明によれば、半導体装置を電子機器基板へ実装する際に発生する応力による貫通孔導体部の脱落を起こりにくくすることにより、半導体装置と電子機器基板とが電気的ショート不良を引き起こすことがなく、高信頼性の半導体装置を提供することができる。
また、貫通孔導体部自体に微小クラックを入りにくくすることにより、半導体装置の電気特性を劣化させることがなく、高信頼性の半導体装置を提供することができる。
また、その高信頼性の半導体装置の製造方法を提供することができる。
以上の結果、製造工程に要する時間を短縮化するとともに、半導体装置の歩留まりの低下を抑え、半導体装置の組込み商品の小型化に適し高信頼性でかつ量産性の高い素子構造を実現することができ、半導体装置のコストアップを抑えつつ、さらに組込み商品の薄型化および小型化を実現することができる。
本発明の実施の形態の半導体装置の製造方法を示す工程別概略断面図である。 同実施の形態の半導体装置における貫通孔導体部部分の基本構成例を示す詳細断面図である。 同実施の形態の半導体装置における貫通孔導体部部分の他の構成例１を示す詳細断面図である。 同実施の形態の半導体装置における貫通孔導体部部分の他の構成例２を示す詳細断面図である。 同実施の形態の半導体装置の他の製造方法を示す工程別概略断面図である。 従来の半導体装置の構造を示す断面図である。 本発明の実施の形態の半導体装置として発光素子であるＬＥＤに適用した場合の構造例を示す平面図および断面図である。 同実施の形態の半導体装置として光学部材の代わりに別半導体素子を使用した汎用半導体装置の構造例を示す断面図である。
以下、本発明の実施の形態を示す半導体装置およびその製造方法について、図面を参照しながら具体的に説明する。
なお、従来の図面と同じ符号が付いたものは、ここでの説明を省略する場合もある。また、図面は、理解しやすくするために、それぞれの構成要素を主体に模式的に示しており、形状等については正確な表示ではない。
まず、本実施の形態の半導体装置として、受光素子の一種である半導体撮像素子を例に挙げて説明する。
図１は本実施の形態の半導体装置としての半導体撮像素子の製造方法を示す工程別概略断面図である。図２は本実施の形態の半導体装置としての半導体撮像素子における貫通孔導体部部分の詳細断面図である。
図１および図２において、１は半導体ウェーハ、２は撮像領域、３は電極部（第１電極部）、４は突起部、５は切断線、６は半導体素子、７は半導体素子６上に保持される保持部材としての光学部材、８は接着剤（透明接着部材）、９は貫通孔導体部下部、９’は貫通孔導体部上部、１２は外部電極（導体層）、１３ははんだボール、１４は絶縁膜を示している。
まず初めに、図１（ａ）に示すように、半導体ウェーハ１を等間隔に仮想分割して半導体素子６を複数個形成し、半導体素子６の電極部３の直下に相当する箇所に、貫通孔導体部上部９’を形成する。貫通孔導体部上部９’は、半導体ウェーハ１の表面に選択的にレジスト等を形成し、半導体ウェーハ１の表面が露出した部分に対してプラズマエッチングやウエットエッチング等でエッチングすることにより貫通孔導体部上部９’に相当する形状の孔を形成し、その孔に絶縁膜１４を形成した後に、導電性材料を埋め込むことで形成する。
次に、図１（ｂ）に示すように、半導体ウェーハ１内で等間隔に仮想分割した複数個の半導体素子６に対し、各半導体素子６上の所定位置に撮像領域２および電極部３を配置形成する。次に、半導体素子６の電極部３上に突起部４を形成する。
ここで、半導体ウェーハ１としては、例えば、シリコン、ゲルマニウムあるいは化合物半導体材料（例えば、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＳｉＣなど）等からなり、厚みが１００〜８００μｍ程度で、サイズが２インチΦ〜１５インチΦ程度である円盤状の半導体基板を用いる。
また、電極部３への突起部４の形成方法は、所謂ボールバンピングと呼ばれる方法であり、ワイヤボンダーを用い、Ａｕ金属細線（Ａｕワイヤ）の先端に形成したボール形状の突起物を半導体素子６の電極部３上に超音波熱圧着等の方法で接合する。用いるＡｕワイヤの径は１５〜３０μｍΦ程度であり、Ａｕワイヤの先端に形成する球状の突起物のサイズは３０〜９０μｍΦ程度である。Ａｕの球状突起物の超音波熱圧着は、荷重を１０〜１００ｇ程度、加熱温度を８０〜１５０℃程度にして行う。このようにして形成された突起部４のサイズは、径が４０〜１５０μｍ程度、厚みが１０〜８０μｍ程度である。
この方法によれば、突起部４のサイズを非常に精度高くすることができるため、後に半導体素子６上に接着する保持部材としての光学部材７と半導体素子６上の撮像領域２の表面との間の距離を均一にすることができ、半導体撮像素子としてバラツキの小さい高品質な構造を得ることができる。
また、突起部４の他の形成方法としては、電極部３上にメッキによりＮｉ、Ａｕ、Ｃｕ等を形成する方法や、感光性樹脂をフォトリソ技術により電極部３上に選択的に形成する方法もある。
この突起部４は、いずれの形成方法においても、後に光学部材７を接着する接着剤８より剛性が大きいものである。
すなわち、応力に対する変位量が、突起部４より接着剤８のほうが大きい構成である。突起部４は、本実施例のようにＡｕ等の金属を用いることにより、弾性率が１０ＧＰａ〜３００ＧＰａ程度であり、接着剤８は通常フィラーの含有しないエポキシ、シリコーン、アクリル系などであり、その弾性率は通常０．０１〜１０ＧＰａ程度あることから、容易に応力に対する変位量を、突起部４よりも接着剤８のほうを大きくすることができる。
次に、図１（ｃ）に示すように、半導体ウェーハ１内に形成された各半導体素子６上の撮像領域２の表面を覆うように、半導体ウェーハ１に対して接着剤８を用いてガラス等の光学部材７を固着する。
光学部材７の材質はガラスや樹脂等であり、厚みは０．０５〜１．０ｍｍ程度である。光学部材７のサイズは、半導体ウェーハ１と同等のサイズであり２インチΦ〜１５インチΦ程度である。接着剤８は、エポキシ、シリコーン、アクリル系等の樹脂である。
光学部材７を固着する方法は、まず、接着剤８を半導体ウェーハ１上に塗布する。塗布の方法としては、ディスペンサーによる塗布や、印刷方法、スピンナーによる回転塗布などの方法がある。その後、光学部材７を半導体ウェーハ１上に設置する。このとき、光学部材７を加圧し、光学部材７が突起部４に接触するようにする。
先に述べた突起部４の形成方法は、光学部材７を設置する前に、電極部３に形成する方法であったが、光学部材７を設置する際に、電極部３に位置する部分にあらかじめ形成したものを、半導体ウェーハ１に設置する方法でも構わない。
また、接着剤８を半導体ウェーハ１に塗布する順序として、接着剤８を塗布した後に、光学部材７を設置する方法を述べたが、接着剤８を塗布する前に、光学部材７を半導体ウェーハ１に設置し、仮固定した後に、突起部４により形成された、半導体ウェーハ１と光学部材７との間隙に、接着剤８を注入する方法でも構わない。このとき、真空中にて注入することにより、気泡の発生がなく短時間で、半導体ウェーハ１上に接着剤８を形成することができる。
次に、接着剤８を硬化し完了する。接着剤８の硬化は、接着剤８が紫外線硬化型の場合は、光学部材７を通して接着剤８に紫外線を照射することで行う。また、接着剤８が熱硬化型の場合は、硬化炉、ホットプレート、赤外線ランプ等により、５０〜２００℃に接着剤８を加熱することで硬化させる。
次に、図１（ｄ）に示すように、半導体ウェーハ１の裏面を研磨し、半導体ウェーハ１の厚みを薄くする。研磨後の半導体ウェーハ１の厚みは、１０〜５００μｍ程度である。半導体ウェーハ１の研磨は、半導体ウェーハ１を加圧しながら、回転させた砥石にて研磨する機械研磨や、ドライエッチング等の方法により行う。
機械研磨を行う場合、接着剤８より突起部４の方が剛性が大きい構成であるため、半導体ウェーハ１を加圧したことによる加重は、突起部４の直下の半導体ウェーハ１の部分に集中して加わり、そのため、突起部４の直下の半導体ウェーハ１の部分の研磨量がその他の領域の研磨量よりも多くなることより、半導体ウェーハ１において突起部４の直下に貫通孔導体部下部９に相当する凹形状の孔が形成される。貫通孔導体部下部９に相当する凹形状の孔の径は１０〜２００μｍ、深さは３〜１００μｍ程度である。
また、この貫通孔導体部下部９に相当する凹形状の孔は、図１（ａ）で述べたエッチング方法によって形成しても構わない。
次に、図示はしていないが、半導体ウェーハ１の貫通孔導体部下部９に相当する凹形状の孔の内壁及び半導体ウェーハ１の裏面全面にシリコン酸化膜等の絶縁膜を形成した後に、貫通孔導体部上部９’の底部にある絶縁膜１４をフォトエッチング等の方法により除去する。その後、図１（ｅ）に示すように、貫通孔導体部下部９に相当する凹形状の孔の内部に導体層（貫通孔導体部下部）９を形成するとともに、半導体ウェーハ１の裏面に選択的に導体層１２を形成する。導体層１２は、外部電極１２となり、この領域にはんだボール１３を形成する。また、貫通孔導体部上部９’と貫通孔導体部下部９が電気的に導通することにより、複数の電極部３が形成された半導体素子６と外部電極１２が電気的に導通する。
また、図１（ａ）、図１（ｅ）の貫通孔導体部下部９、貫通孔導体部上部９’に相当する凹形状の孔に導体層を形成する際に、半導体装置の必要電気量に見合う電極部３及び外部電極（導体層）１２に接する面積（導体層）以外に樹脂などを埋め込み、導体層量削減及び導体層加工量削減をしても構わない。
更に、貫通孔導体部下部９、貫通孔導体部上部９’に相当する凹形状の孔の内部表面に凹凸を形成すれば、半導体素子６との接触面積が増大して、貫通孔導体部（貫通孔導体部下部９および貫通孔導体部上部９’からなる）が脱落しにくくなるという効果もある。
ここで、貫通孔導体部上部９’は、電極部３の直下に位置しており、貫通孔導体部上部９’と貫通孔導体部下部９との接合面の孔径Ａを、貫通孔導体部上部９’の半導体素子６の一主面側の孔径Ｂ、並びに貫通孔導体部下部９の半導体素子６の他方面側の孔径Ｃよりも小さくすることで、半導体装置（半導体撮像素子）を電子機器基板へ実装する際に発生する応力による半導体撮像素子からの貫通孔導体部の脱落を起こりにくくして、半導体撮像素子と電子機器基板とが電気的ショート不良を引き起こすことをなくすことにより、高信頼性の半導体装置を提供することができる。また、貫通孔導体部９、９’自体に微小クラックが入りにくくなることにより、半導体撮像素子としての電気特性を劣化させることがなく、高信頼性の半導体撮像素子（半導体装置）を提供できる。
図２は貫通孔導体部上部９’と貫通孔導体部下部９部分の詳細断面図であり、上記の図１（ｅ）で説明した絶縁膜１４の形成方法として、プラズマＣＶＤによるシリコン酸化膜形成方法や、スピンコーティングによるポリイミド等の樹脂形成方法を用いることで、容易に形成することができる。
絶縁膜１４は、一旦、貫通孔導体部上部９’の底部にも形成されるので、フォトリソ法により選択的フォトレジストを形成した後に、プラズマエッチングやウエットエッチング等により、貫通孔導体部上部９’の底部にある絶縁膜１４を除去する。
貫通孔導体部上部９’と貫通孔導体部下部９の形成には、スパッタリング等によりＴｉ／Ｃｕ膜等を蒸着した後に、電解めっきによりＮｉ、Ｃｕ、Ａｕ等の金属膜を形成する方法等を用いる。金属膜の厚みは、０．１〜２μｍ程度である。スパッタリングによって貫通孔導体部下部９の金属膜を蒸着する前には、貫通孔導体部上部９’と貫通孔導体部下部９とが接する面（金属膜：孔径Ａの部分）が低抵抗で接続できるよう、ドライエッチングやウエットエッチングにより貫通孔導体部上部９’の孔径Ａの部分の面を薄くエッチングする。この時、貫通孔導体部上部９’の電極部３と接する面の孔径Ｂが貫通孔導体部上部９’と貫通孔導体部下部９とが接する面の孔径Ａよりも大きいため、オーバーエッチングにより貫通孔導体部上部９’は消失せず、歩留まりの低下は生じない。
そして、メッキにより貫通孔導体部上部９’と貫通孔導体部下部９を形成する。メッキには電解メッキ、無電解メッキなどの方法を用いる。この時、貫通孔導体部上部９’は孔径Ａ＜孔径Ｂであり貫通孔導体部下部９は孔径Ａ＜孔径Ｃであるため、メッキ液が容易に貫通孔導体部上部９’に相当する凹形状の孔と貫通孔導体部下部９に相当する凹形状の孔の内部に浸入するため、貫通孔導体部上部９’と貫通孔導体部下部９の形成を容易に行うことができる。図１では、貫通孔導体部上部９’と貫通孔導体部下部９の内部全体を導体層で充填した構造としているが、半導体装置の必要電気量に見合う電極部３及び外部電極（導体層）１２に接する面積（導体層）以外に樹脂などを埋め込み、導体層量削減及び導体層加工量削減をしても構わない。
次に、図１（ｆ）に示すように、半導体ウェーハ１を切断線５にて個々の半導体装置に分離することにより、半導体撮像素子を個片化する。半導体撮像素子の半導体ウェーハ１からの分離は、ダイシング法などにより、光学部材７と半導体ウェーハ１を同時に切断する方法等を用いる。
次に、図３に示す半導体装置としての半導体撮像素子について説明する。
図３は貫通孔導体部上部９’と貫通孔（導体層）１１部分の詳細断面図であり、貫通孔導体部上部９’が孔径Ａ＜孔径Ｂであり、貫通孔（導体層）１１が孔径Ａ＝孔径Ｃである状態を表している。この場合でも、電子機器基板へ半導体撮像素子を実装する際に発生する応力による、半導体撮像素子からの貫通孔導体部上部９’の脱落を起こりにくくし、半導体撮像素子と電子機器基板とが電気的ショート不良を引き起こすことがなくなることにより、高信頼性の半導体撮像素子を提供できる。また貫通孔（導体層）１１の形成にはドリル等の孔加工が可能であり、エッチングは貫通孔導体部上部９’形成時のみの片面で行えばよいので、製造コストアップを抑制でき、高信頼性の半導体撮像素子を提供できる。
次に、図４に示す半導体装置としての半導体撮像素子について説明する。
図４は図２の貫通孔導体部上部９’と貫通孔導体部下部９からなる貫通孔導体部部分について全てを導体層にせずに導体層１６を形成する場合の代表例であり、貫通孔導体部上部９’側が孔径Ａ＜孔径Ｂであり、貫通孔導体部下部９側が孔径Ａ≦孔径Ｃである関係であれば、上述した図２及び図３の場合と同等の効果を発揮するとともに、導体層を孔径の全てに埋め込まずに済み、製造コストアップを抑制でき、高信頼性の半導体撮像素子を提供できる。
次に、図５に示す半導体装置としての半導体撮像素子およびその製造方法について説明する。
図５において、図５（ａ）、（ｂ）、（ｃ）は、図１（ａ）、（ｂ）、（ｃ）と同一の工程を示すものであるが、図５（ｄ）に示すように、図２の貫通孔導体部下部（導体層）９を形成するのに、予め貫通孔１５をドリル加工などしておくことで、図５（ｅ）に示す貫通孔導体部下部９に相当する凹形状の孔が形成しやすくなり、製造コストアップを抑制できることを表している。
完成した半導体撮像素子は、接着剤８が、少なくとも厚み方向に収縮応力を持った構造であるため、後に機器に組み込まれてからの周囲温度の変化で光学部材７と半導体素子６の撮像領域面との間の寸法に変化が生じず、光学特性の品質に優れたものである。
なお、ここまでは、半導体装置として、受光素子の一種である半導体撮像素子を例に挙げて説明したが、受光素子としては、半導体撮像素子の他に、図示はしないがフォトＩＣ等も一例として挙げられる。
なお、上記の実施の形態では、半導体装置として、半導体撮像素子やフォトＩＣ等の受光素子の場合を例に挙げて説明したが、発光素子の一種であり、平面形状が図７（ａ）に示され、図７（ａ）の矢視部の断面形状が図７（ｂ）に示されるような構造を有し、保持部材としての光学部材７と半導体素子６との間に発光領域ＨＲ１が形成されたＬＥＤや、図示はしないがレーザー発光素子等の場合も、同様に実施することができ、同様の効果を得ることができる。
さらに上記の実施の形態の半導体装置において、保持部材として光学部材７の代わりに汎用的な各種機能が選択構成された別半導体素子を半導体素子６とともに使用することで、貫通孔導体部下部９および貫通孔導体部上部９’の脱落を防止するＳｉ貫通アンダーカット型のＳｉインターポーザが形成された汎用半導体装置を作成することができる。
図８は本実施の形態の半導体装置として光学部材７の代わりに別半導体素子を使用した汎用半導体装置の構造例を示す断面図である。
この汎用半導体装置は、一主面上に突起部４が接続された電極部（第１電極部）３が複数形成された半導体素子６と、突起部４と電極部３とを覆いかつ半導体素子６に突起部４を介して保持された状態で接合された保持部材であり、一主面上に別半導体素子側電極部（第２電極部）３２が複数形成され、別半導体素子側電極部３２を突起部４に接合した状態で半導体素子６に対して電気的に接続された別半導体素子３１とを有し、半導体素子６の一主面と他方の面との間を貫通して電気接続する複数の貫通孔導体部（上部９’および下部９）が、それぞれ、貫通孔導体部上部９’は半導体素子６の内部側から一主面側に向かって孔径が大きくなり、かつ貫通孔導体部下部９は半導体素子６の内部側から他方の面側に向かって孔径が大きくなるように形成され、複数の電極部３が、それぞれ貫通孔導体部（上部９’および下部９）を通じて、半導体素子６の他方の面に形成された外部電極１２と電気接続されていることを特徴とするものである。
この汎用半導体装置では、図８に示すように、半導体素子６上の電極部３と、別半導体素子３１上の別半導体素子側電極部３２とを、突起部４を介して電気的に接合しており、本実施の形態の装置では、突起部４に金や半田などの金属ボールを用いた。
また、電極部３と突起部４と別半導体素子側電極部２２との接続に対して、外部応力などによる接続不良を抑制するために、電極部３と突起部４と別半導体素子側電極部３２との電気的接続をした後に、半導体素子６と別半導体素子３１との隙間にアンダーフィル３３を流し込み、それらの接続強度を向上させた。
なお、本実施の形態の装置で使用したアンダーフィル３３としては、熱硬化性樹脂を用い、アンダーフィル３３を半導体素子６と別半導体素子３１との隙間に流し込んだ後に、約２００℃の温度をアンダーフィル３３に加えて、アンダーフィル３３を硬化させた。
以上のように構成した場合においても、貫通孔導体部上部９’は、電極部３の直下に位置しており、貫通孔導体部上部９’と貫通孔導体部下部９との接合面の孔径Ａを、貫通孔導体部上部９’の半導体素子６の一主面側の孔径Ｂ、並びに貫通孔導体部下部９の半導体素子６の他方面側の孔径Ｃよりも小さくすることで、半導体装置を電子機器基板へ実装する際に発生する応力による半導体素子からの貫通孔導体部の脱落を起こりにくくして、半導体素子と電子機器基板とが電気的ショート不良を引き起こすことをなくすことにより、高信頼性の半導体装置を提供することができる。また、貫通孔導体部９、９’自体に微小クラックが入りにくくなることにより、半導体素子としての電気特性を劣化させることがなく、高信頼性の半導体装置を提供できる。
なお、この汎用半導体装置においては、その使用目的に応じて、別半導体素子３１として、増幅素子、メモリー素子やマイコン素子などのように、各種機能素子が汎用的に選択構成される。
また、図８では、別半導体素子３１としてフリップチップ型半導体素子を用い、半導体素子６とでスタック構造としているが、別半導体素子３１をＳｉ貫通型にしてフェーズアップ接続構造としても構わない。
また、図８では、フリップチップ型の別半導体素子３１により半導体素子６とスタック構造とした場合に、別半導体素子３１と半導体素子６との接合性を安定させるためにアンダーフィル３３を使用したが、別半導体素子３１と半導体素子６との間に、半導体装置を電子機器基板へ実装する際に発生する応力に対して必要十分な接合強度があれば、アンダーフィル３３を使用しなくても構わない。
本発明の半導体装置およびその製造方法は、製造工程に要する時間を短縮化するとともに、半導体装置の歩留まりの低下を抑え、半導体装置の組込み商品の小型化に適し高信頼性でかつ量産性の高い素子構造を実現することができ、半導体装置のコストアップを抑えつつ、さらに組込み商品の薄型化および小型化を実現することができるもので、今後ますます高性能で薄型化および小型化が要求されるデジタルカメラや携帯電話等の分野に有用である。
１ 半導体ウェーハ
２ 撮像領域
３ 電極部（第１電極部）
４ 突起部
５ 切断線
６ 半導体素子
７ 光学部材
８ 接着剤
９ 貫通孔導体部下部
９’ 貫通孔導体部上部
１１ 貫通孔
１２ 外部電極
１３ はんだボール
１４ 絶縁膜
１５ 貫通孔
１６ 導体層
２１ 撮像領域
２２ 半導体素子
２３ 接着剤
２４ 保護部材
２５ 電極
２６ 貫通孔
２７ 絶縁層
２８ 導体層
３０ 外部電極
３１ 別半導体素子
３２ 別半導体素子側電極部（第２電極部）
３３ アンダーフィル

Claims (15)

  1. １主面に突起部（４）が接続された第１電極部（３）が複数形成された半導体素子（６）と、
    前記半導体素子（６）に対して前記突起部（４）と前記第１電極部（３）とを覆いかつ前記突起部（４）を介して保持された状態で接合された保持部材（７、２１）とを有し、
    前記半導体素子（６）の前記１主面と他方の面との間を貫通して電気接続する複数の貫通孔導体部（９’、９）が、それぞれ前記半導体素子（６）の内部側から前記１主面側に向かって孔径が大きくなるように形成され、
    前記複数の第１電極部（３）が、それぞれ前記貫通孔導体部（９’、９）を通じて、前記半導体素子（６）の前記他方の面に形成された外部電極（１２）と電気接続されている
    ことを特徴とする半導体装置。
  2. 前記貫通孔導体部（９’、９）は、
    前記第１電極部（３）の直下に位置しており、
    前記半導体素子（６）の前記内部側から前記他方の面側に向かって前記孔径が大きくなる
    ことを特徴とする請求項１記載の半導体装置。
  3. 前記貫通孔導体部（９’、９）は、
    前記第１電極部（３）の直下に位置しており、
    前記半導体素子（６）の前記内部側から前記他方の面側に向かって前記孔径が略同じである
    ことを特徴とする請求項１記載の半導体装置。
  4. 前記保持部材（７、２１）は、
    前記半導体素子（６）に対して前記突起部（４）に接した状態で接着された光学部材（７）である
    ことを特徴とする請求項１記載の半導体装置。
  5. 前記保持部材（７、２１）は、
    前記半導体素子（６）に対して前記突起部（４）に接した状態で接着された光学部材（７）である
    ことを特徴とする請求項２記載の半導体装置。
  6. 前記保持部材（７、２１）は、
    前記半導体素子（６）に対して前記突起部（４）に接した状態で接着された光学部材（７）である
    ことを特徴とする請求項３記載の半導体装置。
  7. 前記保持部材（７、２１）は、
    １主面に第２電極部（２２）が複数形成され前記半導体素子（６）に対して前記第２電極部（２２）を前記突起部（４）に接合した状態で電気的に接続された別半導体素子（２１）である
    ことを特徴とする請求項１記載の半導体装置。
  8. 前記保持部材（７、２１）は、
    １主面に第２電極部（２２）が複数形成され前記半導体素子（６）に対して前記第２電極部（２２）を前記突起部（４）に接合した状態で電気的に接続された別半導体素子（２１）である
    ことを特徴とする請求項２記載の半導体装置。
  9. 前記保持部材（７、２１）は、
    １主面に第２電極部（２２）が複数形成され前記半導体素子（６）に対して前記第２電極部（２２）を前記突起部（４）に接合した状態で電気的に接続された別半導体素子（２１）である
    ことを特徴とする請求項３記載の半導体装置。
  10. 半導体ウェーハ（１）内に等間隔に仮想分割して半導体素子（６）を複数個形成する工程と、
    前記半導体素子（６）ごとに、その１主面上に複数の貫通孔導体部上部（９’）を、それぞれ前記半導体素子（６）の内部側から前記１主面側に向かって孔径が大きくなるように形成する工程と、
    前記貫通孔導体部上部（９’）ごとに、その上面に第１電極部（３）を形成する工程と、
    前記第１電極部（３）ごとに、その上面に突起部（４）を接続する工程と、
    前記半導体ウェーハ（１）に対して前記突起部（４）と前記第１電極部（３）とを覆いかつ前記突起部（４）を介して保持される状態に保持部材（７、２１）を接合する工程と、
    前記半導体ウェーハ（１）の他方の面を研磨する工程と、
    前記半導体ウェーハ（１）の前記他方の面で前記第１電極部（３）ごとに、その直下近傍に貫通孔導体部下部（９）を、前記貫通孔導体部上部（９’）と貫通し、かつ前記半導体素子（６）の前記内部側から前記他方の面側に向かって前記孔径が大きくなるように形成する工程と、
    前記貫通孔導体部上部（９’）および前記貫通孔導体部下部（９）の内壁と前記半導体ウェーハ（１）の前記他方の面に絶縁膜（１４）を形成する工程と、
    前記貫通孔導体部上部（９’）および前記貫通孔導体部下部（９）の内壁の前記絶縁膜（１４）上、および前記貫通孔導体部下部（９）の内壁に続く前記半導体ウェーハ（１）の前記他方の面の前記絶縁膜（１４）上の一部に、導体層（９、９’、１２）を形成することにより、前記導体層（９、９’、１２）の前記半導体ウェーハ（１）の前記他方の面側を外部電極（１２）として、前記導体層（９、９’、１２）を通じて前記第１電極部（３）と電気接続する工程と、
    前記半導体ウェーハ（１）を各半導体素子（６）ごとに分割切断することにより、半導体装置を個片化する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  11. 半導体ウェーハ（１）内に等間隔に仮想分割して半導体素子（６）を複数個形成する工程と、
    前記半導体素子（６）ごとに、その１主面上に複数の貫通孔導体部上部（９’）を、それぞれ前記半導体素子（６）の内部側から前記１主面側に向かって孔径が大きくなるように形成する工程と、
    前記貫通孔導体部上部（９’）ごとに、その上面に第１電極部（３）を形成する工程と、
    前記第１電極部（３）ごとに、その上面に突起部（４）を接続する工程と、
    前記半導体ウェーハ（１）に対して前記突起部（４）と前記第１電極部（３）とを覆いかつ前記突起部（４）を介して保持される状態に保持部材（７、２１）を接合する工程と、
    前記半導体ウェーハ（１）の他方の面を研磨する工程と、
    前記半導体ウェーハ（１）の前記他方の面で前記第１電極部（３）ごとに、その直下近傍に貫通孔導体部下部（９）を、前記貫通孔導体部上部（９’）と貫通し、かつ前記半導体素子（６）の前記内部側から前記他方の面側に向かって前記孔径が略同じになるように形成する工程と、
    前記貫通孔導体部上部（９’）および前記貫通孔導体部下部（９）の内壁と前記半導体ウェーハ（１）の前記他方の面に絶縁膜（１４）を形成する工程と、
    前記貫通孔導体部上部（９’）および前記貫通孔導体部下部（９）の内壁の前記絶縁膜（１４）上、および前記貫通孔導体部下部（９）の内壁に続く前記半導体ウェーハ（１）の前記他方の面の前記絶縁膜（１４）上の一部に、導体層（９’、１１、１２）を形成することにより、前記導体層（９’、１１、１２）の前記半導体ウェーハ（１）の前記他方の面側を外部電極（１２）として、前記導体層（９’、１１、１２）を通じて前記第１電極部（３）と電気接続する工程と、
    前記半導体ウェーハ（１）を各半導体素子（６）ごとに分割切断することにより、半導体装置を個片化する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  12. 前記保持部材（７、２１）は、光学部材（７）であり、
    前記半導体ウェーハ（１）に対して前記突起部（４）に接した状態に接着する
    ことを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 前記保持部材（７、２１）は、光学部材（７）であり、
    前記半導体ウェーハ（１）に対して前記突起部（４）に接した状態に接着する
    ことを特徴とする請求項１１記載の半導体装置の製造方法。
  14. 前記保持部材（７、２１）は、１主面に第２電極部（２２）が複数形成された別半導体素子（２１）であり、
    前記半導体ウェーハ（１）に対して前記第２電極部（２２）を前記突起部（４）に接合して電気的に接続する
    ことを特徴とする請求項１０記載の半導体装置の製造方法。
  15. 前記保持部材（７、２１）は、１主面に第２電極部（２２）が複数形成された別半導体素子（２１）であり、
    前記半導体ウェーハ（１）に対して前記第２電極部（２２）を前記突起部（４）に接合して電気的に接続する
    ことを特徴とする請求項１１記載の半導体装置の製造方法。
JP2010539109A 2008-11-21 2009-09-11 半導体装置およびその製造方法 Pending JPWO2010058503A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008297423 2008-11-21
JP2008297423 2008-11-21
PCT/JP2009/004510 WO2010058503A1 (ja) 2008-11-21 2009-09-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2010058503A1 true JPWO2010058503A1 (ja) 2012-04-19

Family

ID=42197947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010539109A Pending JPWO2010058503A1 (ja) 2008-11-21 2009-09-11 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20110147905A1 (ja)
JP (1) JPWO2010058503A1 (ja)
CN (1) CN102132409A (ja)
WO (1) WO2010058503A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201246501A (en) * 2011-01-27 2012-11-16 Panasonic Corp Substrate with though electrode and method for producing same
EP2528089B1 (en) 2011-05-23 2014-03-05 Alchimer Method for forming a vertical electrical connection in a layered semiconductor structure
SE538069C2 (sv) * 2012-03-12 2016-02-23 Silex Microsystems Ab Metod att tillverka tätpackade viastrukturer med routing iplanet
JP2015041691A (ja) * 2013-08-21 2015-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
CN104425396A (zh) * 2013-09-02 2015-03-18 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
JP2015211131A (ja) * 2014-04-25 2015-11-24 ミツミ電機株式会社 撮像素子ユニット、撮像装置、及びカメラ付携帯端末
CN108933153B (zh) * 2018-07-27 2021-02-02 上海天马微电子有限公司 显示面板及其制作方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034468B2 (ja) * 1999-04-15 2008-01-16 ローム株式会社 半導体装置の製造方法
JP4138529B2 (ja) * 2003-02-24 2008-08-27 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
TWI231606B (en) * 2003-11-10 2005-04-21 Shih-Hsien Tseng Image pickup device and a manufacturing method thereof
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
US8368096B2 (en) * 2005-01-04 2013-02-05 Aac Technologies Japan R&D Center Co., Ltd. Solid state image pick-up device and method for manufacturing the same with increased structural integrity
DE102005029784A1 (de) * 2005-06-24 2007-01-11 Siemens Ag Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe
JP5197219B2 (ja) * 2007-11-22 2013-05-15 パナソニック株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2010058503A1 (ja) 2010-05-27
CN102132409A (zh) 2011-07-20
US20110147905A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US7180149B2 (en) Semiconductor package with through-hole
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
WO2010058503A1 (ja) 半導体装置およびその製造方法
US9374889B2 (en) Interposer and electronic component package
JP2010034403A (ja) 配線基板及び電子部品装置
TW200832644A (en) Water level package with good CTE performance and method of the same
US9585254B2 (en) Electronic device
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2007115774A (ja) 半導体装置の製造方法
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
US8288865B2 (en) Semiconductor module having semiconductor device mounted on device mounting substrate
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JPWO2011024939A1 (ja) 半導体装置およびその製造方法
JP5197219B2 (ja) 半導体装置およびその製造方法
KR100642194B1 (ko) 회로 장치의 제조 방법
WO2010082464A1 (ja) 半導体装置及びその製造方法
JP2008053693A (ja) 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP2009188191A (ja) 半導体装置及び半導体装置の製造方法
TW201707178A (zh) 用於修復裝置翹曲的方法和結構
JP4588091B2 (ja) 半導体モジュールの製造方法
JP2008218521A (ja) 回路装置およびその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP4806468B2 (ja) 半導体モジュール