CN1645598A - 半导体器件、光学器件模块以及半导体器件的制造方法 - Google Patents

半导体器件、光学器件模块以及半导体器件的制造方法 Download PDF

Info

Publication number
CN1645598A
CN1645598A CNA2005100056455A CN200510005645A CN1645598A CN 1645598 A CN1645598 A CN 1645598A CN A2005100056455 A CNA2005100056455 A CN A2005100056455A CN 200510005645 A CN200510005645 A CN 200510005645A CN 1645598 A CN1645598 A CN 1645598A
Authority
CN
China
Prior art keywords
ledge
semiconductor substrate
semiconductor
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100056455A
Other languages
English (en)
Other versions
CN100433303C (zh
Inventor
小野敦
藤原纪人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Because Texas Co
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1645598A publication Critical patent/CN1645598A/zh
Application granted granted Critical
Publication of CN100433303C publication Critical patent/CN100433303C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62H—CYCLE STANDS; SUPPORTS OR HOLDERS FOR PARKING OR STORING CYCLES; APPLIANCES PREVENTING OR INDICATING UNAUTHORIZED USE OR THEFT OF CYCLES; LOCKS INTEGRAL WITH CYCLES; DEVICES FOR LEARNING TO RIDE CYCLES
    • B62H1/00—Supports or stands forming part of or attached to cycles
    • B62H1/10—Supports or stands forming part of or attached to cycles involving means providing for a stabilised ride
    • B62H1/12—Supports or stands forming part of or attached to cycles involving means providing for a stabilised ride using additional wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62H—CYCLE STANDS; SUPPORTS OR HOLDERS FOR PARKING OR STORING CYCLES; APPLIANCES PREVENTING OR INDICATING UNAUTHORIZED USE OR THEFT OF CYCLES; LOCKS INTEGRAL WITH CYCLES; DEVICES FOR LEARNING TO RIDE CYCLES
    • B62H7/00—Devices for learning to ride cycles, not otherwise provided for, e.g. assisting balance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

图象拾取元件和微透镜部分被形成在半导体衬底的正面上；形成了穿过半导体衬底的穿通电极；从正面向着玻璃盖子突出的突出部分被形成为厚度大于穿通电极上微透镜部分的厚度；且突出部分被插入在半导体衬底与玻璃盖子之间。

Description

半导体器件、光学器件模块以及半导体器件的制造方法
技术领域
本发明涉及到半导体器件，此半导体器件包含其中形成有半导体元件和穿通电极的半导体衬底以及固定到半导体衬底的盖子部件，本发明还涉及到光学器件模块以及半导体器件的制造方法。
背景技术
通常，CCD图象传感器、CMOS图象传感器等的封装件被用作半导体器件，且诸如CCD图象传感器、CMOS图象传感器之类的传感器模块被用作光学器件模块。
图1是剖面图，示出了常规半导体器件的结构。光接收元件113被形成在半导体器件的半导体衬底111的一个表面(正面)中，而微透镜部分114被形成在光接收元件113上。
半导体衬底111的另一表面(背面)被粘合剂117(管芯接合树脂)接合(管芯接合)到由陶瓷或合成树脂制作的箱形容器115的内部底表面。借助于用粘合剂119固定玻璃盖子112，箱形容器115的窗口被密封，箱形容器115中的光接收元件113和微透镜部分114从而被保护免受外部环境的影响。而且，安装在半导体衬底111正面上的电极焊点109(接合焊点)以及从箱形容器115内部引出的电极引线116，被接合线118电连接。
图2是剖面图，示出了常规光学器件模块。图2所示的光学器件模块包含透镜123、夹持透镜123的柱形光路确定装置122、以及布线板120。而且，此光学器件模块包含半导体衬底111，此半导体衬底111具有光接收元件113、微透镜部分114、以及电极焊点109。半导体衬底111的背面被粘合剂117管芯接合到布线板120上，且电极焊点109通过接合线118被电连接到提供在布线板120上的导体布线121。
光路确定装置122的一个窗口被面对透镜123定位的玻璃盖子112和粘合剂119密封，而另一窗口被布线板120和粘合剂(未示出)密封，光接收元件113和微透镜部分114从而被保护免受外部环境的影响。在密封光路确定装置122之前，必须用其它方法保护光接收元件113和微透镜部分114。
上述半导体器件和光学器件模块需要一定的空间，以便用接合线118将电极焊点109连接到电极引线116或导体布线121。而且，此接合线118和电极焊点109等不能被安置在光接收元件113或微透镜部分114上，因为光接收元件113会被遮挡于光。结果就难以减小半导体器件和光学器件模块的尺寸。
因此，近年来提出了一些方案，借助于形成从正面穿过半导体衬底到背面的穿通电极以及形成布线线条并将端子安装在半导体衬底背面上，来减小半导体器件或光学器件模块的尺寸(见日本专利申请公开NO.2001-351997和2002-94082)。
图3A和3B是剖面图，示出了另一种常规半导体器件的结构。图3A所示的半导体器件包含其中形成有光接收元件113和微透镜部分114的半导体衬底111。但形成了从半导体衬底111的正面延伸到背面的穿通电极124，并在半导体衬底111背面上形成了背面布线125和是为安装端子的焊料球126。穿通电极124和焊料球126被背面布线125电连接。
而且，玻璃盖子112被固定到半导体衬底111，使半导体衬底111和玻璃盖子112基本上彼此平行，其间有适当的距离。在此情况下，例如由粘合胶组成的粘合剂部分127被印刷在半导体衬底111的正面上，玻璃盖子112被置于印刷的粘合剂部分127上，然后用热处理方法使粘合剂部分127硬化。硬化了的粘合剂部分127将玻璃盖子112紧固到半导体衬底111并对其进行支持。
借助于避开光接收元件113和微透镜部分114，这一粘合剂部分被提供在半导体衬底111正面的外围部分上。但若用具有透光性质的粘合剂(例如透明树脂或低熔点玻璃)来形成粘合剂部分127，则粘合剂部分127可以被形成在半导体衬底111的正面上，包括光接收元件113和微透镜部分114上的表面上。半导体衬底111与玻璃盖子112之间的空间被粘合剂部分127密封，光接收元件113和微透镜部分114从而被保护免受外部环境的影响。
但常规半导体器件的粘合剂部分127在硬化之前具有低的硬度，因此，如图3B所示，玻璃盖子112有时下陷到粘合剂部分127中，减小了玻璃盖子112与半导体衬底111之间的距离，并与微透镜部分114和光接收元件113等形成接触。在此情况下，就存在着微透镜部分114或光接收元件113被损伤的问题。
而且，玻璃盖子112有时由于其下陷到粘合剂部分127中而倾斜。在此情况下，存在着通过玻璃盖子112入射的光无法被光接收元件113准确地接收的问题。
对于上述各个问题，考虑过用硬度高的粘合剂来预先形成粘合剂部分127，以便防止玻璃盖子112下陷到粘合剂部分127中。在此情况下，即使当玻璃盖子112被安装在粘合剂部分127上时，也有可能防止玻璃盖子112下陷到粘合剂部分127中。但与用硬度低的粘合剂形成粘合剂部分127相比，为了借助于牢固地接合粘合剂部分127和玻璃盖子112以及半导体衬底111而密封玻璃盖子112与半导体衬底111之间的空间，必须对玻璃盖子112和半导体衬底111施加更大的压力，因此，存在着半导体衬底111在施加压力时被损伤的可能性。
发明内容
为了解决上述各个问题而已经提出了本发明，本发明的目的是提供一种半导体器件，此半导体器件能够防止盖子部件的倾斜，能够防止盖子部件造成的对半导体衬底或形成在半导体衬底上的零件的损伤，并能够借助于在半导体衬底与盖子部件之间插入一个形成在半导体衬底上的突出部分而防止施加压力所造成的对半导体衬底的损伤，此外，本发明的目的是提供一种包含此半导体衬底的光学器件模块以及该半导体器件的制造方法。
本发明的另一目的是提供一种半导体器件，借助于形成厚度大于微透镜厚度的突出部分，此半导体器件能够防止盖子部件造成的对微透镜的损伤，此外，本发明提供了该半导体器件的制造方法。
本发明的另一目的是提供一种半导体器件，借助于整体地形成突出部分和穿通电极，或利用与形成穿通电极的材料/方法相同的材料/方法来形成突出部分，此半导体器件能够容易地以低成本形成突出部分，此外，本发明提供了该半导体器件的制造方法。
根据本发明的半导体器件是这样一种半导体器件，它包含其一个表面中形成有半导体元件的半导体衬底、形成在半导体衬底中的穿通电极、以及固定到半导体衬底以覆盖半导体元件的盖子部件，其特征在于，从该一个表面向盖子部件突出的突出部分被形成在半导体衬底上。
根据本发明的半导体器件，其特征在于，微透镜被安装在该一个表面上，且突出部分的厚度大于微透镜的厚度。
根据本发明的半导体器件，其特征在于，突出部分与穿通电极被整体形成。
根据本发明的半导体器件，其特征在于，突出部分被形成在该一个表面上。
根据本发明的半导体器件，其特征在于，穿通电极与突出部分用相同的导电材料形成。
根据本发明的半导体器件，其特征在于，突出部分由金属组成。
根据本发明的半导体器件，其特征在于，盖子部件具有透光性质，且半导体元件是光接收元件或图象拾取元件。
根据本发明的光学器件模块，其特征在于包含：本发明的半导体器件；用来确定到半导体器件的光路的光路确定装置。
根据本发明的半导体器件的制造方法是这样一种方法，此方法借助于在半导体衬底的一个表面中形成半导体元件、在半导体衬底中形成穿通电极、以及将盖子部件固定到半导体衬底以覆盖半导体元件，来制造半导体器件，且其特征是，在固定盖子部件之前，在半导体衬底上形成从该一个表面突出的突出部分，并将盖子部件固定到半导体衬底，已形成的突出部分位于该一个表面与盖子部件之间。
根据本发明的半导体器件的制造方法，其特征是将微透镜安装在该一个表面上，其中，当形成突出部分时，该突出部分被形成为厚度大于微透镜的厚度。
根据本发明的半导体器件的制造方法，其特征在于，在形成穿通电极之后，或在形成穿通电极的过程中，突出部分与穿通电极被整体形成。
根据本发明的半导体器件制造方法，其特征在于，借助于对半导体衬底进行镀敷而形成突出部分。
根据本发明的半导体器件制造方法，其特征在于，借助于将金属膏印刷在半导体衬底上并对印刷的金属膏进行硬化而形成突出部分。
根据本发明，提供了穿过半导体衬底的一个表面和另一表面的穿通电极。在穿通电极被形成在半导体衬底中的情况下，通常试图借助于将用来覆盖半导体元件的盖子部件固定到半导体衬底而减小半导体器件的尺寸。由于突出部分被形成在半导体衬底上以便从其中形成半导体元件的半导体衬底的一个表面向盖子部件突出并插入在半导体衬底一个表面与盖子部件之间，故突出部分用作衬垫来防止盖子部件与半导体衬底以及安装在半导体衬底该一个表面上的半导体元件或各个零件(例如安装在半导体元件表面上的微透镜)形成接触。
根据本发明，微透镜被安装在半导体衬底的一个表面上。在此情况下，为了防止盖子部件与微透镜形成接触，突出部分的厚度(从半导体衬底该一个表面到突出部分顶部的长度)被形成为大于微透镜的厚度(从半导体衬底该一个表面到微透镜顶部的长度)。
而且，根据本发明，例如突出部分与穿通电极的末端被整体形成在半导体衬底的该一个表面侧上。
而且，根据本发明，突出部分被形成在半导体元件的表面上和/或除了半导体元件表面之外的半导体衬底表面上。
根据本发明，在突出部分与穿通电极整体形成或突出部分被形成为分离部件的任何一种情况下，都利用与穿通电极相同的导电材料来形成突出部分。
而且，根据本发明，突出部分由金属组成，因此，例如利用镀敷或印刷且硬化金属膏，来形成突出部分。
而且，根据本发明的半导体器件具有透光性质的盖子部件以及作为半导体元件的光接收元件或图象拾取元件。这种半导体器件例如是一种CCD图象传感器或CMOS图象传感器的封装件。
根据本发明的光学器件模块包含本发明的半导体器件和光路确定装置。这种光学器件模块例如是一种待要安装在诸如照相机之类的光学装置中的CCD图象传感器模块或CMOS图象传感器模块。
根据本发明，由于形成在半导体衬底上的突出部分用作半导体衬底与盖子部件之间的衬垫，故有可能防止由于与盖子部件接触而造成的对半导体衬底或安置在半导体衬底上的各个零件(半导体元件、微透镜等)的损伤。
而且，在盖子部件被粘合剂固定到半导体衬底的情况下，作为衬垫的突出部分能够防止盖子部件下陷到粘合剂中，从而不必使用硬度更高的粘合剂来防止盖子部件的下陷，或不必在接合过程中对盖子部件和半导体衬底施加过量的压力。结果就有可能防止半导体器件由于接合过程中过量压力的施加而被损伤。
而且，在半导体器件包含多个突出部分且各个突出部分具有基本上相同的厚度的情况下，或在半导体器件包含单个突出部分且突出部分的厚度基本上均匀的情况下，突出部分能够将盖子部件支持成平行于半导体衬底。因此，若盖子部件具有透光性质且半导体元件是光接收元件或图象拾取元件，则半导体元件能够准确地接收入射光。这种半导体器件和光学器件模块在光学上是有优点的。
此外，在多个突出部分被形成为适当的图形的情况下，或在单个突出部分被形成为适当的形状的情况下，突出部分能够防止盖子部件下陷，并能够稳定地支持盖子部件。
例如，在使用片状盖子部件且盖子部件一个表面的外围部分被接合到半导体衬底一个表面的外围部分的情况下，例如，有可能利用盖子部件而避免半导体元件与外部物体接触。在此情况下，由于半导体元件不被用来将盖子部件接合到半导体衬底的粘合剂覆盖，故若盖子部件具有透光性质且半导体元件是光接收元件或图象拾取元件，则有可能防止粘合剂造成的对于半导体元件的入射光损失。而且，若盖子部件被接合到半导体衬底该一个表面的整个外围部分，则半导体衬底与盖子部件之间的空间被密封，因而也有可能肯定地保护半导体元件免受潮气之类的外部环境的影响。
而且也有可能将盖子部件接合到半导体衬底的整个一个表面。在此情况下，由于半导体元件被用来将盖子部件接合到半导体衬底的粘合剂覆盖，故有可能防止盖子部件脱落。此外，有可能进一步用盖子部件和粘合剂来保护半导体元件。
根据本发明，在半导体元件是光接收元件或图象拾取元件之类的情况下，微透镜被安装在半导体元件上。因而有可能改善光聚集到半导体元件上的效率。而且，由于突出部分的厚度大于微透镜的厚度，故有可能防止盖子部件与微透镜发生接触。
而且，根据本发明，由于突出部分和穿通电极是单个的部件，故有可能与穿通电极形成步骤同时形成突出部分，或在穿通电极形成步骤之后形成突出部分。结果就无须提供额外的步骤来形成突出部分，从而防止了由于形成突出部分而增加工艺步骤的数目。通常，由于没有什么东西被安装在一个表面侧上的穿通电极上，故有可能在该处形成突出部分，且无须在其它部分为突出部分提供空间。而且，有可能防止突出部分造成的半导体器件尺寸的增大。
而且，根据本发明，由于突出部分被形成在半导体元件的表面上和/或除了半导体元件表面之外的一个表面上，故有可能防止突出部分造成的半导体器件尺寸的增大。
此外，根据本发明，由于突出部分是用与穿通电极相同的导电材料形成的，故无须准备其它的材料来形成突出部分。结果，有可能降低形成突出部分所造成的材料成本的增加。而且，还有可能与穿通电极形成步骤同时形成突出部分，或在穿通电极形成步骤之后形成突出部分。因此就无须提供额外的步骤来形成突出部分，从而防止了由于形成突出部分而增加工艺步骤的数目。
而且，根据本发明，突出部分由金属组成，因而能够用镀敷或印刷且硬化金属膏的方法来形成。由于穿通电极也能够用镀敷或印刷和硬化金属膏的方法来形成，故有可能将用来形成穿通电极的设备用作形成突出部分的设备。此外，有可能与穿通电极形成步骤同时形成突出部分，或在穿通电极形成步骤之后形成突出部分。结果就无须额外提供步骤或设备来形成突出部分，从而防止了由于形成突出部分而增加步骤的数目和设备成本。
而且，根据本发明，由于半导体器件具有透光性质的盖子部件以及作为半导体元件的光接收元件或图象拾取元件，故有可能构成光学器件模块，作为CCD图象传感器、CMOS图象传感器等的封装件被组合到诸如数码相机或具有相机功能的移动电话之类的光学装置中。
而且，由于本发明的模块包含本发明的半导体器件和光路确定装置，故能够作为CCD图象传感器模块或CMOS图象传感器模块被组合到诸如数码相机或具有相机功能的移动电话之类的光学装置中。
此外，由于本发明的半导体器件小于没有穿通电极的常规半导体器件，故本发明具有各种有利的效果，例如能够减小光学器件模块的尺寸，包含小尺寸的半导体器件。
参照附图，从下列详细描述中，本发明的上述和进一步目的以及特点将更为明显。
附图说明
图1是剖面图，示出了常规半导体器件的结构；
图2是剖面图，示出了常规光学器件模块的结构；
图3A和3B是剖面图，示出了另一常规半导体器件的结构；
图4是平面图，示出了根据本发明实施方案1的半导体器件的结构；
图5是剖面图，示出了根据本发明实施方案1的半导体器件的结构；
图6是放大的剖面图，示出了根据本发明实施方案1的半导体器件的穿通电极和突出部分的结构；
图7A-7C是根据本发明实施方案1的半导体器件的制造方法的解释图；
图8A-8C是根据本发明实施方案1的半导体器件的制造方法的解释图；
图9A和9B是根据本发明实施方案1的半导体器件的制造方法的解释图；
图10是剖面图，示出了根据本发明实施方案1的光学器件模块的结构；而
图11是剖面图，示出了根据本发明实施方案2的半导体器件的结构。
具体实施方式
下面根据其一些实施方案的附图来详细地描述本发明。本实施方案一个例子所述的半导体器件是一种CCD图象传感器的CSP(芯片尺寸封装)，它包含其中形成有作为半导体元件的图象拾取元件的半导体衬底。但本发明不局限于此，例如，还可以是包含其中形成有光接收元件和光发射元件等的半导体衬底的半导体器件。
实施方案1
图4是平面图，示出了根据本发明实施方案1的半导体器件14的结构。图5是剖面图，示出了半导体器件14的结构以及沿图4中II-II线的剖面。而且，图6是放大的剖面图，示出了半导体器件14的穿通电极3和突出部分3a的结构以及图5所示的一个穿通电极3和突出部分3a附近的放大图。但在图5中，未示出图6所示的通孔绝缘膜2、背面绝缘膜5、电极焊点8、以及正面保护膜9。
如图4和5所示，半导体器件14包含平面图中具有矩形形状的半导体衬底1。例如，半导体衬底1是由硅组成的平板，且平面矩形形状的图象拾取元件12被形成在半导体衬底1的一个表面上。图象拾取元件12具有许多象素阵列，且各个象素用作光接收传感器。为了改善图象拾取元件12的光聚集效率，包含与图象拾取元件12的象素一一对应的许多微透镜的微透镜部分13，被形成在图象拾取元件12的表面上。
此处，其中形成图象拾取元件12的半导体衬底1的一个表面，被称为半导体衬底1的正面，而其中不形成图象拾取元件12的另一表面，被称为半导体衬底1的背面。半导体衬底1包含多个通过正面和背面的穿通电极3、3、...。穿通电极3、3、...被安置成其间具有适当距离，且离图象拾取元件12和微透镜部分13适当距离，以便包围图象拾取元件12和微透镜部分13。根据图象拾取元件12的布线需要来设定穿通电极3、3、...的数目和布局。
半导体衬底1包含与穿通电极3、3、...一一对应的突出部分3a、3a、...。各个突出部分3a与对应的穿通电极3整体形成，并从半导体衬底1的正面向着稍后所述的玻璃盖子11突出。各个突出部分3a具有平面矩形形状、顶部处的水平表面、以及大于微透镜部分13厚度的厚度。各个突出部分3a、3a、...的厚度基本上彼此相等。在本实施方案中，各个突出部分3a、3a、...被形成在半导体衬底1正面侧上的穿通电极3、3、...的末端上，且突出部分3a、3a、...的形状、厚度、数目和布局被设定成稳定地支持玻璃盖子11。因此，半导体衬底1可以具有其上不形成突出部分3a的穿通电极3。
除了穿通电极3、3、...上的突出部分3a、3a、...之外，或代替穿通电极3、3、...上的突出部分3a、3a、...，半导体衬底1还可以在半导体衬底1的正面上离穿通电极3、3、...、图象拾取元件12、以及微透镜部分13适当的距离处具有形状不同于突出部分3a、3a、...的突出部分。突出部分的形状、厚度、数目、以及布局被设定成稳定地支持玻璃盖子11。突出部分的材料可以是与穿通电极3、3、...(以及突出部分3a、3a、...)相同的或不同的导电材料，且不局限于金属材料或非金属材料。在任何一种情况下，由于各个突出部分不形成在图象拾取元件12上，故不会干扰图象拾取元件12的光接收。
半导体器件14包含玻璃盖子11(具有透光性质的盖子部件)，其形状为平面尺寸基本上等于半导体衬底1的尺寸的矩形平板。借助于将玻璃盖子11置于突出部分3a、3a、...上而被定位成基本上平行于半导体衬底1，其间有适当的距离。在此情况下，玻璃盖子11覆盖着图象拾取元件12和微透镜部分13，而突出部分3a、3a、...用作半导体衬底1与玻璃盖子11之间的衬垫。
而且，各个突出部分3a和玻璃盖子11以及半导体衬底1与玻璃盖子11，被由合成树脂粘合剂组成的粘合剂密封部分10彼此固定。粘合剂密封部分10被形成在半导体衬底1的外围部分上，离开图象拾取元件12和微透镜部分13适当的距离。而且，粘合剂密封部分10将半导体衬底1与玻璃盖子11的外围部分密封。因此，半导体衬底1与玻璃盖子11之间的图象拾取元件12和微透镜部分13被保护免受潮气和外来物质附着或接触等的影响。
结果，在将玻璃盖子11固定到半导体衬底1之后，不需要额外的步骤来保护图象拾取元件12和微透镜部分13，从而简化了半导体器件14的制造工艺。此外，改善了半导体器件14的制造成品率，并改善了半导体器件14的可靠性。
如图6所示，在半导体衬底1中，形成了从半导体衬底正面穿过背面的通孔，通孔绝缘膜2被形成在通孔的内壁上，且穿通电极3被形成在通孔中，以通孔绝缘膜2居于其间。因此，穿通电极3与半导体衬底1彼此电隔离。
突出部分3a的面积大于正面侧上通孔窗口的面积，突出部分3a因而被形成在穿通电极3和半导体衬底1的正面上。但薄膜形式的电极焊点8被插入在突出部分3a与半导体衬底1的正面之间。而且，在除了电极焊点8之外的半导体衬底1的正面上形成正面保护膜9，并在电极焊点8和正面保护膜9下方形成绝缘膜(未示出)。粘合剂密封部分10和半导体衬底1与正面保护膜9被接合到一起，以绝缘膜居于其间。
借助于避开通孔的背面侧窗口，背面绝缘膜5被形成在半导体衬底1的背面上，且从通孔背面侧电连接到穿通电极3的薄膜形式的背面布线4，被层叠在通孔背面侧窗口的中心部分以及部分背面绝缘膜5上。而且，背面保护膜6被层叠在背面绝缘膜5的其它部分和部分背面布线4上，并形成电连接到背面布线4的焊料球7，作为在背面布线4其它部分上使用焊料的凸块。
在上述的半导体器件14中，穿通电极3电连接半导体衬底1的正面侧和背面侧。半导体器件14的外部光依次通过玻璃盖子11、玻璃盖子11与微透镜部分13之间的空间、以及微透镜部分13，并入射在图象拾取元件12上。在此情况下，图象拾取元件12和微透镜部分13用作CCD，并通过穿通电极3、3、...、背面布线4、以及焊料球7，从半导体器件14取出光电转换的电信号。
而且，由于玻璃盖子11被置于突出部分3a、3a、...上，故半导体衬底1和玻璃盖子11基本上平行，且玻璃盖子11和微透镜部分13被彼此分隔开。结果，有可能防止玻璃盖子11与图象拾取元件12或微透镜部分13形成接触以及对它们的损伤，且通过玻璃盖子11的入射光被图象拾取元件12正确地接收。
而且，由于粘合剂密封部分10被形成在半导体衬底1和玻璃盖子11的外围部分上，故在玻璃盖子11与图象拾取元件12和微透镜部分13之间提供了空间。换言之，在玻璃盖子11与图象拾取元件12和微透镜部分13之间不存在粘合剂部分。结果就有可能防止入射光由于粘合剂部分而衰减和散射，入射光从而被图象拾取元件12正确地接收。
注意，虽然本实施方案的盖子部件由玻璃组成，但也有可能采用合成树脂组成的盖子部件。而且，盖子部件具有透光性质，以便使光能够入射在图象拾取元件12上，但若光不入射在形成于半导体衬底1中的半导体元件上，或若半导体元件不辐射光，则盖子部件不一定要具有透光性质。
图7A-7C、图8A-8C、以及图9A-9B是半导体器件14制造方法的解释图，且图7A-7C、图8A-8C、以及图9A-9B示出了各个零件的剖面。但在图7A-7C、图8A-8C、以及图9A-9B中，未示出通孔绝缘膜2、背面绝缘膜5、电极焊点8、以及正面保护膜9。
借助于在半导体衬底(半导体晶片)上形成多个半导体器件14、14、...，并将半导体衬底分割成各个单独的半导体器件14，来制造半导体器件14。或者，借助于在半导体晶片上形成多个图象拾取元件12、微透镜部分13、穿通电极3、突出部分3a等，将半导体晶片分割成单独的半导体衬底1(半导体芯片)，将玻璃盖子11固定到各个单独的半导体衬底1，以及在各个单独的半导体衬底1上形成焊料球，来制造半导体器件14(CSP)。下面用一种半导体器件14来进行解释。
首先，图象拾取元件12、包括电极焊点8的外围电路(未示出)、微透镜部分13等，被形成在半导体衬底100的一个表面上(图7A)。半导体衬底100的厚度大于图4-图6所示半导体衬底1的厚度，是一种硅组成的平板，并在稍后描述的图8A中成为半导体衬底1。半导体衬底100的一个表面对应于半导体衬底1的正面，且图象拾取元件12被形成在半导体衬底100的一个表面中。在形成图象拾取元件12和包括电极焊点8的外围电路之后，透光的绝缘膜(未示出)被形成在包括图象拾取元件12的表面的半导体衬底100的该一个表面上。
在形成绝缘膜之后，微透镜部分13被安装在图象拾取元件12上，以绝缘膜、透光的整平膜、以及滤色器(均未示出)居于其间。在形成微透镜部分13之后，用SiO2、SiN4等形成保护膜，然后借助于从形成的保护膜清除电极焊点8上的保护膜而形成正面保护膜9。
在形成正面保护膜9之后，多个孔1a、1a、...被形成在半导体衬底100的一个表面中(图7B)。首先，抗蚀剂被涂敷到半导体衬底100的一个表面，然后执行曝光和显影，以便在电极焊点8上开出窗口。接着，用干法腐蚀方法对抗蚀剂窗口的开口部分进行腐蚀，以便清除窗口开口部分中的电极焊点8、电极焊点8下方的绝缘膜、以及半导体衬底100的硅，从而形成孔1a、1a、...，且最终清除抗蚀剂。注意，例如也可以在干法腐蚀之前，用湿法腐蚀方法来清除窗口开口部分中的电极焊点8和绝缘膜。也有可能清除在当形成电极焊点8下方的绝缘膜时，或在形成电极焊点8时预先形成的孔区1a、1a、...的部分内的绝缘膜或电极焊点8。
孔区1a、1a、...不渗透穿过半导体衬底100，且各个孔1a的窗口的4个边为50-100微米，深度为100-150微米。各个孔区1a的位置和深度基本上等于半导体衬底1的各个通孔的位置和深度。
在形成孔1a、1a、...之后，借助于用铜进行电镀，待要在图8A时成为穿通电极3、3、...的金属部分33、33、...以及突出部分3a、3a、...被形成在孔1a、1a、...中(图7C)。借助于用各个金属部分33填充各个孔1a，并使突出在半导体衬底100的一个表面侧上的突出部分3a的厚度基本上彼此相等且大于微透镜部分13的厚度，来形成金属部分33、33、...以及突出部分3a、3a、...。注意，金属部分33、33、...以及突出部分3a、3a、...的材料不一定要是铜，可以使用适合于电镀的各种导电材料。
下面以一个孔1a来详细地描述形成金属部分33和突出部分3a的过程。在形成孔1a之后，待要在图8A时成为通孔绝缘膜2的绝缘膜(未示出)被形成在孔1a的内壁和底部上。例如借助于用CVD方法在孔1a中形成诸如SiO2和Si3N4之类的无机膜，或者用聚酰亚胺基或环氧树脂基的有机膜涂敷孔1a，来形成这种绝缘膜。在形成绝缘膜之后，用采用Ti和Cu的溅射方法，在包括孔1a内壁和底部的半导体衬底100的正面上，形成既用作电镀籽晶层又用作势垒金属层的金属层。
在形成金属层之后，抗蚀剂被涂敷成比微透镜部分13的厚度更厚，然后进行曝光和显影，以便在形成孔1a和电极焊点8的部分内开出窗口，亦即，形成了待要在图8A时成为穿通电极3的金属部分33和突出部分3a的位置，从而形成了抗蚀剂窗口区。
在形成抗蚀剂窗口区之后，用电镀铜的方法，在抗蚀剂窗口区中和孔1a中的金属层上淀积铜。此时，由于抗蚀剂窗口区和孔1a被导电材料铜填充，故形成由金属组成的金属部分33和突出部分3a。在形成金属部分33和突出部分3a之后，将涂敷的抗蚀剂清除。由于用电镀方法同时形成突出部分3a、3a、...，故各个突出部分3a、3a、...的厚度彼此基本上相等。
在形成金属部分33、33、...以及突出部分3a、3a、...之后，半导体衬底100成为了半导体衬底1，且金属部分33、33、...成为了穿通电极3、3、...(图8A)。更具体地说，借助于对半导体衬底100的另一表面进行抛光并清除包括孔1a、1a、...底部的半导体衬底100的另一表面上的硅以及孔1a、1a、...底部上的绝缘膜，形成了半导体衬底1。此时，金属部分33、33、...的底部(半导体衬底1背面侧上的末端)被暴露，从而形成穿通半导体衬底1的穿通电极3、3、...。同时，保留在孔1a、1a、...中的绝缘膜成为了通孔绝缘膜2。
半导体衬底100的另一表面被抛光，直至金属部分33、33、...的底部被暴露。或者，半导体衬底100的另一表面被抛光，并在半导体衬底100另一表面上的硅仅仅留下5-30微米厚而不暴露金属部分33、33、...的情况下结束抛光。然后用RIE(反应离子刻蚀)方法对另一表面上的剩余硅进行腐蚀，以便暴露金属部分33、33、...的底部，并最终用CMP方法进一步抛光另一表面，以便清洗半导体衬底1的背面。
以上述方式，整体和同时地形成了通孔3和突出部分3a。注意，借助于在形成孔1a、1a、...中的绝缘膜之后，在除了孔1a、1a、...的窗口和窗口外围之外的正面保护膜9上形成印刷掩模而不是借助于电镀；在不形成印刷掩模的部分上，亦即在孔1a、1a、...以及窗口外围中印刷导电金属膏；以及对印刷的金属膏进行硬化，也可以整体地形成金属部分33、33、...以及突出部分3a、3a、...。在此情况下，借助于调整印刷掩模的厚度，各个突出部分3a、3a、...能够具有均匀的厚度。而且，也有可能利用腐蚀、激光辐照、或其它方法来形成半导体衬底1中的通孔；利用CVD方法、电镀或其它方法在形成的通孔中形成穿通电极；然后形成突出部分3a。
在形成半导体衬底1和穿通电极3、3、...之后，在半导体衬底1的背面上形成背面布线4和背面保护膜6(图8B)。在此情况下，首先形成背面绝缘膜5，然后形成连接到穿通电极3、3、...的背面布线4。接着，背面保护膜6被层叠在除了在图9B中形成焊料球7、7、...的部分(焊盘部分)之外的背面绝缘膜5和背面布线4上。
此处，用一个穿通电极3来详细地描述背面布线4、背面绝缘膜5、以及背面保护膜6的形成。在形成穿通电极3和突出部分3a之后，背面绝缘膜5被层叠在除了穿通电极3的底部(半导体衬底1背面侧上的末端)之外的半导体衬底1的背面上。背面绝缘膜5是一种用来使随后要形成的背面布线与半导体衬底1隔离的绝缘膜。
例如，借助于在将光敏有机膜层叠在包括穿通电极3底部的半导体衬底1的背面上之后执行曝光和显影；在对应于穿通电极3底部的部分内开出窗口；然后借助于用热处理方法执行固化(热固化)而对有机膜进行硬化，来形成这种背面绝缘膜5。或者，借助于在将诸如SiO2和SiN4之类的无机膜层叠在包括穿通电极3底部的半导体衬底1的背面上之后涂敷抗蚀剂并执行曝光和显影；在对应于穿通电极3的部分内开出窗口之后用腐蚀方法清除覆盖穿通电极3底部的无机膜；以及最后清除抗蚀剂，来形成背面绝缘膜5。
在形成背面绝缘膜5之后，背面布线层4被形成在穿通电极3的底部和背面绝缘膜5的预定位置上。为了形成背面布线4，首先，利用Ti和Cu的溅射方法，既用作电镀籽晶层又用作势垒金属层的金属层被形成在穿通电极3的底部和背面绝缘膜5上。接着涂敷抗蚀剂，并借助于执行曝光和显影而在穿通电极3的底部和背面绝缘膜5的预定位置上形成窗口开口区。在形成窗口开口区之后，用电镀铜的方法以铜填充窗口开口区，并形成背面布线4。最后，在清除抗蚀剂之后，用腐蚀方法清除被抗蚀剂覆盖的不必要的金属层。
注意，也有可能借助于利用溅射方法用形成背面布线4的金属(例如Cu、CuNi、Ti)将金属层层叠在穿通电极3的底部和背面绝缘膜5上，在涂敷抗蚀剂之后执行曝光和显影，以及腐蚀，来形成背面布线4。
在形成背面布线4之后，用来保护背面布线4的背面保护膜6被层叠在除了待要在图9B时形成焊料球7的部分之外的背面布线4和背面绝缘膜5上。借助于在将光敏有机膜层叠在背面布线4和背面绝缘膜5上之后执行曝光和显影然后用热固化方法对有机膜进行硬化而在待要形成焊料球的部分处开出窗口，来形成背面保护膜6。注意，也可以借助于在将诸如二氧化硅和氮化硅之类的无机膜层叠在背面布线4和背面绝缘膜5上之后涂敷抗蚀剂并执行曝光和显影，然后执行腐蚀以便在待要形成焊料球7的部分开出窗口，来形成背面保护膜6。
在形成背面保护膜6之后，由合成树脂组成的粘合剂部分101被形成在包括突出部分3a、3a、...顶部表面的半导体衬底1的正面上，与图象拾取元件12和微透镜部分13分隔开(图8C)。借助于用印刷方法将粘合胶转移到半导体衬底1的正面上，而形成粘合剂部分101，并在图9A时成为粘合剂密封部分10。这样形成的粘合剂部分101直到成为粘合剂密封部分10之前具有适当的柔性。
在形成粘合剂部分101之后，玻璃盖子11被固定到半导体衬底1，且粘合剂部分101被硬化以形成粘合剂密封部分10(图9A)。在此情况下，首先将玻璃盖子11置于突出部分3a、3a、...上，以粘合剂部分101居于其间，然后对半导体衬底1和玻璃盖子11施加压力，直至玻璃盖子11的一个表面(半导体衬底1侧上的表面)与突出部分3a的顶部表面形成接触，最后用热固化方法对粘合剂部分101进行硬化。因此形成了粘合剂密封部分10，并通过粘合剂密封部分10而固定了半导体衬底1、突出部分3a、3a、...、以及玻璃盖子11。结果，半导体衬底1与玻璃盖子11之间的空间就被粘合剂密封部分10密封。
注意，借助于将光敏粘合剂涂敷到半导体衬底1的正面并执行曝光和显影，也有可能形成粘合剂密封部分10。
为了将玻璃盖子11固定到半导体衬底1，粘合剂部分101具有柔性，因而有可能防止在将压力施加到半导体衬底1和玻璃盖子11时对半导体衬底1的损伤。虽然粘合剂部分101具有柔性，但由于突出部分3a、3a、...被插入作为半导体衬底1和玻璃盖子11之间的衬垫，故有可能防止玻璃盖子11下陷到粘合剂部分101中、倾斜、以及与微透镜部分13或图象拾取元件12形成接触。
关于待要固定到半导体衬底1的玻璃盖子11，一个玻璃盖子11可以被固定到单个半导体衬底1，或一个玻璃片可以被固定到多个半导体衬底1、1、...，然后被分割成多个玻璃盖子11、11、...。若可以确保与突出部分3a、3a、...的接触，则玻璃盖子11的面积可以小于半导体衬底1的面积。在此情况下，减小了半导体器件14的尺寸。但半导体衬底1的面积必须大于图象拾取元件12和微透镜部分13，以便覆盖它们。
在将玻璃盖子11固定到半导体衬底1之后，焊料球7、7、...被形成在半导体衬底1的背面上(图9B)。在此情况下，首先，松香基焊药被涂敷到焊盘部分(亦即未被背面保护膜6覆盖的背面布线4)，然后，Sn-Ag-Cu焊料被形成为球形，最后执行热处理，以便清洗和清除焊药。
图10是剖面图，示出了根据本发明实施方案1的光学器件模块的结构。此光学器件模块包含柱形光路确定装置17。此光路确定装置17一端夹持着透镜18，并在另一端具有由布线衬底15隔绝于光路确定装置17外部的窗口。光路确定装置17的该另一端和布线衬底15被粘合剂(未示出)接合并被密封。导电布线16被图形化在光路确定装置17内部布线衬底15的至少一个表面上。
半导体器件14被排列在光路确定装置17中，使半导体衬底1的背面面对布线衬底15，并用倒装芯片键合方法电连接焊料球7、7、...与导电布线16。
这种光学器件模块中的光路确定装置17确定了到微透镜部分13和图象拾取元件12的光路。光路确定装置17还用作夹持透镜18的夹具，并用作用来保护半导体器件14和导电布线16等免受外部环境影响的保护装置。
上述的光学器件模块不需要用接合线来形成各个电极之间的连接。因此，与需要接合线连接的常规光学器件模块相比，减小了沿宽度方向(图10中的箭头方向)的面积和沿厚度方向(图10中的空心箭头方向)的长度，减小的量相当于接合线连接所要求的空间。
在半导体器件14中，半导体衬底1和玻璃盖子11被整体地构成。而且，由于半导体器件14能够紧靠光路确定装置17放置直至玻璃盖子11与在光学器件模块的光路确定装置17的一端(透镜18侧上)处的窗口形成接触为止，故光学器件模块的厚度被进一步减小。
此外，由于图象拾取元件12和微透镜部分13在半导体器件14被置于光路确定装置17中之前被玻璃盖子11和粘合剂密封部分10密封而被保护，故有可能防止外来物质粘附到图象拾取元件12或微透镜部分13或与图象拾取元件12或微透镜部分13形成接触，并防止图象拾取元件12和微透镜部分13在制造光学器件模块过程中破裂。结果就简化了光学器件模块的制造工艺。而且改善了光学器件模块的成品率，并改善了光学器件模块的可靠性。
注意，借助于涂敷焊胶来形成焊料电极层而不是形成焊料球7、7、...，并电连接形成的焊料电极和导体布线16，也有可能构成半导体器件14。在此情况下，光学器件模块的厚度被进一步减小了。
而且，半导体器件14或包含半导体器件14的光学器件模块还可以具有形成在玻璃盖子11或微透镜部分13上的滤色器以及诸如红外阻挡膜之类的滤光器。
而且，借助于接合且密封其背面暴露于光路确定装置17外部的半导体衬底1和光路确定装置17的另一端，也有可能构成光学器件模块而无需布线衬底15。在此情况下，减小了光学器件模块的尺寸，减小的量相当于布线衬底15。
包含上述半导体器件14的光学器件模块被安装在诸如数码相机或具有相机功能的移动电话之类的光学装置中。由于布线衬底15和光路确定装置17的平面投影面积相对于图象拾取元件12的面积能够被最大限度地减小，故有可能实现高密度的封装。
实施方案2
图11是剖面图，示出了根据本发明实施方案2的半导体器件14的结构。本实施方案的半导体器件14与实施方案1的半导体器件的差别是半导体器件14是具有或不具有突出部分30、30、...。因此，用相同的参考号来表示对应于实施方案1的零件，且其解释不再赘述。
半导体衬底1具有彼此一一对应的穿通电极3、3、...以及突出部分3a、3a、...。但穿通电极3、3、...的数目小于实施方案1的半导体器件14中的穿通电极3、3、...的数目，或穿通电极3、3、...的布局与实施方案1的半导体器件14中的穿通电极3、3、...的布局相比被偏移，因而不可能仅仅由突出部分3a、3a、...来稳定地支持玻璃盖子11。
因此，半导体衬底1具有向着图象拾取元件12表面上的玻璃盖子11突出的突出部分30、30、...。突出部分30、30、...的厚度基本上等于突出部分3a、3a、...的厚度，且突出部分30、30、...的形状、厚度、数目、以及布局被设定为由突出部分3a、3a、...和突出部分30、30、...来稳定地支持玻璃盖子11。
利用与穿通电极3、3、...以及突出部分3a、3a、...相同的材料，与穿通电极3、3、...以及突出部分3a、3a、...的形成同时，用电镀或印刷以及硬化金属膏的方法，或在形成穿通电极3、3、...以及突出部分3a、3a、...之后，来形成突出部分30、30、...。
在突出部分30、30、...所在的图象拾取元件12的表面上，不形成微透镜部分13的微透镜。而且，由于玻璃盖子11和半导体衬底1被粘合剂密封部分10牢固地接合在一起并密封，故有可能接合或不接合突出部分30、30、...的顶部表面与玻璃盖子11。粘合剂密封部分10没有被形成在突出部分30、30、...的外围，以便不干扰图象拾取元件12的光接收。
如上所述，待要形成突出部分3a、3a、...和突出部分30、30、...的地方不局限于图象拾取元件12表面的外面，而是有可能在半导体衬底1的正面上形成适当形状、厚度、数目、以及布局的突出部分3a、3a、...和突出部分30、30、...。
注意，虽然实施方案1或2的半导体器件14具有多个突出部分，但也可以具有单个突出部分。在此情况下，突出部分被形成为例如包围图象拾取元件12和微透镜部分13且稳定地支持玻璃盖子11的正方形或C形壁。
而且，形成在半导体衬底1正面上的部分突出部分可以与至少一个穿通电极3整体地形成，或形成为分离的形式。而且，与穿通电极3整体地形成的突出部分可以不形成在半导体衬底1的正面上。例如在突出部分不形成在半导体衬底1的正面上的情况下，有可能在半导体衬底1的边沿处形成L形的突出部分。也有可能在玻璃盖子11上形成突出部分而不是在半导体衬底1上形成突出部分。而且，有可能在半导体衬底1与玻璃盖子11之间插入是与半导体衬底1和玻璃盖子11是分隔片的衬垫而不是插入突出部分。
若突出部分和穿通电极3是分隔片，或甚至若突出部分和穿通电极3被形成为单个片，则无需由完全相同的材料形成突出部分和穿通电极3。而且，突出部分可以由铜之外的金属或非金属材料组成。

Claims (13)

1.一种半导体器件，它包含：
在其一个表面中形成有半导体元件的半导体衬底；
形成在半导体衬底中的穿通电极；
附于半导体衬底以覆盖半导体元件的盖子部件；以及
形成在半导体衬底上以便从该一个表面向着盖子部件突出的突出部分。
2.根据权利要求1的半导体器件，还包含安装在该一个表面上的微透镜，
其中，突出部分的厚度大于微透镜的厚度。
3.根据权利要求1或2的半导体器件，其中，突出部分与穿通电极被整体地形成。
4.根据权利要求1或2的半导体器件，其中，突出部分被形成在该一个表面上。
5.根据权利要求1或2的半导体器件，其中，利用相同的导电材料来形成穿通电极和突出部分。
6.根据权利要求1或2的半导体器件，其中，突出部分由金属组成。
7.根据权利要求1或2的半导体器件，其中，盖子部件具有透光性质，且半导体元件是光接收元件或图象拾取元件。
8.一种光学器件模块，它包含：
权利要求1或2所述的半导体器件；以及
用来确定到半导体器件的光路的光路确定装置。
9.一种半导体器件的制造方法，它包含下列步骤：
在半导体衬底的一个表面中形成半导体元件；
在半导体衬底中形成穿通电极；
在半导体衬底上形成从该一个表面突出的突出部分；以及
将盖子部件附于半导体衬底，以形成的突出部分位于该一个表面与盖子部件之间，以便覆盖半导体元件。
10.根据权利要求9的半导体器件制造方法，还包含将微透镜安装在该一个表面上的步骤，
其中，当形成突出部分时，突出部分被形成为厚度大于微透镜的厚度。
11.根据权利要求9或10的半导体器件制造方法，其中，在形成穿通电极之后，或在形成穿通电极的过程中，突出部分与穿通电极被整体地形成。
12.根据权利要求9或10的半导体器件制造方法，其中，借助于对半导体衬底进行电镀而形成突出部分。
13.根据权利要求9或10的半导体器件制造方法，其中，借助于将金属膏印刷在半导体衬底上并对印刷的金属膏进行硬化而形成突出部分。
CNB2005100056455A 2004-01-23 2005-01-24 半导体器件、光学器件模块以及半导体器件的制造方法 Expired - Fee Related CN100433303C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16296/04 2004-01-23
JP2004016296A JP4198072B2 (ja) 2004-01-23 2004-01-23 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP16296/2004 2004-01-23

Publications (2)

Publication Number Publication Date
CN1645598A true CN1645598A (zh) 2005-07-27
CN100433303C CN100433303C (zh) 2008-11-12

Family

ID=34792474

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100056455A Expired - Fee Related CN100433303C (zh) 2004-01-23 2005-01-24 半导体器件、光学器件模块以及半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7221051B2 (zh)
JP (1) JP4198072B2 (zh)
KR (1) KR100755165B1 (zh)
CN (1) CN100433303C (zh)
TW (1) TWI253149B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132409A (zh) * 2008-11-21 2011-07-20 松下电器产业株式会社 半导体装置及其制造方法
CN102651374A (zh) * 2011-02-24 2012-08-29 胜开科技股份有限公司 降低透光板倾斜度的影像感测器制造方法
CN103531572A (zh) * 2012-07-04 2014-01-22 新科实业有限公司 晶片级封装的光学组件以及具有该光学组件的收发模块
CN103943640A (zh) * 2013-01-22 2014-07-23 胜开科技股份有限公司 降低光学单元倾斜度的影像感测器制造方法

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4468609B2 (ja) * 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
EP1624493A3 (fr) * 2004-07-23 2006-09-13 Stmicroelectronics Sa Procédé de fabrication de module optique pour boîtier semiconducteur à capteur optique
CN101065844B (zh) * 2005-01-04 2010-12-15 株式会社映煌 固体摄像装置及其制造方法
JP2006228837A (ja) * 2005-02-15 2006-08-31 Sharp Corp 半導体装置及びその製造方法
TWI264807B (en) * 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP2006276463A (ja) * 2005-03-29 2006-10-12 Sharp Corp 光学装置用モジュール及び光学装置用モジュールの製造方法
KR100785488B1 (ko) * 2005-04-06 2007-12-13 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
TW200644261A (en) 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
JP4486005B2 (ja) * 2005-08-03 2010-06-23 パナソニック株式会社 半導体撮像装置およびその製造方法
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
US7354799B2 (en) * 2005-11-08 2008-04-08 Intel Corporation Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring
KR100691398B1 (ko) 2006-03-14 2007-03-12 삼성전자주식회사 미소소자 패키지 및 그 제조방법
WO2008023827A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif semi-conducteur
JP5270349B2 (ja) * 2006-08-25 2013-08-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
KR100769722B1 (ko) * 2006-10-10 2007-10-24 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP2008130738A (ja) * 2006-11-20 2008-06-05 Fujifilm Corp 固体撮像素子
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7566854B2 (en) * 2006-12-08 2009-07-28 Advanced Chip Engineering Technology Inc. Image sensor module
US20080169556A1 (en) * 2007-01-16 2008-07-17 Xin Tec Inc. Chip package module heat sink
JP4958273B2 (ja) * 2007-01-23 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 発光装置及びその製造方法
JP5008998B2 (ja) * 2007-02-05 2012-08-22 株式会社フジクラ 電子部品
JP5584474B2 (ja) * 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
TW200839982A (en) * 2007-03-19 2008-10-01 Xintec Inc Integrated circuit package and method for fabricating thereof
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
TWI473183B (zh) * 2007-06-19 2015-02-11 Invensas Corp 可堆疊的積體電路晶片的晶圓水平表面鈍化
TW200917391A (en) * 2007-06-20 2009-04-16 Vertical Circuits Inc Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
JP2010535427A (ja) 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
US7923298B2 (en) * 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
KR101614960B1 (ko) * 2007-10-18 2016-04-22 인벤사스 코포레이션 반도체 다이 어셈블리 및 반도체 다이 준비 방법
JP5197219B2 (ja) * 2007-11-22 2013-05-15 パナソニック株式会社 半導体装置およびその製造方法
JP4799543B2 (ja) 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
US7598580B1 (en) * 2008-05-15 2009-10-06 Kingpak Technology Inc. Image sensor module package structure with supporting element
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP2011003828A (ja) * 2009-06-22 2011-01-06 Panasonic Corp 光半導体装置、及びそれを用いた光ピックアップ装置、並びに電子機器
KR101715426B1 (ko) 2009-06-26 2017-03-10 인벤사스 코포레이션 지그재그 구조로 적층된 다이용 전기 인터커넥트
US8421175B2 (en) * 2009-09-10 2013-04-16 STMicroelectronics ( Research & Development) Limited Wafer level packaged integrated circuit
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
JP2011128140A (ja) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd センサデバイス及びその製造方法
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
JP2011205222A (ja) * 2010-03-24 2011-10-13 Toshiba Corp カメラモジュール
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
JP2012044091A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像装置、撮像モジュール及びカメラ
JP5721981B2 (ja) 2010-09-10 2015-05-20 オリンパス株式会社 撮像ユニットおよび撮像ユニットを具備する内視鏡
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8604578B2 (en) * 2010-10-25 2013-12-10 Hsin-Chih CHIU Chip package
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
WO2015038064A2 (en) 2013-09-10 2015-03-19 Heptagon Micro Optics Pte. Ltd. Compact opto-electronic modules and fabrication methods for such modules
JP2015115386A (ja) * 2013-12-10 2015-06-22 ソニー株式会社 固体撮像素子、電子機器、および固体撮像素子の製造方法
US10096635B2 (en) * 2014-08-08 2018-10-09 Xintec Inc. Semiconductor structure and manufacturing method thereof
CN105514129B (zh) * 2014-09-25 2018-10-09 中芯国际集成电路制造(上海)有限公司 一种图像传感器装置及其制造方法
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
WO2017169889A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 カメラモジュール、およびカメラモジュールの製造方法、撮像装置、および電子機器
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US10170508B2 (en) * 2016-06-21 2019-01-01 Kingpak Technology Inc. Optical package structure
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
DE102017210379A1 (de) * 2017-06-21 2018-12-27 Robert Bosch Gmbh Bildsensormodul

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991172B2 (ja) * 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
JP3542311B2 (ja) * 2000-01-28 2004-07-14 株式会社ルネサステクノロジ 半導体装置
JP2001351997A (ja) 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3839271B2 (ja) 2001-05-01 2006-11-01 富士写真フイルム株式会社 固体撮像装置及びその製造方法
KR100389630B1 (ko) * 2001-05-04 2003-06-27 삼성전기주식회사 촬상소자 모듈 팩키지
JP2002343861A (ja) * 2001-05-21 2002-11-29 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132409A (zh) * 2008-11-21 2011-07-20 松下电器产业株式会社 半导体装置及其制造方法
CN102651374A (zh) * 2011-02-24 2012-08-29 胜开科技股份有限公司 降低透光板倾斜度的影像感测器制造方法
CN102651374B (zh) * 2011-02-24 2014-09-24 胜开科技股份有限公司 降低透光板倾斜度的影像感测器制造方法
CN103531572A (zh) * 2012-07-04 2014-01-22 新科实业有限公司 晶片级封装的光学组件以及具有该光学组件的收发模块
CN103531572B (zh) * 2012-07-04 2017-06-09 新科实业有限公司 晶片级封装的光学组件以及具有该光学组件的收发模块
US9679784B2 (en) 2012-07-04 2017-06-13 Sae Magnetics (H.K.) Ltd. Wafer-level packaged optical subassembly and transceiver module having same
CN103943640A (zh) * 2013-01-22 2014-07-23 胜开科技股份有限公司 降低光学单元倾斜度的影像感测器制造方法

Also Published As

Publication number Publication date
US20050161805A1 (en) 2005-07-28
US7221051B2 (en) 2007-05-22
TWI253149B (en) 2006-04-11
TW200525712A (en) 2005-08-01
KR100755165B1 (ko) 2007-09-04
JP4198072B2 (ja) 2008-12-17
CN100433303C (zh) 2008-11-12
KR20050076781A (ko) 2005-07-27
JP2005209967A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
CN1645598A (zh) 半导体器件、光学器件模块以及半导体器件的制造方法
CN1324340C (zh) 光学装置用模块和光学装置用模块的制造方法
US7646075B2 (en) Microelectronic imagers having front side contacts
US7919410B2 (en) Packaging methods for imager devices
CN1279627C (zh) 半导体器件及其制造方法
CN1967856A (zh) 半导体摄像元件及半导体摄像装置以及它们的制造方法
CN1945816A (zh) 半导体器件及其制造方法
CN1649162A (zh) 光传感器模块
US20050056903A1 (en) Semiconductor package and method of manufacturing same
CN1476100A (zh) 摄像机模块及其制造方法
CN101055866A (zh) 光学装置用模块和光学装置用模块的制造方法
CN1976014A (zh) 半导体器件及其制造方法
CN1633705A (zh) 半导体装置及其制造方法
CN101047195A (zh) 半导体摄像装置及其制造方法
CN1471172A (zh) 固体摄像装置及其制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1577873A (zh) 固体摄像器件及其制造方法
CN1722784A (zh) 图像拾取装置和照相机模块
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
CN1744302A (zh) 半导体装置、半导体模块以及半导体装置的制造方法
CN1280056A (zh) 多层基板
CN1949527A (zh) 图像传感器的晶片级芯片规模封装件及其制造方法
CN1826688A (zh) 半导体器件的制造方法
CN101056358A (zh) 相机模块
JP2007027713A (ja) 透明カバーが付着されている光学装置の製造方法及びそれを利用した光学装置モジュールの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: YINWEISASI CORP.

Free format text: FORMER OWNER: SHARP CORPORATION

Effective date: 20131129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131129

Address after: American California

Patentee after: Because the Texas company

Address before: Osaka, Japan

Patentee before: Sharp Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20200124