KR100716870B1 - 반도체패키지 및 그 제조 방법 - Google Patents
반도체패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100716870B1 KR100716870B1 KR1020010021491A KR20010021491A KR100716870B1 KR 100716870 B1 KR100716870 B1 KR 100716870B1 KR 1020010021491 A KR1020010021491 A KR 1020010021491A KR 20010021491 A KR20010021491 A KR 20010021491A KR 100716870 B1 KR100716870 B1 KR 100716870B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- input
- semiconductor package
- semiconductor
- circuit pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (9)
- 평면인 제1면과 상기 제1면의 반대면으로서 평면인 제2면을 갖고, 상기 제1면과 제2면의 둘레에는 상기 제1면 및 제2면과 직각을 이루는 제3면이 형성되고, 상기 제1면의 둘레에는 상기 제1면 및 제3면을 향하여 노출되도록 다수의 입출력패드가 형성된 반도체칩;상기 반도체칩의 모든 입출력패드를 제외한 제1면에 코팅된 보호막;상기 반도체칩의 각 입출력패드에 일단이 연결되고, 타단은 상기 제3면을 통하여 상기 제2면까지 연장되어 있는 다수의 회로패턴; 및,상기 반도체칩의 제2면에 위치된 회로패턴에 융착된 도전성볼을 포함하여 이루어진 반도체패키지.
- 제1항에 있어서, 상기 보호막은 그 표면에 빛을 반도체칩의 제1면쪽으로 투과시킬 수 있는 테이프가 더 부착된 것을 특징으로 하는 반도체패키지.
- 제1항에 있어서, 상기 회로패턴과 반도체칩의 입출력패드, 제3면 및 제2면 사이에는 기본 금속층이 더 형성된 것을 특징으로 하는 반도체패키지.
- 제1항에 있어서, 상기 회로패턴은 솔더(Sn/Pb), 구리(Cu) 또는 알루미늄(Al)중 어느 하나에 의해 형성된 것을 특징으로 하는 반도체패키지.
- 제1항에 있어서, 상기 도전성볼은 상기 반도체칩의 제2면에 행과 열을 가지며 어레이(Array)된 것을 특징으로 하는 반도체패키지.
- 평면의 제1면과 상기 제1면의 반대면으로서 평면의 제2면을 갖고, 상기 제1면에는 대략 바둑판 모양의 스크라이브 라인에 의해 다수의 반도체칩이 구분되고, 상기 각 반도체칩의 제1면중 둘레에는 다수의 입출력패드가 형성된 웨이퍼를 제공하는 단계;상기 웨이퍼의 제2면에서 상기 스크라이브 라인에 해당되는 영역을 소잉하여, 상기 제1면과 제2면 사이에 제3면을 형성하되, 상기 제3면을 통하여 상기 입출력패드의 일정 영역이 노출되도록 하는 단계;상기 웨이퍼의 각 반도체칩이 갖는 제2면 및 제3면에 기본 금속층을 형성하여, 상기 기본 금속층이 상기 입출력패드에 연결되도록 하는 단계;상기 기본 금속층 표면에 일정 패턴을 갖도록 포토레지스트를 도포한 후, 상기 입출력패드, 제3면 및 제2면에 이르기까지 금속을 도금하여 회로패턴을 형성하는 단계;상기 각 반도체칩의 제2면에 위치된 회로패턴에 도전성볼을 융착하는 단계; 및,상기 포토레지스트 및 불필요한 기본 금속층을 화학용액으로 에칭하여, 상기 각각의 회로패턴이 전기적으로 독립되도록 하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
- 제6항에 있어서, 상기 웨이퍼 제공 단계후에는, 상기 각 반도체칩의 입출력패드를 제외한 제1면에 보호막을 코팅한 후, 상기 보호막의 표면에 상기 웨이퍼의 전체가 덮혀지도록 테이프를 부착하는 단계가 더 포함된 것을 특징으로 하는 반도체패키지의 제조 방법.
- 제7항에 있어서, 상기 테이프는 상기 각 반도체칩의 제1면에 일정 파장의 빛이 입사될 수 있는 것이 이용됨을 특징으로 하는 반도체패키지의 제조 방법.
- 제6항에 있어서, 상기 회로패턴은 솔더(Sn/Pb), 구리(Cu) 또는 알루미늄(Al)중 어느 하나에 의해 형성됨을 특징으로 하는 반도체패키지의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010021491A KR100716870B1 (ko) | 2001-04-20 | 2001-04-20 | 반도체패키지 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010021491A KR100716870B1 (ko) | 2001-04-20 | 2001-04-20 | 반도체패키지 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020082294A KR20020082294A (ko) | 2002-10-31 |
KR100716870B1 true KR100716870B1 (ko) | 2007-05-09 |
Family
ID=27702007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010021491A KR100716870B1 (ko) | 2001-04-20 | 2001-04-20 | 반도체패키지 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100716870B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100984729B1 (ko) * | 2008-06-25 | 2010-10-01 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100837269B1 (ko) | 2006-05-22 | 2008-06-11 | 삼성전자주식회사 | 웨이퍼 레벨 패키지 및 그 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284095A (ja) * | 1998-03-27 | 1999-10-15 | Nec Corp | 半導体装置 |
US6150716A (en) * | 1995-01-25 | 2000-11-21 | International Business Machines Corporation | Metal substrate having an IC chip and carrier mounting |
US6191487B1 (en) * | 1998-04-23 | 2001-02-20 | Minco Technology Labs, Inc. | Semiconductor and flip chip packages and method having a back-side connection |
JP2001077301A (ja) * | 1999-08-24 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
JP2013077301A (ja) * | 2011-09-29 | 2013-04-25 | Fujitsu Ltd | ビジュアル比較方法 |
-
2001
- 2001-04-20 KR KR1020010021491A patent/KR100716870B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6150716A (en) * | 1995-01-25 | 2000-11-21 | International Business Machines Corporation | Metal substrate having an IC chip and carrier mounting |
JPH11284095A (ja) * | 1998-03-27 | 1999-10-15 | Nec Corp | 半導体装置 |
US6191487B1 (en) * | 1998-04-23 | 2001-02-20 | Minco Technology Labs, Inc. | Semiconductor and flip chip packages and method having a back-side connection |
JP2001077301A (ja) * | 1999-08-24 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
JP2013077301A (ja) * | 2011-09-29 | 2013-04-25 | Fujitsu Ltd | ビジュアル比較方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100984729B1 (ko) * | 2008-06-25 | 2010-10-01 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20020082294A (ko) | 2002-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5078725B2 (ja) | 半導体装置 | |
US6943423B2 (en) | Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof | |
US7038287B2 (en) | Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof | |
US8513756B2 (en) | Semiconductor package and manufacturing method for a semiconductor package as well as optical module | |
US7696465B2 (en) | Image sensor package, camera module having same and manufacturing method for the same | |
US6969632B2 (en) | Method for fabricating image sensor semiconductor package | |
US7576402B2 (en) | Semiconductor device, method of manufacturing the same, and camera module | |
US7397134B2 (en) | Semiconductor device mounted on and electrically connected to circuit board | |
US7084474B2 (en) | Photosensitive semiconductor package and method for fabricating the same | |
KR20180016053A (ko) | 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈 | |
CN110911427A (zh) | 半导体封装件及其制造方法 | |
US11282879B2 (en) | Image sensor packaging method, image sensor packaging structure, and lens module | |
US7071567B2 (en) | Semiconductor device and method of fabrication thereof, optical module and method of fabrication thereof, circuit board, and electronic instrument | |
JP2004179495A (ja) | 半導体装置 | |
KR20060072579A (ko) | 이미지 센서 패키지, 고체촬상장치 및 그 제조방법 | |
KR100716870B1 (ko) | 반도체패키지 및 그 제조 방법 | |
KR100652955B1 (ko) | 이미지 센서 패키지 제조방법 | |
JP4292383B2 (ja) | 光デバイスの製造方法 | |
JP5045952B2 (ja) | 光デバイス、光モジュール及び電子機器 | |
CN100446229C (zh) | 半导体装置及其制造方法 | |
JP2011199036A (ja) | 固体撮像装置及びその製造方法 | |
KR100381841B1 (ko) | 반도체패키지 및 그 제조 방법 | |
CN115020501A (zh) | 芯片封装方法及封装结构 | |
KR100377470B1 (ko) | 반도체패키지 | |
KR20010058581A (ko) | 반도체패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150504 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160503 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170502 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190502 Year of fee payment: 13 |