CN115020501A - 芯片封装方法及封装结构 - Google Patents

芯片封装方法及封装结构 Download PDF

Info

Publication number
CN115020501A
CN115020501A CN202210456656.9A CN202210456656A CN115020501A CN 115020501 A CN115020501 A CN 115020501A CN 202210456656 A CN202210456656 A CN 202210456656A CN 115020501 A CN115020501 A CN 115020501A
Authority
CN
China
Prior art keywords
chip
packaged
substrate
redistribution layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210456656.9A
Other languages
English (en)
Inventor
谢国梁
袁文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN202210456656.9A priority Critical patent/CN115020501A/zh
Publication of CN115020501A publication Critical patent/CN115020501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device

Abstract

本发明公开了一种芯片封装方法和封装结构，芯片封装方法包括：提供基板，在基板上形成再分布层；提供待封装芯片，待封装芯片包括相对的第一表面和第二表面，第一表面具有感应区以及与感应区耦合的焊垫，将待封装芯片的第一表面与再分布层对位压合，并使焊垫与再分布层电连接；填充塑封材料对待封装芯片的第二表面、再分布层进行塑封；剥离基板；在待封装芯片的第一表面上设置透光基板，透光基板覆盖待封装芯片的感应区，再分布层暴露于透光基板的外侧；在再分布层的表面形成焊接凸起。本发明的芯片封装方法，能够大大降低芯片封装体的厚度，实现了影像传感芯片的最薄封装。

Description

芯片封装方法及封装结构
技术领域
本发明是关于半导体封装技术，特别是关于一种芯片封装方法及封装结构。
背景技术
影像传感芯片是一种能够感受外部光线并将其转换成电信号的传感器。在影像传感芯片芯片制作完成后，再通过对影像传感芯片芯片进行一系列封装工艺，从而形成封装好的影像传感芯片，以用于诸如数码相机、数码摄像机等等的各种电子设备。
随着对高端移动终端设备需求的多样化，影像传感芯片也被应用于高端移动终端设备(如手机、ipad等)，受限于该等高端移动终端设备的体积，即要求影像传感芯片的尺寸越来越小，相应地，对影像传感芯片封装也提出了更高的要求。
然而，目前现有技术中，在影像传感芯片的扇出型封装(fanout)中，会将芯片倒装于基板上，上模组时，影像传感芯片封装体的整体厚度即包括了基板的厚度，导致了封装体整体厚度偏厚，无法应用于高端移动终端设备如手机、ipad上。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种芯片封装方法及封装结构，其能够大大降低芯片封装体的厚度，实现了影像传感芯片的最薄封装。
为实现上述目的，本发明的实施例提供了一种芯片封装方法，包括：提供一基板，在所述基板上形成再分布层；提供一待封装芯片，所述待封装芯片包括相对的第一表面和第二表面，所述第一表面具有感应区以及与所述感应区耦合的焊垫，将所述待封装芯片的第一表面与所述再分布层对位压合，并使所述焊垫与所述再分布层电连接；填充塑封材料对所述待封装芯片的第二表面、再分布层进行塑封；剥离所述基板；在所述待封装芯片的第一表面上设置透光基板，所述透光基板覆盖所述待封装芯片的感应区，所述再分布层暴露于所述透光基板的外侧；在所述再分布层的表面形成焊接凸起。
在本发明的一个或多个实施方式中，该封装方法还包括：研磨所述塑封材料以暴露所述待封装芯片的第二表面。
在本发明的一个或多个实施方式中，在所述基板上形成再分布层，包括在所述基板表面粘合金属层；对所述金属层图案化，形成再分布层。
在本发明的一个或多个实施方式中，在所述基板表面粘合金属层，包括在所述基板表面涂覆临时键合胶；将所述金属层通过所述临时键合胶粘贴于所述基板表面。
在本发明的一个或多个实施方式中，该方法还包括，提供PCB基板，所述PCB基板中具有贯穿PCB基板的开口，所述开口的周围具有焊盘，所述PCB基板的远离焊盘的表面上具有镜头模组；
将PCB基板置于待封装芯片上方，将PCB基板上的焊盘与待封装芯片上的焊垫通过焊接凸起键合，且进行键合时，所述透光基板深入开口内。
在本发明的一个或多个实施方式中，所述金属层为Al层或Cu层或Ti层。
在本发明的一个或多个实施方式中，所述再分布层暴露出所述待封装芯片的感应区。
在本发明的一个或多个实施方式中，所述透光基板的材质为IR玻璃或AR玻璃。
在本发明的一个或多个实施方式中，所述基板的材质为玻璃或硅或陶瓷。
在本发明的一个或多个实施方式中，所述焊接凸起的材料可以为金、锡或者锡合金。
本发明还提供了一种芯片封装结构，包括：待封装芯片，所述待封装芯片包括相对的第一表面和第二表面，所述第一表面具有感应区以及与所述感应区耦合的焊垫；再分布层，位于所述待封装芯片的第一表面上，所述再分布层与所述焊垫之间电连接；塑封层，位于所述再分布层设置有待封装芯片的一侧且包覆所述待封装芯片设置；透光基板，位于所述再分布层的另一侧且覆盖所述待封装芯片的感应区，所述透光基板的外侧暴露所述再分布层；焊接凸起，形成于所述再分布层设有透光基板的一侧上。
在本发明的一个或多个实施方式中，该封装结构还包括，位于待封装芯片上的PCB基板，所述PCB基板中具有贯穿PCB基板的开口，所述开口的周围的PCB基板上具有焊盘，所述PCB基板的远离焊盘的表面上具有镜头模组，所述PCB基板上的焊盘与待封装芯片上的焊垫通过焊接凸起键合，且键合时，所述透光基板深入开口内。
在本发明的一个或多个实施方式中，所述再分布层暴露出所述待封装芯片的感应区。
在本发明的一个或多个实施方式中，所述塑封层远离所述再分布层的一侧不凸于所述待封装芯片的第二表面。
在本发明的一个或多个实施方式中，所述再分布层为Al层或Cu层或Ti层。
在本发明的一个或多个实施方式中，所述透光基板的材质为IR玻璃或AR玻璃。
在本发明的一个或多个实施方式中，所述焊接凸起的材料可以为金、锡或者锡合金。
与现有技术相比，本发明实施方式的芯片封装方法，将基板通过热剥离型薄膜(临时键合胶)与再分布层(由金属层图案化后形成)临时键合，待形成塑封层后，将基板剥离，再粘合透光基板，在透光基板四周形成焊接凸球，使得封装后的芯片封装体厚度接近芯片本体的厚度，实现芯片的最薄封装。
本发明实施方式的芯片封装方法，在将PCB基板置于待封装芯片上方时，通过将透光基板深入PCB基板的开孔内，使得封装后的芯片封装体厚度不包含透光基板的厚度，封装体的整体厚度最薄。
附图说明
图1是本发明一实施方式的芯片封装方法的流程示意图；
图2～图11是本发明一实施方式的芯片封装过程的结构示意图；
图12是本发明一实施方式的芯片封装结构的结构示意图；
图13是本发明一实施方式的芯片封装结构封装于模块上的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
正如背景技术所言，现有技术中的影像传感芯片的扇出型封装，其封装体的整体厚度包括了基板的厚度，导致了封装体整体厚度偏厚，不适用于小型的高端移动终端设备如手机、ipad。为了解决上述问题，本发明提供了一种芯片的封装方法，能大大降低芯片封装体的厚度，实现了影像传感芯片的最薄封装。
如图1所示，本发明一实施方式提供了一种芯片封装方法，包括提供基板并在基板上形成再分布层s1；提供待封装芯片s2，其中，待封装芯片包括相对的第一表面和第二表面，第一表面具有感应区以及与感应区耦合的焊垫；将待封装芯片的第一表面与再分布层对位压合并使焊垫与再分布层电连接s3；填充塑封材料对待封装芯片的第二表面和再分布层进行塑封s4；剥离基板s5；在待封装芯片的第一表面上设置透光基板s6，其中，透光基板覆盖待封装芯片的感应区，再分布层暴露于透光基板的外侧；在再分布层的表面形成焊接凸起s7。
图2至图12为本发明一实施方式的过程的结构示意图，下面结合图2至图12，对本发明的芯片封装方法进行详细阐述。
首先，参考图2和图3所示，提供待封装芯片10，待封装芯片10可以通过对晶圆100沿切割道区域11切割而形成。其中，图2为晶圆100的俯视结构示意图，图3为单颗待封装芯片10在A-A1的剖视图。待封装芯片10包括相对的第一表面10a和第二表面10b，第一表面10a具有感应区101以及环绕感应区101设置且与感应区101耦合的焊垫102。
本实施中，晶圆100包括若干呈行列排列的待封装芯片10和位于待封装芯片10之间的切割道区域11，沿切割道区域11对晶圆100进行切割，形成多个待封装芯片10。对晶圆100进行分割采用现有的切割工艺，在此不再赘述。
本实施例中，待封装芯片10为影像传感芯片，待封装芯片10具有感应区101和位于感应区101之外的焊垫102。感应区101为光学感应区，例如，可以由多个光电二极管阵列排布形成，光电二极管可以将照射至感应区101的光学信号转化为电学信号。焊垫102作为感应区101内器件与外部电路连接的输入和输出端。
在本实施例中，感应区101位于待封装芯片10的中间位置，焊垫102位于待封装芯片10的边缘位置。在其他实施例中，焊垫和感应区的位置也可以根据布线要求灵活调整。
在一些实施例中，待封装芯片10形成于硅衬底上，待封装芯片10还可以包括形成于硅衬底内的其他功能器件。
参考图4所示，提供基板20。本实施例中，基板20的材质可以为玻璃或硅或陶瓷，但不限于此。玻璃或硅或陶瓷基板具有相对光滑的平面，其在通过键合胶与金属层40键合后，能在后续的工艺中更加方便的被剥离。
参考图5所示，基板20的表面涂覆临时键合胶30后，将金属层40通过临时键合胶30粘贴于基板20上。临时键合胶30可以为UV解胶胶带或热解胶胶带或其他合适的胶带材料，通过喷涂、旋涂或者黏贴等工艺形成，临时键合胶30在后续形成临时键合胶层，在后续的工艺过程中可以通过UV光照射的方式很方便的将临时键合胶层以及基板20从金属层40上揭除。在本实施例中，金属层40可以为Al层或Cu层或Ti层，用于图案化以形成再分布层41，在后续工艺中与待封装芯片10的焊垫102之间形成电连接。
参考图6所示，对金属层40图案化，形成再分布层41。形成再分布层的方法或工艺有多种，因该工艺不是本申请的重点和创新点，本申请对此不做具体阐述，采用现有技术即可。再分布层41具有一暴露区411，暴露区411用于在后续工艺中暴露待封装芯片10的感应区101。
参考图7所示，将待封装芯片10的第一表面10a与再分布层41进行对位压合，其中待封装芯片10的感应区101与再分布层41的暴露区411相对应，并焊接焊垫102和再分布层41，使焊垫102与再分布层41电连接。暴露区411的尺寸大于等于感应区101的尺寸，使得感应区101位于暴露区411内，且暴露区411能完全暴露出感应区101。焊接键合工艺为共晶键合、超声热压、热压焊接、超声波压焊等。
参考图8所示，填充塑封材料对待封装芯片10的第二表面10b、再分布层41进行塑封，后固化塑封材料以形成塑封层50。塑封材料为树脂或防焊油墨材料，例如，环氧树脂或丙烯酸树脂。
形成塑封层50的作用为：一方面，形成的塑封层50起到保护待封装芯片10的作用，防止在外界环境的影响下造成的待封装芯片10性能失效，防止湿气由外部侵入、与外部电气绝缘；另一方面，塑封层50起到支撑待封装芯片10的作用(后续工艺基板20会被剥除)，将待封装芯片10固定好以便于后续的电路连接，并且，在封装完成后，使得芯片不易损坏。
采用塑封工艺(molding)形成塑封层50，塑封工艺采用转移方式或压合方式，塑封层50的顶部表面与待封装芯片10的第二表面10b齐平或高于待封装芯片10的第二表面10b。
在本实施例中，塑封材料填充时可完全覆盖待封装芯片10的第二表面10b以及再分布层41，待其固化形成塑封层50后，可对塑封层50远离基板20的一侧进行研磨或刻蚀以暴露待封装芯片10的第二表面10b，如图9所示，以薄化塑封层50(相当于薄化芯片的封装体)。
在其他实施例中，塑封材料填充时可部分覆盖待封装芯片10，及包围待封装芯片10的侧面以及再分布层41(注入液体状塑封材料时，其不浸没待封装芯片10)，然后直接固化形成塑封层50，无需研磨或刻蚀以暴露待封装芯片10的第二表面10b。
参考图10所示，剥离基板20和临时键合胶层，完全暴露待封装芯片10的感应区11。若临时键合胶30采用的是UV解胶胶带或热解胶胶带，可通过UV光照射的方式使UV解胶胶带或热解胶胶带失去粘性，即可很方便的将临时键合胶层以及基板20从金属层40上揭除。
参考图11所示，在待封装芯片10的第一表面10a上设置透光基板60，透光基板60覆盖待封装芯片10的感应区102，再分布层41暴露于透光基板60的外侧。具体的，在剥离基板20和临时键合胶层后，可将待封装芯片10水平放置，且待封装芯片10的第一表面101朝上设置，在再分布层41的暴露区411上覆盖固定透光基板60。每个暴露区411上分别设置一个透光基板60。待封装芯片10为感光芯片，可以通过暴露区411以及透光基板60采集光信号。透光基板60的尺寸大于暴露区411的尺寸，且小于再分布层40的尺寸，使得再分布层41的边缘暴露于透光基板60的外侧。透光基板60的材质为IR玻璃或AR玻璃。
参考图12所示，在再分布层41暴露于透光基板60外侧的表面形成焊接凸起70。焊接凸起70与再分布层41之间形成电连接，用于与外部电路连接。焊接凸起70的形状为球形，焊接凸起70的形成工艺为植球工艺。焊接凸起70的材料可以为金、锡或者锡合金，所述锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。焊接凸起70的形成工艺还可以为网板印刷和回流工艺。
在本实施例中，焊接凸起70可用于后续PCB基板200上的焊盘202与芯片封装体的再分布层41的键合焊接，以形成电连接。
接着，请参考图13，提供PCB基板200，PCB基板200中具有贯穿PCB基板200的开口201，开口201的尺寸大于或等于芯片封装体中透光基板60的尺寸，利用开口201，使得入射光可直接入射到待封装芯片10的感应区101表面。开口201的周围的PCB基板200上具有焊盘202，焊盘202的材料为Al、Au、Cu等。后续将PCB基板置于芯片封装体上时，焊盘202的位置与再分布层41的位置相对应。PCB基板200远离焊盘202的表面上具有镜头模组203。镜头组件203包括透镜2031和透镜支架2032。透镜2031的位置对应于开口201的位置，且透镜2031的尺寸大于或等于开口201的尺寸，使得外界光能透过透镜2031照射到待封装芯片10的感应区101表面。将芯片封装体与PCB基板200焊接，其中PCB基板200的焊盘202与芯片封装体上的焊接凸起70电连接。
如图12和图13所示，本发明还提供了一种芯片封装结构包括：
待封装芯片10，待封装芯片10包括相对的第一表面10a和第二表面10b，第一表面10a具有感应区101以及与感应区101耦合的焊垫102。
再分布层41，位于待封装芯片10的第一表面10a上且暴露出待封装芯片10的感应区101，再分布层41与焊垫102之间电连接；再分布层41可以由金属层40图案化后形成，再分布层41可以为Al层或Cu层或Ti层。
塑封层50，位于再分布层41设置有待封装芯片10的一侧且包覆待封装芯片10及再分布层41的一表面及侧面设置；塑封层50远离再分布层41的一侧不凸于待封装芯片10的第二表面10b。
透光基板60，位于再分布层41的另一侧且覆盖待封装芯片10的感应区101，透光基板60的外侧暴露再分布层41，用于形成焊接凸起70。透光基板60的材质为IR玻璃或AR玻璃。
焊接凸起70，形成于再分布层41设有透光基板60的一侧上。焊接凸起70的材料可以为金、锡或者锡合金。
进一步的，芯片封装结构还可包括，位于待封装芯片上的PCB基板200，PCB基板200中具有贯穿PCB基板的开口201，开口201的周围的PCB基板上具有焊盘202，PCB基板200的远离焊盘202的表面上具有镜头模组203，PCB基板200上的焊盘202与待封装芯片10上的焊垫102通过焊接凸起70键合，且键合时，透光基板60深入开口201内。
与现有技术相比，本发明实施方式的芯片封装方法，将基板通过热剥离型薄膜(临时键合胶)与再分布层(由金属层图案化后形成)临时键合，待形成塑封层后，将基板剥离，再粘合透光基板，在透光基板四周形成焊接凸球，使得封装后的芯片封装体厚度接近芯片本体的厚度，实现芯片的最薄封装，在高端移动终端设备如手机、pad中应用更为广泛。
本发明实施方式的芯片封装方法，在将PCB基板置于待封装芯片上方时，通过将透光基板深入PCB基板的开孔内，使得封装后的芯片封装体厚度不包含透光基板的厚度，封装体的整体厚度最薄。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
在本申请案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
在本申请案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
在本申请案中，在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处，应理解，所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外，应理解，在不背离本发明教示的精神及范围的情况下，本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
除非另外具体陈述，否则术语“包含(include、includes、including)”、“具有(have、has或having)”的使用通常应理解为开放式的且不具限制性。
除非另外具体陈述，否则本文中单数的使用包含复数(且反之亦然)。此外，除非上下文另外清楚地规定，否则单数形式“一(a、an)”及“所述(the)”包含复数形式。另外，在术语“约”的使用在量值之前之处，除非另外具体陈述，否则本发明教示还包括特定量值本身。
应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。
应理解，本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件，而出于清晰性目的消除其它元件。然而，所属领域的技术人员将认识到，这些及其它元件可为合意的。然而，由于此类元件为此项技术中众所周知的，且由于其不促进对本发明的更好理解，因此本文中不提供对此类元件的论述。应了解，各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
可了解，在本发明的特定方面中，可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外，将此替代视为在本发明的范围内。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。

Claims (10)

1.一种芯片封装方法，其特征在于，包括：
提供一基板，在所述基板上形成再分布层；
提供一待封装芯片，所述待封装芯片包括相对的第一表面和第二表面，所述第一表面具有感应区以及与所述感应区耦合的焊垫，将所述待封装芯片的第一表面与所述再分布层对位压合，并使所述焊垫与所述再分布层电连接；
填充塑封材料对所述待封装芯片的第二表面、再分布层进行塑封；
剥离所述基板；
在所述待封装芯片的第一表面上设置透光基板，所述透光基板覆盖所述待封装芯片的感应区，所述再分布层暴露于所述透光基板的外侧；
在所述再分布层的表面形成焊接凸起。
2.如权利要求1所述的芯片封装方法，其特征在于，还包括：
研磨所述塑封材料以暴露所述待封装芯片的第二表面。
3.如权利要求1所述的芯片封装方法，其特征在于，在所述基板上形成再分布层，包括：
在所述基板表面粘合金属层；
对所述金属层图案化，形成再分布层。
4.如权利要求3所述的芯片封装方法，其特征在于，在所述基板表面粘合金属层，包括：
在所述基板表面涂覆临时键合胶；
将所述金属层通过所述临时键合胶粘贴于所述基板表面。
5.如权利要求1所述的芯片封装方法，其特征在于，还包括，提供PCB基板，所述PCB基板中具有贯穿PCB基板的开口，所述开口的周围具有焊盘，所述PCB基板的远离焊盘的表面上具有镜头模组；
将PCB基板置于待封装芯片上方，将PCB基板上的焊盘与待封装芯片上的焊垫通过焊接凸起键合，且进行键合时，所述透光基板深入开口内。
6.如权利要求1所述的芯片封装方法，其特征在于，所述再分布层暴露出所述待封装芯片的感应区。
7.如权利要求1所述的芯片封装方法，其特征在于，所述透光基板的材质为IR玻璃或AR玻璃。
8.一种芯片封装结构，其特征在于，包括：
待封装芯片，所述待封装芯片包括相对的第一表面和第二表面，所述第一表面具有感应区以及与所述感应区耦合的焊垫；
再分布层，位于所述待封装芯片的第一表面上，所述再分布层与所述焊垫之间电连接；
塑封层，位于所述再分布层设置有待封装芯片的一侧且包覆所述待封装芯片设置；
透光基板，位于所述再分布层的另一侧且覆盖所述待封装芯片的感应区，所述透光基板的外侧暴露所述再分布层；
焊接凸起，形成于所述再分布层设有透光基板的一侧上。
9.如权利要求8所述的芯片封装结构，其特征在于，还包括，位于待封装芯片上的PCB基板，所述PCB基板中具有贯穿PCB基板的开口，所述开口的周围的PCB基板上具有焊盘，所述PCB基板的远离焊盘的表面上具有镜头模组，所述PCB基板上的焊盘与待封装芯片上的焊垫通过焊接凸起键合，且键合时，所述透光基板深入开口内。
10.如权利要求8所述的芯片封装结构，其特征在于，所述再分布层暴露出所述待封装芯片的感应区。
CN202210456656.9A 2022-04-27 2022-04-27 芯片封装方法及封装结构 Pending CN115020501A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210456656.9A CN115020501A (zh) 2022-04-27 2022-04-27 芯片封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210456656.9A CN115020501A (zh) 2022-04-27 2022-04-27 芯片封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN115020501A true CN115020501A (zh) 2022-09-06

Family

ID=83067363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210456656.9A Pending CN115020501A (zh) 2022-04-27 2022-04-27 芯片封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN115020501A (zh)

Similar Documents

Publication Publication Date Title
US10446504B2 (en) Chip package and method for forming the same
US8012776B2 (en) Methods of manufacturing imaging device packages
CN109274876B (zh) 感光组件及其封装方法、镜头模组、电子设备
JP6993726B2 (ja) 撮像アセンブリ及びそのパッケージング方法、レンズモジュール、電子機器
KR102249883B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
JP2001185657A (ja) 半導体パッケージ及びその製造方法
US20200161356A1 (en) Camera assembly and packaging method, lens module and electronic device
US11296141B2 (en) Image capturing assembly and packaging method thereof, lens module, and electronic device
JP7004335B2 (ja) 撮像アセンブリ及びそのパッケージング方法、レンズモジュール、電子機器
US20090045478A1 (en) CMOS image sensor package structure
CN111900181A (zh) 影像传感芯片晶圆级封装方法
CN217405439U (zh) 芯片封装结构
CN115020501A (zh) 芯片封装方法及封装结构
CN217641352U (zh) 芯片封装结构
TWI651845B (zh) 影像感測模組系統級封裝體及其製造方法
CN111370332B (zh) 摄像组件的封装方法
CN112151560A (zh) 图像传感器封装件和相关方法
CN114914307A (zh) 芯片封装方法及封装结构
CN217590770U (zh) 芯片封装结构
KR100388290B1 (ko) 반도체패키지 및 그 제조방법
CN217590771U (zh) 芯片封装结构
JP6993724B2 (ja) 撮影アセンブリおよびそのパッケージング方法、レンズモジュール、電子機器
CN115037270A (zh) 芯片封装方法及封装结构
CN115037269A (zh) 芯片封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination