CN114914307A - 芯片封装方法及封装结构 - Google Patents
芯片封装方法及封装结构 Download PDFInfo
- Publication number
- CN114914307A CN114914307A CN202210480633.1A CN202210480633A CN114914307A CN 114914307 A CN114914307 A CN 114914307A CN 202210480633 A CN202210480633 A CN 202210480633A CN 114914307 A CN114914307 A CN 114914307A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaged
- layer
- redistribution layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004033 plastic Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000011521 glass Substances 0.000 claims abstract description 39
- 238000003466 welding Methods 0.000 claims abstract description 14
- 230000006698 induction Effects 0.000 claims abstract description 12
- 239000005022 packaging material Substances 0.000 claims abstract description 10
- 238000011049 filling Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 238000000465 moulding Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 7
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 137
- 230000008569 process Effects 0.000 description 19
- 239000002390 adhesive tape Substances 0.000 description 7
- 238000012858 packaging process Methods 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- MPDDTAJMJCESGV-CTUHWIOQSA-M (3r,5r)-7-[2-(4-fluorophenyl)-5-[methyl-[(1r)-1-phenylethyl]carbamoyl]-4-propan-2-ylpyrazol-3-yl]-3,5-dihydroxyheptanoate Chemical compound C1([C@@H](C)N(C)C(=O)C2=NN(C(CC[C@@H](O)C[C@@H](O)CC([O-])=O)=C2C(C)C)C=2C=CC(F)=CC=2)=CC=CC=C1 MPDDTAJMJCESGV-CTUHWIOQSA-M 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明公开了一种芯片封装方法和封装结构,封装方法包括提供基板,在基板上形成再分布层;提供待封装芯片,待封装芯片包括相对的第一表面和第二表面,第一表面具有感应区以及与感应区耦合的焊垫,将待封装芯片的第一表面与再分布层对位压合,并使焊垫与再分布层电连接;填充塑封材料对待封装芯片的第二表面、再分布层进行塑封;于塑封材料上形成通孔,通孔暴露再分布层,并于通孔内形成导电柱,导电柱凸于塑封材料表面;剥离基板,并于待封装芯片的第一表面设置功能性玻璃,功能性玻璃覆盖待封装芯片的感应区及再分布层。本发明的芯片封装方法,能够实现将功能性玻璃与待封装芯片直接封装为一体。
Description
技术领域
本发明是关于半导体封装技术,特别是关于一种芯片封装方法及封装结构。
背景技术
影像传感芯片是一种能够感受外部光线并将其转换成电信号的传感器。在影像传感芯片芯片制作完成后,再通过对影像传感芯片芯片进行一系列封装工艺,从而形成封装好的影像传感芯片,以用于诸如数码相机、数码摄像机等等的各种电子设备。
随着对高端移动终端设备需求的多样化,影像传感芯片也被应用于高端移动终端设备,受限于该等高端移动终端设备的体积,即要求影像传感芯片的尺寸越来越小,相应地,对影像传感芯片封装也提出了更高的要求。
现有技术中,影像传感芯片的fanout封装过程不能使用IR或AR功能性玻璃,只能在封装完成后,上模组时,将功能性玻璃安装于模组中。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种芯片封装方法及封装结构,其能够实现在上模组前,将功能性玻璃与待封装芯片直接封装为一体。
为实现上述目的,本发明的实施例提供了一种芯片封装方法,包括:提供一基板,在所述基板上形成再分布层;提供一待封装芯片,所述待封装芯片包括相对的第一表面和第二表面,所述第一表面具有感应区以及与所述感应区耦合的焊垫,将所述待封装芯片的第一表面与所述再分布层对位压合,并使所述焊垫与所述再分布层电连接;填充塑封材料对所述待封装芯片的第二表面、再分布层进行塑封;于所述塑封材料上形成通孔,所述通孔暴露所述再分布层,并于所述通孔内形成导电柱,所述导电柱凸于所述塑封材料表面;剥离所述基板,并于所述待封装芯片的第一表面设置功能性玻璃,所述功能性玻璃覆盖所述待封装芯片的感应区及所述再分布层。
在本发明的一个或多个实施方式中,所述导电柱包括形成于所述通孔内的导电体以及与形成于所述塑封材料表面且与所述导电体电连接的导电凸起;
于所述通孔内形成导电柱,包括:采用导电材料填充满所述通孔以形成导电体,所述导电体不凸于所述塑封材料表面;于所述塑封材料表面形成与所述导电体电连接的导电凸起。
在本发明的一个或多个实施方式中,所述功能性玻璃包括IR或AR玻璃;所述导电体为Cu柱;所述导电凸起为锡球、金球或者锡合金球。
在本发明的一个或多个实施方式中,所述塑封材料包覆所述再分布层设置有待封装芯片的表面及侧壁。
在本发明的一个或多个实施方式中,在所述基板上形成再分布层,包括:在所述基板表面粘合金属层;对所述金属层图案化,形成再分布层。
在本发明的一个或多个实施方式中,在所述基板表面粘合金属层,包括:在所述基板表面涂覆临时键合胶;将所述金属层通过所述临时键合胶粘贴于所述基板表面。
在本发明的一个或多个实施方式中,所述金属层为Al层或Cu层或Ti层。
在本发明的一个或多个实施方式中,所述再分布层暴露出所述待封装芯片的感应区。
在本发明的一个或多个实施方式中,所述塑封材料为环氧树脂或丙烯酸树脂。
本发明还提供了一种芯片封装结构,包括:待封装芯片,所述待封装芯片包括相对的第一表面和第二表面,所述第一表面具有感应区以及与所述感应区耦合的焊垫;再分布层,位于所述待封装芯片的第一表面上,所述再分布层与所述焊垫之间电连接;塑封层,位于所述再分布层设置有待封装芯片的一侧且包覆所述待封装芯片设置,所述塑封层上形成有贯穿的通孔,所述通孔暴露所述再分布层;导电柱,位于所述塑封层的通孔内且与所述再分布层电连接,所述导电柱凸于所述塑封层表面设置;功能性玻璃,位于所述再分布层的另一侧且覆盖所述待封装芯片的感应区及所述再分布层。
在本发明的一个或多个实施方式中,所述再分布层暴露出所述待封装芯片的感应区。
在本发明的一个或多个实施方式中,所述塑封层包覆所述再分布层设置有待封装芯片的表面及侧壁。
在本发明的一个或多个实施方式中,所述导电柱包括形成于所述通孔内的导电体以及与形成于所述塑封层表面且与所述导电体电连接的导电凸起。
在本发明的一个或多个实施方式中,所述功能性玻璃包括IR或AR玻璃;所述导电体为Cu柱;所述导电凸起为锡球、金球或者锡合金球。
在本发明的一个或多个实施方式中,所述再分布层为Al层或Cu层或Ti 层。
在本发明的一个或多个实施方式中,所述塑封材料为环氧树脂或丙烯酸树脂。
与现有技术相比,本发明实施方式的芯片封装方法,将基板通过热剥离型薄膜(临时键合胶)与再分布层(由金属层图案化后形成)临时键合,待形成塑封层后,将基板剥离,再粘合IR或AR功能性玻璃,实现IR或AR功能性玻璃与待封装芯片的一体封装,且整个芯片封装结构的整体厚度更薄,在高端移动终端设备如手机、pad中应用更为广泛。
附图说明
图1是本发明一实施方式的芯片封装方法的流程示意图;
图2~图11是本发明一实施方式的芯片封装过程的结构示意图;
具体实施方式
下面结合附图,对本发明的具体实施方式进行详细描述,但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
正如背景技术所言,现有技术中的影像传感芯片的扇出型封装,其过程中不能直接使用IR或AR功能性玻璃,只能在封装完成后,上模组时,将功能性玻璃安装于模组中。为了解决上述问题,本发明提供了一种芯片的封装方法,可直接实现在上模组前,将IR或AR功能性玻璃与待封装芯片封装为一体。
如图1所示,本发明一实施方式提供了一种芯片封装方法,包括:提供基板,在基板上形成再分布层s1;提供一待封装芯片s2,其中,待封装芯片包括相对的第一表面和第二表面,第一表面具有感应区以及与感应区耦合的焊垫;将待封装芯片的第一表面与再分布层对位压合并使焊垫与再分布层电连接s3;填充塑封材料对待封装芯片的第二表面、再分布层进行塑封s4;于塑封材料上形成通孔s5,其中,通孔暴露再分布层;于通孔内形成导电柱s6,其中,导电柱凸于塑封材料表面;剥离所述基板s7;于待封装芯片的第一表面设置功能性玻璃s8,其中,功能性玻璃覆盖芯片的感应区及再分布层。
图2至图11为本发明一实施方式的过程的结构示意图,下面结合图2至图11,对本发明的芯片封装方法进行详细阐述。
首先,参考图2和图3所示,提供待封装芯片10,待封装芯片10可以通过对晶圆100沿切割道区域11切割而形成。其中,图2为晶圆100的俯视结构示意图,图3为单颗待封装芯片10在A-A1的剖视图。待封装芯片10包括相对的第一表面10a和第二表面10b,第一表面10a具有感应区101以及环绕感应区101设置且与感应区101耦合的焊垫102。
本实施中,晶圆100包括若干呈行列排列的待封装芯片10和位于待封装芯片10之间的切割道区域11,沿切割道区域11对晶圆100进行切割,形成多个待封装芯片10。对晶圆100进行分割采用现有的切割工艺,在此不再赘述。
本实施例中,待封装芯片10为影像传感芯片,待封装芯片10具有感应区101和位于感应区101之外的焊垫102。感应区101为光学感应区,例如,可以由多个光电二极管阵列排布形成,光电二极管可以将照射至感应区101 的光学信号转化为电学信号。焊垫102作为感应区101内器件与外部电路连接的输入和输出端。
在本实施例中,感应区101位于待封装芯片10的中间位置,焊垫102位于待封装芯片10的边缘位置。在其他实施例中,焊垫和感应区的位置也可以根据布线要求灵活调整。
在一些实施例中,待封装芯片10形成于硅衬底上,待封装芯片10还可以包括形成于硅衬底内的其他功能器件。
参考图4所示,提供基板20。本实施例中,基板20的材质可以为玻璃或硅或陶瓷,但不限于此。玻璃或硅或陶瓷基板具有相对光滑的平面,其在通过键合胶与金属层40键合后,能在后续的工艺中更加方便的被剥离。
参考图5所示,基板20的表面涂覆临时键合胶30后,将金属层40通过临时键合胶30粘贴于基板20上。临时键合胶30可以为UV解胶胶带或热解胶胶带或其他合适的胶带材料,通过喷涂、旋涂或者黏贴等工艺形成,临时键合胶30在后续形成临时键合胶层,在后续的工艺过程中可以通过UV光照射的方式很方便的将临时键合胶层以及基板20从金属层40上揭除。在本实施例中,金属层40可以为Al层或Cu层或Ti层,用于图案化以形成再分布层41,在后续工艺中与待封装芯片10的焊垫102之间形成电连接。
参考图6所示,对金属层40图案化,形成再分布层41。形成再分布层的方法或工艺有多种,因该工艺不是本申请的重点和创新点,本申请对此不做具体阐述,采用现有技术即可。再分布层41具有一暴露区411,暴露区411 用于在后续工艺中暴露待封装芯片10的感应区101。
参考图7所示,将待封装芯片10的第一表面10a与再分布层41进行对位压合,其中待封装芯片10的感应区101与再分布层41的暴露区411相对应,并焊接焊垫102和再分布层41,使焊垫102与再分布层41电连接。暴露区411的尺寸大于等于感应区101的尺寸,使得感应区101位于暴露区411 内,且暴露区411能完全暴露出感应区101,能够使感应区101最大限度的接收外部光线,提高感应区101的光线利用率,同时,感应区101不会触碰到再分布层41表面,防止感应区101受到损伤。焊接键合工艺为共晶键合、超声热压、热压焊接、超声波压焊等。
参考图8所示,填充塑封材料对待封装芯片10的第二表面10b、再分布层41进行塑封,后固化塑封材料以形成塑封层50,塑封层50包覆再分布层 41设置有待封装芯片10的表面及包覆再分布层41的侧壁。塑封材料为树脂或防焊油墨材料,例如,环氧树脂或丙烯酸树脂。
形成塑封层50的作用为:一方面,形成的塑封层50起到保护待封装芯片10的作用,防止在外界环境的影响下造成的待封装芯片10性能失效,防止湿气由外部侵入、与外部电气绝缘;另一方面,塑封层50起到支撑待封装芯片10的作用(后续工艺基板20和临时键合胶层会被剥除),将待封装芯片10固定好以便于后续的电路连接,并且,在封装完成后,使得芯片不易损坏。
采用塑封工艺(molding)形成塑封层50,塑封工艺采用转移方式或压合方式,塑封层50的顶部表面与待封装芯片10的第二表面10b齐平或高于待封装芯片10的第二表面10b。
在一实施例中,可以采用分立模块的方式形成塑封层50,即,一个模块的塑封层50至少覆盖于一个再分布层41表面及侧面和待封装芯片10的第二表面,如图8所示。作为一个具体实施例,同时形成具有若干分立模块的塑封层50的方法为:采用多个模具,且每个模具中填充塑封材料,将模具按压在基板20的再分布层41表面,进行烘干处理后撤除模具,形成具有若干分立模块的塑封层50。
请参考图9所示,在塑封层50内形成通孔51,通孔51底部暴露出再分布层41表面。
具体的,本实施例中形成的通孔51暴露出再分布层41表面。形成通孔51的目的在于,后续在通孔51内形成导电柱60,通过导电柱60使再分布层 41与外部电路电连接,从而实现焊垫102与外部电路的电连接,使得封装后形成的封装结构能够投入实际应用中。
采用激光打孔工艺或刻蚀工艺形成通孔51。作为一个实施例,采用刻蚀工艺形成通孔51的工艺步骤包括:在塑封层50表面形成图形化的掩膜层,图形化的掩膜层内具有凹槽,凹槽的位置和宽度对应于后续形成通孔51的位置和宽度;以图形化的掩膜层为掩膜,刻蚀塑封层50直至暴露出再分布层41 表面,在塑封层50内形成暴露出再分布层41表面的通孔51;去除图形化的掩膜层。
本实施例中,通过在塑封层50内形成通孔51的方式,实现焊垫102与外部电路电连接的目的,避免了在待封装芯片10内形成通孔带来的不良影响,提高了后续形成的封装结构的性能。
在形成通孔51的工艺过程中,由于基板20的存在,待封装芯片10处于一个密封腔内,防止形成通孔51的工艺对待封装芯片10造成损伤或杂质进入待封装芯片10内。
请参考图10所示,形成填充满通孔51的导电柱60,且导电柱60的顶部高于塑封层50的表面。
通过导电柱60使焊垫102与外部电路电连接,从而使待封装芯片10正常工作。导电柱60顶部表面形状为弧形。导电柱60包括形成于通孔51内的导电体61以及与形成于塑封层50表面且与导电体51电连接的导电凸起62,导电凸起62顶部表面形状为弧形。其中,导电体61的材料为Cu,导电凸起 62的材料为金、锡或者锡合金,锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。
由于后续工艺中便于对基板20和临时键合胶层进行剥离,可采用导电材料填充满通孔51以形成导电体61,导电体61不凸于塑封层50表面;待后续剥除基板20和临时键合胶层,粘贴IR或AR功能性玻璃后,再于塑封层50 表面形成与导电体61电连接的导电凸起62。
其中,导电体61被塑封层50包覆,仅保留导电凸起52在外界环境中,有效的防止导电柱60被外界环境所氧化,提高后续形成的封装结构的可靠性和稳定性。并且,在塑封层50内形成导电柱60,导电柱60的顶部略高于塑封层50表面,即可使待封装芯片10与外部电路电连接,而导电柱60顶部略高于塑封层50表面,可进一步减小后续形成的封装结构的整体厚度,有利于提高封装集成度。
参考图11所示,剥离基板20和临时键合胶层,并于待封装芯片10的第一表面10a设置IR或AR功能性玻璃70,IR或AR功能性玻璃70覆盖待封装芯片10的感应区101及再分布层41。若临时键合胶30采用的是UV解胶胶带或热解胶胶带,可通过UV光照射的方式使UV解胶胶带或热解胶胶带失去粘性,即可很方便的将临时键合胶层以及基板20从再分布层41上揭除。
于待封装芯片10的第一表面10a设置IR或AR功能性玻璃70,IR或AR 功能性玻璃70覆盖待封装芯片10的感应区101及再分布层41。具体的,在剥离基板20和临时键合胶层后,可将待封装芯片10水平放置,且待封装芯片10的第一表面101朝上设置,在再分布层41上覆盖固定IR或AR功能性玻璃70。IR或AR功能性玻璃70的形状可以被构造成具有一定的功能性,其只需满足与塑封层50一起包围整个再分布层41和待封装芯片10即可。
如图11所示,本发明还提供了一种芯片封装结构包括:
待封装芯片10,待封装芯片10包括相对的第一表面10a和第二表面10b,第一表面10a具有感应区101以及与感应区101耦合的焊垫102。
再分布层41,位于待封装芯片10的第一表面10a上且暴露出待封装芯片 10的感应区101,再分布层41与焊垫102之间电连接;再分布层41可以由金属层40图案化后形成,再分布层41可以为Al层或Cu层或Ti层。
塑封层50,位于再分布层41设置有待封装芯片10的一侧且包覆待封装芯片10及再分布层41的一表面及侧面设置,塑封层50上形成有贯穿的通孔 51,通孔51的底部暴露再分布层41。塑封层50的材料可以为环氧树脂或丙烯酸树脂。
导电柱60,位于塑封层50的通孔51内且与再分布层41电连接,导电柱 60凸于塑封层50的表面设置。导电柱60包括形成于通孔51内的导电体61 以及与形成于塑封层50表面且与导电体61电连接的导电凸起62。导电体61 可以为Cu柱;导电凸起62可以为锡球、金球或者锡合金球。
功能性玻璃70,位于再分布层41的另一侧且覆盖待封装芯片10的感应区101及再分布层41,与塑封层50一起包围整个再分布层41和待封装芯片 10。功能性玻璃70可以为IR或AR玻璃。
与现有技术相比,本发明实施方式的芯片封装方法,将基板通过热剥离型薄膜(临时键合胶)与再分布层(由金属层图案化后形成)临时键合,待形成塑封层后,将基板剥离,再粘合IR或AR玻璃,实现IR或AR玻璃与待封装芯片的一体封装,且整个芯片封装结构的整体厚度更薄,在高端移动终端设备如手机、pad中应用更为广泛。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明,本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下,所属领域的技术人员将明了其它实施例、修改及使用。
在本申请案中标题及章节的使用不意味着限制本发明;每一章节可应用于本发明的任何方面、实施例或特征。
在本申请案通篇中,在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处,预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成,且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
在本申请案中,在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处,应理解,所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外,应理解,在不背离本发明教示的精神及范围的情况下,本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
除非另外具体陈述,否则术语“包含”、“具有”的使用通常应理解为开放式的且不具限制性。
除非另外具体陈述,否则本文中单数的使用包含复数(且反之亦然)。此外,除非上下文另外清楚地规定,否则单数形式“一”及“所述”包含复数形式。另外,在术语“约”的使用在量值之前之处,除非另外具体陈述,否则本发明教示还包括特定量值本身。
应理解,各步骤的次序或执行特定动作的次序并非十分重要,只要本发明教示保持可操作即可。此外,可同时进行两个或两个以上步骤或动作。
应理解,本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件,而出于清晰性目的消除其它元件。然而,所属领域的技术人员将认识到,这些及其它元件可为合意的。然而,由于此类元件为此项技术中众所周知的,且由于其不促进对本发明的更好理解,因此本文中不提供对此类元件的论述。应了解,各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
可了解,在本发明的特定方面中,可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外,将此替代视为在本发明的范围内。
尽管已参考说明性实施例描述了本发明,但所属领域的技术人员将理解,在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外,可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此,本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例,而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外,除非具体陈述,否则术语第一、第二等的任何使用不表示任何次序或重要性,而是使用术语第一、第二等来区分一个元素与另一元素。
Claims (10)
1.一种芯片封装方法,其特征在于,包括:
提供一基板,在所述基板上形成再分布层;
提供一待封装芯片,所述待封装芯片包括相对的第一表面和第二表面,所述第一表面具有感应区以及与所述感应区耦合的焊垫,将所述待封装芯片的第一表面与所述再分布层对位压合,并使所述焊垫与所述再分布层电连接;
填充塑封材料对所述待封装芯片的第二表面、再分布层进行塑封;
于所述塑封材料上形成通孔,所述通孔暴露所述再分布层,并于所述通孔内形成导电柱,所述导电柱凸于所述塑封材料表面;
剥离所述基板,并于所述待封装芯片的第一表面设置功能性玻璃,所述功能性玻璃覆盖所述待封装芯片的感应区及所述再分布层。
2.如权利要求1所述的芯片封装方法,其特征在于,所述导电柱包括形成于所述通孔内的导电体以及与形成于所述塑封材料表面且与所述导电体电连接的导电凸起;
于所述通孔内形成导电柱,包括:采用导电材料填充满所述通孔以形成导电体,所述导电体不凸于所述塑封材料表面;于所述塑封材料表面形成与所述导电体电连接的导电凸起。
3.如权利要求2所述的芯片封装方法,其特征在于,所述功能性玻璃包括IR或AR玻璃;所述导电体为Cu柱;所述导电凸起为锡球、金球或者锡合金球。
4.如权利要求1所述的芯片封装方法,其特征在于,在所述基板上形成再分布层,包括:
在所述基板表面粘合金属层;
对所述金属层图案化,形成再分布层。
5.如权利要求4所述的芯片封装方法,其特征在于,在所述基板表面粘合金属层,包括:
在所述基板表面涂覆临时键合胶;
将所述金属层通过所述临时键合胶粘贴于所述基板表面。
6.如权利要求4所述的芯片封装方法,其特征在于,所述金属层为Al层或Cu层或Ti层。
7.如权利要求1所述的芯片封装方法,其特征在于,所述再分布层暴露出所述待封装芯片的感应区。
8.一种芯片封装结构,其特征在于,包括:
待封装芯片,所述待封装芯片包括相对的第一表面和第二表面,所述第一表面具有感应区以及与所述感应区耦合的焊垫;
再分布层,位于所述待封装芯片的第一表面上,所述再分布层与所述焊垫之间电连接;
塑封层,位于所述再分布层设置有待封装芯片的一侧且包覆所述待封装芯片设置,所述塑封层上形成有贯穿的通孔,所述通孔暴露所述再分布层;
导电柱,位于所述塑封层的通孔内且与所述再分布层电连接,所述导电柱凸于所述塑封层表面设置;以及
功能性玻璃,位于所述再分布层的另一侧且覆盖所述待封装芯片的感应区及所述再分布层。
9.如权利要求8所述的芯片封装结构,其特征在于,所述再分布层暴露出所述待封装芯片的感应区。
10.如权利要求8所述的芯片封装结构,其特征在于,所述塑封层包覆所述再分布层设置有待封装芯片的表面及侧壁。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210480633.1A CN114914307A (zh) | 2022-05-05 | 2022-05-05 | 芯片封装方法及封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210480633.1A CN114914307A (zh) | 2022-05-05 | 2022-05-05 | 芯片封装方法及封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114914307A true CN114914307A (zh) | 2022-08-16 |
Family
ID=82767564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210480633.1A Pending CN114914307A (zh) | 2022-05-05 | 2022-05-05 | 芯片封装方法及封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114914307A (zh) |
-
2022
- 2022-05-05 CN CN202210480633.1A patent/CN114914307A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110491859B (zh) | 晶片封装体及其制造方法 | |
KR100809718B1 (ko) | 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법 | |
KR100510556B1 (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
JP6993726B2 (ja) | 撮像アセンブリ及びそのパッケージング方法、レンズモジュール、電子機器 | |
CN103972256B (zh) | 封装方法以及封装结构 | |
US7005720B2 (en) | Semiconductor package with photosensitive chip and fabrication method thereof | |
JP6993725B2 (ja) | 撮像アセンブリおよびそのパッケージング方法、レンズモジュール、電子機器 | |
CN103985723A (zh) | 封装方法以及封装结构 | |
JP2001185657A (ja) | 半導体パッケージ及びその製造方法 | |
US20200161356A1 (en) | Camera assembly and packaging method, lens module and electronic device | |
US6989296B2 (en) | Fabrication method of semiconductor package with photosensitive chip | |
JP7004335B2 (ja) | 撮像アセンブリ及びそのパッケージング方法、レンズモジュール、電子機器 | |
CN203895460U (zh) | 一种封装结构 | |
CN204144259U (zh) | 一种封装结构 | |
CN206259337U (zh) | 封装结构 | |
TWI651845B (zh) | 影像感測模組系統級封裝體及其製造方法 | |
CN217641352U (zh) | 芯片封装结构 | |
CN112447654A (zh) | 电子封装件及其制法 | |
CN206558504U (zh) | 图像传感器模组 | |
CN114914307A (zh) | 芯片封装方法及封装结构 | |
CN115274553A (zh) | 晶圆级芯片封装方法及芯片封装结构 | |
CN217405439U (zh) | 芯片封装结构 | |
CN111276503B (zh) | 一种光学器件的扇出型封装方法及光学器件 | |
KR100370116B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR100541650B1 (ko) | 고체 촬상용 반도체 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |