CN115037269A - 芯片封装方法及封装结构 - Google Patents
芯片封装方法及封装结构 Download PDFInfo
- Publication number
- CN115037269A CN115037269A CN202210681704.4A CN202210681704A CN115037269A CN 115037269 A CN115037269 A CN 115037269A CN 202210681704 A CN202210681704 A CN 202210681704A CN 115037269 A CN115037269 A CN 115037269A
- Authority
- CN
- China
- Prior art keywords
- packaged
- chip
- chips
- pcb
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/058—Holders; Supports for surface acoustic wave devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/64—Filters using surface acoustic waves
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Wire Bonding (AREA)
Abstract
本发明公开了一种芯片封装方法及封装结构,该方法包括:提供基板;提供待封装芯片,其第一表面形成有功能区以及与功能区耦合的焊垫;将多颗待封装芯片的第一表面与基板扣合,在多颗待封装芯片的第二表面形成保护层,以使多颗待封装芯片连接成一体;剥离基板;在每颗待封装芯片的第一表面形成围堰以及焊接凸起,焊接凸起与焊垫电连接;对保护层进行切割以形成待封装芯片单元;提供一PCB板,将待封装芯片单元倒装并电性连接于PCB板上,围堰与PCB板围合形成包围功能区的空腔。本发明的芯片封装方法,其能够实现对多颗声表面波滤波器进行同时封装,且封装工艺简单,提高了封装性能和封装效率,降低了封装成本。
Description
技术领域
本发明是关于半导体封装技术,特别是关于一种芯片封装方法及封装结构。
背景技术
声表面波滤波器是移动通讯终端产品的重要部件,原材料是采用压电晶体制作而成。声表面波滤波器利用压电材料上的声表面波的激发、传播与接收完成其滤波特性。随着移动终端的小型化、低成本化,对声表面波滤波器的封装要求也相应的提高了。
现有技术中,为了保证声表面波滤波器的封装精度,通常采用较为复杂的封装工艺对声表面波滤波器进行封装,且对声表面波滤波器的封装通常是单颗封装,封装效率低,封装成本高。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种芯片封装方法及封装结构,其能够实现对多颗声表面波滤波器进行同时封装,且封装工艺简单,提高了封装性能和封装效率,降低了封装成本。
为实现上述目的,本发明提供了一种芯片封装方法,包括:提供一基板,所述基板具有第一表面;提供待封装芯片,所述待封装芯片具有相对设置的第一表面和第二表面,所述第一表面形成有功能区以及与所述功能区耦合的焊垫;将多颗所述待封装芯片的第一表面与所述基板的第一表面扣合,在多颗所述待封装芯片的第二表面形成保护层,以使多颗所述待封装芯片连接成一体;剥离所述基板,暴露所述待封装芯片的第一表面;在每颗所述待封装芯片的第一表面形成围堰以及焊接凸起,所述焊接凸起与所述焊垫电连接;对保护层进行进行切割以形成待封装芯片单元,每个所述待封装芯片单元包括一颗或几颗待封装芯片;提供一PCB板,将所述待封装芯片单元倒装并电性连接于所述PCB板上,所述围堰与所述PCB板围合形成包围所述功能区的空腔。
在本发明的一个或多个实施方式中,在每颗所述待封装芯片上,所述围堰包围所述功能区设置,所述焊接凸起位于所述围堰的外围,且所述焊接凸起的高度与所述围堰的高度一致。
在本发明的一个或多个实施方式中,在多颗所述待封装芯片的第二表面形成保护层,包括:填充塑封材料对多颗所述待封装芯片的第二表面和所述基板的第一表面进行塑封。
在本发明的一个或多个实施方式中,在多颗所述待封装芯片的第二表面形成保护层,包括:在多颗所述待封装芯片的第二表面粘合一膜层。
在本发明的一个或多个实施方式中,在多颗所述待封装芯片的第二表面形成保护层,包括:填充塑封材料对多颗所述待封装芯片的第二表面和所述基板的第一表面进行塑封,在所述塑封材料远离所述基板的一侧粘合一膜层。
本发明的实施例还提供了一种芯片封装结构,包括:
PCB板,具有第一表面;
待封装芯片,具有相对设置的第一表面和第二表面,所述第一表面形成有功能区以及与所述功能区耦合的焊垫,所述焊垫上形成有焊接凸起,所述第一表面上还形成有围堰,所述待封装芯片的第一表面与所述PCB板的第一表面扣合,所述焊接凸起与所述PCB板之间电连接,所述围堰与所述PCB板围合形成一包围所述功能区设置的空腔。
在本发明的一个或多个实施方式中,所述PCB板上倒装并电性连接有多颗所述待封装芯片。
在本发明的一个或多个实施方式中,所述焊接凸起位于所述围堰的外围,所述焊接凸起的高度与所述围堰的高度一致,以使所述焊接凸起与所述PCB板电连接时,所述围堰的顶部表面与所述PCB板的第一表面相接触。
在本发明的一个或多个实施方式中,所述芯片封装结构还包括保护层,所述保护层形成于所述待封装芯片的第二表面。
在本发明的一个或多个实施方式中,所述保护层包括:塑封层,形成于所述待封装芯片的第二表面;膜层,形成于所述塑封层远离所述PCB板的一侧表面。
在本发明的一个或多个实施方式中,所述保护层为塑封层,所述塑封层形成于所述待封装芯片的第二表面。
在本发明的一个或多个实施方式中,所述保护层为膜层,所述膜层形成于所述待封装芯片的第二表面。
在本发明的一个或多个实施方式中,所述膜层包括硅薄膜层。
在本发明的一个或多个实施方式中,所述围堰由不干胶形成。
与现有技术相比,本发明实施方式的芯片封装方法,其可同时进行多颗待封装芯片的倒装焊封装,大大提升了封装效率。
本发明实施方式的芯片封装方法,其封装工艺简单,无需太多的封装设备,降低了封装成本。
本发明实施方式的芯片封装结构,其结构简单,围堰与外围的凸块高度一致,保证待封装芯片倒装于PCB板时,围堰的顶部表面与PCB板表面相接触,使得待封装芯片的功能区完全位于围堰形成的空腔内。
附图说明
图1是本发明一实施方式的芯片封装方法的流程示意图;
图2~图12是本发明一实施方式的芯片封装过程的结构示意图;
图13是本发明一实施方式的芯片封装结构的结构示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式进行详细描述,但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
正如背景技术所言,现有技术中,为了保证声表面波滤波器的封装精度,通常采用较为复杂的封装工艺对声表面波滤波器进行封装,且对声表面波滤波器的封装通常是单颗封装,封装效率低,封装成本高。为了解决上述问题,本发明提供了一种芯片的封装方法和封装结构,能够实现对多颗声表面波滤波器进行同时封装,且封装工艺简单,提高了封装性能和封装效率,降低了封装成本。
如图1所示,本发明一实施方式提供了一种芯片封装方法,包括提供基板s1;提供待封装芯片s2,其中,待封装芯片包括相对的第一表面和第二表面,第一表面形成有功能区以及与功能区耦合的焊垫;将多颗待封装芯片的第一表面与基板的第一表面扣合s3;在多颗待封装芯片的第二表面形成保护层s4,以使多颗待封装芯片连接成一体;剥离所述基板s5,暴露待封装芯片的第一表面;在每颗待封装芯片的第一表面形成围堰以及焊接凸起s6,其中,焊接凸起与焊垫电连接;对保护层进行进行切割以形成待封装芯片单元s7,其中,每个待封装芯片单元包括一颗或几颗待封装芯片;提供一PCB板将待封装芯片单元倒装并电性连接于PCB板上s8,其中,围堰与PCB板围合形成包围功能区的空腔。
图2至图13为本发明一实施方式的过程的结构示意图,下面结合图2至图13,对本发明的芯片封装方法进行详细阐述。
参考图2和图3所示,图2为晶圆100的俯视结构示意图,图3为单颗待封装芯片10在A-A1的剖视图。首先,提供一晶圆100,晶圆100包括若干呈行列排列的待封装芯片10和位于待封装芯片10之间的切割道区域11,沿切割道区域11对晶圆100进行切割,形成多个待封装芯片10。对晶圆100进行分割采用现有的切割工艺,在此不再赘述。
本实施例中,待封装芯片10为声表面波滤波器,待封装芯片10包括相对的第一表面10a和第二表面10b,第一表面10a具有功能区101以及环绕功能区101设置且与功能区101耦合的焊垫102。焊垫102作为功能区101内器件与外部电路连接的输入和输出端。
在本实施例中,功能区101位于待封装芯片10的中间位置,焊垫102位于待封装芯片10的边缘位置,且呈环绕功能区101设置。在其他实施例中,焊垫102和功能区101的位置也可以根据布线要求灵活调整。
参考图4所示,提供基板20。本实施例中,基板20为辅助基板,在后续工艺中需剥除,因此基板20的材质可以为玻璃或硅或陶瓷,但不限于此。玻璃或硅或陶瓷基板具有相对光滑的平面,使得其在后续的工艺中更加方便的被剥离。基板20的尺寸大于待封装芯片10的尺寸。
参考图5~图8所示,将多颗待封装芯片10的第一表面10a与基板20的第一表面扣合,并在多颗待封装芯片10的第二表面10b上形成保护层。
参考图6所示,在一实施例中,保护层可以是通过填充塑封材料对多颗待封装芯片10的第二表面10b、侧面和基板20的第一表面进行塑封,后固化塑封材料形成的塑封层30(a),该塑封层30(a)具有将多个待封装芯片10整合成一整体并提供一定的支撑作用,便于后续的切割工艺。塑封材料为树脂或防焊油墨材料,例如,环氧树脂或丙烯酸树脂。
参考图7所示,在另一实施例中,保护层可以是在多颗待封装芯片10的第二表面10b粘合的一膜层30(b),膜层30(b)可以是si薄膜层,其作用同样是将多个待封装芯片10整合成一整体并提供一定的支撑作用,便于后续的切割工艺。
参考图8所示,在另一实施例中,保护层还可以是塑封层30(a)和膜层30(b)的结合体。首先填充塑封材料对多颗待封装芯片10的第二表面10b和基板20的第一表面进行塑封,再在塑封材料远离基板的一侧粘合一si膜层。塑封材料为树脂或防焊油墨材料,例如,环氧树脂或丙烯酸树脂。
形成保护层的作用为:将多个待封装芯片10整合成一整体并提供一定的支撑作用,便于后续在待封装芯片10的第一表面10a形成围堰和凸点,以及后续的切割和电路连接,并且,在封装完成后,使得芯片不易损坏。
参考图9所示,剥离基板20,完全暴露待封装芯片10的第一表面10a。若待封装芯片10是通过UV解胶胶带或热解胶胶带粘贴于基板20表面,则可通过UV光照射的方式使UV解胶胶带或热解胶胶带失去粘性,即可很方便的将基板20揭除。
参考图10和图11所示,图10是剥除基板20并形成围堰103和焊接凸起104后的俯视结构示意图,图11为图10在B-B1方向的剖视图。在每颗待封装芯片10的第一表面10a形成围堰103,围堰103设置于功能区101的外围且包围功能区101设置。在本实施例中,围堰103的材质优选为不干胶。形成围堰103的具体过程为:在待封装芯片10的功能区101四周粘贴不干胶形成了本实施例的围堰103。每颗待封装芯片10的第一表面10a的焊垫102上形成焊接凸起104,焊接凸起104位于围堰103的外围,且焊接凸起104的高度与围堰103的高度一致。焊接凸起104用于在后续工艺中与其他部件之间形成电连接。焊接凸起104的形状为球形或柱形,但不以此为限。焊接凸起104的形成工艺为电镀或植球。焊接凸起104的材料可以为金、锡或者锡合金,所述锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。
参考图12所示,将多颗待封装芯片10连接成的整体进行切割(切割保护层)以形成待封装芯片单元,每个待封装芯片单元包括一颗或几颗待封装芯片10。
参考图13所示,提供一PCB板40,PCB板40的表面具有相应的连接电路以及功能器件,例如电阻、电感、电容、集成电路块或光学组件等,具体器件的类型可根据PCB板40和芯片的类型进行选择。将切割形成的待封装芯片单元倒装于PCB板40上,并与PCB板40表面的电路形成电性连接以形成完整的芯片封装结构。围堰103与PCB板40围合形成包围功能区101的空腔。待封装芯片单元可通过焊接键合工艺倒装于PCB板上。焊接键合工艺可以采用共晶键合、超声热压、热压焊接、超声波压焊等。
在本实施例中,可以通过控制围堰103或焊接凸起104的高度,使得当待封装芯片10与PCB板对位压合并电连接后,围堰103支撑于PCB板表面,与PCB板一起围合形成密封空腔41。
参考图13所示,本发明一实施方式还提供了一种芯片封装结构,包括PCB板40、待封装芯片10以及保护层。
PCB板40具有第一表面42,PCB板的第一表面42上形成有相应的连接电路以及功能器件,例如电阻、电感、电容、集成电路块或光学组件等,具体器件的类型可根据PCB板40和芯片的类型进行选择。
待封装芯片10具有相对设置的第一表面10a和第二表面10b,第一表面10a形成有功能区101以及与功能区101耦合的焊垫102,焊垫102上形成有焊接凸起104。第一表面10a上还形成有围堰103,焊接凸起104位于围堰103的外围,且焊接凸起104的高度与围堰103的高度一致,以使焊接凸起104与PCB板40的第一表面42电连接时,围堰103的顶部表面与PCB板40的第一表面42相接触。单颗或多颗待封装芯片10的第一表面10a与PCB板40的第一表面42扣合,焊接凸起104与PCB板40之间电连接,围堰103与PCB板40的第一表面42围合形成一包围功能区101设置的空腔41。
保护层形成于待封装芯片10的第二表面10b,用于封装单颗待封装芯片10或者用于封装多颗待封装芯片10使其形成一整体,方便多颗待封装芯片10在封装过程中能与PCB板40整体焊接。
在一实施例中,保护层可以为由塑封材料固化形成的塑封层30(a);在另一实施例中,保护层可以为贴合在待封装芯片10的第二表面10b的si膜层30(b);在其他实施例中,保护层可以包括塑封层30(a)和膜层30(b),其中塑封层30(a)形成于待封装芯片10的第二表面10b上,膜层30(b)形成于塑封层30(a)远离PCB板40的一侧表面。
在上述芯片封装结构中,围堰103可以是由不干胶形成,焊接凸起104的材质可以是金、锡或者锡合金。
与现有技术相比,本发明实施方式的芯片封装方法,其可同时进行多颗待封装芯片的倒装焊封装,大大提升了封装效率。
本发明实施方式的芯片封装方法,其封装工艺简单,无需太多的封装设备,降低了封装成本。
本发明实施方式的芯片封装结构,其结构简单,围堰与外围的凸块高度一致,保证待封装芯片倒装于PCB板时,围堰的顶部表面与PCB板表面相接触,使得待封装芯片的功能区完全位于围堰形成的空腔内。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明,本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下,所属领域的技术人员将明了其它实施例、修改及使用。
在本申请案中标题及章节的使用不意味着限制本发明;每一章节可应用于本发明的任何方面、实施例或特征。
在本申请案通篇中,在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处,预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成,且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
在本申请案中,在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处,应理解,所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外,应理解,在不背离本发明教示的精神及范围的情况下,本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
除非另外具体陈述,否则术语“包含”、“具有”的使用通常应理解为开放式的且不具限制性。
除非另外具体陈述,否则本文中单数的使用包含复数(且反之亦然)。此外,除非上下文另外清楚地规定,否则单数形式“一”及“所述”包含复数形式。另外,在术语“约”的使用在量值之前之处,除非另外具体陈述,否则本发明教示还包括特定量值本身。
应理解,各步骤的次序或执行特定动作的次序并非十分重要,只要本发明教示保持可操作即可。此外,可同时进行两个或两个以上步骤或动作。
应理解,本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件,而出于清晰性目的消除其它元件。然而,所属领域的技术人员将认识到,这些及其它元件可为合意的。然而,由于此类元件为此项技术中众所周知的,且由于其不促进对本发明的更好理解,因此本文中不提供对此类元件的论述。应了解,各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
可了解,在本发明的特定方面中,可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外,将此替代视为在本发明的范围内。
尽管已参考说明性实施例描述了本发明,但所属领域的技术人员将理解,在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外,可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此,本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例,而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外,除非具体陈述,否则术语第一、第二等的任何使用不表示任何次序或重要性,而是使用术语第一、第二等来区分一个元素与另一元素。
Claims (10)
1.一种芯片封装方法,其特征在于,包括:
提供一基板,所述基板具有第一表面;
提供待封装芯片,所述待封装芯片具有相对设置的第一表面和第二表面,所述第一表面形成有功能区以及与所述功能区耦合的焊垫;
将多颗所述待封装芯片的第一表面与所述基板的第一表面扣合,在多颗所述待封装芯片的第二表面形成保护层,以使多颗所述待封装芯片连接成一体;
剥离所述基板,暴露所述待封装芯片的第一表面;
在每颗所述待封装芯片的第一表面形成围堰以及焊接凸起,所述焊接凸起与所述焊垫电连接;
对保护层进行切割以形成待封装芯片单元,每个所述待封装芯片单元包括一颗或几颗待封装芯片;
提供一PCB板,将所述待封装芯片单元倒装并电性连接于所述PCB板上,所述围堰与所述PCB板围合形成包围所述功能区的空腔。
2.如权利要求1所述的芯片封装方法,其特征在于,在每颗所述待封装芯片上,所述围堰包围所述功能区设置,所述焊接凸起位于所述围堰的外围,且所述焊接凸起的高度与所述围堰的高度一致。
3.如权利要求1所述的芯片封装方法,其特征在于,在多颗所述待封装芯片的第二表面形成保护层,包括:
填充塑封材料对多颗所述待封装芯片的第二表面和所述基板的第一表面进行塑封。
4.如权利要求1所述的芯片封装方法,其特征在于,在多颗所述待封装芯片的第二表面形成保护层,包括:
在多颗所述待封装芯片的第二表面粘合一膜层。
5.如权利要求1所述的芯片封装方法,其特征在于,在多颗所述待封装芯片的第二表面形成保护层,包括:
填充塑封材料对多颗所述待封装芯片的第二表面和所述基板的第一表面进行塑封,在所述塑封材料远离所述基板的一侧粘合一膜层。
6.一种芯片封装结构,其特征在于,包括:
PCB板,具有第一表面;
待封装芯片,具有相对设置的第一表面和第二表面,所述第一表面形成有功能区以及与所述功能区耦合的焊垫,所述焊垫上形成有焊接凸起,所述第一表面上还形成有围堰,所述待封装芯片的第一表面与所述PCB板的第一表面扣合,所述焊接凸起与所述PCB板之间电连接,所述围堰与所述PCB板围合形成一包围所述功能区设置的空腔。
7.如权利要求6所述的芯片封装结构,其特征在于,所述PCB板上倒装并电性连接有多颗所述待封装芯片。
8.如权利要求6所述的芯片封装结构,其特征在于,所述焊接凸起位于所述围堰的外围,所述焊接凸起的高度与所述围堰的高度一致,以使所述焊接凸起与所述PCB板电连接时,所述围堰的顶部表面与所述PCB板的第一表面相接触。
9.如权利要求6所述的芯片封装结构,其特征在于,所述芯片封装结构还包括保护层,所述保护层形成于所述待封装芯片的第二表面。
10.如权利要求9所述的芯片封装结构,其特征在于,所述保护层包括:
塑封层,形成于所述待封装芯片的第二表面;
膜层,形成于所述塑封层远离所述PCB板的一侧表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210681704.4A CN115037269A (zh) | 2022-06-16 | 2022-06-16 | 芯片封装方法及封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210681704.4A CN115037269A (zh) | 2022-06-16 | 2022-06-16 | 芯片封装方法及封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115037269A true CN115037269A (zh) | 2022-09-09 |
Family
ID=83125928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210681704.4A Pending CN115037269A (zh) | 2022-06-16 | 2022-06-16 | 芯片封装方法及封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115037269A (zh) |
-
2022
- 2022-06-16 CN CN202210681704.4A patent/CN115037269A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7321168B2 (en) | Semiconductor package and method for manufacturing the same | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
US7372122B2 (en) | Image sensor chip package and method of fabricating the same | |
KR101805114B1 (ko) | 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 | |
KR20020012901A (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
KR20030067562A (ko) | 반도체 장치의 제조방법 | |
JP2006190987A (ja) | パッケージ構造とその製造方法 | |
CN109473539B (zh) | 一种滤波器芯片模组及其制备方法 | |
JP2000031309A (ja) | チップスタックパッケ―ジ | |
TWI575622B (zh) | 製造半導體構件的方法及相關的半導體構件 | |
CN110943710A (zh) | 一种滤波器芯片封装结构及其晶圆级封装方法 | |
KR100868616B1 (ko) | 반도체(플립 칩) 실장 부품과 그 제조 방법 | |
CN217590771U (zh) | 芯片封装结构 | |
CN115037269A (zh) | 芯片封装方法及封装结构 | |
CN217590770U (zh) | 芯片封装结构 | |
CN111554629A (zh) | 一种芯片封装方法 | |
CN111554618A (zh) | 一种芯片封装方法 | |
JP5248918B2 (ja) | 電子部品装置及びその製造方法 | |
CN217405439U (zh) | 芯片封装结构 | |
KR100499328B1 (ko) | 댐을 이용한 플립칩 패키징 방법 | |
CN211321304U (zh) | 一种滤波器芯片封装结构 | |
CN218849478U (zh) | 晶圆键合结构 | |
TW200933868A (en) | Stacked chip package structure | |
CN115037270A (zh) | 芯片封装方法及封装结构 | |
JP4978244B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |