CN1759486A - 光电二极管阵列及其制造方法和放射线检测器 - Google Patents

光电二极管阵列及其制造方法和放射线检测器 Download PDF

Info

Publication number
CN1759486A
CN1759486A CNA2004800067487A CN200480006748A CN1759486A CN 1759486 A CN1759486 A CN 1759486A CN A2004800067487 A CNA2004800067487 A CN A2004800067487A CN 200480006748 A CN200480006748 A CN 200480006748A CN 1759486 A CN1759486 A CN 1759486A
Authority
CN
China
Prior art keywords
photodiode
photodiode array
semiconductor substrate
array
space layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800067487A
Other languages
English (en)
Other versions
CN100438054C (zh
Inventor
柴山胜己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN1759486A publication Critical patent/CN1759486A/zh
Application granted granted Critical
Publication of CN100438054C publication Critical patent/CN100438054C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02322—Optical elements or arrangements associated with the device comprising luminescent members, e.g. fluorescent sheets upon the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本发明提供一种光电二极管阵列及其制造方法、以及放射线检测器，其目的在于能够防止在安装时因光检测部的损伤而造成杂音的发生。这种光电二极管阵列，是在n型硅基板(3)的被检测光的入射面侧，以阵列状形成多个光电二极管(4)，分别对应光电二极管(4)而形成有贯通入射面侧与其背面侧的贯通配线(8)，在其入射面侧的未形成光电二极管(4)的非形成区域，设置有具有规定平面图案的空间层(6)来作成光电二极管阵列(1)。

Description

光电二极管阵列及其制造方法和放射线检测器
技术领域
本发明涉及光电二极管阵列及其制造方法、以及放射线检测器。
背景技术
就这种光电二极管阵列而言，在现有技术中，众所周知具有一种通过将光入射面侧和背面侧连接起来的贯通配线(电极)，将来自光电二极管阵列的输出信号与背面侧电气连接的类型的表面入射型光电二极管阵列(例如，参照日本专利公开2001-318155号公报)。此公报所揭示的光电二极管阵列是，如图18所示，用以取出信号的配线152是从形成有作为光电变换部的本体的光电二极管144a、144b、144c、…144n的各个扩散层151而形成在光电二极管阵列144的表面，其配线152是以连接于贯通Si配线基板153的表里的贯通配线154的方式而延伸设置。此外，在光电二极管144的背面侧形成有连接于贯通配线154的凸块155，在配线152、贯通配线154和Si配线基板153之间是由氧化硅膜的绝缘膜156a、156b和156c所绝缘。
发明内容
然而，在安装上述光电二极管阵列、例如CT用光电二极管阵列时，作为吸附芯片的夹套，虽然可使用平夹套和角锥夹套，但是通常在实施倒装接合的情况是使用平夹套。对于CT用光电二极管阵列来说，其芯片面积大(例如，一边为20mm的矩形状)，如图17B所示，当在使用通常的安装架所使用的角锥夹套161时，因芯片162和角锥夹套161的间隙163而产生翘曲毛刺，因该翘曲毛刺所造成位置偏差会引起安装精度的降低。此外，在实施倒装接合时，有必要加热及加压，但以角锥夹套161而言，热传导的效率不佳。此外，因为所施加的压力也有可能损伤芯片边缘。角锥夹套161并不适于薄芯片。因为这种理由，在实施倒装接合的情况，如图17A所示，一边以与芯片面作面接触的平夹套160吸附芯片162，一边由热块164对芯片162施加热与压力。
然而，当使用平夹套160时，芯片162的芯片面全体成为与平夹套160接触。在该芯片162中，与平夹套160接触的芯片面是光检测部，即形成有用以构成光电二极管阵列的杂质扩散层的光入射面。成为该光入射面的芯片面全体在与平夹套160接触而受到加压及加热时，光检测部本身受到物理的损伤。因此，会导致光检测部因表面损伤所造成的外观不良或特性劣化(暗电流或杂音增加等等)。
于是，本发明是为了解决上述课题，其目的在于提供一种可防止安装时因光电二极管阵列的损伤而引起的特性劣化的光电二极管阵列及其制造方法、以及放射线检测器。
为解决上述课题，本发明的光电二极管阵列的特征在于：包括在被检测光的入射面侧、以阵列状形成有多个光电二极管的半导体基板，所述半导体基板对应该光电二极管而形成有贯通所述入射面侧和其背面侧的贯通配线，在所述入射面侧的没有形成所述光电二极管的区域，设置有具有规定高度的凸状部。
该光电二极管阵列是在非形成区域设置有凸状部，其凸状部的作用是：作为与在安装时所使用的平夹套之间形成间隙的空间层。因此，光电二极管是在不与平夹套直接接触的状态下而被保护，不会受到因加压而产生的应力或者因加热而产生的应力。
此外，上述光电二极管阵列的所述凸状部可以由具有遮光性的树脂或者金属而形成。通过这样，能够防止向着非形成区域的光的入射，光电二极管阵列的解像度得到提高。
上述任意一种光电二极管阵列的所述凸状部优选由多个空间层单元而形成，以规定间隔断续配置而形成该各空间层单元。
该光电二极管阵列，入射面侧由凸状部被区分成多个区域，但是因为其各区域是相互连通的，所以档在入射面侧涂敷有树脂时，其树脂是遍及各区域并且在各区域难以产生气泡。
而且，在这些光电二极管阵列，优选在半导体基板的邻接的各光电二极管间，设置分离其各光电二极管的杂质区域(分离层)。这些的光电二极管阵列，通过分离层而使得表面泄漏得到抑制，所以邻接的光电二极管彼此被可靠地电气分离。
其次，本发明提供一种光电二极管阵列的制造方法，其特征在于，包括：第一工序，在由第一导电型的半导体构成的半导体基板上形成贯通该半导体基板的两侧表面的贯通配线；第二工序，对于所述半导体基板的单侧表面，向规定区域添加杂质而形成多个第二导电型的杂质扩散层，以阵列状配列设置根据各杂质扩散层和该半导体基板的多个光电二极管；和第三工序，对于所述半导体基板的所述单侧表面，在其未形成光电二极管的非形成区域上设置有具有规定高度的凸状部。
通过该光电二极管阵列的制造方法，可制造在半导体基板的入射面侧的非形成区域设置有具有规定高度的凸状部的光电二极管阵列。
在上述光电二极管阵列的制造方法中，上述第一工序包括在所述半导体基板形成多个穴部的工序；在含有该各穴部的所述半导体基板的至少单侧表面形成导电性覆盖膜的工序；以及研磨所述半导体基板来除去所述导电性覆盖膜的工序。
这些的光电二极管阵列的制造方法包括，在该第一工序之后，在邻接的添加所述杂质的区域之间添加其他杂质来设置第一导电型的杂质区域的工序。通过该制造方法，能够得到邻接的各光电二极管被可靠分离的光电二极管阵列。
而且，本发明是提供一种放射线检测器，其包括上述任意一种光电二极管阵列，以及被安装在该光电二极管阵列的所述被检测光的入射面侧、通过入射的放射线而发光的闪烁面板。
此外，提供一种放射线检测器，其包括：由上述任意一种制造方法所制造的光电二极管阵列，以及被安装在设置有光电二极管阵列的凸状部侧、通过入射的放射线而发光的闪烁面板。
这些放射线检测器因为具有上述光电二极管阵列，所以形成在其光入射面侧的光电二极管是由非形成区域的凸状部所保护，而不会在安装时因加压或加热而受到损伤，能够防止因这些杂音或暗电流增加等所造成的特性劣化。
附图说明
图1是模式表示本实施方式的光电二极管阵列的主要部分的放大截面图。
图2是模式表示构成光电二极管阵列的半导体芯片的侧面图以及将其主要部分放大表示的截面图。
图3是表示本实施方式的光电二极管阵列的制造工序中途的过程的主要部分放大截面图。
图4是表示图3的后续工序的主要部分放大截面图。
图5是表示图4的后续工序的主要部分放大截面图。
图6是表示图5的后续工序的主要部分放大截面图。
图7是表示图6的后续工序的主要部分放大截面图。
图8是表示图7的后续工序的主要部分放大截面图。
图9是表示图8的后续工序的主要部分放大截面图。
图10是表示图9的后续工序的主要部分放大截面图。
图11是模式表示本实施方式的其他光电二极管阵列的主要部分的放大截面图。
图12是模式表示本实施方式的另一光电二极管阵列的主要部分的放大截面图。
图13是模式表示本实施方式的再一光电二极管阵列的主要部分的放大截面图。
图14是模式表示具有本实施方式的光电二极管阵列的放射线检测器的主要部分的放大截面图。
图15A是表示本实施方式的光电二极管阵列以连续十字图案形成空间层的情况。
图15B是表示本实施方式的光电二极管阵列以断续图案形成空间层的情况。
图15C是表示本实施方式的光电二极管阵列的模式平面图，是以断续十字图案形成空间层的情况。
图16A是模式表示本实施方式的光电二极管阵列的其他平面图，是以框状图案形成空间层的情况。
图16B是通过除去图16A的一部分框状空间层单元所形成的框状图案的情况。
图16C是同时设置图15A和图16A的空间层单元的情况。
图17A是模式表示使用夹套来吸附半导体芯片的状态，是以平夹套吸附的状态的截面图。
图17B是模式表示使用夹套来吸附半导体芯片的状态，是以角锥夹套吸附的状态的截面图。
图18是表示现有技术的光电二极管阵列的截面图。
具体实施方式
以下，对本发明的实施方式加以说明。其中，对同一要素使用同一符号，并省略重复的说明。
图1是模式表示本发明实施方式的光电二极管阵列1的主要部分的放大截面图。其中，在以下的说明中，设光L的入射面为表面，设其相反侧的面为背面。在以下各图中，为了便于图式，适当地对尺寸进行变更。
对于光电二极管阵列1来说，pn接合的多个光电二极管4被二维配列成纵横有规则的阵列状，其各个光电二极管4是具有作为光电二极管阵列1的一个像素的机能，整体构成为一个光检测部。
光电二极管阵列1具有厚度为150～500μm(优选为400μm)程度、且杂质浓度为1×1012～1015/cm3程度的n型(第一导电型)硅基板3。n型硅基板3的表面及背面是形成有由厚度为0.05～1μm(优选为0.1μm)程度的SiO2形成的钝化膜2。此外，在光电二极管阵列1是在其表面侧，以二维方式将杂质浓度为1×1015～1020/cm3且膜厚为0.05～20μm程度(优选为0.2μm)的p型(第2导电型)杂质扩散层5配置成纵横有规则的阵列状。该各p型杂质扩散层5和n型硅基板3的pn接合构成光电二极管4。
而且，存在有各p型杂质扩散层5的区域是形成有光电二极管4的区域(形成区域)，除此以外的区域是成有未形成有光电二极管的非形成区域，在其表面侧的非形成区域，设置有具有规定平面图案的凸状部的空间层6。该空间层6由树脂、金属或者绝缘材形成，且以规定的高度(在本实施方式中，设定为从n型硅基板3的表面，比后述的电极配线9的膜厚还大的适当高度(厚度))突出。
此外，光电二极管阵列1的光电二极管4分别具有贯通配线8。各贯通配线8贯通n型硅基板3的表面侧和背面侧而形成直径为10μm～100μm程度(优选为50μm程度)且磷的浓度为1×1015～1020/cm3程度的多晶硅，其表面侧透过由铝形成的电极配线9(膜厚为1μm程度)而与p型杂质扩散层5电气连接，背面侧由同为铝形成的电极片10(膜厚是0.05μm～5μm，优选为1μm程度)而被电气连接。焊料的凸块电极12经由Ni-Au形成的凸点下金属化层(UBM)11而被连接至其各个电极片10。各贯通配线8被设置在未形成有光电二极管4的非形成区域，但是也可以设置在除其以外的部分。
而且，图示的光电二极管阵列1为，在p型杂质扩散层5彼此之间、即在邻接的光电二极管4、4之间，设置有深度为0.5～6μm程度的n+型杂质区域(分离层)7。该n+型杂质区域(分离层)7具有使邻接的光电二极管4、4电气分离的机能，通过该设置，使邻接的光电二极管4、4被可靠地电气分离，从而能够减低光电二极管4彼此的串话(crosstalk)。然而，即使光电二极管阵列1未设置有该n+型杂质区域7，也具有实用上可充分容许程度的光检测特性。
图2是构成光电二极管阵列1的半导体芯片30的侧面图以及将其主要部分予以放大的截面图。如图2所示，半导体芯片30是宽度W1为22.4mm程度、厚度D大约为0.3mm的极薄的板状，且具有多个上述光电二极管4(例如16×16个的二维配置)，邻接的受光像素间的间距W2为1.4mm程度的大面积(例如为22.4mm×22.4mm)的芯片。
而且，如同以上构成的光电二极管阵列1，当光L从表面侧入射时，其被检测光L向各p型杂质扩散层5入射，各光电二极管4生成对应其入射光的载体。根据生成的载体所产生的光电流，经由连接到各p型杂质扩散层5的电极配线9以及贯通配线8，并经由背面侧的各电极片10和UBM11，而被从凸块电极12取出。通过来自该凸块电极12的输出来进行入射光的检测。
如同上述，光电二极管阵列1在非形成区域内设置有空间层6。对于该空间层6来说，因为具有在将半导体芯片30吸附在平夹套上来进行倒装接合的情况时，与平夹套接触来确保在构成光检测部的光电二极管4的形成区域与平夹套之间的间隙的功能，所以其形成区域通过该空间层6而被保护，不会与平夹套直接接触。因此，光电二极管阵列1的光检测部不直接承受加压的应力或者加热的应力，所以光检测部本身不会受到物理损伤，能够抑制因这种损伤所导致的杂音或者暗电流增加等的发生。因此，光电二极管阵列1是能够进行高精度(S/N比高)的光检测。
此外，如后所述，除倒装接合以外，例如在将光电二极管阵列1与闪烁器一体化而作为CT用传感器的情况，因为闪烁器不与光检测部直接接触，所以也可避免闪烁器在安装时受到损伤。
然后，如上所述，对于空间层6来说，因为其是在进行倒装接合时与平夹套直接接触且被加压以及加热的部件，所以优选使用能够发挥保护各光电二极管4不受该加压以及加热影响的机能的材料来设置。
例如，在空间层6由树脂形成的情况，当考虑到热膨胀系数、可挠性、弹性特性或者因为加热而使杂质离子不向各光电二极管4扩散等的条件时，则使用环氧树脂、聚酰亚胺树脂、硅树脂、氨基甲酸脂树脂、丙烯酸树脂、氟树脂或者以这些作为基本材料的复合材料也可以，膜厚为2～30μm(优选为5～6μm)程度即可。当使用这些树脂来设置空间层6时，在安装光电二极管阵列1时的表面保护效果变高。而且，其空间层6不会对光电二极管4的电气特性造成影响，制造方法也简单。特别是，因为聚酰亚胺树脂的耐热性良好，在作安装时不因平夹套接收的热量而恶化，因此适合。此外，也可以对空间层6的树脂添加填料以使其具有遮光性。
此外，空间层6也可以通过金属来设置，此时优选是具有遮光性的金属，例如可以使用Al(铝)、Au(金)、Ni(镍)、Cr(铬)、Ti(钛)、硅化物系等，也可将这些金属相互地积层来设置。当使用这些金属来设置空间层6时，因为会遮断要入射到像素之间的光，所以光电二极管阵列的解像度变高，此外，因为能够提高放热特性而能够抑制因热量所引起的杂音或者误动作。其效果根据空间层6的平面图案(详如后面详细叙述)而变得显著。此外，例如，在对空间层6进行镀Al和镀Ni的积层膜时，前者的膜厚适合为1μm程度，后者的膜厚适合为5μm程度。此外，当空间层6为以金属设置时，当在空间层6的下层存在有电极配线9时，因为在各光电二极管间会形成短路的不良状况，所以最好将具有适宜绝缘性的膜设置在空间层6和电极配线9之间。
而且，空间层6也可以使用绝缘材料，此时，可以使用玻璃(SiO2)、SiN、低融点玻璃等。
当将空间层6设置在非形成区域的情况时，作为其平面图案(当假想光电二极管阵列1的平面图时，空间层6在光电二极管阵列1的表面上具有规定图案。将其图案称为“平面图案”)，可以考虑各种图案，例如，可以考虑为图15A～图15C或者图16A～图16C所示的平面图案。这里，图15A～图15C，图16A～图16C是从模式显示光入射面所看到的光电二极管阵列1的平面图。
对于空间层6来说，例如，如图15A所示，在纵横方向有规则地配置多个连续的长壁状空间层单元13a，通过使其分别交差成十字状而成的连续十字图案6a来形成。此外，如图15B所示，在非形成区域的十字部13b以外的部分，也可以将多个短壁状空间层单元13c形成为以规定间隔作断续配置的断续图案6b，如图15C所示，也可以将多个十字状空间层单元13d配置在各十字部13b而获得断续十字图案6c。
这些平面图案全部是规则配置多个空间层单元而得到的规则图案，但是，例如，也可以不规则设定短壁状空间层单元13c以及十字状空间层单元13d的相互配置间隔，形成不规则的图案。
当通过以上的平面图案来设置空间层6时，虽然在表面侧形成有由多个由空间层6所区隔的像素区域17，但是优选邻接的像素区域17是在不被空间层6完全地区隔的情况下而连通。因此，例如，空间层6也可以如上述断续图案6b以及断续十字图案6c那样，以断续配置的平面图案来设置空间层单元。
此外，也可以取代使邻接的像素区域17连通，例如，如图16A所示，在n型硅基板3的表面侧，以配置有在包围光电二极管4的形成区域整体的位置修边的框状空间层单元13e的框状图案6d来形成空间层6，在其内侧设置像素区域17。此时，如图16B所示，也可以取代该框状空间层单元13e，而改以设置具欠缺部的框状空间层单元13f来作成框状图案6e。在任何情况下，像素区域17形成为相互不被空间层6所区隔。
如同上述，形成多个像素区域17，并且断续配置多个空间层单元，以邻接的像素区域17相互不被区隔而连通的平面图案来设置空间层6，邻接的空间层单元彼此的间隙具有作为树脂(例如，在粘结后述闪烁面板31来设置放射线检测器40时的光学树脂35)逃路的功能。因此，当n型硅基板3的表面侧涂敷有树脂时，像素区域17内变成难以产生空隙(气泡)(即气泡变少)，能够使涂敷的树脂没有偏移地遍及于各像素区域17来均匀地进行充填。
其中，如图16C所示，空间层6能够以同时具有壁状空间层单元13a和框状空间层单元13e的平面图案来设置，此时形成为各像素区域17由空间层6所区隔。此外，在此情况下，若将具有遮光性的使用于空间层6，则因为各像素区域17全部由空间层6所均匀地区隔，所以可以说是适合于使光电二极管阵列的解像度提升的构造。
但是，上述光电二极管阵列1也可为如下述那样来构成。例如，如图11所示那样，使磷扩散于孔部15的侧壁而在贯通配线8的周围设置n+型杂质区域7。因此，可以捕捉在形成孔部15(穴部14)时的来自损伤层的不要的载体，从而能够抑制暗电流。在此情况所添加的磷的浓度为1×1015～1020/cm3程度，n+型杂质区域7的厚度(深度)为0.1～5μm程度即可。
此外，如图12所示，也可以在孔部15内的氧化硅膜20的上面设置膜厚为0.1～2μm程度的氮化硅膜26。因此，可靠地使n型硅基板3与贯通配线8绝缘来降低动作不良。
而且，如图13所示，也可在背面侧掺杂磷并使其扩散来设置n+型杂质区域7。在此情况下，能够从背面取出阴极电极16。因此，因为没有必要设置阴极用的贯通配线，所以使损伤降低，并且使暗电流降低、以及使不良率减低。当然，根据需要也可以构成为使从形成于表面的n+型杂质区域7设置贯通配线而作为阴极的电极伸出背面侧。
其次，基于图3～图10来对本实施方式的光电二极管阵列1的制造方法进行说明。首先，准备厚度为150～500μm(优选为400μm)程度的n型硅基板3。接着，如图3所示，根据ICP-RIE，在n型硅基板3的单面(以下，此面为表面，而相反侧的面为背面)侧，以对应n型硅基板3的厚度的深度(例如100～350μm程度)并对应光电二极管4而形成多个直径为10μm～100μm(优选为50μm)程度的未贯通的穴部14，然后，在基板的表面以及背面进行热氧化处而形成氧化硅膜(SiO2)20。以后在各穴部14内还形成有贯通配线8。氧化硅膜(SiO2)20能够实现后述的贯通配线8与n型硅基板3的电气绝缘。
其次，如图4所示，对于添加有杂质磷的导电性覆盖膜而言，在基板的表面和背面或者仅在表面形成多晶硅膜21，同时，通过添加有其杂质而成为低电阻化的多晶硅来填埋穴部14。接着，如图5所示，研磨基板的表面、背面或者表面以及背面，以除去形成在表面、背面或者表面以及背面上的多晶硅膜21，同时，从表面和背面使埋入穴部14内的多晶硅露出，形成贯通两侧表面的孔部15后，使所述埋入的多晶硅作为贯通配线8，然后，再次在基板的表面以及背面进行热氧化处理以形成氧化硅膜22。该氧化硅膜22在后续的工序中是作为n+热扩散的掩膜而被使用的。
接着，对n型硅基板3的表面侧的氧化硅膜22进行使用规定光掩膜的图案化，仅在要设置n+型杂质区域7的区域设置开口，从其开口部分(开口部)使磷扩散来设置n+型杂质区域7(在未设置n+型杂质区域7的情况也可省略此工序(杂质区域形成工序))。其后，再次在基板的表面以及背面进行热氧化处理以形成氧化硅膜23(参照图6)。该氧化硅膜23在后续工序中是作为在形成p型杂质扩散层5时的掩膜而被使用的。
接着，对氧化硅膜23进行使用规定光掩膜的图案化，仅在要形成各p型杂质扩散层5的区域设置开口。接着，从其开口部使硼扩散，以二维配列p型杂质扩散层5而形成纵横的阵列状。其后，再次在基板的表面以及背面进行热氧化处理以形成氧化硅膜24(参照图7)。因此，各p型杂质扩散层5和n型硅基板3的pn接合的光电二极管4是以二维配列而形成纵横的阵列状，该光电二极管4形成为对应像素的部分。
接着，在形成有各贯通配线8的区域形成接触孔。接着，分别在表面以及背面的整个表面形成铝金属膜，然后，使用规定的光掩膜来进行图案化，除去其不要的金属膜部分，而分别在表面侧形成电极配线9、在背面侧形成电极片10(参照图8)。图中是显示仅取出阳极电极。从表面取出阴极电极的情况并未图示，但是，可以从n+型杂质区域7并经由电极配线9与贯通配线8而从背面取出。
其次，在n型硅基板3的表面侧设置空间层6(参照图9)。在空间层6是由树脂设置的情况下，如下形成。首先，将成为其材料的树脂(空间层树脂)涂敷在表面侧，通过旋转涂敷法或者网眼印刷法而将其扩展至整个表面并使其硬化。其后，在涂敷了感光性树脂(光致抗蚀剂)之后，使用规定的光掩膜进行曝光以及显影而形成与要形成的空间层6所对应的光阻图案，并以其为掩膜而将空间层树脂仅残留在规定的区域，再以规定平面图案设置空间层6。或者，在空间层6的树脂为感光性物质的情况，可直接使用规定的光掩膜进行曝光以及显影并进行适宜去除而获得。根据设置该空间层6，用以构成光检测部的光电二极管4的形成区域，在使用平夹套进行安装时不会接触，即受到保护。
此外，在空间层6是以金属来形成的情况下，可以通过蒸镀、溅镀、CVD等的方法形成作为空间层6材料的金属的覆盖膜之后，以上述的要领设置光阻图案，并以其为掩膜而仅在规定区域残留覆盖膜，再以规定平面图案设置空间层6，以此来取代以上述要领来涂敷空间层树脂并使其硬化的方法，。在此情况下，也可以通过电镀使其覆盖膜的膜厚变厚。其中，虽然图未示出，但是当以金属来形成空间层6的情况时，因为当空间层6和位于下层的电极配线9接触时，配线被短路而成为不良，所以最好在空间层6与电极配线9之间形成适宜绝缘膜等。其绝缘膜希望为光透过特性良好的材料，也可以是通过蒸镀、溅镀、CVD而形成的SiO2、SiN等、或者是聚酰亚胺、丙烯酸乙酯等树脂，既可以形成在光电二极管阵列1的整个表面，也可以仅残留必要场所来进行图案化。
接着，在各电极片10上设置凸块电极12，当使用焊料作为其凸块电极12的情况下，因为焊料相对于铝的湿润性不佳，所以在各电极片10形成用以中介各电极片10与凸块电极12的UBM11，而重叠在其UBM11上而形成凸块电极12(参照图10)。通过经由以上的工序，能够制造出不因安装时的损伤而造成杂音来进行高精度光检测的光电二极管阵列1。
此时，对于UBM11来说，是通过无电解电镀而使用Ni-Au所形成，但是也可以通过剥落法(lift off)而使用Ti-Pt-Au或者Cr-Au来形成。在通过无电解电镀而形成UBM11的情况下，未形成UBM11的部分、即以仅使各电极片10露出的方式由绝缘膜保护表面和背面以实施电镀。此外，凸块电极12是通过焊料球搭载法或者印刷法而在规定UBM11上形成焊料，通过回焊而获得。其中，凸块电极12并不局限于焊料，其可以是金凸块、镍凸块、铜凸块，也可以是包含有导电性填料等金属的导电性树脂凸块。
其次，对本发明的放射线检测器的实施方式进行说明。图14是本实施方式的放射线检测器40的侧截面图。该放射线检测器40包括：使放射线入射、并将通过其放射线所产生的光从光射出面31a射出的闪烁面板31，以及将从闪烁面板31射出的光从光入射面入射再变换成电气信号的上述光电二极管阵列1。该放射线检测器40的特征在于：具有本发明的光电二极管阵列1。
闪烁面板31被安装在光电二极管阵列1的表面侧(入射面侧)，光电二极管阵列1在其表面侧设置有上述空间层6。因此，闪烁面板31的背面，即光射出面31a虽然可以与空间层6搭接，但是并不与直接光电二极管4的形成区域接触。此外，虽然在闪烁面板31的光射出面31a和空间层6之间形成有间隙，但是此间隙是考虑到为了不使光透过特性恶化而充填具有折射率的光学树脂35，通过光学树脂35，从闪烁面板31射出的光有效率地入射到光电二极管阵列1。该光学树脂35可以使用具有使闪烁面板31射出的光透过性质的环氧树脂、或者丙烯酸树脂、氨基甲酸脂树脂、硅树脂、氟树脂等，也可使用以这些物质为基本材料的复合材料。
其次，在将光电二极管阵列1接合到图未示出的安装配线基板上时，是以平夹套吸附表面。但是，因为光电二极管阵列1的表面设置有上述空间层6，所以平夹套的吸附面不直接与光检测部接触，此外，通过安装闪烁面板31而使得其光射出面31a也不与光电二极管4的形成区域直接接触。因此，具有这种光电二极管阵列1和闪烁面板31的放射线检测器40，因为可防止在安装时因光检测部的损伤而产生的杂音或者暗电流等，所以能够进行高精度的光检测，从而能惊醒精度良好的放射线检测。
工业可利用性
如上所述，根据本发明，在光电二极管阵列及其制造方法、以及放射线检测器中，能够有效地防止因安装时的光电二极管的损伤所造成的杂音或者暗电流的发生。

Claims (9)

1.一种光电二极管阵列，其特征在于：
包括在被检测光的入射面侧、以阵列状形成有多个光电二极管的半导体基板，
所述半导体基板对应该光电二极管而形成有贯通所述入射面侧和其背面侧的贯通配线，
在所述入射面侧的没有形成所述光电二极管的区域，设置有具有规定高度的凸状部。
2.如权利要求1所述的光电二极管阵列，其特征在于：
所述凸状部是由具有遮光性的树脂或者金属而形成。
3.如权利要求1或者2所述的光电二极管阵列，其特征在于：
所述凸状部由多个空间层单元而形成，以规定间隔断续配置而形成该各空间层单元。
4.如权利要求1至3中的任意一项所述的光电二极管阵列，其特征在于：
在所述半导体基板上，在邻接的所述各光电二极管之间设置有分离各光电二极管的杂质区域。
5.一种光电二极管阵列的制造方法，其特征在于，包括：
第一工序，在由第一导电型的半导体构成的半导体基板上形成贯通该半导体基板的两侧表面的贯通配线；
第二工序，对于所述半导体基板的单侧表面，向规定区域添加杂质而形成多个第二导电型的杂质扩散层，以阵列状配列设置根据各杂质扩散层和该半导体基板的多个光电二极管；和
第三工序，对于所述半导体基板的所述单侧表面，在其未形成光电二极管的非形成区域上设置有具有规定高度的凸状部。
6.如权利要求5所述的光电二极管阵列的制造方法，其特征在于：
所述第一工序包括
在所述半导体基板形成多个穴部的工序；在含有该各穴部的所述半导体基板的至少单侧表面形成导电性覆盖膜的工序；以及研磨所述半导体基板来除去所述导电性覆盖膜的工序。
7.如权利要求5或者6所述的光电二极管阵列的制造方法，其特征在于：
包括在该第一工序之后，在邻接的添加所述杂质的区域之间添加其他杂质来设置第一导电型的杂质区域的工序。
8.一种放射线检测器，其特征在于，包括：
如权利要求1至4中的任意一项所述的光电二极管阵列；和
闪烁面板，被安装在该光电二极管阵列的所述被检测光的入射面侧，通过入射的放射线而发光。
9.一种放射线检测器，其特征在于，包括：
通过权利要求5至7中的任意一项制造方法所制造的光电二极管阵列；和
闪烁面板，被安装在设置有该光电二极管阵列的所述凸状部侧，通过入射的放射线而发光。
CNB2004800067487A 2003-03-10 2004-03-10 光电二极管阵列及其制造方法和放射线检测器 Expired - Lifetime CN100438054C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP063904/2003 2003-03-10
JP2003063904 2003-03-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200810169538XA Division CN101373783B (zh) 2003-03-10 2004-03-10 光电二极管阵列及其制造方法

Publications (2)

Publication Number Publication Date
CN1759486A true CN1759486A (zh) 2006-04-12
CN100438054C CN100438054C (zh) 2008-11-26

Family

ID=32984451

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200810169538XA Expired - Lifetime CN101373783B (zh) 2003-03-10 2004-03-10 光电二极管阵列及其制造方法
CNB2004800067487A Expired - Lifetime CN100438054C (zh) 2003-03-10 2004-03-10 光电二极管阵列及其制造方法和放射线检测器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200810169538XA Expired - Lifetime CN101373783B (zh) 2003-03-10 2004-03-10 光电二极管阵列及其制造方法

Country Status (8)

Country Link
US (1) US7696620B2 (zh)
EP (1) EP1605513B1 (zh)
JP (1) JP4224060B2 (zh)
KR (1) KR101029178B1 (zh)
CN (2) CN101373783B (zh)
IL (1) IL170733A (zh)
TW (1) TWI324399B (zh)
WO (1) WO2004082023A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4247017B2 (ja) * 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
JP2008071882A (ja) * 2006-09-13 2008-03-27 Hamamatsu Photonics Kk 光検出装置
WO2009139209A1 (ja) * 2008-05-12 2009-11-19 コニカミノルタエムジー株式会社 放射線画像検出器および放射線画像検出器の製造方法
JP5205238B2 (ja) * 2008-05-15 2013-06-05 浜松ホトニクス株式会社 分光モジュール
JP2009300418A (ja) * 2008-05-15 2009-12-24 Hamamatsu Photonics Kk 分光モジュール
JP5207938B2 (ja) 2008-05-15 2013-06-12 浜松ホトニクス株式会社 分光モジュール及び分光モジュールの製造方法
JP5415060B2 (ja) * 2008-05-15 2014-02-12 浜松ホトニクス株式会社 分光モジュール
JP5205240B2 (ja) * 2008-05-15 2013-06-05 浜松ホトニクス株式会社 分光モジュールの製造方法及び分光モジュール
JP5205241B2 (ja) 2008-05-15 2013-06-05 浜松ホトニクス株式会社 分光モジュール
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
JP5610520B2 (ja) * 2010-07-07 2014-10-22 日本結晶光学株式会社 放射線検出装置
WO2012011363A1 (ja) * 2010-07-23 2012-01-26 シャープ株式会社 発光装置及びその製造方法
US8558185B2 (en) * 2010-12-21 2013-10-15 Carestream Health, Inc. Digital radiographic detector array including spacers and methods for same
US8569704B2 (en) * 2010-12-21 2013-10-29 Carestream Health, Inc. Digital radiographic detector array including spacers and methods for same
JP6018372B2 (ja) * 2011-09-22 2016-11-02 野洲メディカルイメージングテクノロジー株式会社 放射線イメージセンサ及び光電変換素子アレイユニット
JP5941713B2 (ja) * 2012-03-14 2016-06-29 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
WO2019123591A1 (ja) * 2017-12-21 2019-06-27 オリンパス株式会社 半導体装置
EP4329623A1 (en) * 2021-11-24 2024-03-06 Shanghai United Imaging Healthcare Co., Ltd. Detector systems for imaging

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5985188A (ja) * 1982-11-08 1984-05-17 Nec Corp 固体撮像素子
NL8700370A (nl) * 1987-02-16 1988-09-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting.
JPH073918B2 (ja) * 1988-05-17 1995-01-18 清水建設株式会社 開口式電磁遮蔽窓
JP3168811B2 (ja) 1994-03-23 2001-05-21 富士電機株式会社 薄膜光電変換装置およびその製造方法
JP3197512B2 (ja) 1997-07-25 2001-08-13 アロカ株式会社 半導体放射線検出器
JPH11126892A (ja) * 1997-10-24 1999-05-11 Matsushita Electron Corp 固体撮像装置およびその製造方法
JP3586128B2 (ja) * 1998-02-13 2004-11-10 キヤノン株式会社 光電変換素子及びイメージセンサ
US6169317B1 (en) * 1998-02-13 2001-01-02 Canon Kabushiki Kaisha Photoelectric conversion device and image sensor
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2001318155A (ja) 2000-02-28 2001-11-16 Toshiba Corp 放射線検出器、およびｘ線ｃｔ装置
US6566685B2 (en) * 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
JP2002270808A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置
JP2003084066A (ja) * 2001-04-11 2003-03-19 Nippon Kessho Kogaku Kk 放射線検出器用部品、放射線検出器および放射線検出装置
JP4653336B2 (ja) 2001-04-18 2011-03-16 浜松ホトニクス株式会社 エネルギー線検出器及び装置
JP3735547B2 (ja) * 2001-08-29 2006-01-18 株式会社東芝 半導体装置及びその製造方法
JP2003066150A (ja) * 2001-08-30 2003-03-05 Canon Inc 蛍光板、放射線検出装置および放射線検出システム
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品

Also Published As

Publication number Publication date
TW200501439A (en) 2005-01-01
CN100438054C (zh) 2008-11-26
JPWO2004082023A1 (ja) 2006-06-15
EP1605513A4 (en) 2008-04-09
US20070090477A1 (en) 2007-04-26
KR101029178B1 (ko) 2011-04-12
TWI324399B (en) 2010-05-01
US7696620B2 (en) 2010-04-13
JP4224060B2 (ja) 2009-02-12
IL170733A (en) 2011-03-31
CN101373783A (zh) 2009-02-25
CN101373783B (zh) 2010-06-23
EP1605513B1 (en) 2015-01-07
EP1605513A1 (en) 2005-12-14
WO2004082023A1 (ja) 2004-09-23
KR20050115899A (ko) 2005-12-08

Similar Documents

Publication Publication Date Title
CN101311749B (zh) 光电二极管阵列及其制造方法和放射线检测器
CN1759486A (zh) 光电二极管阵列及其制造方法和放射线检测器
KR101152568B1 (ko) 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기
CN1836331A (zh) 半导体光检测元件和放射线检测装置
CN100446261C (zh) 背面入射型光电二极管阵列、其制造方法以及半导体装置
CN1768429B (zh) 光电二极管阵列及其制造方法和放射线检测器
CN100466273C (zh) 光电二极管阵列及其制造方法和放射线检测器
CN1726598A (zh) 半导体基板上触点的形成
KR101047671B1 (ko) 광다이오드 어레이와 그 제조 방법 및 방사선 검출기
JP2009139373A (ja) 放射線検出器の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081126