JPWO2004082023A1 - ホトダイオードアレイおよびその製造方法並びに放射線検出器 - Google Patents

ホトダイオードアレイおよびその製造方法並びに放射線検出器 Download PDF

Info

Publication number
JPWO2004082023A1
JPWO2004082023A1 JP2005503542A JP2005503542A JPWO2004082023A1 JP WO2004082023 A1 JPWO2004082023 A1 JP WO2004082023A1 JP 2005503542 A JP2005503542 A JP 2005503542A JP 2005503542 A JP2005503542 A JP 2005503542A JP WO2004082023 A1 JPWO2004082023 A1 JP WO2004082023A1
Authority
JP
Japan
Prior art keywords
photodiode array
photodiode
semiconductor substrate
spacer
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005503542A
Other languages
English (en)
Other versions
JP4224060B2 (ja
Inventor
柴山　勝己
勝己 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of JPWO2004082023A1 publication Critical patent/JPWO2004082023A1/ja
Application granted granted Critical
Publication of JP4224060B2 publication Critical patent/JP4224060B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02322—Optical elements or arrangements associated with the device comprising luminescent members, e.g. fluorescent sheets upon the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

ホトダイオードアレイおよびその製造方法並びに放射線検出器において、実装時における光検出部のダメージによるノイズの発生を防止することを課題とする。ｎ型シリコン基板（３）の被検出光の入射面側に、複数のホトダイオード（４）がアレイ状に形成され、かつ入射面側とその裏面側とを貫通する貫通配線（８）がホトダイオード（４）について形成されたホトダイオードアレイにおいて、その入射面側のホトダイオード（４）の形成されない非形成領域に、所定の平面パターンを有するスペーサ（６）を設けてホトダイオードアレイ（１）とする。

Description

本発明は、ホトダイオードアレイおよびその製造方法並びに放射線検出器に関する。
この種のホトダイオードアレイとして、従来から、光入射面側と裏面側とを接続する貫通配線（電極）により、ホトダイオードアレイからの出力信号を裏面側に電気的に接続するタイプの表面入射型ホトダイオードアレイが知られている（例えば、日本国特許公開２００１−３１８１５５号公報参照）。この公報に開示されているホトダイオードアレイは、図１８に示すように光電変換部の本体となるホトダイオード１４４ａ、１４４ｂ、１４４ｃ、・・・１４４ｎが形成されている各々の拡散層１５１から信号を取り出す配線１５２がホトダイオードアレイ１４４の表面に形成され、その配線１５２がＳｉ配線基板１５３の表裏を貫通する貫通配線１５４に接続されるように延設されている。また、ホトダイオード１４４の裏面側には貫通配線１５４に接続したバンプ１５５が形成され、配線１５２、貫通配線１５４とＳｉ配線基板１５３との間がシリコン酸化膜の絶縁膜１５６ａ、１５６ｂ、１５６ｃによって絶縁されている。
ところで、上述のホトダイオードアレイ、例えばＣＴ用ホトダイオードアレイを実装するには、チップを吸着するコレットとして、平コレットと角錐コレットを使用することができるが、通常フリップチップボンディングを行う場合は平コレットが使用されている。ＣＴ用ホトダイオードアレイは、チップ面積が大きく（例えば、１辺２０ｍｍの矩形状）、図１７Ｂに示すように、通常のマウンタで使用される角錐コレット１６１を使用すると、チップ１６２と角錐コレット１６１との隙間１６３により反り返りを生じ、この反り返りにより位置ずれを生じて実装精度が低下するおそれがある。また、フリップチップボンディングの際には加熱や加圧が必要となるが、角錐コレット１６１では熱伝導の効率が良くなく、しかも、加えられる圧力によって、チップエッジに損傷がもたらされるおそれもあり、角錐コレット１６１は薄いチップには不向きである。このような理由から、フリップチップボンディングを行う場合は、図１７Ａに示すように、チップ面に面接触する平コレット１６０でチップ１６２を吸着しつつ、そのチップ１６２にヒータブロック１６４から熱と圧力を加えている。
しかしながら、平コレット１６０を使用すると、チップ１６２のチップ面全体が平コレット１６０に接触することになる。このチップ１６２において、平コレット１６０に接触するチップ面は、光検出部、すなわちホトダイオードアレイを構成する不純物拡散層が形成されている光入射面である。この光入射面となるチップ面全体が平コレット１６０に接触して加圧および加熱を受けると、光検出部自体が物理的なダメージ（損傷）を受けてしまう。そうなると、表面傷による外観不良や特性劣化（暗電流や雑音増加など）が光検出部にもたらされる。
そこで、本発明は上記課題を解決し、実装時におけるホトダイオードアレイのダメージによる特性劣化を防止することが可能なホトダイオードアレイおよびその製造方法並びに放射線検出器を提供することを目的とする。
上記課題を解決するため、本発明によるホトダイオードアレイは、被検出光の入射面側に、複数のホトダイオードがアレイ状に形成された半導体基板を備え、半導体基板は、入射面側とその裏面側とを貫通する貫通配線がホトダイオードについて形成され、入射面側のホトダイオードの形成されない領域に、所定の高さを有する凸状部を設けたことを特徴とする。
このホトダイオードアレイは、非形成領域に凸状部が設けられており、その凸状部が実装時に使用される平コレットとの間に隙間を形成するスペーサとして機能する。そのため、ホトダイオードが平コレットに直に接触することなく保護され、加圧によるストレスや加熱によるストレスを受けることがない。
また、上記ホトダイオードアレイは、上記凸状部が遮光性を有する樹脂または金属からなるものとすることができる。そうすることにより、非形成領域への光入射を防止でき、ホトダイオードアレイの解像度が向上することになる。
上記いずれのホトダイオードアレイも、凸状部が複数のスペーサユニットからなり、各スペーサユニットを所定間隔で断続的に配置して形成されているのが好ましい。
このホトダイオードアレイは、入射面側が凸状部により複数の領域に仕切られるが、その各領域が互いに連通するため、入射面側に樹脂を塗布したときに、その樹脂が各領域に行き渡り、また各領域ではボイドが発生し難くなる。
さらに、これらのホトダイオードアレイにおいて、半導体基板には、隣接する各ホトダイオードの間に、その各ホトダイオードを分離する不純物領域（分離層）が設けられているのが好ましい。これらのホトダイオードアレイは、分離層により表面リークが抑えられるために、隣接するホトダイオード同士が電気的に確実に分離されている。
そして本発明は、第１導電型の半導体からなる半導体基板に、半導体基板の両側表面を貫通する貫通配線を形成する第１工程と、半導体基板の片側表面について、所定の領域に不純物を添加して複数の第２導電型の不純物拡散層を形成し、各不純物拡散層と半導体基板とによる複数のホトダイオードをアレイ状に配列して設ける第２工程と、半導体基板の片側表面について、そのホトダイオードの形成されない非形成領域に、所定の高さを有する凸状部を設ける第３工程とを備えることを特徴とするホトダイオードアレイの製造方法を提供する。
このホトダイオードアレイの製造方法によれば、半導体基板の入射面側の非形成領域に、所定の高さを有する凸状部が設けられたホトダイオードアレイを製造することができる。
上記ホトダイオードアレイの製造方法において、上記第１工程は、半導体基板に複数の穴部を形成する工程と、その各穴部を含む半導体基板の少なくとも片側表面に導電性被膜を形成する工程と、半導体基板を研磨して導電性被膜を除去する工程とを備えるようにすることができる。
これらのホトダイオードアレイの製造方法は、上記第１工程よりも後に、隣接する不純物を添加する領域の間に別の不純物を添加して第１導電型の不純物領域を設ける工程を更に備えるようにすることができる。この製造方法によれば、隣接する各ホトダイオードが確実に分離されたホトダイオードアレイが得られる。
さらに、この発明は、上記いずれかのホトダイオードアレイと、ホトダイオードアレイの被検出光の入射面側に取り付けられ、入射した放射線により発光するシンチレータパネルとを備える放射線検出器を提供する。
また、上記いずれかの製造方法で製造されたホトダイオードアレイと、ホトダイオードアレイの凸状部を設けた側に取り付けられ、入射した放射線により発光するシンチレータパネルとを備える放射線検出器を提供する。
これらの放射線検出器は、上記ホトダイオードアレイを備えているため、その光入射面側に設けられたホトダイオードが、非形成領域の凸状部により実装時における加圧や加熱によるダメージを受けることなく保護され、これらによるノイズや暗電流増加などによる特性劣化を防止できる。
図１は、実施形態に係るホトダイオードアレイの要部を拡大して模式的に示す断面図である。
図２は、ホトダイオードアレイを構成する半導体チップの側面図およびその要部を拡大して示す断面図である。
図３は、実施形態のホトダイオードアレイの製造工程の途中の過程を示す要部拡大断面図である。
図４は、図３の後続の工程を示す要部拡大断面図である。
図５は、図４の後続の工程を示す要部拡大断面図である。
図６は、図５の後続の工程を示す要部拡大断面図である。
図７は、図６の後続の工程を示す要部拡大断面図である。
図８は、図７の後続の工程を示す要部拡大断面図である。
図９は、図８の後続の工程を示す要部拡大断面図である。
図１０は、図９の後続の工程を示す要部拡大断面図である。
図１１は、実施形態に係る別のホトダイオードアレイの要部を拡大して模式的に示す断面図である。
図１２は、実施形態に係るさらに別のホトダイオードアレイの要部を拡大して模式的に示す断面図である。
図１３は、実施形態に係るさらにまた別のホトダイオードアレイの要部を拡大して模式的に示す断面図である。
図１４は、実施形態に係るホトダイオードアレイを有する放射線検出器の要部を拡大して模式的に示す断面図である。
図１５Ａは、実施形態に係るホトダイオードアレイを模式的に示す平面図で、スペーサを連続十字パターンで形成した場合である。
図１５Ｂは、実施形態に係るホトダイオードアレイを模式的に示す平面図で、スペーサを断続パターンで形成した場合である。
図１５Ｃは、実施形態に係るホトダイオードアレイを模式的に示す平面図で、スペーサを断続十字パターンで形成した場合である。
図１６Ａは、実施形態に係るホトダイオードアレイを模式的に示す別の平面図で、スペーサを枠状パターンで形成した場合である。
図１６Ｂは、図１６Ａの一部欠落した枠状スペーサユニットにより形成した枠状パターンの場合である。
図１６Ｃは、図１５Ａと図１６Ａのスペーサユニットをともに設けた場合である。
図１７Ａは、半導体チップをコレットにより吸着した状態を模式的に示し、平コレットにより吸着した状態を示す断面図である。
図１７Ｂは、半導体チップをコレットにより吸着した状態を模式的に示し、角錐コレットにより吸着した状態を示す断面図である。
図１８は、従来技術のホトダイオードアレイを示す断面図である。
以下、本発明の実施の形態について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
図１は、本発明の実施形態に係るホトダイオードアレイ１の要部を拡大して模式的に示す断面図である。なお、以下の説明においては、光Ｌの入射面を表面とし、その反対側の面を裏面する。以下の各図においては、図示の都合上、寸法が適宜変更されている。
ホトダイオードアレイ１は、ｐｎ接合による複数のホトダイオード４が縦横に規則正しいアレイ状に２次元配列されて、その一つ一つのホトダイオード４がホトダイオードアレイ１の一画素としての機能を有し、全体で一つの光検出部を構成している。
ホトダイオードアレイ１は厚さが１５０〜５００μｍ（好ましくは４００μｍ）程度で、不純物濃度が１×１０１２〜１０１５／ｃｍ３程度のｎ型（第１導電型）シリコン基板３を有している。ｎ型シリコン基板３の表面および裏面は、厚さ０．０５〜１μｍ（好ましくは０．１μｍ）程度のＳｉＯ２からなるパッシベーション膜２が形成されている。また、ホトダイオードアレイ１はその表面側において、不純物濃度が１×１０１５〜１０２０／ｃｍ３で、膜厚が０．０５〜２０μｍ程度（好ましくは０．２μｍ）のｐ型（第２導電型）不純物拡散層５が縦横の規則正しいアレイ状に２次元配列されている。この各ｐ型不純物拡散層５とｎ型シリコン基板３とによるｐｎ接合がホトダイオード４を構成している。
そして、各ｐ型不純物拡散層５の存在する領域がホトダイオード４の形成されている領域（形成領域）で、それ以外の領域がホトダイオードの形成されない非形成領域となっていて、その表面側の非形成領域に、所定の平面パターンを有する凸状部であるスペーサ６が設けられている。このスペーサ６は、樹脂、金属または絶縁材からなり、所定の高さ（この実施形態では、ｎ型シリコン基板３の表面から、後述する電極配線９の膜厚よりも大きい適宜な高さ（厚さ）に設定されている）で突出している。
また、ホトダイオードアレイ１は、ホトダイオード４それぞれについて、貫通配線８を有している。各貫通配線８はｎ型シリコン基板３の表面側と裏面側を貫通して直径１０μｍ〜１００μｍ程度（好ましくは５０μｍ程度）に形成されていて、リンの濃度が１×１０１５〜１０２０／ｃｍ３程度のポリシリコンからなり、その表面側はアルミニウムからなる電極配線９（膜厚は１μｍ程度）を介してｐ型不純物拡散層５に電気的に接続され、裏面側は同じくアルミニウムからなる電極パッド１０（膜厚は０．０５μｍ〜５μｍ、好ましくは１μｍ程度）が電気的に接続されている。また、その各電極パッド１０に、Ｎｉ−Ａｕからなるアンダーバンプメタル（ＵＢＭ）１１を介して半田のバンプ電極１２が接続されている。各貫通配線８はホトダイオード４の形成されない非形成領域に設けているが、それ以外の部分に設けてもよい。
さらに、図示したホトダイオードアレイ１は、ｐ型不純物拡散層５同士の間、すなわち、隣接するホトダイオード４，４の間に、ｎ＋型不純物領域（分離層）７を深さ０．５〜６μｍ程度で設けている。このｎ＋型不純物領域（分離層）７は、隣接するホトダイオード４，４を電気的に分離する機能を有するもので、これを設けることにより、隣接するホトダイオード４，４が電気的に確実に分離され、ホトダイオード４同士のクロストークを低減することができる。しかし、ホトダイオードアレイ１はこのｎ＋型不純物領域７を設けなくても実用上十分許容し得る程度の光検出特性を有している。
図２は、ホトダイオードアレイ１を構成する半導体チップ３０の側面図およびその要部を拡大して示す断面図である。図２に示すように、半導体チップ３０は幅Ｗ１が２２．４ｍｍ程度で、厚さＤが約０．３ｍｍの極めて薄い板状であり、上述のホトダイオード４を多数有し（例えば１６×１６個の２次元配置）、隣接する受光画素間のピッチＷ２が１．４ｍｍ程度の大面積（例えば２２．４ｍｍ×２２．４ｍｍ）のチップである。
そして、以上のように構成されたホトダイオードアレイ１は、表面側から光Ｌが入射すると、その被検出光Ｌが各ｐ型不純物拡散層５に入射し、その入射光に応じたキャリアを各ホトダイオード４が生成する。生成されたキャリアによる光電流は、各ｐ型不純物拡散層５に接続された電極配線９および貫通配線８を介して、さらに裏面側の各電極パッド１０とＵＢＭ１１を介してバンプ電極１２から取り出される。このバンプ電極１２からの出力によって、入射光の検出が行われる。
上述のとおり、ホトダイオードアレイ１は、非形成領域にスペーサ６が設けられている。このスペーサ６は、半導体チップ３０を平コレットに吸着してフリップチップボンディングを行う場合は、平コレットに接触して、光検出部を構成するホトダイオード４の形成領域と平コレットとの間に隙間を確保するように機能するから、その形成領域はこのスペーサ６により保護され、平コレットに直接接触することはない。したがって、ホトダイオードアレイ１は光検出部が加圧によるストレスや加熱によるストレスを直接受けないので、光検出部自体が物理的なダメージ（損傷）を受けることもなく、そのようなダメージに起因するノイズや暗電流増加などの発生を抑制することができる。よって、ホトダイオードアレイ１は高精度な（Ｓ／Ｎ比が高い）光検出を行うことができる。
また、後述するように、フリップチップボンディング以外、例えばホトダイオードアレイ１をシンチレータに一体化してＣＴ用センサとする場合にも、シンチレータが直接光検出部に接触することがないから、シンチレータの取り付け時におけるダメージも回避することができる。
ところで、上述したように、スペーサ６は、フリップチップボンディングを行う際に平コレットに直に接触して、加圧され、加熱されるものであるから、この加圧や加熱から各ホトダイオード４を保護し得る保護機能を発揮し得る材料を用いて設けることが好ましい。
例えば、スペーサ６を樹脂で形成する場合は、熱膨張係数、可撓性、弾性特性、或いは加熱により不純物イオンが各ホトダイオード４へ拡散しないなどの条件を考慮すると、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、ウレタン樹脂、アクリル樹脂、フッ素樹脂或いはこれらを基材とした複合材料を用いるとよく、膜厚は、２〜３０μｍ（好ましくは５〜６μｍ）程度とするのがよい。これらの樹脂を用いてスペーサ６を設けると、ホトダイオードアレイ１を実装する際の表面保護効果が高くなる。しかも、そのスペーサ６がホトダイオード４の電気的特性に影響を与えることがなく、製造方法も簡単である。特に、ポリイミド樹脂は耐熱性が良好であるため、実装する際に平コレットから受け得る熱で劣化することなく好適である。また、スペーサ６の樹脂にフィラーを添加して遮光性をもたせてもよい。
また、スペーサ６は、金属で設けてもよいが、その場合は遮光性を有する金属がよく、例えば、Ａｌ（アルミニウム）、Ａｕ（金）、Ｎｉ（ニッケル）、Ｃｒ（クロム）、Ｔｉ、シリサイド系等を用いることができ、これらの金属を互いに積層して設けてもよい。これらの金属を用いてスペーサ６を設けると、画素間に入射する光を遮断するためにホトダイオードアレイの解像度が向上することになり、また放熱特性を高めることもできるために熱による雑音や誤動作を抑制することも可能となる。その効果はスペーサ６の平面パターン（詳しくは後述する）によっては著しいものとなる。また、例えば、スペーサ６をＡｌとＮｉめっきの積層膜とした場合は、前者の膜厚を１μｍ程度、後者の膜厚を５μｍ程度とするのが好適である。なお、スペーサ６を金属で設ける場合、スペーサ６の下層に電極配線９が存在すると各ホトダイオード間でショートするため不具合になることから、適宜、絶縁性を有する膜をスペーサ６と電極配線９の間に設けるとよい。
さらに、スペーサ６は絶縁材を用いてもよく、その場合はガラス（ＳｉＯ２）、ＳｉＮ、低融点ガラス等を用いることができる。
スペーサ６を非形成領域に設ける場合、その平面パターン（ホトダイオードアレイ１の平面図を想定すると、スペーサ６はホトダイオードアレイ１の表面上に所定のパターンを有している。そのパターンを「平面パターン」という）としては、種々のものが考えられ、例えば、図１５Ａ〜Ｃや図１６Ａ〜Ｃに示す平面パターンが考えられる。ここで、図１５Ａ〜Ｃ、図１６Ａ〜Ｃは、ホトダイオードアレイ１を模式的に示す光入射面からみた平面図である。
スペーサ６は、例えば、図１５Ａに示すように、複数の連続した長い壁状スペーサユニット１３ａを縦横に規則的に配置して、そのそれぞれを十字状に交差させてなる連続十字パターン６ａで形成することができる。また、図１５Ｂに示すように、非形成領域の辻部１３ｂ以外の部分に、複数の短い壁状スペーサユニット１３ｃを所定間隔で断続的に配置した断続パターン６ｂで形成することもでき、図１５Ｃに示すように、複数の十字状スペーサユニット１３ｄを各辻部１３ｂに配置して得られる断続十字パターン６ｃでもよい。
これらの平面パターンは、いずれも複数のスペーサユニットを規則的に配置し得られる規則的なパターンであるが、例えば、短い壁状スペーサユニット１３ｃや十字状スペーサユニット１３ｄを互いの配置間隔を不規則に設定する等して、不規則なパターンにしてもよい。
スペーサ６を以上のような平面パターンで設けると、表面側には、スペーサ６によって仕切られた画素領域１７が複数形成されるが、隣接する画素領域１７はスペーサ６により完全に仕切られることなく連通している方がよい。そのためには、例えば、スペーサ６は上述の断続パターン６ｂや、断続十字パターン６ｃのように、スペーサユニットを断続的に配置した平面パターンで設けるとよい。
また、隣接する画素領域１７を連通させる代わりに、ｎ型シリコン基板３の表面側に、例えば、図１６Ａに示すように、スペーサ６をホトダイオード４の形成領域全体を取り囲める位置に縁取りした枠状スペーサユニット１３ｅを配置した枠状パターン６ｄで形成し、その内側に画素領域１７を設けてもよい。この場合は、図１６Ｂに示すように、この枠状スペーサユニット１３ｅの代わりに欠落部付の枠状スペーサユニット１３ｆを設けて、枠状パターン６ｅとしてもよい。いずれの場合も、画素領域１７が互いにスペーサ６により仕切られることなく形成される。
上述のように、複数の画素領域１７が形成され、しかも、スペーサ６を、複数のスペーサユニットを断続的に配置して、隣接する画素領域１７が互いに仕切られることなく連通するような平面パターンで設けると、隣接するスペーサユニット同士の隙間が樹脂（例えば、後述のシンチレータパネル３１を接着して放射線検出器４０を設ける際の光学樹脂３５）の逃げ道として機能する。したがって、ｎ型シリコン基板３の表面側に樹脂を塗布したときに、画素領域１７内にボイド（気泡）が発生し難くなり（ボイドが少なくなる）、その塗布した樹脂を各画素領域１７に偏りなく行き渡らせて均一に充填することができる。
なお、スペーサ６は、図１６Ｃに示すように、壁状スペーサユニット１３ａと枠状スペーサユニット１３ｅをともに有する平面パターンで設けることもできるが、この場合は各画素領域１７がスペーサ６により仕切られることとなる。また、この場合、スペーサ６に遮光性を有するものを適用すれば、各画素領域１７がすべてスペーサ６により均一に仕切られていることから、ホトダイオードアレイの解像度を向上させるためには適した構造といえる。
ところで、上述したホトダイオードアレイ１は次のように構成されていてもよい。例えば、図１１に示すように、孔部１５の側壁にもリンを拡散させｎ＋型不純物領域７を貫通配線８の周囲に設けてもよい。こうすると、孔部１５（穴部１４）を形成した際のダメージ層からの不要なキャリアをトラップすることができ、暗電流を抑制することができる。この場合の添加するリンの濃度は、１×１０１５〜１０２０／ｃｍ３程度、ｎ＋型不純物領域７の厚さ（深さ）は、０．１〜５μｍ程度にするとよい。
また図１２に示すように、孔部１５内のシリコン酸化膜２０の上に膜厚が０．１〜２μｍ程度のシリコン窒化膜２６を設けてもよい。こうすると、ｎ型シリコン基板３と貫通配線８との絶縁を確実にして動作不良を低減することができる。
さらに、裏面側にもリンをドープして拡散させ、図１３に示すように、ｎ＋型不純物領域７を設けてもよい。この場合は、裏面からカソード電極１６をとることができる。こうすると、カソードのための貫通配線を設ける必要がなくなるのでダメージの低減につながり、暗電流の低減、不良率の低減につながる。もちろん必要に応じては表面に形成されているｎ＋型不純物領域７から貫通配線を設けてカソードとしての電極を裏面側に出しても構わない。
次に、本実施形態に係るホトダイオードアレイ１の製造方法について、図３〜図１０に基づいて説明する。まず、厚さ１５０〜５００μｍ（好ましくは４００μｍ）程度のｎ型シリコン基板３を準備する。続いて、図３に示すように、ＩＣＰ−ＲＩＥにより、ｎ型シリコン基板３の片面（以下この面が表面で、反対側の面が裏面となる）側に、直径１０μｍ〜１００μｍ（好ましくは５０μｍ）程度の貫通していない穴部１４を、ｎ型シリコン基板３の厚さに応じた深さ（例えば１００〜３５０μｍ程度）でホトダイオード４に対応して複数形成した上で、基板の表面および裏面に熱酸化を施し、シリコン酸化膜（ＳｉＯ２）２０を形成する。各穴部１４には、後に貫通配線８が形成される。シリコン酸化膜（ＳｉＯ２）２０は、後述の貫通配線８とｎ型シリコン基板３との電気的絶縁を実現するものとなる。
次に、図４に示すように、不純物としてリンを添加した導電性被膜として、ポリシリコン膜２１を基板の表面と裏面あるいは表面のみに形成すると同時に、穴部１４をその不純物を添加して低抵抗化したポリシリコンにより穴埋めする。続いて、図５に示すように、基板の表面と裏面あるいは表面および裏面を研摩して表面と裏面あるいは表面および裏面に形成されたポリシリコン膜２１を除去するとともに、表面と裏面から穴部１４に埋めたポリシリコンを露出させ、両側表面を貫通する孔部１５とした上で前述の埋めたポリシリコンを貫通配線８となし、再度、基板の表面および裏面に熱酸化を施し、シリコン酸化膜２２を形成する。このシリコン酸化膜２２は後続の工程においてｎ＋熱拡散のマスクとして利用される。
そして、ｎ型シリコン基板３の表面側のシリコン酸化膜２２について、所定のホトマスクを用いたパターニングを行い、ｎ＋型不純物領域７を設けようとする領域のみ開口し、その開口された部分（開口部）からリンを拡散させてｎ＋型不純物領域７を設ける（ｎ＋型不純物領域７を設けない場合はこの工程（不純物領域形成工程）を省略してもよい）。その後再び基板の表面および裏面に熱酸化を施してシリコン酸化膜２３を形成する（図６参照）。このシリコン酸化膜２３は後続の工程において、ｐ型不純物拡散層５を形成する際のマスクとして利用される。
続いて、シリコン酸化膜２３について、所定のホトマスクを用いたパターニングを行い、各ｐ型不純物拡散層５を形成しようとする領域のみ開口する。そしてその開口部からボロンを拡散させ、ｐ型不純物拡散層５を縦横のアレイ状に２次元配列で形成する。その後再び基板の表面および裏面に熱酸化を施しシリコン酸化膜２４を形成する（図７参照）。これにより、各ｐ型不純物拡散層５とｎ型シリコン基板３のｐｎ接合によるホトダイオード４が縦横のアレイ状に２次元配列で形成され、このホトダイオード４が画素に対応する部分となる。
さらに、各貫通配線８が形成されている領域にコンタクトホールを形成する。続いて、表面および裏面それぞれについてアルミニウム金属膜を全面に形成した上で、所定のホトマスクを用いてパターニングを行い、その金属膜の不要な部分を除去して、表面側に電極配線９、裏面側に電極パッド１０をそれぞれ形成する（図８参照）。図にはアノードの電極取り出しのみを示している。表面からカソードの電極を取る場合には図示していないが、ｎ＋型不純物領域７から電極配線９と貫通配線８を介して裏面に取り出すことができる。
次に、ｎ型シリコン基板３の表面側にスペーサ６を設ける（図９参照）。スペーサ６を樹脂で設ける場合は、次のようにする。まず、その材料となる樹脂（スペーサ樹脂）を表面側に塗布し、それをスピンコーティングやスクリーン印刷法により全面に広げて硬化させる。その後、感光性樹脂（ホトレジスト）を塗布した上で、所定のホトマスクを用い、露光および現像して形成しようとするスペーサ６に対応させたレジストパターンを形成し、それをマスクにしてスペーサ樹脂を所定の領域にのみ残し、スペーサ６を所定の平面パターンで設ける。あるいは、スペーサ６の樹脂が感光性のものである場合には、直接、所定のホトマスクを用いて露光および現像して適宜キュアを行うことで得ることができる。このスペーサ６を設けることにより、光検出部を構成するホトダイオード４の形成領域が平コレットを用いて実装する際に接触せず、すなわち保護されることとなる。
また、スペーサ６を金属で形成する場合は、上述の要領でスペーサ樹脂を塗布して硬化させる代わりに、スペーサ６の材料となる金属の被膜を、蒸着、スパッタリング、ＣＶＤ等の手法で形成した上で、上述の要領でレジストパターンを設け、それをマスクにして所定の領域にのみ被膜を残して、所定の平面パターンでスペーサ６を設ければよい。この場合、その被膜の膜厚をめっきにより厚くしてもよい。なお、図示していないが、スペーサ６を金属で形成する場合は、スペーサ６と下層にある電極配線９とが接触すると配線がショートして不良となるのでスペーサ６と電極配線９の間に適宜絶縁膜を形成するなどすると良い。その絶縁膜は光透過特性が良いものが望ましく、蒸着やスパッタ、ＣＶＤで形成されたＳｉＯ２、ＳｉＮなどやポリイミドやアクリレートなどの樹脂でもよく、ホトダイオードアレイ１の表面全面に形成しても必要な箇所のみ残るようにパターニングしてもよい。
次に、各電極パッド１０にバンプ電極１２を設けるが、そのバンプ電極１２として半田を用いる場合、半田はアルミニウムに対する濡れ性が悪いので、各電極パッド１０とバンプ電極１２を仲介するためのＵＢＭ１１を各電極パッド１０に形成し、そのＵＢＭ１１に重ねてバンプ電極１２を形成する（図１０参照）。以上の工程を経ることによって、実装時におけるダメージに起因するノイズが発生せず、高精度な光検出を行えるホトダイオードアレイ１を製造することができる。
この場合、ＵＢＭ１１は、無電解メッキにより、Ｎｉ−Ａｕを用いて形成するが、リフトオフ法により、Ｔｉ−Ｐｔ−ＡｕやＣｒ−Ａｕを用いて形成してもよい。無電解メッキによりＵＢＭ１１を形成する場合は、ＵＢＭ１１を形成したい部分、すなわち各電極パッド１０のみが露出するように絶縁膜で表面と裏面を保護してメッキを行う必要がある。また、バンプ電極１２は、半田ボール搭載法や印刷法で所定のＵＢＭ１１に半田を形成し、リフロすることによって得られる。なお、バンプ電極１２は、半田に限られるものではなく、金バンプ、ニッケルバンプ、銅バンプでもよく、導電性フィラー等の金属を含む導電性樹脂バンプでもよい。
次に、本発明の放射線検出器の実施形態について説明する。図１４は、本実施形態に係る放射線検出器４０の側断面図である。この放射線検出器４０は、放射線を入射して、その放射線によって生じた光を光出射面３１ａから出射するシンチレータパネル３１と、シンチレータパネル３１から出射された光を光入射面から入射し、電気信号に変換する上述のホトダイオードアレイ１とを備えている。この放射線検出器４０は、本発明に係るホトダイオードアレイ１を備えることを特徴としている。
シンチレータパネル３１はホトダイオードアレイ１の表面側（入射面側）に取り付けられているが、ホトダイオードアレイ１は、その表面側に上述したスペーサ６が設けられている。そのため、シンチレータパネル３１の裏面、すなわち、光出射面３１ａはスペーサ６に当接し得るが、直接ホトダイオード４の形成領域に接することはない。また、シンチレータパネル３１の光出射面３１ａと、スペーサ６とによって隙間が形成されるが、この隙間には光透過特性が劣化しないように配慮した屈折率を有する光学樹脂３５が充填され、この光学樹脂３５により、シンチレータパネル３１から出射された光が効率よくホトダイオードアレイ１に入射するようになっている。この光学樹脂３５はシンチレータパネル３１から出射された光を透過する性質を有するエポキシ樹脂やアクリル樹脂、ウレタン樹脂、シリコーン樹脂、フッ素樹脂等を用いることができ、これらを基材とした複合材料を用いてもよい。
そして、ホトダイオードアレイ１を図示しない実装配線基板上にボンディングする際には平コレットで表面を吸着する。しかし、ホトダイオードアレイ１の表面には、上述したスペーサ６が設けられているため、平コレットの吸着面が直接光検出部に接することはなく、またシンチレータパネル３１を取り付けたことによってその光出射面３１ａがホトダイオード４の形成領域に直接接することもない。したがって、このようなホトダイオードアレイ１とシンチレータパネル３１とを有する放射線検出器４０は、実装時における光検出部のダメージによるノイズや暗電流の発生を防止することができるから、光検出が精度よく行われ、放射線の検出も精度良く行える。
以上詳述したように本発明によれば、ホトダイオードアレイおよびその製造方法並びに放射線検出器において、実装時におけるホトダイオードのダメージによるノイズや暗電流などの発生を効果的に防止することができる。

Claims (9)

  1. 被検出光の入射面側に、複数のホトダイオードがアレイ状に形成された半導体基板を備え、
    前記半導体基板は、前記入射面側とその裏面側とを貫通する貫通配線が前記ホトダイオードについて形成され、
    前記入射面側の前記ホトダイオードの形成されない領域に、所定の高さを有する凸状部を設けた
    ことを特徴とするホトダイオードアレイ。
  2. 前記凸状部が、遮光性を有する樹脂または金属からなる
    ことを特徴とする請求項１記載のホトダイオードアレイ。
  3. 前記凸状部が、複数のスペーサユニットからなり、該各スペーサユニットを所定間隔で断続的に配置して形成されている
    ことを特徴とする請求項１または２記載記載のホトダイオードアレイ。
  4. 前記半導体基板には、隣接する前記各ホトダイオードの間にその各ホトダイオードを分離する不純物領域が設けられている
    ことを特徴とする請求項１〜３のいずれか一項記載のホトダイオードアレイ。
  5. 第１導電型の半導体からなる半導体基板に、該半導体基板の両側表面を貫通する貫通配線を形成する第１工程と、
    前記半導体基板の片側表面について、所定の領域に不純物を添加して複数の第２導電型の不純物拡散層を形成し、各不純物拡散層と前記半導体基板とによる複数のホトダイオードをアレイ状に配列して設ける第２工程と、
    前記半導体基板の前記片側表面について、そのホトダイオードの形成されない非形成領域に、所定の高さを有する凸状部を設ける第３工程と
    を備えることを特徴とするホトダイオードアレイの製造方法。
  6. 前記第１工程は、前記半導体基板に複数の穴部を形成する工程と、該各穴部を含む前記半導体基板の少なくとも片側表面に導電性被膜を形成する工程と、前記半導体基板を研磨して前記導電性被膜を除去する工程と
    を備えることを特徴とする請求項５記載のホトダイオードアレイの製造方法。
  7. 前記第１工程よりも後に、隣接する前記不純物を添加する領域の間に別の不純物を添加して第１導電型の不純物領域を設ける工程を更に備えることを特徴とする請求項５または６記載のホトダイオードアレイの製造方法。
  8. 請求項１〜４のいずれか一項記載のホトダイオードアレイと、該ホトダイオードアレイの前記被検出光の入射面側に取り付けられ、入射した放射線により発光するシンチレータパネルと
    を備えることを特徴とする放射線検出器。
  9. 請求項５〜７のいずれか一項記載の製造方法で製造されたホトダイオードアレイと、
    該ホトダイオードアレイの前記凸状部を設けた側に取り付けられ、入射した放射線により発光するシンチレータパネルと
    を備えることを特徴とする放射線検出器。
JP2005503542A 2003-03-10 2004-03-10 ホトダイオードアレイの製造方法並びに放射線検出器 Expired - Lifetime JP4224060B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003063904 2003-03-10
JP2003063904 2003-03-10
PCT/JP2004/003090 WO2004082023A1 (ja) 2003-03-10 2004-03-10 ホトダイオードアレイおよびその製造方法並びに放射線検出器

Publications (2)

Publication Number Publication Date
JPWO2004082023A1 true JPWO2004082023A1 (ja) 2006-06-15
JP4224060B2 JP4224060B2 (ja) 2009-02-12

Family

ID=32984451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005503542A Expired - Lifetime JP4224060B2 (ja) 2003-03-10 2004-03-10 ホトダイオードアレイの製造方法並びに放射線検出器

Country Status (8)

Country Link
US (1) US7696620B2 (ja)
EP (1) EP1605513B1 (ja)
JP (1) JP4224060B2 (ja)
KR (1) KR101029178B1 (ja)
CN (2) CN100438054C (ja)
IL (1) IL170733A (ja)
TW (1) TWI324399B (ja)
WO (1) WO2004082023A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4247017B2 (ja) * 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
JP2008071882A (ja) * 2006-09-13 2008-03-27 Hamamatsu Photonics Kk 光検出装置
JPWO2009139209A1 (ja) * 2008-05-12 2011-09-15 コニカミノルタエムジー株式会社 放射線画像検出器および放射線画像検出器の製造方法
JP5415060B2 (ja) * 2008-05-15 2014-02-12 浜松ホトニクス株式会社 分光モジュール
JP5205240B2 (ja) * 2008-05-15 2013-06-05 浜松ホトニクス株式会社 分光モジュールの製造方法及び分光モジュール
JP2009300418A (ja) * 2008-05-15 2009-12-24 Hamamatsu Photonics Kk 分光モジュール
JP5205238B2 (ja) * 2008-05-15 2013-06-05 浜松ホトニクス株式会社 分光モジュール
JP5207938B2 (ja) 2008-05-15 2013-06-12 浜松ホトニクス株式会社 分光モジュール及び分光モジュールの製造方法
JP5205241B2 (ja) 2008-05-15 2013-06-05 浜松ホトニクス株式会社 分光モジュール
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
JP5610520B2 (ja) * 2010-07-07 2014-10-22 日本結晶光学株式会社 放射線検出装置
US9065031B2 (en) * 2010-07-23 2015-06-23 Sharp Kabushiki Kaisha Light-emitting device with liquid-repellent layer and manufacturing method therefore
US8558185B2 (en) * 2010-12-21 2013-10-15 Carestream Health, Inc. Digital radiographic detector array including spacers and methods for same
US8569704B2 (en) * 2010-12-21 2013-10-29 Carestream Health, Inc. Digital radiographic detector array including spacers and methods for same
JP6018372B2 (ja) * 2011-09-22 2016-11-02 野洲メディカルイメージングテクノロジー株式会社 放射線イメージセンサ及び光電変換素子アレイユニット
JP5941713B2 (ja) * 2012-03-14 2016-06-29 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
WO2019123591A1 (ja) * 2017-12-21 2019-06-27 オリンパス株式会社 半導体装置
WO2023092333A1 (en) * 2021-11-24 2023-06-01 Shanghai United Imaging Healthcare Co., Ltd. Detector systems for imaging

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5985188A (ja) 1982-11-08 1984-05-17 Nec Corp 固体撮像素子
NL8700370A (nl) * 1987-02-16 1988-09-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting.
JPH073918B2 (ja) 1988-05-17 1995-01-18 清水建設株式会社 開口式電磁遮蔽窓
JP3168811B2 (ja) 1994-03-23 2001-05-21 富士電機株式会社 薄膜光電変換装置およびその製造方法
JP3197512B2 (ja) 1997-07-25 2001-08-13 アロカ株式会社 半導体放射線検出器
JPH11126892A (ja) 1997-10-24 1999-05-11 Matsushita Electron Corp 固体撮像装置およびその製造方法
JP3586128B2 (ja) 1998-02-13 2004-11-10 キヤノン株式会社 光電変換素子及びイメージセンサ
US6169317B1 (en) * 1998-02-13 2001-01-02 Canon Kabushiki Kaisha Photoelectric conversion device and image sensor
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2001318155A (ja) 2000-02-28 2001-11-16 Toshiba Corp 放射線検出器、およびｘ線ｃｔ装置
US6566685B2 (en) * 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
JP2002270808A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置
JP2003084066A (ja) 2001-04-11 2003-03-19 Nippon Kessho Kogaku Kk 放射線検出器用部品、放射線検出器および放射線検出装置
JP4653336B2 (ja) * 2001-04-18 2011-03-16 浜松ホトニクス株式会社 エネルギー線検出器及び装置
JP3735547B2 (ja) * 2001-08-29 2006-01-18 株式会社東芝 半導体装置及びその製造方法
JP2003066150A (ja) * 2001-08-30 2003-03-05 Canon Inc 蛍光板、放射線検出装置および放射線検出システム
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品

Also Published As

Publication number Publication date
TW200501439A (en) 2005-01-01
CN101373783B (zh) 2010-06-23
IL170733A (en) 2011-03-31
US7696620B2 (en) 2010-04-13
KR20050115899A (ko) 2005-12-08
WO2004082023A1 (ja) 2004-09-23
CN100438054C (zh) 2008-11-26
EP1605513A4 (en) 2008-04-09
EP1605513A1 (en) 2005-12-14
KR101029178B1 (ko) 2011-04-12
US20070090477A1 (en) 2007-04-26
CN101373783A (zh) 2009-02-25
EP1605513B1 (en) 2015-01-07
CN1759486A (zh) 2006-04-12
TWI324399B (en) 2010-05-01
JP4224060B2 (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP4247017B2 (ja) 放射線検出器の製造方法
JP4224060B2 (ja) ホトダイオードアレイの製造方法並びに放射線検出器
KR101152568B1 (ko) 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4220817B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4808748B2 (ja) ホトダイオードアレイの製造方法
JP4808760B2 (ja) 放射線検出器の製造方法
JP4220819B2 (ja) 放射線検出器
JP4808759B2 (ja) 放射線検出器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081120

R150 Certificate of patent or registration of utility model

Ref document number: 4224060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term