KR101152568B1 - 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기 - Google Patents

포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기 Download PDF

Info

Publication number
KR101152568B1
KR101152568B1 KR1020057016401A KR20057016401A KR101152568B1 KR 101152568 B1 KR101152568 B1 KR 101152568B1 KR 1020057016401 A KR1020057016401 A KR 1020057016401A KR 20057016401 A KR20057016401 A KR 20057016401A KR 101152568 B1 KR101152568 B1 KR 101152568B1
Authority
KR
South Korea
Prior art keywords
photodiode
semiconductor substrate
surface side
region
photodiode array
Prior art date
Application number
KR1020057016401A
Other languages
English (en)
Other versions
KR20050115889A (ko
Inventor
카츠미 시바야마
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20050115889A publication Critical patent/KR20050115889A/ko
Application granted granted Critical
Publication of KR101152568B1 publication Critical patent/KR101152568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기에 있어서, 실장시에 광검출부의 데미지에 의한 노이즈의 발생을 방지하는 것을 과제로 한다. n형 실리콘 기판(3)의 피검출광의 입사면측에 복수의 포토 다이오드(4)가 어레이 형상으로 형성되고, 또 입사면측과 그 이면측을 관통하는 관통 배선(8)이 포토 다이오드(4)에 대하여 형성된 포토 다이오드 어레이에 있어서, 그 입사면측에 각 포토 다이오드(4)의 비형성 영역보다 움푹 패인 소정의 깊이를 갖는 요부(6)를 설치하고, 그 요부(6)에 포토 다이오드(4)를 설치하여 포토 다이오드 어레이(1)로 한다.

Description

포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기{PHOTODIODE ARRAY, METHOD FOR MANUFACTURING SAME, AND RADIATION DETECTOR}
본 발명은 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기에 관한 것이다.
이런 종류의 포토 다이오드 어레이로서, 종래부터 광입사면측과 이면측을 접속하는 관통 배선(전극)에 의해 포토 다이오드 어레이로부터의 출력 신호를 이면측에 전기적으로 접속하는 타입의 표면 입사형 포토 다이오드 어레이가 공지되어 있다(예를 들면, 일본 특허 공개 2001－318155호 공보 참조). 이 공보에 개시되어 있는 포토 다이오드 어레이는 도 19에 나타낸 바와 같이 광전 전환부의 본체로 되는 포토 다이오드(144a, 144b, 144c,ㆍㆍㆍ144n)가 형성되어 있는 각각의 확산층(151)으로부터 신호를 취출하는 배선(152)이 포토 다이오드 어레이(144)의 표면에 형성되고, 그 배선(152)이 Si 배선 기판(153)의 표리(表裏)를 관통하는 관통 배선(154)에 접속되도록 연장하여 설치되어 있다. 또, 포토 다이오드(144)의 이면측에는 관통 배선(154)에 접속한 범프(155)가 형성되고, 배선(152), 관통 배선(154)과 Si 배선 기판(153)과의 사이가 실리콘 산화막의 절연막(156a, 156b, 156c)에 의하여 절연되어 있다.
그러나, 상술한 포토 다이오드 어레이, 예를 들면 CT용 포토 다이오드 어레이를 실장함에 있어서는 칩을 흡착하는 콜릿(collet)으로서 평(平)콜릿과 각뿔 콜릿을 사용할 수 있으나, 통상 플립칩 본딩을 행하는 경우는 평콜릿이 사용되고 있다. CT용 포토 다이오드 어레이는 칩 면적이 크고(예를 들면, 1변 20mm의 직사각 형상), 도 18b에 나타낸 바와 같이, 통상의 마운터로 사용되는 각뿔 콜릿(161)을 사용하면, 칩(162)과 각뿔 콜릿(161)과의 틈새(隙間)(163)에 의해 휨이 발생되고, 이 휨에 의해 위치 어긋남을 생겨서 실장 정밀도가 저하될 우려가 있다. 또, 플립칩 본딩 시에는 가열이나 가압이 필요하지만, 각뿔 콜릿(161)에서는 열전도의 효율이 양호하지 않으며, 또한 가해지는 압력에 의하여 칩 엣지에 손상이 초래될 우려도 있으며, 각뿔 콜릿(161)은 얇은 칩에는 적합하지 않다. 이러한 이유로 인해 플립칩 본딩을 행하는 경우는 도 18a에 나타낸 바와 같이, 칩면에 면접촉하는 평콜릿(160)으로 칩(162)을 흡착하면서, 그 칩(162)에 히터 블록(164)으로부터 열과 압력을 가하고 있다.
그러나, 평콜릿(160)을 사용하면, 칩(162)의 칩면 전체가 평콜릿(160)에 접촉하게 된다. 이 칩(162)에 있어서, 평콜릿(160)에 접촉하는 칩면은 광검출부, 즉 포토 다이오드 어레이를 구성하는 불순물 확산층이 형성되어 있는 광입사면이다. 이 광입사면으로 되는 칩면 전체가 평콜릿(160)에 접촉하여 가압 및 가열을 받으면, 광검출부 자체가 물리적인 데미지(손상)를 받게 된다. 그렇게 되면, 표면 손상에 의한 외관 불량이나 특성 열화(劣化)(암(暗)전류나 잡음 증가 등)가 광검출부에 생기게 된다.
여기서, 본 발명은 상기 과제를 해결하고, 실장시에 있어서 포토 다이오드 어레이의 데미지에 의한 특성 열화를 방지하는 것이 가능한 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에 의한 포토 다이오드 어레이는 피검출광의 입사면측에 복수의 포토 다이오드가 어레이 형상으로 형성된 반도체 기판과, 반도체 기판의 입사면측과 그 이면측을 관통하여 포토 다이오드에 전기적으로 접속된 관통 배선을 구비하고, 반도체 기판의 입사면측에 소정의 깊이를 갖는 요(凹, recessed)부가 형성되고, 그 요(凹)부에 포토 다이오드가 형성되어 있는 것을 특징으로 한다.
이 포토 다이오드 어레이는 포토 다이오드가 형성된 영역보다 형성되지 않는 영역이 돌출되어 있기 때문에, 그 형성되지 않는 영역에 의해 형성된 영역과 실장시에 사용되는 평콜릿과의 사이에 틈새가 형성된다. 그 때문에 형성된 영역이 평콜릿에 직접적으로 접촉하는 일 없이, 가압이나 가열에 의한 스트레스를 받는 일이 없다.
또, 상기 포토 다이오드 어레이는 상기 요부가 복수 형성되고, 그 인접하는 각 요부가 서로 연통하고 있는 것이 바람직하다. 상기 요부가 포토 다이오드마다 나눠져서 형성되고, 그 인접하는 각 요부가 서로 연통하고, 또 그 각 요부에 포토 다이오드가 하나씩 형성되어 있어도 된다.
이러한 포토 다이오드 어레이는 인접하는 각 요부가 서로 연통하고 있기 때문에, 입사면측에 수지(예를 들면, 신틸레이터 패널을 장착할 때의 광학 수지)를 도포했을 때에 그 수지가 각 요부에 미치고, 또 각 요부내에서는 보이드가 발생하기 어려워진다.
또, 상기 포토 다이오드 어레이는 반도체 기판의 상기 입사면측에 형성되고, 포토 다이오드와 관통 배선을 전기적으로 접속하는 전극 배선을 추가로 구비하며, 소정의 깊이가 전극 배선의 두께보다 크게 설정되어 있는 것이 바람직하다. 이와 같이 하면, 포토 다이오드가 그 비형성 영역에 의해 확실히 보호되게 된다.
또, 이러한 포토 다이오드 어레이에 있어서, 반도체 기판에는 인접하는 각 포토 다이오드의 사이에, 그 각 포토 다이오드를 분리하는 불순물 영역(분리층)이 설치되어 있으면 된다. 이러한 포토 다이오드 어레이는 분리층에 의해 표면 리크가 억제되기 때문에, 인접하는 포토 다이오드끼리가 전기적으로 확실히 분리되어 있다.
그리고, 본 발명은 제1 도전형의 반도체로 이루어지는 반도체 기판에 반도체 기판의 양 측 표면을 관통하는 관통 배선을 형성하는 제1 공정과, 반도체 기판의 한쪽편 표면에 주위의 영역보다 움푹 패인 요부를 소정의 영역에 형성하는 제2 공정과, 요부에 불순물을 첨가하여 복수의 제2 도전형의 불순물 확산층을 형성하고, 각 불순물 확산층과 반도체 기판에 의한 복수의 포토 다이오드를 어레이 형상으로 배열하여 설치하는 제3 공정을 구비하는 포토 다이오드 어레이의 제조방법을 제공한다.
이 포토 다이오드 어레이의 제조방법에 의하면, 반도체 기판의 한쪽편 표면에 주위의 영역보다 움푹 패인 요부가 형성되고, 그 요부에 복수의 포토 다이오드가 어레이 형상으로 배열된 포토 다이오드 어레이가 얻어진다.
상기 포토 다이오드 어레이의 제조방법에 있어서, 상기 제1 공정은 반도체 기판에 복수의 구멍부를 형성하는 공정과, 그 각 구멍부를 포함하는 반도체 기판의 적어도 한쪽편 표면에 도전성 피막을 형성하는 공정과, 반도체 기판을 연마하여 도전성 피막을 제거하는 공정을 구비하도록 할 수 있다.
이러한 포토 다이오드 어레이의 제조방법은 상기 제1 공정보다 이후에, 인접하는 불순물을 첨가하는 영역의 사이에 다른 불순물을 첨가하여 제1 도전형의 불순물 영역을 설치하는 공정을 추가로 구비하도록 할 수 있다. 이 제조방법에 의하면, 인접하는 각 포토 다이오드가 확실히 분리된 포토 다이오드 어레이가 얻어진다.
또한, 본 발명은 상기 어느 한 포토 다이오드 어레이와, 포토 다이오드 어레이의 피검출광의 입사면측에 장착되며, 입사한 방사선에 의해 발광하는 신틸레이터 패널을 구비하는 방사선 검출기를 제공한다.
또, 상기 어느 한 제조방법으로 제조된 포토 다이오드 어레이와, 포토 다이오드 어레이의 상기 요부가 형성된 측에 장착되며, 입사한 방사선에 의해 발광하는 신틸레이터 패널을 구비하는 방사선 검출기를 제공한다.
이러한 방사선 검출기는 상기 포토 다이오드 어레이를 구비하고 있기 때문에, 그 광입사면측에 형성된 포토 다이오드가 비형성 영역의 존재에 의해 실장시에 있어서 가압이나 가열에 의한 데미지를 받는 일 없이 보호되고, 이로 의한 노이즈나 암전류 증가 등에 의한 특성 열화를 방지할 수 있다.
도 1은 실시형태에 관한 포토 다이오드 어레이의 주요부를 확대하여 모식적으로 나타내는 단면도.
도 2는 포토 다이오드 어레이를 구성하는 반도체 칩의 측면도 및 그 주요부를 확대하여 나타내는 단면도.
도 3은 실시형태의 포토 다이오드 어레이의 제조 공정의 도중의 과정을 나타내는 주요부 확대 단면도.
도 4는 도 3의 후속의 공정을 나타내는 주요부 확대 단면도.
도 5는 도 4의 후속의 공정을 나타내는 주요부 확대 단면도.
도 6은 도 5의 후속의 공정을 나타내는 주요부 확대 단면도.
도 7은 도 6의 후속의 공정을 나타내는 주요부 확대 단면도.
도 8은 도 7의 후속의 공정을 나타내는 주요부 확대 단면도.
도 9는 도 8의 후속의 공정을 나타내는 주요부 확대 단면도.
도 10은 도 9의 후속의 공정을 나타내는 주요부 확대 단면도.
도 11은 도 10의 후속의 공정을 나타내는 주요부 확대 단면도.
도 12는 실시형태에 관한 다른 포토 다이오드 어레이의 주요부를 확대하여 모식적으로 나타내는 단면도.
도 13은 실시형태에 관하여 추가로 다른 포토 다이오드 어레이의 주요부를 확대하여 모식적으로 나타내는 단면도.
도 14는 실시형태에 관하여 추가로 또다른 포토 다이오드 어레이의 주요부를 확대하여 모식적으로 나타내는 단면도.
도 15는 실시형태에 관한 포토 다이오드 어레이를 갖는 방사선 검출기의 주요부를 확대하여 모식적으로 나타내는 단면도.
도 16a는 실시형태에 관한 포토 다이오드 어레이를 모식적으로 나타내는 평면도로서, 비형성 영역을 연속한 십(十)자 교차 형상의 벽부로서 설치한 경우를 나타내는 도면.
도 16b는 실시형태에 관한 포토 다이오드 어레이를 모식적으로 나타내는 평면도로서, 비형성 영역을 그 십부 이외의 부분이 단속적으로 연결되는 벽부로서 설치한 경우를 나타내는 도면.
도 16c는 실시형태에 관한 포토 다이오드 어레이를 모식적으로 나타내는 평면도로서, 십부의 부분이 십자 형상으로 연결된 벽부로서 설치한 경우를 나타내는 도면.
도 17a는 실시형태에 관한 포토 다이오드 어레이를 모식적으로 나타내는 다른 평면도로서, 형성 영역 전체를 둘러싸는 위치에 가장자리를 취한 벽부를 설치한 경우를 나타내는 도면.
도 17b는 도 17a의 일부를 결핍한 벽부로서 설치한 경우를 나타내는 도면.
도 17c는 도 16a와 도 17a의 벽부를 함께 설치한 경우를 나타내는 도면.
도 18a는 반도체 칩을 콜릿에 의해 흡착한 상태를 모식적으로 나타내며, 평콜릿에 의해 흡착한 상태를 나타내는 단면도.
도 18b는 반도체 칩을 콜릿에 의해 흡착한 상태를 모식적으로 나타내며, 각 뿔 콜릿에 의해 흡착한 상태를 나타내는 단면도.
도 19는 종래 기술의 포토 다이오드 어레이를 나타내는 단면도.
이하, 본 발명의 실시형태에 대하여 설명한다. 또한, 동일한 요소에는 동일한 부호를 이용하여 중복하는 설명은 생략한다.
도 1은 본 발명의 실시형태에 관한 포토 다이오드 어레이(1)를 모식적으로 나타내는 단면도이다. 또한, 이하의 설명에 있어서는 광 L의 입사면을 표면으로 하고, 그 반대측의 면을 이면으로 한다. 이하의 각 도에 있어서는 도시의 형편상 치수가 적당히 변경되어 있다.
포토 다이오드 어레이(1)는 pn 접합에 의한 복수의 포토 다이오드(4)가 종횡으로 규칙적으로 어레이 형상으로 2차원 배열되고, 그 각각의 포토 다이오드(4)가 포토 다이오드 어레이(1)의 한 화소로서의 기능을 갖고, 전체에서 하나의 광검출부를 구성하고 있다.
포토 다이오드 어레이(1)는 두께가 150~500㎛(바람직하게는 400㎛) 정도로, 불순물 농도가 1×1012~1015/㎤ 정도의 n형(제1 도전형) 실리콘 기판(3)을 갖고 있다. n형 실리콘 기판(3)의 표면 및 이면은 두께 0.05~1㎛(바람직하게는 0.1㎛) 정도의 SiO2로 이루어지는 패시베이션막(2)이 형성되어 있다, 또, 포토 다이오드 어레이(1)는 그 표면측에 있어서 요부(6)가 포토 다이오드(4)마다 나눠져서 복수 형성되어 있다.
각 요부(6)는 예를 들면 1mm×1mm의 크기의 직사각 형상으로 움푹 패여서 형성되며, 소정의 깊이를 갖고 있다. 각각의 저(底)부에는 불순물 농도가 1×1015~1020/㎤ 정도로, 막 두께가 0.05~20㎛ 정도(바람직하게는 0.2㎛)의 p형(제2 도전형) 불순물 확산층(5)이 하나씩 배치되어 있다. 이 p형 불순물 확산층(5)과 n형 실리콘 기판(3)에 의한 pn 접합이 종횡으로 규칙적으로 어레이 형상으로 배열되고, 그 각각이 포토 다이오드(4)를 구성하고 있다.
그리고, 각 p형 불순물 확산층(5)이 존재하는 영역이 포토 다이오드(4)가 형성되어 있는 영역(형성 영역)이고 그 이외의 영역이 포토 다이오드가 형성되지 않는 비형성 영역으로 되어 있고, 양 쪽의 단차(段差), 즉 요부(6)의 깊이 d는 후술하는 전극 배선(9)의 막 두께보다 크게(예를 들면 0.05~30㎛, 바람직하게는 10㎛ 정도) 설정되어 있다.
또, 포토 다이오드 어레이(1)는 포토 다이오드(4) 각각에 대하여 관통 배선(8)을 갖고 있다. 각 관통 배선(8)은 n형 실리콘 기판(3)의 표면측과 이면측을 관통하여 직경 10㎛~100㎛ 정도(바람직하게는 50㎛ 정도)로 형성되어 있고, 인의 농도가 1×1015~1020/㎤ 정도의 폴리 실리콘으로 이루어지고, 그 표면측은 알루미늄으로 이루어지는 전극 배선(9)(막 두께는 1㎛ 정도)를 통하여 p형 불순물 확산층(5)에 전기적으로 접속되고, 이면측은 동일한 알루미늄으로 이루어지는 전극 패드(10)(막 두께는 0.05㎛~5㎛, 바람직하게는 1㎛ 정도)가 전기적으로 접속되어 있다. 또, 그 각 전극 패드(10)에 Ni－Au로 이루어지는 언더 범프 메탈(UBM)(11)을 통하 여 땜납의 범프 전극(12)이 접속되어 있다. 각 관통 배선(8)은 포토 다이오드(4)가 형성되지 않는 비형성 영역에 설치하고 있으나, 그 이외의 부분에 설치해도 된다.
또, 도시한 포토 다이오드 어레이(1)는 p형 불순물 확산층(5)끼리의 사이, 즉 인접하는 포토 다이오드(4, 4)의 사이에 n+형 불순물 영역(분리층)(7)을 깊이 0.5~6㎛ 정도로 설치하고 있다. 이 n+형 불순물 영역(분리층)(7)은 인접하는 포토 다이오드(4, 4)를 전기적으로 분리하는 기능을 갖는 것으로, 이것을 설치함으로써 인접하는 포토 다이오드(4, 4)가 전기적으로 확실히 분리되고, 포토 다이오드(4)끼리의 크로스 토크(cross talk)를 감소시킬 수 있다. 그러나, 포토 다이오드 어레이(1)는 이 n+형 불순물 영역(7)을 설치하지 않아도 실용상 충분히 허용할 수 있는 정도의 광검출 특성을 갖고 있다.
도 2는 포토 다이오드 어레이(1)를 구성하는 반도체 칩(30)의 측면도 및 그 주요부를 확대하여 나타내는 단면도이다. 도 2에 나타낸 바와 같이, 반도체 칩(30)은 폭 W1이 22.4mm 정도로, 두께 D가 약 0.3mm인 극히 얇은 판 형상이며, 상술한 포토 다이오드(4)를 다수 갖고(예를 들면 16×16개의 2차원 배치), 인접하는 화소 사이의 피치 W2가 1.4mm 정도의 대면적(예를 들면, 22.4mm×22.4mm 정도)의 칩이다.
그리고, 이상과 같이 구성된 포토 다이오드 어레이(1)는 표면측으로부터 광 L이 입사하면, 그 피검출광 L이 각 p형 불순물 확산층(5)에 입사하고, 그 입사광에 따른 캐리어를 각 포토 다이오드(4)가 생성한다. 생성된 캐리어에 의한 광전류는 각 p형 불순물 확산층(5)에 접속된 전극 배선(9) 및 관통 배선(8)을 통하여, 다시 이면측의 각 전극 패드(10)와 UBM(11)을 통하여 범프 전극(12)로부터 취출된다. 이 범프 전극(12)으로부터의 출력에 의하여 입사광의 검출이 행해진다.
상술한 바와 같이, 포토 다이오드 어레이(1)는 포토 다이오드(4) 각각이 각 요부(6)의 저부에 배치되어 있기 때문에, 각 포토 다이오드(4)의 형성 영역보다 그 주위의 영역(비형성 영역)이 최대로 깊이 d에 대응하는 크기로 돌출되어 있다. 그 때문에, 포토 다이오드 어레이(1)는 반도체 칩(30)을 평콜릿에 흡착하여 플립칩 본딩을 행하는 경우는 그 비형성 영역이 평콜릿에 접촉하고, 광검출부를 구성하는 포토 다이오드(4)의 형성 영역과 평콜릿과의 사이에 틈새를 확보하도록 기능하기 때문에, 그 형성 영역은 비형성 영역에 의해 보호되어서 평콜릿에 직접 접촉하는 일은 없다. 따라서, 포토 다이오드 어레이(1)는 광검출부가 가압에 의한 스트레스나 가열에 의한 스트레스를 직접 받지 않기 때문에, 광검출부 자체가 물리적인 데미지(손상)를 받는 일도 없고, 그러한 데미지에 기인하는 노이즈나 암전류 등의 발생을 억제할 수 있다. 따라서, 포토 다이오드 어레이(1)는 고정밀도(S/N비가 높음)인 광검출을 행할 수 있다.
또, 후술하는 바와 같이, 플립칩 본딩 이외, 예를 들면 포토 다이오드 어레이(1)를 신틸레이터에 일체화하여 CT용 센서로 하는 경우에도, 신틸레이터가 직접광검출부에 접촉하는 일이 없으므로, 신틸레이터의 설치시에 있어서 데미지도 회피할 수 있다.
상술한 요부(6)는 포토 다이오드(4)마다 나눠져서 형성되어 있으나, 이와 같이 하기 위해서는 n형 실리콘 기판(3)의 표면에 있어서 예를 들면 도 16a에 나타낸 바와 같이, 포토 다이오드의 비형성 영역을, 형성 영역에 대하여 단차를 갖는 연속한 벽부(13a)가 종횡으로 복수 배치되고, 또 십자 형상으로 교차하도록 하여 형성하면 된다. 또, 도 16b에 나타낸 바와 같이 비형성 영역을 그 십부(13b) 이외의 부분에 벽부(13c)를 단속적으로 배치하여 형성해도 되고, 도 16c에 나타낸 바와 같이 십부(13b)에 십자 형상 벽부(13d)를 배치하여 형성해도 된다, 또한, 도시는 하지 않았으나, 요부(6)는 크게 좌우 2개로 나눠지는 등, 복수의 영역으로 나눠져서 형성하고, 각각의 요부에 포토 다이오드(4)를 1 또는 2 이상 형성해도 된다.
이와 같이 하여, 요부(6)를 복수 형성하는 경우, 인접하는 각 요부(6)는 서로 비형성 영역에 의해 완전하게 나눠지는 일 없이 연통하고 있으면 된다. 이를 위해서는 예를 들면 비형성 영역을, 상술한 벽부(13c), 십자 형상 벽부(13d)를 단속적으로 배치하여 형성하면 된다.
또, 인접하는 각 요부(6)을 연통시키는 대신에, n형 실리콘 기판(3)의 표면측에, 예를 들면 도 17a에 나타낸 바와 같이 포토 다이오드(4)의 형성 영역 전체를 둘러싸는 위치에 가장자리를 취한 틀 형상 벽부(13e)를 설치하여 그 내측 전체가 요부(6)로 되도록 해도 된다. 이 틀 형상 벽부(13e) 대신에, 도 17b에 나타내는 일부를 결핍한 틀 형상 벽부(13f)를 설치해도 된다. 이러한 경우는 요부(6)가 서로 비형성 영역에 의해 나눠지는 일 없이 형성된다.
한편, 비형성 영역은 반드시 그 모든 것이 요부(6)보다 막 두께의 두꺼운 부분에 설치되어 있는 것을 필요로 하지 않고, 그 일부가 도 17a, 도 17b에 나타낸 바와 같이 요부(6)에 설치되어 있어도 된다(틀 형상 벽부(13e, 13f)만이 표면에서 본 높이의 높은 부분에 형성되고, 그 외는 요부(6)에 형성되어 있음). 그러나, 포토 다이오드(4)는 그 모든 것이 요부(6)에 설치되지 않으면 안 된다.
상술한 바와 같이, 벽부를 단속적으로 배치하여 비형성 영역을 형성하고, 인접하는 요부(6)가 서로 나눠지는 일 없이 연통하도록 하면, 인접하는 벽부끼리의 틈새가 수지(예를 들면, 후술하는 신틸레이터 패널(31)을 접착하여 방사선 검출기(40)를 설치할 때의 광학 수지(35))의 피할 길(逃道)로서 기능한다. 따라서, n형 실리콘 기판(3)의 표면측에 수지를 도포했을 때에, 요부(6)내에 보이드(기포)가 발생하기 어렵게 되고(보이드가 적게 됨), 그 도포한 수지를 각 요부(6)에 치우침 없이 미치게 하여 균일하게 충전할 수 있다.
또한, 도 17c에 나타낸 바와 같이, 벽부(13a)와 틀 형상 벽부(13e)를 함께 설치할 수도 있으나, 이 경우는 각 요부(6)가 비형성 영역에 의해 완전히 나눠지게 된다.
그러나, 상술한 포토 다이오드 어레이(1)는 다음과 같이 구성되어 있어도 된다. 예를 들면, 도 12에 나타낸 바와 같이 구멍부(15)의 측벽에도 인을 확산시키고, n+형 불순물 영역(7)을 관통 배선(8)의 주위에 설치해도 된다. 이렇게 하면, 구멍(孔)부(15)(구멍(穴)부(14))를 형성했을 때의 데미지층으로부터의 불필요한 캐리어를 트랩 할 수 있으며 암전류를 억제할 수 있다. 이 경우의 첨가하는 인의 농 도는 1×1015~1020/㎤ 정도, n+형 불순물 영역(7)의 두께(깊이)는 0.1~5㎛ 정도로 하면 된다.
또, 도 13에 나타낸 바와 같이, 구멍부(15)내의 실리콘 산화막(20)의 위에 막 두께가 0.1~2㎛ 정도의 실리콘 질화막(24)을 설치해도 된다. 이렇게 하면, n형 실리콘 기판(3)과 관통 배선(8)과의 절연을 확실히 하여 동작 불량을 감소할 수 있다.
또, 이면측에도 인을 도핑하여 확산시키고, 도 14에 나타낸 바와 같이 n+형 불순물 영역(7)을 설치해도 된다. 이 경우는 이면으로부터 캐소드 전극(16)을 취할 수 있다. 이렇게 하면, 캐소드를 위한 관통 배선을 설치할 필요가 없어지므로, 데미지의 저감으로 이어져서 암전류의 저감, 불량율의 저감으로 연결된다. 물론, 필요에 따라서는 표면에 형성되어 있는 n+형 불순물 영역(7)으로부터 관통 배선을 설치하여 캐소드로서의 전극을 이면측에 내도 관계없다.
다음에, 본 실시형태에 관한 포토 다이오드 어레이(1)의 제조방법에 대하여 도 3 내지 도 11에 근거하여 설명한다.
우선, 두께 150~500㎛(바람직하게는 400㎛) 정도의 n형 실리콘 기판(3)을 준비한다. 계속하여, 도 3에 나타낸 바와 같이, ICP－RIE에 의해 n형 실리콘 기판(3)의 한쪽 면(이하 이 면이 표면으로, 반대측의 면이 이면으로 됨)측에 직경 10㎛~100㎛(바람직하게는 50㎛) 정도의 관통하고 있지 않는 구멍부(14)를 n형 실리콘 기판(3)의 두께에 따른 깊이(예를 들면 100~350㎛ 정도)로 포토 다이오드(4)에 대 응하여 복수 형성한 다음에, 기판의 표면 및 이면에 열산화를 실시하여 실리콘 산화막(SiO2)(20)을 형성한다. 각 구멍부(14)에는 후에 관통 배선(8)이 형성된다. 실리콘 산화막(SiO2)(20)은 후술하는 관통 배선(8)과 n형 실리콘 기판(3)과의 전기적 절연을 실현하는 것으로 된다.
다음에, 도 4에 나타낸 바와 같이, 불순물로서 인을 첨가한 도전성 피막으로서, 폴리 실리콘막(21)을 기판의 표면과 이면 또는 표면에만 형성하는 동시에, 구멍부(14)에 그 불순물을 첨가하여 저저항화한 폴리 실리콘에 의해 메워서 보충한다. 계속하여, 도 5에 나타낸 바와 같이, 기판의 표면 및 이면을 연마하고, 표면과 이면에 형성된 폴리 실리콘막(21)을 제거하는 동시에, 표면과 이면으로부터 구멍부(14)에 메운 폴리 실리콘을 노출시키고, 양 측 표면을 관통하는 구멍부(15)로 한 다음에 전술한 메운 폴리 실리콘을 관통 배선(8)으로 이루고, 다시 기판의 표면 및 이면에 열산화를 실시하여 실리콘 산화막(22)을 형성한다. 이 실리콘 산화막(22)은 후속의 공정에 있어서 n+ 열확산의 마스크로서 이용된다.
그리고, n형 실리콘 기판(3)의 표면측의 실리콘 산화막(22)에 대하여 소정의 포토마스크를 이용한 패터닝을 행하고, n+형 불순물 영역(7)을 설치하고자 하는 영역만 개구하고, 그 개구된 부분(개구부)으로부터 인을 확산시켜서 n+형 불순물 영역(7)을 설치하는(n+형 불순물 영역(7)을 설치하지 않는 경우는 이 공정(불순물 영역 형성 공정)을 생략해도 됨). 그 후 다시 기판의 표면 및 이면에 열산화를 행하여 실리콘 산화막(23)을 형성한다(도 6 참조). 이 실리콘 산화막(23)은 후속의 공 정에 있어서, p형 불순물 확산층(5)을 형성할 때의 마스크로서 이용된다.
계속하여, n형 실리콘 기판(3)의 표면 및 이면에 LP－CVD(또는 플라즈마 CVD)에 의해 실리콘 질화막(SiN)(24)을 형성한 다음, 도 7에 나타낸 바와 같이 소정의 포토마스크를 이용한 패터닝을 행하고, 각 요부(6)에 대응하는 부분으로부터 실리콘 질화막(24)과 실리콘 산화막(23)을 제거하고, 각 요부(6)를 형성하지 않는 부분에서만 실리콘 질화막(24)과 실리콘 산화막(23)을 남긴다. 이 공정에서, 실리콘 질화막(24)과 실리콘 산화막(23)이 남겨지는 영역을 적당 변경함으로써, 비형성 영역을 상술한 각종 패턴으로 형성할 수 있다.
그리고, 수산화 칼륨 용액(KOH)이나 TMAH 등의 실리콘 에칭액을 이용하여, 남겨진 실리콘 질화막(SiN)(24)과 실리콘 산화막(23)을 마스크에 이용하고, n형 실리콘 기판(3)을 대상으로 하는 이방성 에칭을 행하고, 열산화를 행한 후에 남겨진 실리콘 질화막(SiN)(24)을 제거한다. 이 공정을 거쳐서, 실리콘 질화막(SiN)(24)(및 실리콘 산화막(23))에 피복되지 않았던 부분이 주위의 영역보다 움푹 패인, 상술한 요부(6)가 형성된다. 전술한 열산화에 의해 실리콘 산화막(23)과 요부(6)에 형성된 실리콘 산화막은 연결되어서 실리콘 산화막(25)을 형성한다(도 8 참조). 또한, 이 패시베이션막(2)은 각 p형 불순물 확산층(5)의 위에 있어서 반사 방지막의 효과도 있으며, 두께를 변경함으로써 원하는 파장에 대하여 높은 광검출 감도가 얻어진다.
다음에, 실리콘 산화막(25)에 대하여, 소정의 포토마스크를 이용한 패터닝을 행하고, 각 요부(6)의 저부의 각 p형 불순물 확산층(5)을 형성하고자 하는 영역만 개구한다. 그리고, 그 개구부로부터 붕소를 확산시키고, p형 불순물 확산층(5)를 종횡의 어레이 형상으로 2차원 배열로 형성한다. 그 후 다시 기판의 표면 및 이면에 열산화를 실시하여 실리콘 산화막(26)을 형성한다(도 9 참조). 이 실리콘 산화막(26)이 패시베이션막(2)으로 된다. 또한, 이 패시베이션막(2)은 각 p형 불순물 확산층(5)의 위에 있어서 반사 방지막의 효과도 있으며, 두께를 변경함으로써 원하는 파장에 대하여 높은 광검출 감도를 얻을 수 있다. 이로 인해, 각 p형 불순물 확산층(5)과 n형 실리콘 기판(3)의 pn 접합에 의한 포토 다이오드(4)가 요부(6)의 저부에 종횡의 어레이 형상으로 2차원 배열로 형성되어서, 이 포토 다이오드(4)가 화소에 대응하는 부분으로 된다.
또, 포토 에칭 기술에 의해 각 관통 배선(8)이 형성되어 있는 영역에 컨택트홀을 형성한다. 계속하여, 표면 및 이면 각각에 대하여 알루미늄 금속막을 전면에 형성한 다음, 소정의 포토마스크를 이용하여 패터닝을 행하고, 포토 에칭 기술에 의해 그 금속막의 불필요한 부분을 제거하고, 표면측에 전극 배선(9), 이면측에 전극 패드(10)를 각각 형성한다(도 10 참조).
계속하여, 각 전극 패드(10)에 범프 전극(12)을 설치하지만, 그 범프 전극(12)으로서 땜납을 이용하는 경우, 땜납은 알루미늄에 대한 유성(濡性)이 나쁘기 때문에, 각 전극 패드(10)와 범프 전극(12)을 중개하기 위한 UBM(11)을 각 전극 패드(10)에 형성하고, 그 UBM(11)에 겹쳐서 범프 전극(12)을 형성한다. 이상의 공정을 거쳐서, 실장시에 있어서 데미지에 기인하는 노이즈가 발생하지 않고, 고정밀도의 광검출을 행하는 포토 다이오드 어레이(1)를 제조할 수 있다.
이 경우, UBM(11)는 무전해 도금에 의해 Ni－Au를 이용하여 형성하지만, 리프트 오프법에 의해 Ti－Pt－Au나 Cr－Au를 이용하여 형성해도 된다. 무전해 도금에 의해 UBM(11)을 형성하는 경우는 UBM(11)을 형성하고자 하는 부분, 즉 각 전극 패드(10)만이 노출하도록 절연막으로 표면과 이면을 보호하여 도금을 행할 필요가 있다. 실시예에서는 표면에 전극 배선(9)가 노출하고 있기 때문에, 도금 시에 표면에 레지스트나 플라즈마 CVD 등에 의한 SiO2나 SiN을 형성하면 된다. SiO2나 SiN을 이용하는 경우에는 포토 다이오드의 광학 특성에 영향이 없다고 판단된다면 제거하지 않고 남겨도 상관없다. 이로 인해, 표면에 있는 전극 배선(9)을 보호하는 동시에, 추가로 포토 다이오드를 보호함으로써 신뢰성이 향상한다, 또, 범프 전극(12)은 땜납 볼 탑재법이나 인쇄법으로 소정의 UBM(11)에 땜납을 형성하여 리플로우함으로써 얻어진다. 또한, 범프 전극(12)은 땜납에 한정되는 것이 아니고, 금 범프, 니켈 범프, 동 범프으로도 되고, 도전성 필러 등의 금속을 포함하는 도전성 수지 범프라도 된다.
다음에, 본 발명의 방사선 검출기의 실시형태에 대하여 설명한다. 도 15는 본 실시형태에 관한 방사선 검출기(40)의 측단면도이다. 이 방사선 검출기(40)는 방사선을 입사하고, 그 방사선에 의하여 생긴 광을 광출사면(31a)로부터 출사하는 신틸레이터 패널(31)과, 신틸레이터 패널(31)로부터 출사된 광을 광입사면으로부터 입사하고, 전기 신호로 변환하는 상술한 포토 다이오드 어레이(1)를 구비하고 있다. 이 방사선 검출기(40)는 본 발명에 관한 포토 다이오드 어레이(1)를 구비하는 것을 특징으로 하고 있다.
신틸레이터 패널(31)은 포토 다이오드 어레이(1)의 표면측(입사면측)에 장착되어 있으나, 포토 다이오드 어레이(1)는 그 표면측에 상술한 요부(6)가 설치되어 있다. 그 때문에, 신틸레이터 패널(31)의 이면, 즉 광출사면(31a)은 포토 다이오드 어레이(1)의 비형성 영역에 당접하지만, 직접 포토 다이오드(4)의 형성 영역에 접하는 일은 없다. 또, 신틸레이터 패널(31)의 광출사면(31a)과, 요부(6)와의 사이에는 틈새가 형성되지만, 이 틈새에는 광투과 특성이 열화하지 않도록 배려한 굴절률을 갖는 광학 수지(35)가 충전되고, 이 광학 수지(35)에 의해 신틸레이터 패널(31)로부터 출사된 광이 효율적으로 포토 다이오드 어레이(1)에 입사하게 되어 있다. 이 광학 수지(35)는 신틸레이터 패널(31)로부터 출사된 광을 투과하는 성질을 갖는 에폭시 수지나, 아크릴 수지, 우레탄 수지, 실리콘 수지, 불소 수지 등을 이용할 수 있고, 이들을 기본으로 한 복합 재료를 이용해도 된다.
그리고, 포토 다이오드 어레이(1)를 도시하지 않는 실장 배선 기판상에 본딩할 때 평콜릿에서 표면을 흡착한다. 그러나, 포토 다이오드 어레이(1)의 표면에는 상술한 요부(6)가 설치되어 있기 때문에, 평콜릿의 흡착면이 직접 광검출부에 접하는 일은 없고, 또 신틸레이터 패널(31)을 장착함에 따라 그 광출사면(31a)이 포토 다이오드(4)의 형성 영역에 직접 접하는 일도 없다. 따라서, 이러한 포토 다이오드 어레이(1)와 신틸레이터 패널(31)을 갖는 방사선 검출기(40)는 실장시에 있어서 광검출부의 데미지에 의한 노이즈나 암전류 등의 발생을 방지할 수 있으므로, 광검출이 양호한 정밀도로 행해지고, 방사선의 검출도 양호한 정밀도로 행해진다.
이상 상술한 바와 같이 본 발명에 의하면, 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기에 있어서, 실장시에 포토 다이오드의 데미지에 의한 노이즈나 암전류 등의 발생을 효과적으로 방지할 수 있다.

Claims (11)

  1. 피검출광의 입사면측에 복수의 포토 다이오드가 어레이 형상으로 형성된 반도체 기판과,
    상기 반도체 기판의 상기 입사면측과 그 이면측을 관통하고, 상기 포토 다이오드에 전기적으로 접속된 관통 배선을 구비하고,
    상기 반도체 기판의 입사면측에, 소정의 깊이를 갖는 요(凹, recessed)부가 형성되고, 상기 요부에 상기 포토 다이오드가 형성되어 있으며,
    상기 각 요부 간의, 상기 포토 다이오드가 형성되지 않은 영역에 있어서, 상기 포토 다이오드가 형성된 영역보다도 돌출한 영역에, 반도체 기판의 입사면측과 이면측을 관통하는 관통 배선이 형성되어 있는 것을 특징으로 하는 포토 다이오드 어레이.
  2. 제1항에 있어서,
    상기 요부가 복수 형성되고,
    그 인접하는 각 요부가 서로 연통하고 있는 것을 특징으로 하는 포토 다이오드 어레이.
  3. 제1항에 있어서,
    상기 요부가 상기 포토 다이오드마다 나눠져서 형성되고,
    그 인접하는 각 요부가 서로 연통하고, 또한 상기 각 요부에 상기 포토 다이오드가 하나씩 형성되어 있는 것을 특징으로 하는 포토 다이오드 어레이.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 반도체 기판의 상기 입사면측에 형성되고, 상기 포토 다이오드와 상기 관통 배선을 전기적으로 접속하는 전극 배선을 추가로 구비하고,
    상기 소정의 깊이가 상기 전극 배선의 두께보다 크게 설정되어 있는 것을 특징으로 하는 포토 다이오드 어레이.
  5. 제1항에 있어서,
    상기 반도체 기판에는 인접하는 상기 각 포토 다이오드의 사이에 상기 각 포토 다이오드를 분리하는 불순물 영역이 설치되어 있는 것을 특징으로 하는 포토 다이오드 어레이.
  6. 제1 도전형의 반도체로 이루어지는 반도체 기판에, 상기 반도체 기판의 양 측 표면을 관통하는 관통 배선을 형성하는 제1 공정과,
    상기 반도체 기판의 한쪽편 표면에 주위의 영역보다 움푹 패인 요부를 소정의 영역에 형성하는 제2 공정과,
    상기 요부에 불순물을 첨가하여 복수의 제2 도전형의 불순물 확산층을 형성하고, 각 불순물 확산층과 상기 반도체 기판에 의한 복수의 포토 다이오드를 어레이 형상으로 배열하여 설치하는 제3 공정을 구비하며,
    상기 각 요부 간의, 상기 포토 다이오드가 형성되지 않은 영역에 있어서, 상기 포토 다이오드가 형성된 영역보다도 돌출한 영역에, 반도체 기판의 입사면측과 이면측을 관통하는 관통 배선이 형성되어 있는 것을 특징으로 하는 포토 다이오드 어레이의 제조방법.
  7. 제6항에 있어서,
    상기 제1 공정은 상기 반도체 기판에 복수의 구멍부를 형성하는 공정과,
    상기 각 구멍부를 포함하는 상기 반도체 기판의 적어도 한쪽편 표면에 도전성 피막을 형성하는 공정과,
    상기 반도체 기판을 연마하여 상기 도전성 피막을 제거하는 공정을 구비하는 것을 특징으로 하는 포토 다이오드 어레이의 제조방법.
  8. 제6항 또는 제7항에 있어서,
    상기 제1 공정보다 이후에, 인접하는 상기 불순물을 첨가하는 영역의 사이에 다른 불순물을 첨가하여 제1 도전형의 불순물 영역을 설치하는 공정을 추가로 구비하는 것을 특징으로 하는 포토 다이오드 어레이의 제조방법.
  9. 제1항에 기재된 포토 다이오드 어레이와,
    상기 포토 다이오드 어레이의 상기 피검출광의 입사면측에 장착되고, 입사한 방사선에 의해 발광하는 신틸레이터 패널을 구비하는 것을 특징으로 하는 방사선 검출기.
  10. 제6항에 기재된 제조방법으로 제조된 포토 다이오드 어레이와,
    상기 포토 다이오드 어레이의 요부가 형성된 측에 장착되고, 입사한 방사선에 의해 발광하는 신틸레이터 패널을 구비하는 것을 특징으로 하는 방사선 검출기.
  11. 제1항에 있어서,
    상기 관통 배선의 주변에는, 불순물 영역이 형성되어 있는 것을 특징으로 하는 포토 다이오드 어레이.
KR1020057016401A 2003-03-10 2005-09-02 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기 KR101152568B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00063708 2003-03-10
JP2003063708A JP4220808B2 (ja) 2003-03-10 2003-03-10 ホトダイオードアレイおよびその製造方法並びに放射線検出器
PCT/JP2004/003115 WO2004082024A1 (ja) 2003-03-10 2004-03-10 ホトダイオードアレイおよびその製造方法並びに放射線検出器

Publications (2)

Publication Number Publication Date
KR20050115889A KR20050115889A (ko) 2005-12-08
KR101152568B1 true KR101152568B1 (ko) 2012-06-01

Family

ID=32984439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057016401A KR101152568B1 (ko) 2003-03-10 2005-09-02 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기

Country Status (7)

Country Link
US (1) US20070158708A1 (ko)
EP (1) EP1605514A4 (ko)
JP (1) JP4220808B2 (ko)
KR (1) KR101152568B1 (ko)
CN (2) CN100438053C (ko)
TW (1) TWI312198B (ko)
WO (1) WO2004082024A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150119853A (ko) * 2013-02-13 2015-10-26 하마마츠 포토닉스 가부시키가이샤 이면 입사형 에너지선 검출 소자

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114716A2 (en) * 2005-04-26 2006-11-02 Koninklijke Philips Electronics, N.V. Double decker detector for spectral ct
TW200644165A (en) * 2005-05-04 2006-12-16 Icemos Technology Corp Silicon wafer having through-wafer vias
KR20080061021A (ko) * 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
FR2926371B1 (fr) * 2008-01-10 2012-07-13 Pe Rl Detecteur de radon et dispositif de detection en continu integrant ledit detecteur.
JP5215330B2 (ja) * 2010-02-01 2013-06-19 シャープ株式会社 裏面電極型太陽電池の製造方法、裏面電極型太陽電池および裏面電極型太陽電池モジュール
JP5791461B2 (ja) * 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
JP5832852B2 (ja) 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP6068955B2 (ja) 2012-11-28 2017-01-25 浜松ホトニクス株式会社 フォトダイオードアレイ
JP6068954B2 (ja) * 2012-11-28 2017-01-25 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5970641B2 (ja) * 2014-12-09 2016-08-17 雫石　誠 撮像装置
CN107851648B (zh) * 2015-07-16 2022-08-16 索尼半导体解决方案公司 固态摄像元件、制造方法和电子装置
WO2019019041A1 (en) * 2017-07-26 2019-01-31 Shenzhen Xpectvision Technology Co., Ltd. METHODS OF MAKING AND USING X-RAY DETECTORS
FR3103987A1 (fr) * 2019-11-29 2021-06-04 Sagemcom Broadband Sas Procede de securisation de flux de donnees entre un equipement de communication et un terminal distant, equipement mettant en oeuvre le procede

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318155A (ja) * 2000-02-28 2001-11-16 Toshiba Corp 放射線検出器、およびｘ線ｃｔ装置
JP2002064218A (ja) * 2000-06-07 2002-02-28 Sharp Corp 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860568A (ja) 1981-10-06 1983-04-11 Mitsubishi Electric Corp 半導体撮像装置
JPS5985188A (ja) * 1982-11-08 1984-05-17 Nec Corp 固体撮像素子
JPH01290268A (ja) 1988-05-18 1989-11-22 Fuji Electric Co Ltd 受光素子
US5587611A (en) * 1995-05-08 1996-12-24 Analogic Corporation Coplanar X-ray photodiode assemblies
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
KR100298178B1 (ko) * 1998-06-29 2001-08-07 박종섭 이미지센서의포토다이오드
WO2000028351A1 (en) * 1998-11-09 2000-05-18 Iwanczyk Jan S Gamma-ray detector employing scintillators coupled to semiconductor drift photodetectors
US20030089929A1 (en) * 2001-02-14 2003-05-15 Rhodes Howard E. Trench photosensor for a CMOS imager
JP2001007380A (ja) * 1999-06-25 2001-01-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW466780B (en) * 2000-03-17 2001-12-01 Taiwan Semiconductor Mfg Method to accurately control the manufacturing of high performance photodiode
US6426991B1 (en) * 2000-11-16 2002-07-30 Koninklijke Philips Electronics N.V. Back-illuminated photodiodes for computed tomography detectors
JP2002270808A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置
JP4653336B2 (ja) * 2001-04-18 2011-03-16 浜松ホトニクス株式会社 エネルギー線検出器及び装置
JP3735547B2 (ja) * 2001-08-29 2006-01-18 株式会社東芝 半導体装置及びその製造方法
JP2003066150A (ja) * 2001-08-30 2003-03-05 Canon Inc 蛍光板、放射線検出装置および放射線検出システム
US6777729B1 (en) * 2002-09-25 2004-08-17 International Radiation Detectors, Inc. Semiconductor photodiode with back contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318155A (ja) * 2000-02-28 2001-11-16 Toshiba Corp 放射線検出器、およびｘ線ｃｔ装置
JP2002064218A (ja) * 2000-06-07 2002-02-28 Sharp Corp 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150119853A (ko) * 2013-02-13 2015-10-26 하마마츠 포토닉스 가부시키가이샤 이면 입사형 에너지선 검출 소자
KR102239290B1 (ko) * 2013-02-13 2021-04-09 하마마츠 포토닉스 가부시키가이샤 이면 입사형 에너지선 검출 소자

Also Published As

Publication number Publication date
CN101373784A (zh) 2009-02-25
CN100438053C (zh) 2008-11-26
CN101373784B (zh) 2010-12-15
EP1605514A1 (en) 2005-12-14
US20070158708A1 (en) 2007-07-12
JP4220808B2 (ja) 2009-02-04
KR20050115889A (ko) 2005-12-08
CN1759485A (zh) 2006-04-12
EP1605514A4 (en) 2008-04-09
TWI312198B (en) 2009-07-11
JP2004273833A (ja) 2004-09-30
WO2004082024A1 (ja) 2004-09-23
TW200428672A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
KR101152568B1 (ko) 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기
KR101080501B1 (ko) 포토다이오드어레이, 그 제조 방법 및 방사선 검출기
JP4224060B2 (ja) ホトダイオードアレイの製造方法並びに放射線検出器
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
KR101152514B1 (ko) 포토 다이오드 어레이 및 그 제조 방법 및 방사선 검출기
JP4808760B2 (ja) 放射線検出器の製造方法
JP4808748B2 (ja) ホトダイオードアレイの製造方法
KR101047671B1 (ko) 광다이오드 어레이와 그 제조 방법 및 방사선 검출기
JP4808759B2 (ja) 放射線検出器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee