KR101080501B1 - 포토다이오드어레이, 그 제조 방법 및 방사선 검출기 - Google Patents

포토다이오드어레이, 그 제조 방법 및 방사선 검출기 Download PDF

Info

Publication number
KR101080501B1
KR101080501B1 KR1020057016718A KR20057016718A KR101080501B1 KR 101080501 B1 KR101080501 B1 KR 101080501B1 KR 1020057016718 A KR1020057016718 A KR 1020057016718A KR 20057016718 A KR20057016718 A KR 20057016718A KR 101080501 B1 KR101080501 B1 KR 101080501B1
Authority
KR
South Korea
Prior art keywords
photodiode
semiconductor substrate
photodiode array
surface side
array
Prior art date
Application number
KR1020057016718A
Other languages
English (en)
Other versions
KR20050113640A (ko
Inventor
카츠미 시바야마
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20050113640A publication Critical patent/KR20050113640A/ko
Application granted granted Critical
Publication of KR101080501B1 publication Critical patent/KR101080501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

포토다이오드어레이, 그 제조 방법 및 방사선 검출기에 있어서, 실장시에 있어서의 광검출부의 데미지에 의한 노이즈의 발생을 방지하는 것을 과제로 한다. n형 실리콘 기판(3)의 피검출광의 입사면측에 복수의 포토다이오드(4)가 어레이 형상으로 형성되고, 한편 입사면측과 그 이면측을 관통하는 관통 배선(8)이 포토다이오드(4)에 대해 형성된 포토다이오드어레이에 있어서, 그 입사면측에, 포토다이오드(4)의 형성영역을 피복하고, 피검출광을 투과하는 투명 수지막(6)을 설치하여 포토다이오드어레이(1)로 한다.

Description

포토다이오드어레이, 그 제조 방법 및 방사선 검출기 { PHOTODIODE ARRAY, METHOD FOR MANUFACTURING SAME, AND RADIATION DETECTOR }
본 발명은, 포토다이오드어레이, 그 제조 방법 및 방사선 검출기에 관한 것이다.
이런 종류의 포토다이오드어레이로서, 종래부터, 광입사면측과 이면측(裏面側)을 접속하는 관통 배선(전극)에 의해, 포토다이오드어레이로부터의 출력 신호를 이면측에 전기적으로 접속하는 타입의 표면 입사형 포토다이오드어레이가 알려져 있다(예를 들면, 일본국특허공개 2001－318155호 공보 참조). 이 공보에 개시되어 있는 포토다이오드어레이는, 도 17에 나타난 것처럼 광전전환부의 본체가 되는 포토다이오드(144a, 144b, 144c, ..., 144n)가 형성되어 있는 각각의 확산층(151)으로부터 신호를 취출하는 배선(152)이 포토다이오드어레이(144)의 표면에 형성되고, 그 배선 (152)이 Si 배선 기판(153)의 표리를 관통하는 관통 배선(154)에 접속되도록 연장되어 있다. 또, 포토다이오드(144)의 이면측에는 관통 배선(154)에 접속한 범프(bump)(155)가 형성되고, 배선(152), 관통 배선(154)과 Si 배선 기판(153)과의 사이가 실리콘 산화막의 절연막(156a, 156b, 156c)에 의해 절연되고 있다.
그런데, 상술의 포토다이오드어레이, 예를 들면 CT 용 포토다이오드어레이를 실장하려면, 칩을 흡착하는 콜레트(collet)로서 평콜레트와 각뿔 콜레트를 사용할 수가 있지만, 통상 플립칩본딩(flip chip bonding)을 실시하는 경우는 평콜레트가 사용되고 있다. CT 용 포토다이오드어레이는 칩 면적이 크고(예를 들면, 한변 20mm의 직사각 형상), 도 16B에 나타나는 것처럼, 통상의 마운터(mounter)로 사용되는 각뿔 콜레트(161)를 사용하면, 칩(162)과 각뿔 콜레트(161)와의 틈새(163)에 의해 휘어짐을 일으키고, 이 휘어짐에 의해 위치 차이를 일으켜 실장 정밀도가 저하할 우려가 있다. 또, 플립칩본딩 시에는 가열이나 가압이 필요하지만, 각뿔 콜레트(161)에서는 열전도의 효율이 좋지 않고, 가해지는 압력에 의해, 칩 엣지에 손상이 초래될 우려도 있어, 각뿔 콜레트(161)는 얇은 칩에는 적합하지 않다. 이러한 이유로부터 플립칩본딩을 실시하는 경우는, 도 16A에 나타나는 것처럼, 칩면에 면접촉하는 평콜레트(160)로 칩(162)을 흡착하면서, 그 칩(162)에 히터 블록(164)으로부터 열과 압력을 가하고 있다.
그렇지만, 평(平)콜레트(160)를 사용하면, 칩(162)의 칩면 전체가 평콜레트(160)에 접촉하게 된다. 이 칩(162)에 있어서, 평콜레트(160)에 접촉하는 칩면은, 광검출부, 즉, 포토다이오드어레이를 구성하는 불순물 확산층이 형성되고 있는 광입사면이다. 이 광입사면이 되는 칩면 전체가 평콜레트(160)에 접촉해 가압 및 가열을 받으면, 광검출부 자체가 물리적인 데미지(손상)를 받게 된다. 그렇게 되면, 표면상처에 의한 외관 불량이나 특성 열화(암전류나 잡음 증가 등)가 광검출부에 초래된다.
그래서, 본 발명은 상기 과제를 해결하고, 실장시에 있어서의 포토다이오드어레이의 데미지에 의한 특성 열화를 방지하는 것이 가능한 포토다이오드어레이, 그 제조 방법 및 방사선 검출기를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 의한 포토다이오드어레이는 피검출광의 입사면측에 복수의 포토다이오드가 어레이 형상으로 형성된 반도체 기판을 구비하고, 반도체 기판은 입사면측과 그 이면측을 관통하는 관통 배선이 포토다이오드에 대해서 형성되고, 반도체 기판의 입사면측에 적어도 포토다이오드가 형성된 영역을 피복하고 피검출광을 투과하는 수지막(樹脂膜)을 설치하는 것을 특징으로 한다.
이 포토다이오드어레이는 수지막이, 포토다이오드가 형성된 영역과 실장시에 사용되는 평콜레트와의 사이에 개재(介在)하게 되기 때문에, 포토다이오드가 수지막에 의해 실장시에 사용되는 평콜레트에 직접적으로 접촉하는 일 없이 보호되어 가압에 의한 스트레스나 가열에 의한 스트레스를 받는 일이 없다.
상기 포토다이오드어레이는 상기 수지막을 반도체 기판의 입사면측 전체에 설치하는 것이 바람직하다. 이 포토다이오드어레이는 수지막에 의해 각 포토다이오드의 형성영역 전체를 확실히 피복할 수가 있고, 게다가 용이하게 제조할 수가 있다.
또, 상기 포토다이오드어레이에 대해, 반도체 기판에는 인접하는 포토다이오드의 사이에 각 포토다이오드를 분리하는 불순물 영역(분리층)이 설치되어 있는 것이 바람직하다. 이러한 포토다이오드어레이는 분리층에 의해 표면 리크가 억제당하기 때문에, 인접하는 포토다이오드끼리가 전기적으로 확실히 분리되어 있다.
그리고 본 발명은, 제 1 도전형의 반도체로 이루어진 반도체 기판에, 반도체 기판의 양측 표면을 관통하는 관통 배선을 형성하는 제 1 공정과, 반도체 기판의 한쪽 표면에 대해서 소정의 영역에 불순물을 첨가해 복수의 제 2 도전형의 불순물 확산층을 형성하고, 각 불순물 확산층과 반도체 기판에 의한 복수의 포토다이오드를 어레이 형상으로 배열하여 설치하는 제 2 공정과, 반도체 기판의 한쪽 표면측에, 적어도 포토다이오드가 형성된 영역을 피복하고 피검출광을 투과하는 수지막을 설치하는 제 3 공정을 구비하는 것을 특징으로 하는 포토다이오드어레이의 제조 방법을 제공한다.
이 포토다이오드어레이의 제조 방법에 의하면, 반도체 기판의 입사면측에, 포토다이오드의 형성영역을 피복하는 수지막을 설치하여, 포토다이오드어레이를 제조할 수가 있다.
상기 포토다이오드어레이의 제조 방법에 대해, 상기 제 1 공정은, 반도체 기판에 복수의 구멍 부분을 형성하는 공정과, 그 각 구멍 부분을 포함한 반도체 기판의 적어도 한쪽 표면에 도전성 피막을 형성하는 공정과, 반도체 기판을 연마하여 도전성 피막을 제거하는 공정을 구비하도록 할 수가 있다.
이러한 포토다이오드어레이의 제조 방법은, 상기 제 1 공정 이후에, 인접하는 불순물을 첨가하는 영역의 사이에 다른 불순물을 첨가하여 제 1 도전형의 불순물 영역을 설치하는 공정을 더 구비하도록 할 수가 있다. 이 제조 방법에 의하면, 인접하는 각 포토다이오드가 확실히 분리된 포토다이오드어레이를 얻을 수 있다.
또한, 본 발명은, 상기 어느 포토다이오드어레이와, 포토다이오드어레이의 피검출광의 입사면측에 장착되어 입사한 방사선에 의해 발광하는 신틸레이터패널(scintillator panel)을 구비하는 방사선 검출기를 제공한다.
또, 상기 모든 제조 방법으로 제조된 포토다이오드어레이와, 포토다이오드어레이의 상기 수지막을 설치한 측에 장착되어 입사한 방사선에 의해 발광하는 신틸레이터패널을 구비하는 방사선 검출기를 제공한다.
이러한 방사선 검출기는, 상기 포토다이오드어레이를 구비하고 있기 때문에, 그 광입사면에 형성된 포토다이오드가 수지막에 의해 보호되어 실장시에 있어서의 가압이나 가열에 의한 데미지를 받는 일 없이 보호되고, 이것들에 의한 노이즈나 암전류 증가 등에 의한 특성 열화를 방지할 수 있다.
도 1은, 실시 형태에 관한 포토다이오드어레이의 주요부를 확대해 모식적으로 나타내는 단면도.
도 2는, 포토다이오드어레이를 구성하는 반도체 칩의 측면도 및 그 주요부를 확대해 가리키는 단면도.
도 3은, 실시 형태의 포토다이오드어레이의 제조 공정의 도중의 과정을 나타내는 주요부 확대 단면도.
도 4는, 도 3의 후속의 공정을 나타내는 주요부 확대 단면도.
도 5는, 도 4의 후속의 공정을 나타내는 주요부 확대 단면도.
도 6은, 도 5의 후속의 공정을 나타내는 주요부 확대 단면도.
도 7은, 도 6의 후속의 공정을 나타내는 주요부 확대 단면도.
도 8은, 도 7의 후속의 공정을 나타내는 주요부 확대 단면도.
도 9는, 도 8의 후속의 공정을 나타내는 주요부 확대 단면도.
도 10은, 도 9의 후속의 공정을 나타내는 주요부 확대 단면도
도 11은, 실시 형태에 관한 다른 포토다이오드어레이의 주요부를 확대해 모식적으로 나타내는 단면도.
도 12는, 실시 형태에 관한 또 다른 포토다이오드어레이의 주요부를 확대해 모식적으로 나타내는 단면도.
도 13은, 실시 형태에 관한 또 다른 포토다이오드어레이의 주요부를 확대해 모식적으로 나타내는 단면도.
도 14는, 흠락부부(欠落部付)의 투명 수지막을 가지는 포토다이오드어레이의 주요부를 확대해 모식적으로 나타내는 단면도.
도 15는, 실시 형태에 관한 포토다이오드어레이를 가지는 방사선 검출기의 주요부를 확대해 모식적으로 나타내는 단면도.
도 16A는, 반도체 칩을 콜레트에 의해 흡착한 상태를 모식적으로 나타내고, 평콜레트에 의해 흡착한 상태를 나타내는 단면도.
도 16B는, 반도체 칩을 콜레트에 의해 흡착한 상태를 모식적으로 나타내고, 각뿔 콜레트에 의해 흡착한 상태를 나타내는 단면도.
도 17은, 종래 기술의 포토다이오드어레이를 나타내는 단면도.
이하, 본 발명의 실시의 형태에 대해 설명한다. 또한, 동일 요소에는 동일 부호를 이용하여 중복하는 설명은 생략한다.
도 1은, 본 발명의 실시 형태와 관련되는 포토다이오드어레이(1)를 모식적으로 나타내는 단면도이다. 또한, 이하의 설명에 있어서는, 광 L의 입사면을 표면으로 하고, 그 반대측면을 이면으로 한다. 이하의 각 도면에 대해서는, 도시의 형편상, 치수가 적당히 변경되고 있다.
포토다이오드어레이(1)는 pn접합에 의한 복수의 포토다이오드(4)가 종횡에 규칙적으로 어레이 형상으로 2차원 배열되어, 그 하나하나의 포토다이오드(4)가 포토다이오드어레이(1)의 한 화소로서의 기능을 가지고, 전체로 하나의 광검출부를 구성하고 있다.
포토다이오드어레이(1)는 두께가 150 ~ 500 μm (바람직하게는 400 μm ) 정도이고, 불순물 농도가 1 × 10 12 ~ 10 15 / cm 3 정도의 n형(제 1 도전형) 실리콘 기판(3)을 가지고 있다. n형 실리콘 기판(3)의 표면 및 이면은, 두께 0.05 ~ 1 μm (바람직하게는 0.1 μm) 정도의 SiO2 로 된 패시베이션막(2)이 형성되어 있다. 또, 포토다이오드어레이(1)는 그 표면측에 있어서, 불순물 농도가 1 × 10 15 ~ 10 20 / cm 3 로, 막두께가 0.05 ~ 20 μm 정도(바람직하게는 0.2 μm)의 p형(제 2 도전형) 불순물 확산층(5)이 종횡에 규칙적으로 어레이 형상으로 2차원 배열되어 있다. 이 각 p형 불순물 확산층(5)과 n형 실리콘 기판(3)에 의한 pn접합이 포토다이오드(4)를 구성하고 있다.
그리고, 각 p형 불순물 확산층(5)이 존재하는 영역이 포토다이오드(4)의 형성되고 있는 영역(형성영역)으로, 그 이외의 영역이 포토다이오드의 형성되지 않는 비형성영역이 되고 있어, 그 표면측에, 적어도 포토다이오드(4)의 형성영역 전체를 피복할 수 있는 투명 수지막(6)이 표면측 전체에 설치되어 있다.
이 투명 수지막(6)은 포토다이오드(4) 전체로 이루어진 광검출부의 보호막이 되어 입사면측에 배치되는 것이기 때문에, 포토다이오드어레이(4)가 검출하는 빛(피검출광, 예를 들면, 후술하는 신틸레이터패널(31)의 발생하는 형광)을 투과하고, 그 피검출광에 대해서 광학적으로 투명한 광투과성의 수지, 예를 들면, 에폭시 수지나 폴리이미드, 실리콘, 불소, 아크릴레이트 등이나 그것들을 기재로 한 복합 소재로 되어 있다.
또, 투명 수지막(6)은, 후술하는 것처럼, 플립칩본딩 시에 평콜레트에 직접적으로 접촉하여, 가압되어 가열되는 것이기 때문에, 이 가압이나 가열로부터 각 포토다이오드(4)를 보호하는 쿠션층으로서의 기능을 발휘할 수 있는 특성을 구비하고 있는 것이 바람직하다. 이 경우, 예를 들면 열팽창 계수가 1 × 10 － 6 ~ 1 × 10 － 4 / ℃ 정도, 탄성특성은 탄성률 10 ~ 12000 kg / cm 2 정도, 열전도율은 0.2 ~ 1.85 W / mK 로 하고, 가열에 의해 불순물 이온이 포토다이오드(4)에 확산하지 않고, 적어도 후술하는 신틸레이터패널(31)로부터 빛의 흡수를 할 수 있도록 막두께( 1 ~ 50 μm (바람직하게는 10 μm) 정도)를 가지는 것이 바람직하다.
이 투명 수지막(6)은, 적어도 포토다이오드(4)의 형성영역 전체를 피복할 수 있는 범위에 설치하는 것이 바람직하다. 이 요건을 만족하고 있으면, 1 개의 투명 수지막(6)으로 포토다이오드(4)의 형성영역 전체를 피복해도 좋고, 투명 수지막(6)을 포토다이오드(4) 마다 나누어 개별적으로 형성하여 그 비형성영역에 있어, 일부 형성되지 않는 결핍부(6a)가 형성되어 있어도 괜찮다(도 14 참조). 그러나, 제조 공정을 간단하고 쉽게 한다고 하는 점에서는, 1개의 투명 수지막(6)을 표면측 전체에 마련하는 편이 바람직하다(이 점에 대해서는 후에 상술한다).
또, 포토다이오드어레이(1)는, 포토다이오드(4) 각각에 대해, 관통 배선(8)을 가지고 있다. 각 관통 배선(8)은 n형 실리콘 기판(3)의 표면측과 이면측을 관통해 직경 10 μm ~ 100 μm 정도(바람직하게는 50 μm 정도)로 형성되어 있고, 인의 농도가 1 × 10 15 ~ 10 20 / cm 3 정도인 폴리실리콘으로 구성되며, 그 표면측은 알루미늄으로 된 전극 배선(9) (막두께는 1 μm 정도)을 개입시켜 p형 불순물 확산층(5)에 전기적으로 접속되고, 이면측은 마찬가지로 알루미늄으로 된 전극 패드(10) (막두께는 0.05 μm ~ 5 μm, 바람직하게는 1 μm 정도)가 전기적으로 접속되어 있다. 또, 그 각 전극 패드(10)에, Ni － Au 로 된 언더 범프 메탈(UBM)(11)을 개입시켜 땜납의 범프 전극(12)이 접속되어 있다. 각 관통 배선(8)은 포토다이오드(4)가 형성되지 않는 비형성영역에 설치되어 있지만, 그 이외의 부분에 설치해도 좋다.
또한, 도시한 포토다이오드어레이(1)는, p형 불순물 확산층(5) 끼리의 사이, 즉, 인접하는 포토다이오드(4, 4)의 사이에, n+형 불순물 영역(분리층)(7)을 깊이 0.5 ~ 6 μm 정도로 설치하고 있다. 이 n+형 불순물 영역(분리층)(7)은, 인접하는 포토다이오드(4, 4)를 전기적으로 분리하는 기능을 가져서, 이것을 설치하는 것으로 인해, 인접하는 포토다이오드(4, 4)가 전기적으로 확실히 분리되어 포토다이오드(4)끼리의 크로스톡(crosstalk)을 저감할 수 있다. 그러나, 포토다이오드어레이(1)는 이 n+형 불순물 영역(7)을 설치하지 않아도 실용상 충분히 허용할 수 있는 정도의 광검출 특성을 가지고 있다.
도 2는, 포토다이오드어레이(1)를 구성하는 반도체 칩(30)의 측면도 및 그 주요부를 확대해 도시하는 단면도이다. 도 2에 도시된 것처럼, 반도체 칩(30)은 폭 W1 가 22.4 mm 정도, 두께 D 가 약 0.3 mm 의 지극히 얇은 판 모양이고, 상술의 포토다이오드(4)를 다수 가지며(예를 들면 16 × 16 개의 2차원 배치), 인접하는 화소간의 피치 W2 가 1.4 mm 정도의 대면적(예를 들면 22.4 mm × 22.4 mm )의 칩이다.
그리고, 이상과 같이 구성된 포토다이오드어레이(1)는, 표면측으로부터 광 L 이 입사하면, 그 피검출광 L 이 투명 수지막(6)을 투과한 후, 각 p형 불순물 확산층(5)에 입사하고, 그 입사광에 대응한 캐리어를 각 포토다이오드(4)가 생성한다. 생성된 캐리어에 의한 광전류는 각 p형 불순물 확산층(5)에 접속된 전극 배선(9) 및 관통 배선(8)을 통하고, 한층 더 이면측의 각 전극 패드(10)로 UBM(11)을 통하여 범프 전극(12)으로부터 취출된다. 이 범프 전극(12)으로부터의 출력에 의해, 입사광의 검출이 이루어진다.
상술한 대로, 포토다이오드어레이(1)는 포토다이오드(4)의 형성영역 전체를 피복할 수 있는 투명 수지막(6)이 표면측에 설치되어 있다. 그 때문에, 반도체 칩(30)을 평콜레트에 흡착해 플립칩본딩을 실시하는 경우에는, 이 투명 수지막(6)이 평콜레트에 접촉하고, 그 평콜레트와 포토다이오드(4)의 형성영역과의 사이에 개재하는 모양으로 배치된다. 이것에 의해, 광검출부를 구성하는 포토다이오드(4)의 형성영역은 이 투명 수지막(6)에 의해 보호되어 평콜레트에 직접 접촉하는 일은 없다. 따라서, 포토다이오드어레이(1)는 광검출부가 가압에 의한 스트레스나 가열에 의한 스트레스를 직접 받지 않기 때문에, 광검출부 자체가 물리적인 데미지(손상)를 받을 것도 없고, 그러한 데미지에 기인하는 노이즈나 암전류 등의 발생을 억제할 수가 있다. 따라서, 포토다이오드어레이(1)는 고정밀의(S / N 비가 높은) 광검출을 실시할 수가 있다. 또, 투명 수지막(6)은 각 포토다이오드(4)를 보호할 수 있는 쿠션층으로서의 기능을 발휘할 수 있기 때문에, 평콜레트에 흡착할 때의 물리적인 충격을 흡수할 수도 있어 이 점에서도 효과적이다.
또, 후술하는 것처럼, 플립칩본딩 이외, 예를 들면 포토다이오드어레이(1)를 신틸레이터(scintillator)에 일체화해 CT 용 센서로 하는 경우에도, 신틸레이터가 직접 광검출부에 접촉하는 일이 없기 때문에, 신틸레이터의 장착시에 있어서의 데 미지도 회피할 수가 있다.
그런데, 상술한 포토다이오드어레이(1)는 다음과 같이 구성되어 있어도 괜찮다. 예를 들면, 도 11에 도시된 것처럼 구멍(孔)부분(15)의 측벽에도 인을 확산시켜, n+형 불순물 영역(7)을 관통 배선(8)의 주위에 설치해도 좋다. 이렇게 하면, 구멍(孔)부분(15)(구멍(穴)부분(14))을 형성했을 때의 데미지층으로부터의 불필요한 캐리어를 트랩 할 수가 있어 암전류를 억제할 수가 있다. 이 경우의 첨가하는 인의 농도는, 1 × 10 15 ~ 10 20 / cm 3 정도, n+형 불순물 영역(7)의 두께(깊이)는 0.1 ~ 5 μm 정도로 하는 것이 바람직하다.
또, 도 12에 도시된 것처럼, 구멍(孔)부분(15)내의 실리콘 산화막(20) 위에 막두께가 0.1 ~ 2 μm 정도의 실리콘 질화막(26)을 설치해도 좋다. 이렇게 하면, n형 실리콘 기판(3)과 관통 배선(8)과의 절연을 확실히 하여 동작 불량을 저감 할 수가 있다.
또한, 이면측에도 인을 도프해 확산시켜, 도 13에 도시된 것처럼, n+형 불순물 영역(7)을 설치해도 좋다. 이 경우는, 이면으로부터 음극 전극(16)을 취할 수가 있다. 이렇게 하면, 음극을 위한 관통 배선을 마련할 필요가 없어지므로 데미지의 저감으로 연결되고, 암전류의 저감, 불량율의 저감으로 연결된다. 물론, 필요에 따라서는 표면에 형성되고 있는 n+형 불순물 영역(7)으로부터 관통 배선을 마련해 음극으로서의 전극을 이면측에 내도 상관없다.
다음에, 본 실시 형태와 관련되는 포토다이오드어레이(1)의 제조 방법에 대해, 도 3 ~ 도 10에 근거해 설명한다.
우선, 두께 150 ~ 500 μm (바람직하게는 400 μm ) 정도의 n형 실리콘 기판(3)을 준비한다. 계속하여, 도 3에 도시된 것처럼, ICP － RIE 에 의해, n형 실리콘 기판(3)의 표면(이하에서 이 면이 표면이고, 반대측의 면이 이면이 된다)측에, 직경 10 μm ~ 100 μm (바람직하게는 50 μm) 정도의 관통하고 있지 않는 구멍(穴)부분(14)을, n 형 실리콘 기판(3)의 두께에 대응한 깊이(예를 들면 100 ~ 350 μm 정도)로 포토다이오드(4)에 대응하여 복수 형성한 다음, 기판의 표면 및 이면에 열산화를 하여, 실리콘 산화막(SiO 2)(20)을 형성한다. 각 구멍(穴)부분(14)에는 후에 관통 배선(8)이 형성된다. 실리콘 산화막(SiO2)(20)은 후술의 관통 배선(8)으로 n형 실리콘 기판(3)과의 전기적 절연을 실현하는 것이 된다.
다음에, 도 4에 도시된 것처럼, 불순물로서 인을 첨가한 도전성 피막으로서 폴리실리콘막(21)을 기판의 표면과 이면 혹은 표면에만 형성하는 것과 동시에, 구멍(穴)부분(14)을 그 불순물을 첨가해 저저항화한 폴리 실리콘에 의해 보충한다. 계속하여, 도 5에 도시된 것처럼, 기판의 표면 및 이면을 연마하여, 표면과 이면에 형성된 폴리실리콘막(21)을 제거함과 동시에, 표면과 이면에서 구멍(穴)부분(14)에 메운 폴리실리콘을 노출시키고, 양측 표면을 관통하는 구멍(孔)부분(15)으로 한 다음, 전술의 메운 폴리실리콘을 관통 배선(8)으로 하고, 재차, 기판의 표면 및 이면에 열산화를 행하여, 실리콘 산화막(22)을 형성한다. 이 실리콘 산화막(22)은 후속 의 공정에 대해 n+ 열확산의 마스크로서 이용된다.
그리고, n형 실리콘 기판(3)의 표면측의 실리콘 산화막(22)에 대해서, 소정의 포토마스크를 이용한 패터닝을 실시하여, n+ 형 불순물 영역(7)을 설치하려고 하는 영역만 개구하고, 그 개구된 부분(개구부)으로부터 인을 확산시켜 n+ 형 불순물 영역(7)을 설치한다(n+ 형 불순물 영역(7)을 설치하지 않는 경우는 이 공정(불순물 영역 형성 공정)을 생략해도 괜찮다). 그 후 다시 기판의 표면 및 이면에 열산화를 행하여 실리콘 산화막(23)을 형성한다(도 6 참조). 이 실리콘 산화막(23)은 후속의 공정에 대해, p형 불순물 확산층(5)을 형성할 때의 마스크로서 이용된다.
계속하여, 실리콘 산화막(23)에 대해, 소정의 포토마스크를 이용한 패터닝을 실시하여, 각 p형 불순물 확산층(5)을 형성하려고 하는 영역만 개구한다. 그리고 그 개구부로부터 붕소를 확산시켜, p형 불순물 확산층(5)을 종횡의 어레이 형상으로 2차원 배열로 형성한다. 그 후 다시 기판의 표면 및 이면에 열산화를 행하여 실리콘 산화막(24)을 형성한다(도 7 참조). 이것에 의해, 각 p형 불순물 확산층(5)과 n형 실리콘 기판(3)의 pn 접합에 의한 포토다이오드(4)가 종횡의 어레이 형상으로 2차원 배열로 형성되고, 이 포토다이오드(4)가 화소에 대응하는 부분이 된다.
또한, 각 관통 배선(8)이 형성되고 있는 영역에 콘택홀을 형성한다. 계속하여, 표면 및 이면 각각에 대해서 알루미늄 금속막을 전면에 형성한 다음, 소정의 포토마스크를 이용해 패터닝을 실시하고, 그 금속막의 불필요한 부분을 제거하여, 표면측에 전극 배선(9), 이면측에 전극 패드(10)를 각각 형성한다(도 8 참조). 도면에는 애노드의 전극 취출만을 나타내고 있다. 표면으로부터 음극의 전극을 취하는 경우는 도시하고 있지 않지만, n+ 형 불순물 영역(7)으로부터 전극 배선(9)과 관통 배선(8)을 개입시켜 이면으로 취출할 수가 있다.
다음에, n형 실리콘 기판(3)의 표면측에, 투명 수지막(6)의 재료가 되는 에폭시 수지나 폴리이미드 수지, 실리콘 수지, 불소 수지, 아크릴레이트 수지 등 혹은 그것들을 기재로 한 복합재료의 수지를 도포하고, 그것을 스핀 코팅 또는 스크린 인쇄법에 의해 전면에 넓혀 경화시켜 투명 수지막(6)을 마련한다(도 9 참조). 이 투명 수지막(6)을 설치하는 것에 의해, 광검출부를 구성하는 포토다이오드(4)의 형성영역이 보호되게 된다. 덧붙여 투명 수지막(6)에 상술의 결핍부(6a)를 형성하는 경우에는, 결핍부(6a)의 부분으로부터 도포한 수지를 제거하면 좋지만, 그렇게 해서도 포토다이오드(4)의 형성영역은 보호된다.
그리고, 각 전극 패드(10)에 범프 전극(12)을 설치하지만, 그 범프 전극(12)으로서 땜납을 이용하는 경우, 땜납은 알루미늄에 대한 젖는 성질이 나쁘기 때문에, 각 전극 패드(10)로 범프 전극(12)을 중개하기 위한 UBM(11)을 각 전극 패드(10)에 형성하고, 그 UBM(11)에 겹쳐서 범프 전극(12)을 형성한다(도 10 참조). 이상의 공정을 거치는 것으로, 실장시에 있어서의 데미지에 기인하는 노이즈가 발생하지 않고, 고정밀의 광검출을 실시할 수 있는 포토다이오드어레이(1)을 제조할 수가 있다.
이 경우, UBM(11)은 무전해도금에 의해, Ni － Au 를 이용해 형성하지만, 리프트 오프법에 의해, Ti － Pt － Au 나 Cr － Au 를 이용해 형성해도 좋다. 또, 범프 전극(12)은, 땜납 볼 탑재법이나 인쇄법으로 소정의 UBM(11)에 땜납을 형성해, 리플로우하는 것에 의해 얻을 수 있다. 덧붙여 범프 전극(12)은 땜납에 한정되는 것은 아니고, 금 범프, 니켈 범프, 동범프도 좋고, 도전성 필러 등의 금속을 포함한 도전성 수지 범프라도 좋다.
다음에, 본 발명의 방사선 검출기의 실시 형태에 대해 설명한다. 도 15는, 본 실시 형태와 관련되는 방사선 검출기(40)의 측단면도이다. 이 방사선 검출기(40)는 방사선을 입사하여 그 방사선에 의해 생긴 빛을 광출사(出射)면(31a)으로부터 출사(出射)하는 신틸레이터패널(31)과, 신틸레이터패널(31)로부터 출사된 빛을 광입사면으로부터 입사하고 전기신호로 변환하는 상술의 포토다이오드어레이(1)를 갖추고 있다. 이 방사선 검출기(40)는, 본 발명에 관한 포토다이오드어레이(1)를 갖추는 것을 특징으로 하고 있다.
신틸레이터패널(31)은 포토다이오드어레이(1)의 표면측(입사면측)에 장착되어 있지만, 포토다이오드어레이(1)는 그 표면측에 상술한 투명 수지막(6)이 설치되어 있다. 그 때문에, 신틸레이터패널(31)의 이면, 즉 광출사면(31a)은 투명 수지막(6)에 접촉하지만, 직접 포토다이오드(4)의 형성영역에 접할 것은 없다. 또, 신틸레이터패널(31)의 광출사면(31a)과 투명 수지막(6)과의 사이에는 광투과 특성이 열화하지 않게 배려한 굴절률을 가지는 광학 수지(35)가 충전되어 이 광학 수지(35)에 의해, 신틸레이터패널(31)로부터 출사된 빛이 효율적으로 포토다이오드어레이(1)에 입사하게 되어 있다. 이 광학 수지(35)는 신틸레이터패널(31)으로부터 출사된 빛을 투과하는 성질을 가지는 에폭시 수지나 아크릴 수지, 우레탄 수지, 실리콘 수지, 불소 수지 등을 이용할 수가 있어 이것들을 기재로 한 복합재료를 이용해도 괜찮다.
그리고, 포토다이오드어레이(1)를 도시하지 않는 실장 배선 기판상에 본딩 하려면 평콜레트로 표면을 흡착한다. 그러나, 포토다이오드어레이(1)의 표면에는, 상술한 투명 수지막(6)이 설치되어 있기 때문에, 평콜레트의 흡착면이 직접광검출부에 접할 일은 없고, 또 신틸레이터패널(31)을 장착한 것에 의해 그 광출사면(31a)이 포토다이오드(4)의 형성영역에 직접 접할 일도 없다. 따라서, 이러한 포토다이오드어레이(1)로 신틸레이터패널(31)을 가지는 방사선 검출기(40)는, 실장시에 있어서의 광검출부의 데미지에 의한 노이즈나 암전류등의 발생을 방지할 수가 있기 때문에, 광검출이 정밀도가 좋게 행하여져 방사선의 검출도 정밀도가 좋게 실시할 수 있다.
이상 상술한 것처럼 본 발명에 의하면, 포토다이오드어레이, 그 제조 방법 및 방사선 검출기에 대해, 실장시에 있어서의 포토다이오드의 데미지에 의한 노이즈나 암전류등의 발생을 효과적으로 방지할 수가 있다.

Claims (8)

  1. 피검출광의 입사면측에, 복수의 포토다이오드가 어레이 형상으로 형성된 반도체 기판을 구비하고,
    상기 반도체 기판은 상기 입사면측과 그 이면측을 관통하는 관통 배선이 상기 포토다이오드에 대해서 형성되고,
    상기 반도체 기판의 입사면측에 패시베이션 막이 형성되어 있고, 상기 패시베이션 막 위에, 적어도 상기 포토다이오드가 형성된 영역을 피복하고 상기 피검출광을 투과하는 수지막을 설치하는 것을 특징으로 하는 포토다이오드어레이.
  2. 제 1 항에 있어서,
    상기 수지막을 상기 반도체 기판의 입사면측 전체에 설치하는 것을 특징으로 하는 포토다이오드어레이.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 기판에는 인접하는 상기 각 포토다이오드의 사이에, 각 포토다이오드를 분리하는 불순물 영역이 설치되어 있는 것을 특징으로 하는 포토다이오드어레이.
  4. 제 1 도전형의 반도체로 이루어진 반도체 기판에, 그 반도체 기판의 양측 표면을 관통하는 관통 배선을 형성하는 제 1 공정과,
    상기 반도체 기판의 한쪽 표면에 대해서, 소정의 영역에 불순물을 첨가하여 복수의 제 2 도전형의 불순물 확산층을 형성하고, 각 불순물 확산층과 상기 반도체 기판에 의한 복수의 포토다이오드를 어레이 형상으로 배열하여 설치하는 제 2 공정과,
    상기 반도체 기판의 상기 한쪽 표면측에 패시베이션 막을 형성하고, 상기 패시베이션 막 위에, 적어도 포토다이오드가 형성된 영역을 피복하고 피검출광을 투과하는 수지막을 설치하는 제 3 공정을 구비하는 것을 특징으로 하는 포토다이오드어레이의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 공정은, 상기 반도체 기판에 복수의 구멍 부분을 형성하는 공정과, 상기 각 구멍 부분을 포함한 상기 반도체 기판의 적어도 한쪽 표면에 도전성 피막을 형성하는 공정과, 상기 반도체 기판을 연마하여 상기 도전성 피막을 제거하는 공정을 구비하는 것을 특징으로 하는 포토다이오드어레이의 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 1 공정 이후에, 인접하는 상기 불순물을 첨가하는 영역의 사이에 다른 불순물을 첨가하여 제 1 도전형의 불순물 영역을 설치하는 공정을 더 구비하는 것을 특징으로 하는 포토다이오드어레이의 제조 방법.
  7. 제 1 항에 기재된 포토다이오드어레이와,
    상기 포토다이오드어레이의 상기 피검출광의 입사면측에 장착되어, 입사한 방사선에 의해 발광하는 신틸레이터패널(scintillator panel)을 구비하는 것을 특징으로 하는 방사선 검출기.
  8. 제 4 항에 기재된 제조 방법으로 제조된 포토다이오드어레이와,
    상기 포토다이오드어레이의 상기 수지막을 설치한 측에 장착되어, 입사한 방사선에 의해 발광하는 신틸레이터패널을 구비하는 것을 특징으로 하는 방사선 검출기.
KR1020057016718A 2003-03-10 2005-09-07 포토다이오드어레이, 그 제조 방법 및 방사선 검출기 KR101080501B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00063891 2003-03-10
JP2003063891A JP4247017B2 (ja) 2003-03-10 2003-03-10 放射線検出器の製造方法
PCT/JP2004/003118 WO2004082025A1 (ja) 2003-03-10 2004-03-10 ホトダイオードアレイおよびその製造方法並びに放射線検出器

Publications (2)

Publication Number Publication Date
KR20050113640A KR20050113640A (ko) 2005-12-02
KR101080501B1 true KR101080501B1 (ko) 2011-11-04

Family

ID=32984448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057016718A KR101080501B1 (ko) 2003-03-10 2005-09-07 포토다이오드어레이, 그 제조 방법 및 방사선 검출기

Country Status (9)

Country Link
US (2) US7727794B2 (ko)
EP (2) EP2169720B1 (ko)
JP (1) JP4247017B2 (ko)
KR (1) KR101080501B1 (ko)
CN (2) CN101311749B (ko)
DE (1) DE602004027121D1 (ko)
IL (1) IL170732A (ko)
TW (1) TWI312199B (ko)
WO (1) WO2004082025A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288825B2 (en) * 2002-12-18 2007-10-30 Noble Peak Vision Corp. Low-noise semiconductor photodetectors
JP4247017B2 (ja) 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
WO2006114716A2 (en) * 2005-04-26 2006-11-02 Koninklijke Philips Electronics, N.V. Double decker detector for spectral ct
CA2541256A1 (en) * 2006-02-22 2007-08-22 Redlen Technologies Inc. Shielding electrode for monolithic radiation detector
KR101384247B1 (ko) * 2006-04-28 2014-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환소자 및 광전변환소자의 제작 방법
JP4455534B2 (ja) * 2006-05-09 2010-04-21 株式会社東芝 放射線検出器およびその製造方法
GB0622695D0 (en) * 2006-11-14 2006-12-27 Element Six Ltd Robust radiation detector comprising diamond
JP4961617B2 (ja) * 2007-10-01 2012-06-27 新光電気工業株式会社 配線基板とその製造方法及び半導体装置
JP5343245B2 (ja) * 2008-05-15 2013-11-13 新光電気工業株式会社 シリコンインターポーザの製造方法
JP2009295834A (ja) * 2008-06-06 2009-12-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4808748B2 (ja) * 2008-06-13 2011-11-02 浜松ホトニクス株式会社 ホトダイオードアレイの製造方法
JP2010114320A (ja) * 2008-11-07 2010-05-20 Panasonic Corp 半導体装置
JP4808759B2 (ja) * 2008-11-18 2011-11-02 浜松ホトニクス株式会社 放射線検出器
JP4808760B2 (ja) * 2008-11-19 2011-11-02 浜松ホトニクス株式会社 放射線検出器の製造方法
US8614423B2 (en) * 2009-02-02 2013-12-24 Redlen Technologies, Inc. Solid-state radiation detector with improved sensitivity
US9202961B2 (en) 2009-02-02 2015-12-01 Redlen Technologies Imaging devices with solid-state radiation detector with improved sensitivity
US8476101B2 (en) * 2009-12-28 2013-07-02 Redlen Technologies Method of fabricating patterned CZT and CdTe devices
US8860166B2 (en) * 2010-03-23 2014-10-14 Stmicroelectronics S.R.L. Photo detector array of geiger mode avalanche photodiodes for computed tomography systems
US20120015474A1 (en) * 2010-07-19 2012-01-19 Yung-Chun Wu Method for fabricating silicon heterojunction solar cells
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
JP5895504B2 (ja) 2011-12-15 2016-03-30 ソニー株式会社 撮像パネルおよび撮像処理システム
JP5684157B2 (ja) * 2012-01-04 2015-03-11 株式会社東芝 半導体装置
JP6068954B2 (ja) * 2012-11-28 2017-01-25 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5925711B2 (ja) * 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
WO2015002281A1 (ja) * 2013-07-04 2015-01-08 コニカミノルタ株式会社 シンチレータパネル及びその製造方法
JP6281268B2 (ja) * 2013-12-06 2018-02-21 大日本印刷株式会社 ガス増幅を用いた放射線検出器
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
KR20180071802A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 이미지 센서
CN111933748A (zh) * 2020-07-22 2020-11-13 中国电子科技集团公司第十三研究所 背入射式日盲紫外探测器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2002048870A (ja) * 2000-08-03 2002-02-15 Hamamatsu Photonics Kk 放射線検出器およびシンチレータパネル
JP2002270808A (ja) 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置
JP2003066149A (ja) 2000-08-14 2003-03-05 Toshiba Corp 放射線検出器、放射線検出システム、ｘ線ｃｔ装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110122A (en) * 1976-05-26 1978-08-29 Massachusetts Institute Of Technology High-intensity, solid-state-solar cell device
US5189297A (en) * 1988-08-29 1993-02-23 Santa Barbara Research Center Planar double-layer heterojunction HgCdTe photodiodes and methods for fabricating same
JPH0772255A (ja) * 1993-09-01 1995-03-17 Fuji Photo Film Co Ltd 放射線検出器および画像信号処理方法
US6001667A (en) 1994-03-28 1999-12-14 Seiko Instruments Inc. Method of manufacturing a semiconductor detector for detecting light and radiation
US5886359A (en) * 1996-06-13 1999-03-23 Eastman Kodak Company X-ray dectector, detection assembly, and method
DE19714689A1 (de) * 1997-04-09 1998-10-15 Siemens Ag Röntgendetektor
US6211524B1 (en) * 1997-04-18 2001-04-03 The United States Of America As Represented By The United States Department Of Energy Enhanced radiation detectors using luminescent materials
US6326652B1 (en) 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
GB9915433D0 (en) 1999-07-01 1999-09-01 Europ Org For Nuclear Research A monolithic semiconductor detector
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP2001318155A (ja) 2000-02-28 2001-11-16 Toshiba Corp 放射線検出器、およびｘ線ｃｔ装置
JP2002031687A (ja) 2000-07-18 2002-01-31 Canon Inc 放射線検出装置
JP4447752B2 (ja) 2000-08-03 2010-04-07 浜松ホトニクス株式会社 放射線検出器
JP2003084066A (ja) * 2001-04-11 2003-03-19 Nippon Kessho Kogaku Kk 放射線検出器用部品、放射線検出器および放射線検出装置
JP2003017676A (ja) * 2001-04-27 2003-01-17 Canon Inc 放射線撮像装置およびそれを用いた放射線撮像システム
US6765276B2 (en) * 2001-08-23 2004-07-20 Agilent Technologies, Inc. Bottom antireflection coating color filter process for fabricating solid state image sensors
JP3735547B2 (ja) * 2001-08-29 2006-01-18 株式会社東芝 半導体装置及びその製造方法
JP2003066150A (ja) * 2001-08-30 2003-03-05 Canon Inc 蛍光板、放射線検出装置および放射線検出システム
JP4681774B2 (ja) * 2001-08-30 2011-05-11 キヤノン株式会社 撮像素子、その撮像素子を用いた撮像装置、及びその撮像装置を用いた撮像システム
US6462365B1 (en) * 2001-11-06 2002-10-08 Omnivision Technologies, Inc. Active pixel having reduced dark current in a CMOS image sensor
JP2003347324A (ja) * 2002-05-30 2003-12-05 Fujitsu Ltd マウント装置及び方法
JP4247017B2 (ja) 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
WO2004082023A1 (ja) * 2003-03-10 2004-09-23 Hamamatsu Photonics K.K. ホトダイオードアレイおよびその製造方法並びに放射線検出器
US20060138330A1 (en) * 2003-03-28 2006-06-29 Ronan Engineering Company Flexible liquid-filled ionizing radiation scintillator used as a product level detector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339057A (ja) 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2002048870A (ja) * 2000-08-03 2002-02-15 Hamamatsu Photonics Kk 放射線検出器およびシンチレータパネル
JP2003066149A (ja) 2000-08-14 2003-03-05 Toshiba Corp 放射線検出器、放射線検出システム、ｘ線ｃｔ装置
JP2002270808A (ja) 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置

Also Published As

Publication number Publication date
US20060255280A1 (en) 2006-11-16
DE602004027121D1 (de) 2010-06-24
US7727794B2 (en) 2010-06-01
EP1605515A4 (en) 2006-03-15
TW200505039A (en) 2005-02-01
CN101311749A (zh) 2008-11-26
EP1605515A1 (en) 2005-12-14
EP2169720A1 (en) 2010-03-31
EP1605515B1 (en) 2010-05-12
CN101311749B (zh) 2011-04-13
JP2004273848A (ja) 2004-09-30
WO2004082025A1 (ja) 2004-09-23
US8389322B2 (en) 2013-03-05
JP4247017B2 (ja) 2009-04-02
IL170732A (en) 2011-02-28
CN100418229C (zh) 2008-09-10
KR20050113640A (ko) 2005-12-02
TWI312199B (en) 2009-07-11
CN1759484A (zh) 2006-04-12
US20100123081A1 (en) 2010-05-20
EP2169720B1 (en) 2012-07-11

Similar Documents

Publication Publication Date Title
KR101080501B1 (ko) 포토다이오드어레이, 그 제조 방법 및 방사선 검출기
KR101152568B1 (ko) 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기
IL170733A (en) Photodiode array, method of manufacturing the same and radiation detector
IL171136A (en) Photodiode array Method for its production and radiation sensor
JP4808760B2 (ja) 放射線検出器の製造方法
JP4808748B2 (ja) ホトダイオードアレイの製造方法
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4808759B2 (ja) 放射線検出器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 8