JP2009295834A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009295834A
JP2009295834A JP2008148859A JP2008148859A JP2009295834A JP 2009295834 A JP2009295834 A JP 2009295834A JP 2008148859 A JP2008148859 A JP 2008148859A JP 2008148859 A JP2008148859 A JP 2008148859A JP 2009295834 A JP2009295834 A JP 2009295834A
Authority
JP
Japan
Prior art keywords
opening
semiconductor substrate
semiconductor device
electrode
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008148859A
Other languages
English (en)
Inventor
Takashi Noma
崇 野間
Hiroyuki Shinoki
裕之 篠木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008148859A priority Critical patent/JP2009295834A/ja
Priority to US12/476,790 priority patent/US8044440B2/en
Publication of JP2009295834A publication Critical patent/JP2009295834A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】受光部及び発光部を含む光学的センサーとして構成された半導体装置において、その小型化を図る。
【解決手段】半導体チップ１を構成する半導体基板１０の表面に受光部１０Ｐ及び発光部１０Ｌが配置されており、それらと対向して、接着剤１５を介して支持体１６が貼り合わされている。そして、支持体１６の表面から受光部１０Ｐを露出する第１の開口部１６Ａが設けられ、それと離間して、支持体１６の表面から発光部１０Ｌを露出する第２の開口部１６Ｂが設けられている。また、半導体基板１０の表面には第１の電極１２Ａ及び第２の電極１２Ｂが配置され、それらと電気的に接続されたバンプ電極２４Ａ，２４Ｂが半導体基板１０の裏面に配置されている。
【選択図】図９

Description

本発明は、半導体装置及びその製造方法に関し、特に、ある対象物に発光部から光を照射し、その反射光を受光部で感知することにより、該対象物の位置を測定する光学的センサー及びその製造方法に関する。
ある対象物の位置を測定する手段の１つとして、光学的センサーが知られている。この光学的センサーは、受光部と発光部を有し、例えば、測定の対象物に発光部から光パルスを照射し、その対象物から反射された光パルスの輝度や位相を、受光部で感知することにより、両光パルスの輝度の差や位相差から、その対象物の位置を調べることができる。
このような光学的センサーは、その適用例として、携帯電話の使用者と集音マイクの距離を自動的に感知し、その距離に応じて通話音量を最適化する技術に用いられている。この技術では、携帯電話の集音マイク近傍に光学的センサーが設けられ、その光学的センサーの発光部から使用者へ照射された光の反射光の輝度等を、光学的センサーの受光部により測定することで、使用者と集音マイクとの距離を測定できる。
このような光学的センサーを半導体装置として実現する場合、図１２に示すように、細長い長方形の実装基板１００上に、受光部として、フォトダイオード等の受光素子を含む受光用チップ（即ち半導体チップ）１０１を実装し、これとは別に、発光部として、ＬＥＤ等の発光素子を含む発光用チップ（即ち他の半導体チップ）１０２を実装していた。
なお、測定の対象物の位置を調べる光学的センサーについては、特許文献１に記載されている。
特開２００１−１８３４５８号公報
しかしながら、上述した光学的センサーでは、実装基板１００上に、受光用チップ１０１と発光用チップ１０２を別々の半導体チップとして実装するため、実装領域を広く確保する必要があった。そのため、光学的センサーの小型化が困難となっていた。
本発明の主な特徴は以下の通りである。本発明の半導体装置は、半導体基板の表面に配置された受光部と、半導体基板の表面であって受光部と離間した領域に配置された発光部と、半導体基板を覆う絶縁膜と、絶縁膜上に配置された電極と、絶縁膜及び電極を覆う接着剤を介して、半導体基板の表面に対向して貼り合わされた支持体と、支持体及び接着剤を貫通して受光部を露出する第１の開口部と、第１の開口部と離間する領域で支持体及び前記接着剤を貫通して発光部を露出する第２の開口部と、半導体基板の裏面に配置され電極と電気的に接続したバンプ電極と、を備えることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板の表面に受光部を形成する工程と、半導体基板を覆って絶縁膜を形成する工程と、絶縁膜上に電極を形成する工程と、絶縁膜及び電極を覆って接着剤を塗布し、その接着剤を介して半導体基板の表面に対向して支持体を貼り合わせる工程と、支持体及び接着剤を貫通して受光部を露出する第１の開口部を形成する工程と、第１の開口部と離間する領域で支持体及び接着剤を貫通する第２の開口部を形成する工程と、第２の開口部内の半導体基板上に発光部を形成する工程と、半導体基板の裏面に電極と電気的に接続したバンプ電極を形成する工程と、半導体基板及び支持体を含む積層体を、第１の開口部及び第２の開口部を含む半導体チップに分離する工程と、を含むことを特徴とする。
本発明によれば、１つの半導体装置、即ち半導体チップ内に、光学的センサーを構成する受光部及び発光部が一体的に設けられるため、半導体装置の小型化を図ることができる。
以下に、本発明の実施形態について、図面を参照して説明する。図１乃至図９、及び図１１は、本実施形態による半導体装置、即ち、光学的センサーとして構成される半導体チップ及びその製造方法を示す断面図である。なお、これらの図では、複数の半導体装置、即ち半導体チップ１が形成されるウェハ状の半導体基板１０のうち、１つの半導体チップ１が形成される予定の領域を中心に図示している。
最初に、図１に示すように、例えば約６００μｍの膜厚を有したシリコン基板からなる半導体基板１０を準備する。そして、半導体チップ１が形成される予定の領域において、半導体基板１０の表面の一部に、受光部１０Ｐを形成する。受光部１０Ｐは、例えばＰＮ接合によるフォトダイオードを受光素子として含む。受光部１０Ｐは、１個又は複数個の受光素子を含む。ただし、受光部１０Ｐは、フォトダイオードに限定されるものではなく、その他の受光素子を含むものであってもよい。以降の説明では、受光部１０ＬはＰＮ接合によるフォトダイオードを受光素子として含むものとして説明する。
さらに、半導体基板１０の表面には、受光部１０Ｐを駆動するマイコン等の制御回路１０Ｄを形成してもよい。この制御回路１０Ｄは、必ずしも形成される必要はなく、半導体チップ１の外に外部回路として設けられてもよい。
次に、受光部１０Ｐ、制御回路１０Ｄ、及び半導体基板１０を覆う第１の絶縁膜１１を形成する。第１の絶縁膜１１は、例えば約１μｍの膜厚を有したＢＰＳＧ膜からなる。第１の絶縁膜１１上であって、受光部１０Ｐの外側には、第１の電極１２Ａを形成し、第１の電極１２Ａと対向する側には、第２の電極１２Ｂを形成する。
また、第１の絶縁膜１１上であって、受光部１０Ｐと第２の電極１２Ｂとの間には、第３の電極１３Ａ及び第４の電極１３Ｂを形成する。次に、第１乃至第４の電極１２Ａ，１２Ｂ，１３Ａ，１３Ｂ、及び第１の絶縁膜１１の表面を覆って、シリコン窒化膜等のパッシベーション膜１４を形成する。
次に、図２に示すように、パッシベーション膜１４上に、有機樹脂等を含む接着剤１５を塗布し、この接着剤１５を介して、半導体基板１０の表面に対向して支持体１６を貼り合わせる。支持体１６は、光を透過する材料、又は光を透過しない材料からなる。好ましくは、支持体１６は、光を透過しないシリコン基板からなる。支持体１６は、例えば約１００〜６００μｍの厚さを有している。
次に、図３に示すように、支持体１６と貼り合わされた半導体基板１０に対して裏面研削を行い、その厚さを、例えば１０〜１５０μｍに至るまで薄くする。さらに、半導体基板１０であって、第１の電極１２Ａから半導体チップ１の端部に至る領域、及び第２の電極１２Ｂから半導体チップ１の他方の端部に至る領域をエッチングして除去する。これにより、それらの領域では第１の絶縁膜１１が露出される。また、その領域における半導体基板１０の側面は、支持体１６に向かってテーパー状に形成されることが好ましい。これにより、後の工程において半導体基板１０及び支持体１６を覆って形成される各層の被覆性が向上する。
次に、図４に示すように、半導体基板１０と第１の絶縁膜１１を覆う第２の絶縁膜１７を形成する。第２の絶縁膜１７は、例えばＣＶＤ法により形成されたシリコン酸化膜からなる。その後、第１の絶縁膜１１及び第２の絶縁膜１７の一部をエッチングして除去し、第１の電極１２Ａ及び第２の電極１２Ｂの裏面を露出する。
次に、第２の絶縁膜１７上に、第１の電極１２Ａ及び第２の電極１２Ｂと接続し、半導体基板１０の裏面に延びる配線１８Ａ，１８Ｂを形成する。配線１８Ａ，１８Ｂは、例えばスパッタ法により形成されたアルミニウムからなる。さらに、これらを覆って、第３の絶縁膜１９を形成する。第３の絶縁膜１９は、例えばＣＶＤ法により形成されたシリコン酸化膜からなる。
次に、図５に示すように、支持体１６、接着剤１５、及びパッシベーション膜１４を部分的にエッチングすることにより、それらを貫通して第１の絶縁膜１１を介して受光部を露出する第１の開口部１６Ａを形成する。これと同時に、第１の開口部１６Ａと離間する領域で、支持体１６、接着剤１５、及びパッシベーション膜１４を部分的にエッチングすることにより、それらを貫通して第３の電極１３Ａ及び第４の電極１３Ｂを露出する第２の開口部１６Ｂを形成する。このとき、第１の開口部１６Ａ及び第２の開口部１６Ｂは、テーパー状に形成されることが好ましい。また、第１の開口部１６Ａでは、第１の絶縁膜１１もエッチング除去するものであってもよい。
なお、パッシベーション膜１４には、支持体１６が貼り合わされる前に、予め、第１の絶縁膜１１、第３の電極１３Ａ、及び第４の電極１３Ｂを露出する開口部を設けておいてもよい。この場合、支持体１６及び接着剤１５を部分的にエッチングすることで、第３の電極１３Ａ及び第４の電極１３Ｂを露出する第２の開口部１６Ｂを形成することができる。また、同様に第３の電極１３Ａ上及び第４の電極１３Ｂ上に、予め、例えばニッケル（Ｎｉ）及び金（Ａｕ）が積層されてなるメッキ層（不図示）を形成しておいてもよい。
次に、図６に示すように、第２の開口部１６Ｂの底部に、ＬＥＤ等の発光素子を含む発光部１０Ｌを形成する。発光部１０Ｌは、１個又は複数個のＬＥＤ等の発光素子を含み、複数個の発光素子を含む場合には、それらの発光素子はそれぞれ異なる発光帯域を有してもよい。ただし、発光部１０Ｌは、ＬＥＤに限定されるものではなく、その他の発光素子を含むものであってもよい。以降の説明では、発光部１０ＬはＬＥＤを発光素子として含むものとして説明する。この場合、例えば、ＬＥＤのＰＮ接合を構成するＮ型層が、金（Ａｕ）等を含む金属バンプ２０を介して第３の電極１３Ａと接続され、そのＰＮ接合を構成するＰ型層が、金属バンプ２０を介して第４の電極１３Ｂと接続される。なお、第３の電極１３Ａ及び第４の電極１３Ｂ上にはニッケル（Ｎｉ）及び金（Ａｕ）が積層されてなるメッキ層が形成されている。また、金属バンプ２０として金（Ａｕ）バンプの代わりに半田バンプを用いてもよい。さらには、メッキ層を形成することなく、銀ペーストを形成してもよい。
なお、第１の開口部１６Ａ及び第２の開口部１６Ｂが、図の例のようにテーパー状に形成されている場合、そうでない場合に比して、受光部１０Ｐに多方向から光が入射しやすくなり、かつ、発光部１０Ｌから多方向へ光を照射しやすくなる。
また、この例では、支持体１６は光を透過しないシリコン基板からなるため、第１の開口部１６Ａと第２の開口部１６Ｂは互いに遮光されており、第１の開口部１６Ａ内の受光部１０Ｐでは、第２の開口部１６Ｂ内の発光部１０Ｌから発光した光を直接感知することはない。これとは異なり、支持体１６が光を透過するガラス等の材料からなる場合には、第１の開口部１６Ａ及び第２の開口部１６Ｂの側壁に、光を反射する反射膜又は遮光膜（いずれも不図示）を形成することで、上記と同様の効果を得ることができる。
次に、図７に示すように、半導体基板１０の裏面上の第３の絶縁膜１９の一部をエッチング等により除去し、配線１８Ａ，１８Ｂの一部を露出させる。露出した配線１８Ａ，１８Ｂ上には、例えばニッケル（Ｎｉ）及び金（Ａｕ）が積層されてなるメッキ層２１を形成する。なお、このメッキ層２１の形成工程は必ずしも必要ではない。
その後、半導体基板１０のダイシングラインＤＬに沿って、第１の絶縁膜１１、パッシベーション膜１４、接着剤１５、及び支持体１６の厚さ方向の一部を切削して、溝２２を形成する。この溝２２は、第１の電極１２Ａ及び第２の電極１２Ｂに接触しない位置に形成する。
次に、図８に示すように、第１の絶縁膜１１上、第３の絶縁膜１９上、及び溝２２内に延びる保護膜２３を形成する。半導体基板１０の裏面を覆う保護膜２３上には、半田等からなるバンプ電極２４Ａ，２４Ｂを形成する。バンプ電極２４Ａ，２４Ｂは、保護膜２３に設けられた開口部を通してメッキ層２１と接続されている。
次に、図９に示すように、ダイシングラインＤＬに沿ってダイシングを行い、半導体基板１０及び支持体１６を含む積層体を、第１の開口部１６Ａ及び第２の開口部１６Ｂを含む半導体チップ１に分離する。なお、そのダイシングの際には、溝２２内の保護膜２３及び支持体１６のみを切削する。
こうして、１つの半導体チップ１の中に、受光部１０Ｐ及び発光部１０Ｌを備えた光学的センサーが構成される。これにより、受光部と発光部のそれぞれを半導体チップとして実装基板に実装する必要はなくなるため、従来例に比して、光学的センサーを小型化することが可能となる。
また、この半導体チップ１の側面で露出する第１の絶縁膜１１の端部、第２の絶縁膜１７の端部、パッシベーション膜１４の端部、接着剤１５の端部、支持体１６の一部の端部、及び第３の絶縁膜１９は、保護膜２３により覆われているため、半導体チップ１の内部への水分の浸入を防止することができる。
ただし、半導体チップ１の内部への水分の浸入や腐食の問題を考慮する必要が無い場合、上述した溝２２を形成する工程は省略されてもよい。
以下に、上述した半導体チップ１における光学的センサーの動作の一例について図面を参照して説明する。図１０は、本実施形態による半導体装置を示す断面図であり、図９に示した半導体チップ１を簡略化して示したものである。
図１０に示すように、半導体チップ１の受光部１０Ｐは、制御回路１０Ｄの制御により、発光部１０Ｌから発せられて測定対象物４０で反射した光を感知する。そして、発光部１０Ｌから発せられた光と受光部１０Ｐで感知した光の輝度の差を基に、制御回路１０Ｄにより、測定対象物４０と半導体チップ１との距離が算出される。
あるいは、制御回路１０Ｄの制御により発光部１０Ｌから一定周期の光パルスが発せられ、受光部１０Ｐでは測定対象物４０で反射された光パルスが感知されてもよい。この場合、制御回路１０Ｄにより、発光部１０Ｌから発せられた光パルスと受光部１０Ｐで感知された光パルスについて、輝度及び位相が比較され、それらの輝度の差、位相差を基に、測定対象物４０と半導体チップ１との距離が算出される。
また、図１１に示すように、第１の開口部１６Ａ及び第２の開口部１６Ｂは、光を透過する充填物２５Ａ，２５Ｂにより封止されてもよい。この工程は、図７に示した溝２２を形成する工程の前に行われることが好ましい。充填物２５Ａ，２５Ｂは、例えば透明樹脂からなる。
さらにいえば、第１の開口部１６Ａ及び第２の開口部１６Ｂで露出する充填物２５Ａ，２５Ｂの表面は、曲面を有してもよい。具体的には、第１の開口部１６Ａで露出する充填物２５Ａの曲面は、受光部１０Ｐに対して広い角度から外光が集まりやすい形状として形成される。また、第２の開口部１６Ｂで露出する充填物２５Ｂの曲面は、発光部１０Ｌから発光された光が高い指向性を以って出射されるような形状として形成される。
本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 本発明の実施形態による半導体装置を示す断面図である。 本発明の実施形態による半導体装置及びその製造方法を示す断面図である。 従来例による半導体装置及びその製造方法を示す断面図である。
符号の説明
１ 半導体チップ １０ 半導体基板
１０Ｐ 受光部 １０Ｌ 発光部
１０Ｄ 制御回路 １１ 第１の絶縁膜
１２Ａ 第１の電極 １２Ｂ 第２の電極
１３Ａ 第３の電極 １３Ｂ 第４の電極
１４ パッシベーション膜 １５ 接着剤
１６ 支持体 １６Ａ 第１の開口部
１６Ｂ 第２の開口部 １７ 第２の絶縁膜
１８Ａ，１８Ｂ 配線 １９ 第３の絶縁膜
２０ 金属バンプ ２１ メッキ層
２２ 溝 ２３ 保護膜
２４Ａ，２４Ｂ バンプ電極 ２５Ａ，２５Ｂ 充填物
４０ 測定対象物 １００ 実装基板
１０１ 受光用チップ １０２ 発光用チップ

Claims (16)

  1. 半導体基板の表面に配置された受光部と、
    前記半導体基板の表面であって前記受光部と離間した領域に配置された発光部と、
    前記半導体基板を覆う絶縁膜と、
    前記絶縁膜上に配置された電極と、
    前記絶縁膜及び前記電極を覆う接着剤を介して、前記半導体基板の表面に対向して貼り合わされた支持体と、
    前記支持体及び前記接着剤を貫通して前記受光部を露出する第１の開口部と、
    前記第１の開口部と離間する領域で前記支持体及び前記接着剤を貫通して前記発光部を露出する第２の開口部と、
    前記半導体基板の裏面に配置され前記電極と電気的に接続したバンプ電極と、を備えることを特徴とする半導体装置。
  2. 前記支持体は、半導体基板からなることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の開口部及び前記第２の開口部は、光を透過する充填物により封止されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記第１の開口部及び前記第２の開口部で露出する前記充填物の表面は、曲面を有していることを特徴とする請求項３に記載の半導体装置。
  5. 前記受光部は、フォトダイオードを含むことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
  6. 前記発光部は、ＬＥＤを含むことを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置。
  7. 前記絶縁膜、前記接着剤、及び前記支持体の各端部は、保護膜により覆われていることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体装置。
  8. 前記半導体基板の表面には、前記受光部、前記発光部の少なくともいずれかを制御する制御回路が配置されていることを特徴とする請求項１乃至請求項７のいずれかに記載の半導体装置。
  9. 半導体基板の表面に受光部を形成する工程と、
    前記半導体基板を覆って絶縁膜を形成する工程と、
    前記絶縁膜上に電極を形成する工程と、
    前記絶縁膜及び前記電極を覆って接着剤を塗布し、その接着剤を介して前記半導体基板の表面に対向して支持体を貼り合わせる工程と、
    前記支持体及び前記接着剤を貫通して前記受光部を露出する第１の開口部を形成する工程と、
    前記第１の開口部と離間する領域で前記支持体及び前記接着剤を貫通する第２の開口部を形成する工程と、
    前記第２の開口部内の前記半導体基板上に発光部を形成する工程と、
    前記半導体基板の裏面に前記電極と電気的に接続したバンプ電極を形成する工程と、
    前記半導体基板及び前記支持体を含む積層体を、前記第１の開口部及び前記第２の開口部を含む半導体チップに分離する工程と、を含むことを特徴とする半導体装置の製造方法。
  10. 前記支持体は、光を透過しない半導体基板からなることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第１の開口部及び前記第２の開口部は、光を透過する充填物により封止されていることを特徴とする請求項９又は請求項１０に記載の半導体装置の製造方法。
  12. 前記第１の開口部及び前記第２の開口部で露出する前記充填物の表面は、曲面を有していることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記受光部は、フォトダイオードを含むことを特徴とする請求項９乃至請求項１２のいずれかに記載の半導体装置の製造方法。
  14. 前記発光部は、ＬＥＤを含むことを特徴とする請求項９乃至請求項１３のいずれかに記載の半導体装置の製造方法。
  15. 前記積層体を前記半導体チップに分離する工程の前において、前記半導体基板であって前記電極の一部上から前記半導体チップの端部に至る領域を除去する工程と、前記半導体チップの端部に沿って、前記絶縁膜、前記接着剤、及び前記支持体の厚さ方向の一部を切削して溝を形成する工程と、を含み、
    前記保護膜は前記溝内に延在して形成されると共に、前記溝内の前記保護膜及び前記支持体のみを切削することにより、前記積層体を前記半導体チップに分離することを特徴とする請求項９乃至請求項１４のいずれかに記載の半導体装置の製造方法。
  16. 前記半導体基板の表面に、前記受光部、前記発光部の少なくともいずれかを制御する制御回路を形成する工程を含むことを特徴とする請求項９乃至請求項１５のいずれかに記載の半導体装置の製造方法。
JP2008148859A 2008-06-06 2008-06-06 半導体装置及びその製造方法 Pending JP2009295834A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008148859A JP2009295834A (ja) 2008-06-06 2008-06-06 半導体装置及びその製造方法
US12/476,790 US8044440B2 (en) 2008-06-06 2009-06-02 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008148859A JP2009295834A (ja) 2008-06-06 2008-06-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009295834A true JP2009295834A (ja) 2009-12-17

Family

ID=41399498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008148859A Pending JP2009295834A (ja) 2008-06-06 2008-06-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8044440B2 (ja)
JP (1) JP2009295834A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837679B2 (en) 2020-10-30 2023-12-05 Tohoku University Display device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076746B2 (en) * 2009-06-26 2011-12-13 Omnivision Technologies, Inc. Back-illuminated image sensors having both frontside and backside photodetectors
US20100327389A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensors having both frontside and backside photodetectors
GB201020024D0 (en) 2010-11-25 2011-01-12 St Microelectronics Ltd Radiation sensor
GB201020023D0 (en) 2010-11-25 2011-01-12 St Microelectronics Ltd Radiation sensor
GB2486000A (en) 2010-11-30 2012-06-06 St Microelectronics Res & Dev Optical proximity detectors with arrangements for reducing internal light propagation from emitter to detector
GB2485998A (en) 2010-11-30 2012-06-06 St Microelectronics Res & Dev A single-package optical proximity detector with an internal light baffle
GB2485996A (en) 2010-11-30 2012-06-06 St Microelectronics Res & Dev A combined proximity and ambient light sensor
JP5659903B2 (ja) * 2011-03-29 2015-01-28 ソニー株式会社 発光素子・受光素子組立体及びその製造方法
US9570648B2 (en) * 2012-06-15 2017-02-14 Intersil Americas LLC Wafer level optical proximity sensors and systems including wafer level optical proximity sensors
TWI491059B (zh) * 2012-10-04 2015-07-01 Upi Semiconductor Corp 接近感測器及其電路佈局方法
US9064773B2 (en) 2012-10-26 2015-06-23 Lg Innotek Co., Ltd. Light emitting device package
CN104657001A (zh) * 2013-11-22 2015-05-27 索尼公司 近距离传感装置及其制造方法、以及电子设备
US10636765B2 (en) * 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055894A (en) * 1988-09-29 1991-10-08 The Boeing Company Monolithic interleaved LED/PIN photodetector array
JP2001183458A (ja) 1999-12-28 2001-07-06 Tadanori Miyauchi 距離センサ
US6608360B2 (en) * 2000-12-15 2003-08-19 University Of Houston One-chip micro-integrated optoelectronic sensor
MY131962A (en) * 2001-01-24 2007-09-28 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
JP4247017B2 (ja) * 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
US8323982B2 (en) * 2007-01-11 2012-12-04 Valencell, Inc. Photoelectrocatalytic fluid analyte sensors and methods of fabricating and using same
US20090272430A1 (en) * 2008-04-30 2009-11-05 Emcore Solar Power, Inc. Refractive Index Matching in Inverted Metamorphic Multijunction Solar Cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837679B2 (en) 2020-10-30 2023-12-05 Tohoku University Display device

Also Published As

Publication number Publication date
US8044440B2 (en) 2011-10-25
US20090302329A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
JP2009295834A (ja) 半導体装置及びその製造方法
KR101524359B1 (ko) 로우 프로파일 이미지 센서 패키지 및 방법
JP5148045B2 (ja) オプトカプラおよびオプトカプラ製造方法
TW201715695A (zh) 晶圓級光電子器件封裝及其製造方法
JP2004319530A (ja) 光半導体装置およびその製造方法
JP2007288050A (ja) 半導体装置および半導体装置の製造方法
US20150054108A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
JP2013506976A (ja) オプトエレクトロニクス部品
JP2013535847A (ja) 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法
TW201639181A (zh) 具有串音屏障的晶圓級光電子器件封裝及其製造方法
WO2017104635A1 (ja) 光学装置
JP2006191126A (ja) 半導体装置の製造方法
JP5551516B2 (ja) 樹脂封止パッケージ
JP4426279B2 (ja) 赤外線データ通信モジュール
JP6133287B2 (ja) 光源一体型光センサ
JP5010199B2 (ja) 発光装置
JP2010093285A (ja) 半導体装置の製造方法
CN111656540B (zh) 半导体装置
JP2017092352A (ja) 受発光装置および受発光装置の製造方法
TW201818877A (zh) 光學式生醫感測器模組及其製作方法
JP2012516047A (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
JP6825874B2 (ja) 側面型光半導体装置
JP2007053196A (ja) 受光モジュールおよびその製造方法
JP2009130294A (ja) 実装方法
JP6356746B2 (ja) 光半導体装置