CN101373784B - 光电二极管阵列及其制造方法和放射线检测器 - Google Patents

光电二极管阵列及其制造方法和放射线检测器 Download PDF

Info

Publication number
CN101373784B
CN101373784B CN2008101695394A CN200810169539A CN101373784B CN 101373784 B CN101373784 B CN 101373784B CN 2008101695394 A CN2008101695394 A CN 2008101695394A CN 200810169539 A CN200810169539 A CN 200810169539A CN 101373784 B CN101373784 B CN 101373784B
Authority
CN
China
Prior art keywords
photodiode
photodiode array
semiconductor substrate
recess
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101695394A
Other languages
English (en)
Other versions
CN101373784A (zh
Inventor
柴山胜己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN101373784A publication Critical patent/CN101373784A/zh
Application granted granted Critical
Publication of CN101373784B publication Critical patent/CN101373784B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种光电二极管阵列及其制造方法和放射线检测器，其目的在于防止在安装时因光检测部的损伤而引起杂音的发生。这种光电二极管阵列，是在n型硅基板(3)的被检测光的入射面侧，以阵列状而形成有多个光电二极管(4)，并且在光电二极管(4)形成有贯通入射面侧和其背面侧的贯通配线(8)，其中，在其入射面侧设置有比各光电二极管(4)的非形成区域更凹陷的具有规定深度的凹部(6)，在其凹部(6)设置光电二极管(4)来形成光电二极管阵列(1)。

Description

光电二极管阵列及其制造方法和放射线检测器
本申请是申请日为2004年3月10日、申请号为200480006747.2 (PCT/JP2004/003115)、发明名称为光电二极管阵列及其制造方法和放射线检测器的专利申请的分案申请。
技术领域
本发明涉及光电二极管阵列及其制造方法和放射线检测器。
背景技术
作为这种光电二极管阵列，在现有技术中，公知有通过连接光入射面侧和背面侧的贯通配线(电极)，而将来自光电二极管阵列的输出信号与背面侧进行电气连接类型的表面入射型光电二极管阵列(例如，参照日本国专利公开2001—318155号公报)。该公报所揭示的光电二极管阵列如图19所示，从由形成为光电变换部主体的光电二极管144a、144b、144c、…144n所形成的各个扩散层151取出信号的配线152形成于光电二极管阵列144的表面，其配线152延伸设置成与贯通Si配线基板153的表里的贯通配线154连接。此外，在光电二极管144的背面侧形成有连接于贯通配线154的凸块155，配线152、贯通配线154、以及Si配线基板153之间通过氧化硅膜的绝缘膜156a、156b、以及156c而保持绝缘。
发明内容
然而，在安装上述光电二极管阵列时，例如在安装CT用光电二极管阵列时，作为吸附芯片的夹套，虽然可以使用平夹套和角锥夹套，但是通常在进行倒装接合的情况下使用的是平夹套。对于CT用光电二极管阵列来说，其芯片面积较大(例如，1边为20mm的矩形)，如图18B所示，当利用使用通常安装架的角锥夹套161时，由于芯片162和角锥夹套161的间隙163而产生翘曲毛刺，该翘曲毛刺有可能造成位置偏差从而使安装精度降低。此外，在进行倒装接合时有必要进行加热以及加压，但是，角锥夹套161的热传导效率有可能不佳，此外，因所施加的压力而有可能损伤芯片边缘，因此，角锥夹套161并不适合于薄芯片。基于以上原因，如图18A所示，在进行倒装接合的情况下，一边由与芯片面作面接触的平夹套160吸附芯片162，一边由热块164对芯片162施加热与压力。
然而，当使用平夹套160时，芯片162的芯片面全体形成为与平夹套160接触。在该芯片162中，与平夹套160接触的芯片面是形成光检测部、即形成构成光电二极管阵列的杂质扩散层的光入射面。若该成为光入射面的芯片面全体在与平夹套160接触而受到加压以及加热，则光检测部本身会遭受到物理损伤。如此一来，光检测部也会因表面损伤而引起外观不良或者特性劣化(暗电流或者杂音的增加等)。
因此，本发明为了解决上述课题，其目的在于提供一种能够防止在安装时因光电二极管阵列的损伤所引起的特性劣化的光电二极管阵列以及其制造方法和放射线检测器。
为了解决上述课题，本发明的光电二极管阵列的特征在于，包括：在被检测光的入射面侧，以阵列状形成有多个光电二极管的半导体基板；和贯通该半导体基板的该入射面侧和其背面侧，并且与该光电二极管电气连接的贯通配线，其中，在该半导体基板的入射面侧，形成具有规定深度的凹部，在该凹部形成该光电二极管。
对于该光电二极管阵列来说，因为比起形成有光电二极管的区域，未形成的区域比较突出，所以通过其未形成的区域，在被形成的区域与安装时使用的平夹套之间形成有间隙。因此，被形成的区域不与平夹套直接接触，不会承受因加压或者加热而产生的应力。
此外，对于上述光电二极管阵列来说，优选形成有多个上述凹部，并且其邻接的各凹部相互连通。上述凹部按照各个光电二极管而形成，其邻接的各凹部相互连通，并且也可在其各凹部逐个形成光电二极管。
因为这些光电二极管阵列邻接的各个凹部相互连通，所以档在入射面侧涂敷树脂(例如安装闪烁面板时的光学树脂)时，其树脂遍及各个凹部，并且在各个凹部内难以产生气泡。
此外，上述光电二极管阵列优选为，还包括形成在半导体基板的该入射面侧、用以电气连接光电二极管和贯通配线的电极配线，并且将规定的深度设定成比电极配线的厚度大。从而，光电二极管通过其非形成区域而被可靠地保护。
而且，在这些光电二极管阵列中，优选在半导体基板上，在邻接的各个光电二极管之间设置分离各光电二极管的杂质区域(分离层)。这些光电二极管阵列因为通过分离层来抑制表面泄漏，所以邻接的光电二极管被可靠地电气分离。
其次，本发明提供一种光电二极管阵列的制造方法，其特征在于，包括：第一工序，在由第一导电型的半导体所构成的半导体基板上，形成贯通该半导体基板的两侧表面的贯通配线；第二工序，在该半导体基板的单侧表面，在规定的区域形成比周围的区域更凹陷的凹部；和第三工序，向该凹部添加杂质以形成多个第二导电型的杂质扩散层，将各杂质扩散层和该半导体基板的多个光电二极管以阵列状配列设置。
通过该光电二极管阵列的制造方法，在半导体基板的单侧表面，形成比周围区域更凹陷的凹部，从而能够获得在其凹部形成有以阵列状配列的多个光电二极管的光电二极管阵列。
在上述光电二极管阵列的制造方法种，上述第一工序包括：在该半导体基板形成多个穴部的工序；在含有该各个穴部的该半导体基板的至少单侧表面上形成导电性覆盖膜的工序；和研磨该半导体基板以除去该导电性覆盖膜的工序。
对于这些光电二极管阵列的制造方法来说，在上述第一工序之后，包括在邻接的添加该杂质的区域之间，添加其他杂质以设置第一导电型的杂质区域的工序。通过该制造方法，能够获得邻接的各光电二极管被可靠分离了的光电二极管阵列。
而且，本发明提供一种放射线检测器，其包括上述任意一个光电二极管阵列，以及安装在该光电二极管阵列的被检测光的入射面侧，且通过入射的放射线而发光的闪烁面板。
此外，提供一种放射线检测器，包括：由上述任意一种制造方法制造的光电二极管阵列，以及安装在光电二极管阵列的上述凹部的形成侧、通过入射的放射线而发光的闪烁面板。
这些放射线检测器因为具有上述光电二极管阵列，所以形成在其光入射面侧的光电二极管因为非形成区域的存在而受到保护，不会在安装时因加压或者加热而受损伤，能够防止因杂音或者暗电流的增加等所造成的特性恶化。
附图说明
图1是模式表示本实施方式的光电二极管阵列的主要部分的放大截面图。
图2是表示构成光电二极管阵列的半导体芯片的侧面图以及将其主要部分予以放大的截面图。
图3是表示本实施方式的光电二极管阵列的制造工序途中的过程的主要部分放大截面图。
图4是表示图3的后续工序的主要部分的放大截面图。
图5是表示图4的后续工序的主要部分的放大截面图。
图6是表示图5的后续工序的主要部分的放大截面图。
图7是表示图6的后续工序的主要部分的放大截面图。
图8是表示图7的后续工序的主要部分的放大截面图。
图9是表示图8的后续工序的主要部分的放大截面图。
图10是表示图9的后续工序的主要部分的放大截面图。
图11是表示图10的后续工序的主要部分的放大截面图。
图12是模式表示本实施方式的其他光电二极管阵列的主要部分的放大截面图。
图13是模式表示本实施方式的又一光电二极管阵列的主要部分的放大截面图。
图14是模式表示本实施方式的再一光电二极管阵列的主要部分的放大截面图。
图15是模式表示本实施方式的具有光电二极管阵列的放射线检测器的主要部分的放大截面图。
图16A是模式表示本实施方式的光电二极管阵列的平面图，是将非形成区域作为连续的十字交差状的壁部而设置的情况。
图16B是模式表示本实施方式的光电二极管阵列的平面图，是将非形成区域作为其十字部以外的部分是断续地连接的壁部设置的情况。
图16C是模式表示本实施方式的光电二极管阵列的平面图，是十字部的部分以十字状连接的壁部设置的情况。
图17A是模式表示本实施方式的光电二极管阵列的其他平面图，是在包围形成区域全体的位置设置修边的壁部的情况。
图17B是设置成欠缺图17A的一部分壁部的情况。
图17C是同时设置图16A和图17A的壁部的情况。
图18A是模式地表示利用夹套吸附半导体芯片的状态，为以平夹套吸附的状态的截面图。
图18B是模式地表示利用夹套吸附半导体芯片的状态，为以角锥夹套吸附的状态的截面图。
图19是表示现有技术的光电二极管阵列的截面图。
具体实施方式
以下，对本发明的实施方式进行说明。此外，对同一要素标注同一符号，并省略重复的说明。
图1是表示有关本发明的实施方式的光电二极管阵列1的模式截面图。其中，在以下的说明中，将光L的入射面设为表面，其相反侧的面设为背面。在以下各图中，为了图式的便利性而对尺寸进行了适当的变更。
对于光电二极管阵列1来说，pn接合的多个光电二极管4在纵横方向上被二维配列成规则正确的阵列状，其各个光电二极管4具有作为光电二极管阵列1的一个象素的功能，整体构成为一个光检测部。
光电二极管阵列1具有厚度为150～500μm(优选为400μm)程度、且杂质浓度为1×1012～1015/cm3程度的n型(第一导电型)硅基板3。n型硅基板3的表面以及背面形成由厚度为0.05～1μm(优选为0.1μm)程度的SiO2所构成的钝化膜2。此外，在光电二极管阵列1的表面侧，凹部6根据各光电二极管4而形成有多个。
对于各凹部6来说，例如，以凹陷的方式而形成为1mm×1mm大小的矩形形状，并具有规定的深度。在各自的底部分别设置有杂质浓度为1×1015～1020/cm3程度、膜厚为0.05～20μm程度(优选为0.2μm)的p型(第二导电型)杂质扩散层5。p型杂质扩散层5和n型硅基板3的pn接合被配列成纵横有规则的阵列状，其各自构成光电二极管4。
然后，各p型杂质扩散层5的存在区域是形成有光电二极管4的区域(形成区域)，而除其以外的区域是成为未形成有光电二极管的非形成区域，两者的台阶差、即凹部6的深度d被设定为比后述电极配线9的膜厚大(例如0.05～30μm，优选为10μm程度)。
此外，对于光电二极管阵列1来说，光电二极管4各自具有贯通配线8。各贯通配线8贯通n型硅基板3的表面侧和背面侧且形成为直径10μm～100μm程度(优选为50μm程度)，由磷的浓度为1×1015～1020/cm3程度的多晶硅构成，其表面侧通过由铝构成的电极配线9(膜厚为1μm程度)而与p型杂质扩散层5电气连接，背面侧通过由同为铝构成的电极片10(膜厚为0.05μm～5μm，优选为1μm程度)而电气连接。此外，焊料的凸块电极12经由Ni—Au构成的凸点下金属化层(UBM)11而与其各电极片10连接。各贯通配线8被设置在未形成有光电二极管4的非形成区域，但是也可设置在除其以外的部分。
而且，对于图示的光电二极管阵列1来说，在p型杂质扩散层5彼此之间、即在邻接的光电二极管4、4之间，将n+型杂质区域(分离层)7设置成深度为0.5～6μm程度。对于该n+型杂质区域(分离层)7来说，因为具有电气分离邻接的光电二极管4、4的功能，所以，通过设置其而能够可靠地电气分离邻接的光电二极管4、4，能够减低光电二极管4彼此的串音。但是，即使光电二极管阵列1未设置此n+型杂质区域7，也具有在实用上可充分得到容许程度的光检测特性。
图2是表示构成光电二极管阵列1的半导体芯片30的侧面图以及将其主要部分放大表示的截面图。如图2所示，半导体芯片30是宽度W1为22.4mm程度、厚度D大约为0.3mm的极薄的板状，具有多个上述光电二极管4(例如16×16个，二维配置)，邻接的象素间的间距W2为1.4mm程度的大面积(例如，22.4mm×22.4mm程度)的芯片。
然后，对于如上述那样构成的光电二极管阵列1来说，当光L从表面侧入射时，向各p型杂质扩散层5入射被检测光L，各光电二极管4生成对应其入射光的载体。因生成载体而产生的光电流经由连接至各p型杂质扩散层5的电极配线9以及贯通配线8，并且经由背面侧的各电极片10和UBM11，而从凸块电极12被取出。通过来自该凸块电极12的输出来进行入射光的检测。
如上所述，对于光电二极管阵列1来说，因为光电二极管4分别被配置在各凹部6的底部，所以比起各光电二极管4的形成区域，其周围的区域(非形成区域)是以最大且对应深度d的大小而突出。因此，对于光电二极管阵列1来说，在将半导体芯片30以平夹套吸附而进行倒装接合的情况下时，其非形成区域与平夹套接触，因为构成光检测部的光电二极管4的形成区域与平夹套之间确保有间隙，因此其形成区域被非形成区域所保护，不会与平夹套直接接触。因此，光电二极管阵列1的光检测部因为不直接承受因加压的应力或者因加热的应力，所以光检测部本身也不会受到物理损伤，能够抑制因损伤而引起地杂音或者暗电流等的发生。因此，光电二极管阵列1可进行高精度(S/N比高)的光检测。
此外，如后所述，除倒装接合以外，例如在使光电二极管阵列1与闪烁器一体化而作为CT用传感器的情况下，因为闪烁器不与光检测部直接接触，所以也可避免闪烁器在安装时的损伤。
对于上述凹部6来说，其是按照各光电二极管4而形成的，但是，为了这样形成，也可以在n型硅基板3的表面，例如，如图16A所示，在纵横方向配置多个相对于形成区域具有台阶差的、且连续的壁部13a，并且以十字状使其作交差，来形成光电二极管的非形成区域。此外，如图16B所示，也可以在其十字部13b以外的部分断续地配置壁部13c来形成非形成区域，如图16C所示，也可以在十字部13b配置十字状的壁部13d来形成非形成区域。而且，虽然图未示出，但是，也可以将凹部6左右均等大分为两部分，分成多个区域形成，在各凹部上形成一个或者两个以上的光电二极管4。
如此一来，在形成多个凹部6的情况下，邻接的各凹部6可以在相互未被非形成区域完全区隔下而保持连通。为了这样，例如也可以将非形成区域形成为，将上述壁部13c、十字状壁部13d断续配置。
此外，也可以取代使邻接的各凹部6连通，而改以在n型硅基板3的表面侧，例如，如图17A所示，在包围光电二极管4的形成区域全体的位置设置修边的框状壁部13e，使其内侧全体成为凹部6。也可以取代此框状壁部13e，而改以如图17B所示那样，设置欠缺一部份的框状壁部13f。在这些情况下，凹部6形成为相互不被非形成区域所区隔。
另一方面，非形成区域不一定全部都需要设置在比凹部6的膜厚还厚的部分，也可以如图17A、图17B所示，其一部分设置在凹部6(仅框状壁部13e、13f被形成在从表面看来高度为高的部分，其余是形成于凹部6)。但是，光电二极管4其全部必需被设置在凹部6上。
如上所述，断续配置壁部而形成非形成区域，在邻接凹部6相互未被区隔的条件下连通时，邻接的壁部彼此的间隙的机能是作为树脂(例如，接着后述闪烁面板31以设置放射线检测器40时的光学树脂35)的逃路。因此，当在n型硅基板3的表面侧涂敷有树脂时，凹部6内变成难以产生间隙(气泡)(气泡变少)，能够使涂敷的树脂正好遍及各凹部6而均匀地进行充填。
此外，如图17C所示，也可以同时设置壁部13a与框状壁部13e，但是在此情况下，各凹部6变成被非形成区域完全地区隔。
但是，上述光电二极管阵列1也可以为如下的构成。例如，如图12所示那样，使磷扩散于孔部15的侧壁，将n+型杂质区域7设置在贯通配线8的周围。如此一来，能够捕捉到形成孔部15(穴部14)时的来自损伤层的不要的载体，从而能够抑制暗电流。在此情况下所添加的磷的浓度为1×1015～1020/cm3程度，n+型杂质区域7的厚度(深度)为0.1～5μm程度即可。
此外，如图13所示，也可以在孔部15内的氧化硅膜20的上面设置膜厚为0.1～2μm程度的氮化硅膜24。如此一来，能够可靠地进行n型硅基板3与贯通配线8的绝缘并能够减低动作不良。
然后，在背面侧也掺杂磷并使其扩散，如图14所示，也可以设置n+型杂质区域7。在此情况下，可从背面取出阴极电极16。如此一来，因为不需要设置阴极用的贯通配线，所以损伤降低、暗电流降低、并且不良率也减低。当然，也可以卡根据需要从形成在表面的n+型杂质区域7设置贯通配线而使作为阴极的电极从背面侧伸出。
接着，基于图3～图11对本实施方式的光电二极管阵列1的制造方法进行说明。
首先，准备厚度为150～500μm(优选为400μm)程度的n型硅基板3。接着，如图3所示，通过ICP—RIE而在n型硅基板3的表面(以下此面是表面，相反侧的面是成为背面)侧，将直径10μm～100μm(优选为50μm)程度的未贯通的穴部14，以n型硅基板3的厚度所对应的深度(例如100～350μm程度)对应光电二极管4而形成多个，然后，在基板的表面以及背面进行热氧化处理以形成氧化硅膜(SiO2)20。然后在各穴部14形成贯通配线8。氧化硅膜(SiO2)20实现后述贯通配线8与n型硅基板3的电气绝缘。
其次，如图4所示，对于添加有杂质磷的导电性覆盖膜来说，在基板的表面和背面或者只在表面形成多晶硅膜21，同时，将添加其杂质而低电阻化的多晶硅填入穴部14。接着，如图5所示，研磨基板的表面以及背面，除去形成在表面和背面的多晶硅膜21，同时，从表面和背面使埋入穴部14的多晶硅露出，形成贯通两侧表面的孔部15，然后，使所述埋入的多晶硅作为贯通配线8，再次在基板的表面以及背面进行热氧化处理以形成氧化硅膜22。该氧化硅膜22是在后续的工序中作为n+热扩散的掩膜而被使用的。
然后，对n型硅基板3的表面侧的氧化硅膜22，进行利用规定的光光掩膜的图案化，仅在要设置n+型杂质区域7的区域开口，从其被开口的部分(开口部)使磷扩散来设置n+型杂质区域7(在未设置n+型杂质区域7的情况下也可省略该工序(杂质区域形成工序))。其后再次在基板的表面以及背面进行热氧化处理以形成氧化硅膜23(参照图6)。该氧化硅膜23是在后续的工序中作为在形成p型杂质扩散层5时的掩膜而被使用的。
接着，在n型硅基板3的表面以及背面，通过LP—CVD(或者等离子体CVD)形成氮化硅膜(SiN)24，然后，如图7所示，进行利用规定的光掩膜的图案化，从对应各凹部6的部分除去氮化硅膜24和氧化硅膜23，仅在未形成各凹部6的部分残留氮化硅膜24和氧化硅膜23。在此工序，通过适宜变更氮化硅膜24和氧化硅膜23的残留区域，而能以上述的各种图案形成非形成区域。
然后，使用氢氧化钾(KOH)或者TMAH等的硅蚀刻液，将残留的氮化硅膜(SiN)24和氧化硅膜23作为掩膜，进行以n型硅基板3为对象的异方性蚀刻，再将进行热氧化后所残留的氮化硅膜(SiN)24除去。通过经过该工序，未被氮化硅膜(SiN)24(以及氧化硅膜23)所被覆的部分是比周围的区域更凹陷而形成上述凹部6。通过所述热氧化，氧化硅膜23与形成在凹部6的氧化硅膜连接而形成氧化硅膜25(参照图8)。其中，该钝化膜2在各p型杂质扩散层5上也具有防止反射膜的效果，通过改变厚度，而能够使所期望的波长可获得高的光检测感度。
其次，对于氧化硅膜25来说，进行利用规定的光掩膜的图案化，在各凹部6的底部的、要形成各p型杂质扩散层5的区域设置开口。接着，从其开口部使硼扩散，将p型杂质扩散层5以二维配列形成纵横的阵列状。其后再次在基板的表面以及背面进行热氧化处理以形成氧化硅膜26(参照图9)。该氧化硅膜26成为钝化膜2。该钝化膜2在各p型杂质扩散层5上也具有防止反射膜的效果，通过改变厚度，能够使所希望的波长获得高的光检测感度。因此，各p型杂质扩散层5与n型硅基板3的pn接合的光电二极管4是在凹部6的底部形成为在纵横方向以二维配列的阵列状，该光电二极管4成为对应象素的部分。
而且，通过像蚀刻技术，在形成有各贯通配线8的区域形成接触孔。接着，分别在表面以及背面的整个表面形成铝金属膜，然后，使用规定的光掩膜来进行图案化，利用光蚀刻技术，除去其金属膜的不要部分，且在表面侧形成电极配线9，在背面侧形成电极片10(参照图10)。
接着，在各电极片10上设置凸块电极12，在使用焊料作为凸块电极12时，因为焊料对铝的湿润性并不佳，所以在各电极片10形成用以中介各电极片10与凸块电极12的UBM11，而重叠于其UBM11以形成凸块电极12。通过经历以上工序，在不产生因安装时的损伤所造成的杂音的情况下，能够制造能进行高精度光检测的光电二极管阵列1。
在此情况下，对于UBM11来说，是通过无电解电镀并使用Ni—Au而形成的，但是也可以通过剥落法(lift-offmethod)，使用Ti—Pt、Au或者Cr—Au来形成。在通过无电解电镀来形成UBM11的情况下，有必要以绝缘膜来保护表面和背面来进行电镀，使得要形成UBM11的部分，即只有各电极片10露出。在本实施例中，因为电极配线9从表面露出，所以在电镀时，只要在表面形成通过光致抗蚀剂或者等离子体CVD等的SiO2或者SiN即可。在使用SiO2或者SiN的情况下，若判断对光电二极管的光学特性不影响，则不除去而使其留下也没关系。这是保持位于表面的电极配线9，同时更是通过保护光电二极管而提升可靠性。此外，凸块电极12是利用焊料球搭载法或者印刷法而在规定的UBM11上形成焊料，再通过回焊而可获得。其中，凸块电极12并不局限于焊料，可以是金凸块、镍凸块、铜凸块，也可以是包含有导电性填料等金属的导电性树脂凸块。
其次，对本发明的放射线检测器的实施方式进行说明。图15是本实施方式的放射线检测器40的侧截面图。该放射线检测器40包括：使放射线入射，再将通过其放射线所产生的光从光射出面31a射出的闪烁面板31，以及将从闪烁面板31射出的光从光入射面入射再变换成电气信号的上述光电二极管阵列1。该放射线检测器40的特征是具备有本发明的光电二极管阵列1。
闪烁面板31被安装在光电二极管阵列1的表面侧(入射面侧)，光电二极管阵列1的表面侧设置有上述的凹部6。为此，闪烁面板31的背面，即光射出面31a虽然与光电二极管阵列1的非形成区域搭接，但是并不与直接光电二极管4的形成区域接触。此外，虽然在闪烁面板31的光射出面31a和凹部6之间形成有间隙，但是此间隙是充填具有考虑到不使光透过特性劣化的折射率的光学树脂35，根据该光学树脂35，由闪烁面板31所射出的光有效率地入射至光电二极管阵列1。此光学树脂35可以使用具有使闪烁面板31所射出的光透过的性质的环氧树脂、或者丙烯酸树脂、氨基甲酸脂树脂、硅树脂、氟树脂等，也可以使用以这些为基材的复合材料。
然后，在将光电二极管阵列1接合在图未示出的安装配线基极上时，是以平夹套吸附表面。但是，因为光电二极管阵列1的表面设置有上述凹部6，所以平夹套的吸附面不直接与光检测部接触，而且，通过闪烁面板31的安装，其光射出面31a也不与光电二极管4的形成区域直接接触。因此，具有这种光电二极管阵列1和闪烁面板31的放射线检测器40，因为可以防止在安装时的因光检测部的损伤所产生的杂音或者暗电流等，所以能够进行高精度的光检测，也能进行精度佳的放射线检测。
工业可利用性：
如上所述，根据本发明，在光电二极管阵列及其制造方法和放射线检测器中，能够有效地防止因安装时的光电二极管的损伤所造成的杂音或者暗电流的发生。

Claims (7)

1.一种光电二极管阵列，其特征在于，
包括：
在被检测光的入射面侧以阵列状形成有多个光电二极管的半导体基板，其中，
在所述半导体基板的所述入射面侧，形成有多个具有规定深度的凹部，其邻接的各个凹部相互连通，
在所述凹部形成有所述光电二极管，
在未形成有所述光电二极管的区域，形成有贯通所述半导体基板的所述入射面侧和其背面侧并与所述光电二极管电气连接的贯通配线。
2.一种光电二极管阵列，其特征在于，
包括：
在被检测光的入射面侧以阵列状形成有多个光电二极管的半导体基板，其中，
在所述半导体基板的所述入射面侧，具有规定深度的凹部按照每个所述光电二极管而形成，其邻接的各个凹部相互连通，
在该各个凹部逐个形成有所述光电二极管，
在未形成有所述光电二极管的区域，形成有贯通所述半导体基板的所述入射面侧和其背面侧，并且与所述光电二极管电气连接的贯通配线。
3.如权利要求1或2所述的光电二极管阵列，其特征在于：
在所述贯通配线的周围形成有分离层。
4.如权利要求1或2所述的光电二极管阵列，其特征在于：
还包括形成在所述半导体基板的所述入射面侧、用以电气连接所述光电二极管和所述贯通配线的电极配线，
所述规定深度被设定为比所述电极配线的厚度大。
5.如权利要求1或2所述的光电二极管阵列，其特征在于：
在所述半导体基板上，在邻接的所述各光电二极管之间设置有由分离其各光电二极管的杂质区域构成的分离层。
6.一种放射线检测器，其特征在于，包括：
如权利要求1至5中的任何一项所述的光电二极管阵列，以及
安装在该光电二极管阵列的所述被检测光的入射面侧，通过入射的放射线而发光的闪烁面板。
7.一种光电二极管阵列的制造方法，其特征在于，包括：
第一工序，在由第一导电型的半导体构成的半导体基板上，形成贯通该半导体基板的两侧表面的贯通配线；
第二工序，在所述半导体基板的单侧表面，形成比周围区域更凹陷的多个凹部，该多个凹部中的邻接的各个凹部相互连通；和
第三工序，向所述凹部添加杂质以形成多个第二导电型的杂质扩散层，以阵列状配列并设置由各个杂质扩散层和所述半导体基板形成的多个光电二极管。
CN2008101695394A 2003-03-10 2004-03-10 光电二极管阵列及其制造方法和放射线检测器 Expired - Fee Related CN101373784B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003-063708 2003-03-10
JP2003063708 2003-03-10
JP2003063708A JP4220808B2 (ja) 2003-03-10 2003-03-10 ホトダイオードアレイおよびその製造方法並びに放射線検出器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800067472A Division CN100438053C (zh) 2003-03-10 2004-03-10 光电二极管阵列及其制造方法和放射线检测器

Publications (2)

Publication Number Publication Date
CN101373784A CN101373784A (zh) 2009-02-25
CN101373784B true CN101373784B (zh) 2010-12-15

Family

ID=32984439

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004800067472A Expired - Fee Related CN100438053C (zh) 2003-03-10 2004-03-10 光电二极管阵列及其制造方法和放射线检测器
CN2008101695394A Expired - Fee Related CN101373784B (zh) 2003-03-10 2004-03-10 光电二极管阵列及其制造方法和放射线检测器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004800067472A Expired - Fee Related CN100438053C (zh) 2003-03-10 2004-03-10 光电二极管阵列及其制造方法和放射线检测器

Country Status (7)

Country Link
US (1) US20070158708A1 (zh)
EP (1) EP1605514A4 (zh)
JP (1) JP4220808B2 (zh)
KR (1) KR101152568B1 (zh)
CN (2) CN100438053C (zh)
TW (1) TWI312198B (zh)
WO (1) WO2004082024A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114716A2 (en) * 2005-04-26 2006-11-02 Koninklijke Philips Electronics, N.V. Double decker detector for spectral ct
TW200644165A (en) * 2005-05-04 2006-12-16 Icemos Technology Corp Silicon wafer having through-wafer vias
KR20080061021A (ko) * 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
FR2926371B1 (fr) * 2008-01-10 2012-07-13 Pe Rl Detecteur de radon et dispositif de detection en continu integrant ledit detecteur.
JP5215330B2 (ja) * 2010-02-01 2013-06-19 シャープ株式会社 裏面電極型太陽電池の製造方法、裏面電極型太陽電池および裏面電極型太陽電池モジュール
JP5832852B2 (ja) 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5791461B2 (ja) * 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
JP6068955B2 (ja) * 2012-11-28 2017-01-25 浜松ホトニクス株式会社 フォトダイオードアレイ
JP6068954B2 (ja) * 2012-11-28 2017-01-25 浜松ホトニクス株式会社 フォトダイオードアレイ
JP6169856B2 (ja) * 2013-02-13 2017-07-26 浜松ホトニクス株式会社 裏面入射型エネルギー線検出素子
JP5970641B2 (ja) * 2014-12-09 2016-08-17 雫石　誠 撮像装置
WO2017010311A1 (ja) * 2015-07-16 2017-01-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法、および電子機器
WO2019019041A1 (en) * 2017-07-26 2019-01-31 Shenzhen Xpectvision Technology Co., Ltd. METHODS OF MAKING AND USING X-RAY DETECTORS
FR3103987A1 (fr) * 2019-11-29 2021-06-04 Sagemcom Broadband Sas Procede de securisation de flux de donnees entre un equipement de communication et un terminal distant, equipement mettant en oeuvre le procede

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328334A (zh) * 2000-06-07 2001-12-26 夏普公司 含电路的光检测器及其制造方法和使用其的光装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860568A (ja) * 1981-10-06 1983-04-11 Mitsubishi Electric Corp 半導体撮像装置
JPS5985188A (ja) * 1982-11-08 1984-05-17 Nec Corp 固体撮像素子
JPH01290268A (ja) * 1988-05-18 1989-11-22 Fuji Electric Co Ltd 受光素子
US5587611A (en) * 1995-05-08 1996-12-24 Analogic Corporation Coplanar X-ray photodiode assemblies
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
KR100298178B1 (ko) * 1998-06-29 2001-08-07 박종섭 이미지센서의포토다이오드
AU1474200A (en) * 1998-11-09 2000-05-29 Jan S Iwanczyk Gamma-ray detector employing scintillators coupled to semiconductor drift photodetectors
US20030089929A1 (en) * 2001-02-14 2003-05-15 Rhodes Howard E. Trench photosensor for a CMOS imager
JP2001007380A (ja) * 1999-06-25 2001-01-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001318155A (ja) * 2000-02-28 2001-11-16 Toshiba Corp 放射線検出器、およびｘ線ｃｔ装置
TW466780B (en) * 2000-03-17 2001-12-01 Taiwan Semiconductor Mfg Method to accurately control the manufacturing of high performance photodiode
US6426991B1 (en) * 2000-11-16 2002-07-30 Koninklijke Philips Electronics N.V. Back-illuminated photodiodes for computed tomography detectors
JP2002270808A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置
JP4653336B2 (ja) * 2001-04-18 2011-03-16 浜松ホトニクス株式会社 エネルギー線検出器及び装置
JP3735547B2 (ja) * 2001-08-29 2006-01-18 株式会社東芝 半導体装置及びその製造方法
JP2003066150A (ja) * 2001-08-30 2003-03-05 Canon Inc 蛍光板、放射線検出装置および放射線検出システム
US6777729B1 (en) * 2002-09-25 2004-08-17 International Radiation Detectors, Inc. Semiconductor photodiode with back contacts

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328334A (zh) * 2000-06-07 2001-12-26 夏普公司 含电路的光检测器及其制造方法和使用其的光装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2001-318155A 2001.11.16
JP特开2002-270808A 2002.09.20

Also Published As

Publication number Publication date
JP2004273833A (ja) 2004-09-30
EP1605514A1 (en) 2005-12-14
CN1759485A (zh) 2006-04-12
CN101373784A (zh) 2009-02-25
KR101152568B1 (ko) 2012-06-01
EP1605514A4 (en) 2008-04-09
TW200428672A (en) 2004-12-16
KR20050115889A (ko) 2005-12-08
US20070158708A1 (en) 2007-07-12
TWI312198B (en) 2009-07-11
JP4220808B2 (ja) 2009-02-04
CN100438053C (zh) 2008-11-26
WO2004082024A1 (ja) 2004-09-23

Similar Documents

Publication Publication Date Title
KR101152568B1 (ko) 포토 다이오드 어레이 및 그 제조방법 및 방사선 검출기
CN101373783B (zh) 光电二极管阵列及其制造方法
CN101311749B (zh) 光电二极管阵列及其制造方法和放射线检测器
US20110057112A1 (en) Photodiode array adn production method thereof, and radiation detector
CN100446261C (zh) 背面入射型光电二极管阵列、其制造方法以及半导体装置
CN100466273C (zh) 光电二极管阵列及其制造方法和放射线检测器
KR101047671B1 (ko) 광다이오드 어레이와 그 제조 방법 및 방사선 검출기
JP2009139373A (ja) 放射線検出器の製造方法
JP2008294454A (ja) ホトダイオードアレイおよびその製造方法
JP2005294435A (ja) 半導体光検出素子及び光検出装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101215

Termination date: 20130310