JPH07321146A - ワイヤーボンディング用認識マークの配置方法 - Google Patents

ワイヤーボンディング用認識マークの配置方法

Info

Publication number
JPH07321146A
JPH07321146A JP6110808A JP11080894A JPH07321146A JP H07321146 A JPH07321146 A JP H07321146A JP 6110808 A JP6110808 A JP 6110808A JP 11080894 A JP11080894 A JP 11080894A JP H07321146 A JPH07321146 A JP H07321146A
Authority
JP
Japan
Prior art keywords
wire bonding
bonding
wire
marks
recognition mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6110808A
Other languages
English (en)
Inventor
Yasuo Takayama
康夫 高山
Seiya Omori
誠也 大森
Masaaki Araki
雅昭 荒木
Yasushi Miyajima
靖 宮島
Masao Funada
雅夫 舟田
Takehiro Niitsu
岳洋 新津
Shimizu Sagawa
清水 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP6110808A priority Critical patent/JPH07321146A/ja
Publication of JPH07321146A publication Critical patent/JPH07321146A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 絶縁基板上にＩＣを搭載し、ワイヤーボンデ
ィングにより基板上の回路と接続する際に、基板上に設
ける認識マークの配置方法を改良する。 【構成】 イメージセンサー１Ｂは、基板１０上に光電
変換素子２０と駆動用のＩＣ３０を搭載する。ＩＣ３０
のボンディングパッド４０，５０と、基板上のボンディ
ングパッド６０，７０との間は、導体細線４５，５５で
ワイヤボンディングされる。ワイヤボンディング装置
は、基板１０上に設けられるマーク２００Ａ，２００Ｂ
を認識してワイヤボンディングを行なう。１組のマーク
２００Ａ，２００Ｂをワイヤボンディング領域Ｗ毎に専
用に配置することにより、異なるデバイスに対してもワ
イヤボンディングのプログラムを共用することができ
る。マーク２００Ａ，２００ＢはＩＣに対して対角線上
に配置してもよい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、基板上に半導体チップ
が搭載されてワイヤーボンディングされる集積回路にお
けるワイヤーボンディング用の認識マークの配置方法に
関する。
【０００２】
【従来の技術】図３は従来のワイヤーボンディング用の
認識マークの配置方法を示す。全体を符号１で示すイメ
ージセンサは、絶縁基板１０上に光電変換素子２０と光
電変換素子の駆動用半導体素子（ＩＣ）３０が配設され
ている。光電変換素子２０は基板１０上にプリントされ
た信号読み出し用回路６２に接続し、回路６２の端部に
は基板側のワイヤーボンディングパッド６０が形成され
る。基板１０上に搭載されるＩＣ３０は、例えばその長
手方向の両側部３２，３４に沿って２列のボンディング
パッド４０，５０を有し、基板側のボンディングパッド
６０とＩＣ３０側のボンディングパッド４０の間は導体
細線４５によるワイヤーボンディングにより接続され
る。
【０００３】ＩＣ３０の他のボンディングパッド５０
は、基板１０上に設けられたパッド７０に導体細線５５
によりワイヤーボンディングされ、回路を介して他のデ
バイスに連結される。このワイヤーボンディング作業は
ワイヤーボンディング装置により自動化されている。こ
のワイヤーボンディング作業の基準位置をワイヤーボン
ディング装置が光学的に認識するために、基板１０上に
認識マーク８０が配置される。
【０００４】従来は、このワイヤーボンディング用の認
識マーク８０は、隣接するＩＣ３０が互いに共用するも
のであった。すなわち、解像能力が８ｄｏｔ／ｍｍのイ
メージセンサの場合には、各ドットの間隙は、 １／８ｍｍ＝１２５μｍ である。
【０００５】センサ駆動用のＩＣ３０は、６４ｂｉｔの
ものを用いるので、隣接するＩＣの間隙Ｌ2は、 Ｌ2＝６４×１２５μｍ ＝８０００μｍ となる。
【０００６】ＩＣ３０の長手方向の寸法Ｌ1は、例えば
７．６ｍｍである。ワイヤーボンディング用のパッド６
０のピッチＰは、例えば１１０μｍであるために、ワイ
ヤーボンディング領域の幅寸法Ｗは、 Ｗ＝６４×１１０μｍ ＝７０４０μｍ 程度となる。
【０００７】すなわち、隣接するワイヤーボンディング
領域の間隙寸法Ｇは、 Ｇ＝８０００μｍ−７０４０μｍ ＝９６０μｍ となり、この間隙にワイヤーボンディング用認識マーク
８０を配置することができた。ワイヤーボンディング認
識マーク８０は、例えば一辺が４００μｍの正四辺形の
形状を有する。ワイヤーボンディング装置のカメラがこ
のマークの中心を認識することにより、第１のボンディ
ングパッド６０までの距離Ｓを判定し、ボンディングを
自動的に行う。
【０００８】この８ｄｏｔ／ｍｍの仕様のイメージセン
サーに近接した解像能力を有するイメージセンサーとし
て、２００ｄｏｔ／インチのイメージセンサーがある。
この２００ｄｏｔ／インチのイメージセンサーの場合に
は、隣接するドットの間隙は、 ２５．４ｍｍ／２００＝１２７μｍ となる。
【０００９】この２００ｄｏｔ／インチのイメージセン
サーの場合には、基板１０上に搭載されるＩＣ３０のピ
ッチ寸法Ｌ2は、 Ｌ2＝６４×１２７μｍ ＝８１２８μｍ となる。すなわち、２００ｄｏｔ／インチのイメージセ
ンサと８ｄｏｔ／ｍｍのイメージセンサーとでは、隣接
するＩＣのピッチ寸法に１２８μｍの差が生ずる。
【００１０】
【発明が解決しようとする課題】以上のように、８ｄｏ
ｔ／ｍｍのセンサーと、２００ｄｏｔ／インチのセンサ
ーのように、極めて近接した仕様をもつセンサーの基板
をワイヤーボンディングする際に、従来のワイヤーボン
ディング認識マークのように、隣接するＩＣがその間に
設けられるマークを共用する場合には、２つの異なる仕
様のセンサーに対してマークの共通化をすることができ
なかった。この場合には、ワイヤーボンディング装置の
プログラムを作り直す必要があり、装置に蓄積した認識
データを利用することができないといった問題があっ
た。本発明は以上のような従来の問題を解消するワイヤ
ーボンディング用認識マークの配置方法を提供するもの
である。
【００１１】
【課題を解決するための手段】本発明にあっては、絶縁
基板上に配置するワイヤーボンディング用の認識マーク
を、ワイヤーボンディング用パッドの位置との間で常に
一定の関係となるようにマークを配置するものである。
【００１２】
【作用】以上のようにマークの配置することにより、異
なるデバイスにあってもマークとボンディング用パッド
と位置関係は常に一定となり、ボンディング装置はワイ
ヤーボンディングのプログラムを共用することができ
る。
【００１３】
【実施例】図１は本発明の実施例を示す説明図である。
基板１０と光電交換素子２０、ＩＣ３０、ボンディング
パッド及びワイヤーボンディングの構成は、図３の説明
と同様である。全体を符号１Ａで示すイメージセンサー
は、基板１０上に４ｄｏｔ／ｍｍの解像度を有する光電
変換素子２０を有する。４ｄｏｔ／ｍｍのイメージセン
サーの場合には、各ドットの間隙は、 １ｍｍ／４＝２５０μｍ である。センサ駆動用ＩＣ３０として例えば、６４ｂｉ
ｔのものを用いると、隣接するＩＣの間隙Ｌ2は、 Ｌ2＝６４×２５０μｍ ＝１６０００μｍ となる。
【００１４】ワイヤーボンディング用のパッド６０のピ
ッチは、例えば１１０μｍであるために、ワイヤーボン
ディング領域の幅寸法Ｗは、 Ｗ＝６４×１１０μｍ ＝７０４０μｍ 程度となる。すなわち、隣接するワイヤーボンディング
領域の間隙寸法Ｇは、 Ｇ＝１６０００μｍ−７０４０μｍ ＝８９６０μｍ となり、充分な間隙寸法を持つ。
【００１５】したがって、各ＩＣ３０毎に２個のワイヤ
ーボンディング用認識マーク１００Ａ，１００Ｂからな
る１組のマークを配置することができる。このマーク１
００Ａ，１００ＢはＩＣ３０の長辺３２に対する１本の
平行線上配置することができる。
【００１６】以上のように２個１組のワイヤーボンディ
ング用認識マーク１００Ａ，１００Ｂを各ＩＣのワイヤ
ーボンディング領域にあるボンディングパッド６０の位
置とを共通にすることにより、ワイヤーボンディング装
置は、第１のマーク１００Ａから第１のパッド６０まで
の距離Ｓを認識し、ワイヤーボンディングプログラムを
共用することができる。
【００１７】図２は本発明の他の実施例を示す。全体を
符号１Ｂで示すイメージセンサーは、２００ｄｏｔ／イ
ンチのイメージセンサーであって、基板１０上に２００
ｄｏｔ／インチ用の光電変換素子２０を有する。この場
合には、先に説明したように、隣接するＩＣ３０のピッ
チ寸法Ｌ2は８１２８μｍであり、ワイヤーボンディン
グ領域の寸法Ｗは７０４０μｍ程度となる。したがっ
て、間隙寸法Ｇは、 Ｇ＝８１２８μｍ−７０４０μｍ ＝１０８８μｍ となり、この間隙Ｇ内に２つのマークをわずかにずらし
て配置することはできない。
【００１８】そこで、本実施例においては、１組のマー
ク２００Ａ，２００Ｂを矩形の平面形状を有するＩＣ３
０の外側の対角線上の基板表面に配置するものである。
この配置により、ＩＣ３０は１組のマーク２００Ａ，２
００Ｂを専有することができ、マーク２００Ａ，２００
Ｂとボンディングパッドとの位置関係は常に一定とする
ことができる。今回はイメージセンサについての例を示
したが、ＩＣを等ピッチで並べたデバイスで、ワイヤー
ボンディングを用いて接続するものであれば応用可能で
あり、例えば、サーマルプリントヘッド、発光ダイオー
ドアレー等がある。
【００１９】
【発明の効果】本発明は以上のように、絶縁基板上に半
導体素子を搭載し、基板上にプリントされた回路との間
をワイヤーボンディングにより結線するデバイスにあっ
て、ワイヤーボンディング用に絶縁基板上に配置する１
組のマークを、各半導体素子が専用に所有するように配
置するものである。このマークの配置によれば、異なる
デバイスにあっても、ワイヤーボンディング用パッドと
マークの位置関係は常に一定となる。したがって、ワイ
ヤーボンディング装置はワイヤーボンディングのプログ
ラムを共用することができ、作業能率を向上することが
できる。
【図面の簡単な説明】
【図１】 本発明の実施例（粗密度の場合、例えば４ｄ
ｏｔ／ｍｍ）。
【図２】 本発明の実施例（２００ｄｏｔ／２５．４ｍ
ｍの場合）。
【図３】 従来の認識マーク配置例（８ｄｏｔ／ｍｍの
場合）。
【符号の説明】
１，１Ａ，１Ｂ イメージセンサ、 １０ 絶縁基板、
２０ 光電変換素子、 ３０ ＩＣ、 ４０，５０
ＩＣ上のボンディングパッド、 ４５，５５ボンディン
グワイヤー、 ６０，７０ 基板上のボンディングパッ
ド、 １００Ａ，１００Ｂ ワイヤーボンディング用認
識マーク、 ２００Ａ，２００Ｂ ワイヤーボンディン
グ用認識マーク。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮島 靖 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内 (72)発明者 舟田 雅夫 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内 (72)発明者 新津 岳洋 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内 (72)発明者 佐川 清水 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 回路がプリントされた絶縁基板と、絶縁
    基板上に設けられる電子素子と、絶縁基板上に等ピッチ
    で搭載されて基板上の回路との間をワイヤーボンディン
    グにより接続される半導体素子を有するデバイスにおい
    て、上記絶縁基板上に配置するワイヤーボンディングの
    認識用のマークを、ワイヤーボンディング用パッドの位
    置が異なる種類のデバイスに対しても一定の位置関係と
    なるように配置することを特徴とするワイヤーボンディ
    ング用認識マークの配置方法。
  2. 【請求項２】 ワイヤーボンディング用マークを半導体
    素子に対して対角に設けることを特徴とする請求項１記
    載のワイヤーボンディング用認識マークの配置方法。
  3. 【請求項３】 認識マークをワイヤーボンディングする
    位置よりも外側へ配置することを特徴とする請求項１記
    載のワイヤーボンディング用認識マークの配置方法。
JP6110808A 1994-05-25 1994-05-25 ワイヤーボンディング用認識マークの配置方法 Pending JPH07321146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6110808A JPH07321146A (ja) 1994-05-25 1994-05-25 ワイヤーボンディング用認識マークの配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6110808A JPH07321146A (ja) 1994-05-25 1994-05-25 ワイヤーボンディング用認識マークの配置方法

Publications (1)

Publication Number Publication Date
JPH07321146A true JPH07321146A (ja) 1995-12-08

Family

ID=14545189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6110808A Pending JPH07321146A (ja) 1994-05-25 1994-05-25 ワイヤーボンディング用認識マークの配置方法

Country Status (1)

Country Link
JP (1) JPH07321146A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012098595A1 (ja) * 2011-01-19 2012-07-26 パナソニック株式会社 配線基板およびそれを用いた半導体装置
CN104952852A (zh) * 2008-04-22 2015-09-30 拉碧斯半导体株式会社 半导体器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952852A (zh) * 2008-04-22 2015-09-30 拉碧斯半导体株式会社 半导体器件的制造方法
WO2012098595A1 (ja) * 2011-01-19 2012-07-26 パナソニック株式会社 配線基板およびそれを用いた半導体装置

Similar Documents

Publication Publication Date Title
EP1048473B1 (en) Thermal printhead
JPH07321146A (ja) ワイヤーボンディング用認識マークの配置方法
JPH05299702A (ja) Ｌｅｄアレイ
JP2868673B2 (ja) 入出力デバイス
JPH088414A (ja) 画像読取装置の駆動回路チップ接続構造
JP3483890B2 (ja) プリンタ用駆動ｉｃおよびそれを用いたプリントヘッド
EP0507366B1 (en) LED exposure head
US6300969B1 (en) Recording head and image recording apparatus using the same
JPH09283808A (ja) 受発光素子モジュール及びチップ
JP2619711B2 (ja) プリントヘッドおよび光情報検出装置
US6639251B1 (en) Light emitting element array module and printer head and micro-display using the same
US7129529B2 (en) Light emitting module
US7759687B2 (en) Multi-wavelength LED array package module and method for packaging the same
JP3067470B2 (ja) 画像入出力装置
JPH06342939A (ja) Ｌｅｄアレイ装置
JP2541118Y2 (ja) Ｌｅｄプリントヘッド
JPH06278313A (ja) 画像装置
KR930000704B1 (ko) 고해상도 감열기록 소자를 위한 구동집적회로의 탑재방법
US5243364A (en) Light-emitting diode print head
JPH1051587A (ja) 画像読み書きヘッド
WO2003078171A1 (fr) Tete d'ecriture optique
JP2003094721A (ja) Ｌｅｄプリントヘッド
JPH08129344A (ja) 画像装置
JP2549465Y2 (ja) 光プリントヘッド
JP3346831B2 (ja) Ｌｅｄプリントヘッド