JP3067470B2 - 画像入出力装置 - Google Patents

画像入出力装置

Info

Publication number
JP3067470B2
JP3067470B2 JP5156776A JP15677693A JP3067470B2 JP 3067470 B2 JP3067470 B2 JP 3067470B2 JP 5156776 A JP5156776 A JP 5156776A JP 15677693 A JP15677693 A JP 15677693A JP 3067470 B2 JP3067470 B2 JP 3067470B2
Authority
JP
Japan
Prior art keywords
image input
semiconductor element
output
input
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5156776A
Other languages
English (en)
Other versions
JPH0738707A (ja
Inventor
雅夫 舟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP5156776A priority Critical patent/JP3067470B2/ja
Publication of JPH0738707A publication Critical patent/JPH0738707A/ja
Application granted granted Critical
Publication of JP3067470B2 publication Critical patent/JP3067470B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Image Input (AREA)
  • Facsimile Heads (AREA)
  • Wire Bonding (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、イメージセンサやサ
ーマルプリントヘッド等の画像入出力装置に係り、特に
画像入出力装置の駆動用半導体素子と素子外部との相互
接続に使用される端子の配置に関する。
【０００２】
【従来の技術】図５は本発明を適用する画像入出力装置
であるイメージセンサの構造を示す断面図、図６は要部
の斜視図、図７は半導体素子近傍の平面図、図８は半導
体の配列を示す平面図である。全体を符号１で示すイメ
ージセンサはベース１０上に配設された駆動回路基板
（制御回路基板）２０と画像入力部の配線基板３０を有
する。ベース１０内には発光素子４０が設けられ、配線
基板３０上には、受光素子５０が設けられる。発光素子
４０からの光は、透光路５２を通って受光素子５０上に
配置される図示しない原稿を照射し、その反射光は受光
素子５０に入光し、光電変換されて光量に応じたレベル
の電気信号が出力される。この電気信号は基板３０上に
プリントされたライン６０を介して、基板３０上に設け
られた半導体素子７０に送られ、処理される。
【０００３】例えば、特開平４−１３９９５０号公報
や、特開平４−２３５４７６号公報に開示された従来の
装置にあっては、半導体素子７０は２つの長辺のうちの
１つの辺に半導体素子７０を駆動するために必要な端子
７２を配設し、他方の長辺に入出力端子７４を配設した
構造を有していた。配線基板３０上の駆動回路基板２０
に隣接する端部３２の近傍には、半導体素子を駆動する
のに必要なボンディングパット３４が設置され、駆動回
路基板２０とボンディングワイヤ８０で連結される。ボ
ンディングパッド３４と半導体素子７０上の端子７２と
はボンディングワイヤ９２で連結される。配線基板３０
上の入出力ライン６０の端部に設けられるボンディング
パッド６２は、半導体素子７０のボンディングエリアの
外側に配置され、ボンディングワイヤ９４で連結され
る。また、従来のイメージセンサ１等にあっては、図８
の（Ａ）に示すように、駆動用回路基板２０と配線基板
３０に直結用の端子２５、３５を設けてワイヤ８５で結
ぶ構造が採用されていた。
【０００４】
【発明が解決しようとする課題】従来のイメージセンサ
の構造にあっては、イメージセンサ全体の副走査方向の
幅寸法Ｗや主走査方向の長さ寸法Ｌを短縮することが難
しかった。本発明は半導体素子の端子構造を改良し、幅
寸法や長さ寸法を小型化したイメージセンサ等の画像入
出力装置を提供するものである。
【０００５】
【課題を解決するための手段】本出願の第１の発明に係
る画像入出力装置の配線基板は、基板の一方の端部に配
設される画像の入出力部と、基板の他方の端部側に配設
されるボンディングパッドを接続する配線を備える、そ
して、駆動用半導体素子は、半導体の素子の４辺のうち
の配線基板上のボンディングパッドに対向する第１の辺
に配設される第１の端子群と、第１の辺を含む他の辺に
も配設される第２の端子群とを備えた構成を有する。第
１の端子群は画像の入出力部に接続され、第２の端子群
は半導体素子を制御するための端子、電源端子または接
地端子である。また、第２の発明にあっては、駆動用半
導体素子は、半導体の素子の４辺のうちの配線基板上の
ボンディングパッドに対向する第１の端子群と、第１の
辺を含む他の辺にも配設される第２の端子群と、第１の
辺と第１の辺に対向する辺に配設されて接続される第３
の端子群とを備える。この第３の端子群は画像入出力部
と制御回路装置を接続する端子群である。
【０００６】
【作用】本発明によれば、イメージセンサやサーマルプ
リントヘッド等の画像入出力装置の基板の幅寸法を小さ
くすることが可能となる。また、イメージセンサやサー
マルプリントヘッド等の画像入出力装置の基板の長さ寸
法を小さくすることが可能となる。
【０００７】
【実施例】図１及び図２は、請求項１記載の発明の実施
例を示す。イメージセンサやサーマルヘッド等の画像入
出力装置１がベース上に配設される駆動回路基板１２０
と配線基板１３０を備えることは従来のものと同様であ
る。半導体素子１７０は、２つの長辺のうちの一方の長
辺１７０ａ側に入出力端子群１７４が配設される。そし
て、制御端子、電源端子、接地端子等の半導体素子１７
０を駆動するために必要な端子群１７２は、入出力端子
群１７４の両側部又は片側部、あるいは入出力端子の間
に分散させて配設される。この半導体を駆動するために
必要な端子は入出力端子を設けた辺１７０ａの反端辺１
７０ｂ側に配設しても良い。
【０００８】配線基板１３０上にプリントされるイメー
ジセンサの受光素子１５０やサーマルヘッドの発熱体に
連結される入出力用の配線１６０は、駆動回路基板１２
０側の端部１３２の近傍まで延び、ボンディングパッド
１６２が形成される。半導体素子１７０は、この配線１
６０の上面に絶縁性材料の膜あるいは絶縁性材料の接着
剤２００を介して接着固定される。
【０００９】半導体素子１７０に設ける入出力用の端子
１７４を配線１６０のボンディングパッド１６２と同じ
側に配設し、端子とボンディングパッドをボンディング
ワイヤ１９２で連結する。この構造により、画像入出力
装置の副走査方向の幅寸法Ｗを少なくとも半導体素子の
幅寸法分だけ短縮することができる。半導体素子を駆動
するための端子１７２は配線基板１３０上のボンディン
グパッド１３４に同じくボンディングワイヤ１９２で連
結される。半導体素子１７０の駆動用端子１７２を入出
力用端子１７４の辺とは反対側の辺に配設する場合に
は、入出力用の配線１６０と同様に駆動用配線を半導体
素子１７０の下部の基板１３０上に設け、ボンディング
パッドを介して端子１７２と連結する構成とすることが
できる。
【００１０】この画像入出力装置は以上のように、配線
基板上にプリントする配線を基板端部まで延長してボン
ディングパッドに対向する側に入出力端子を有する半導
体素子を配線上に接着する構造としたものである。従っ
て、図８に示すように、画像入出力装置の幅寸法を従来
の装置の幅寸法Ｗにたいして短い幅寸法Ｗ1とすること
ができ、装置を小型化することができる。
【００１１】図３および図４は、本発明の請求項２記載
の実施例である。請求項１の実施例同様に半導体素子２
７０の一辺２７０ａに入出力端子群２７４とその両サイ
ドに半導体素子を駆動するために必要な端子群２７２を
配置する。半導体素子を駆動するために必要な端子群２
７２は半導体素子２７０の向かいあうもう一辺２７０ｂ
にも同じ半導体素子を駆動するために必要な端子群２７
２を配置してある。そして、少なくとも両端部の端子２
７２ａ同志は半導体２７０の表面に配設する配線２８０
で連結してある。この配線２８０は、図８の配線８５に
相当するものであって、２つの基板を直接に連結するた
めの配線である。従って、図示したように、従来どおり
の実装構造もとることができるうえ、図２の半導体構造
にも適用することができ、汎用的に使用することができ
る。
【００１２】この画像入出力装置にあっては、駆動用回
路基板と配線基板とを直接に連結する配線を半導体素子
の表面に設けるので、この配線用のスペースを基板に設
ける必要はない。したがって、図８に示すように、画像
入出力装置の長さ寸法を従来の装置の長さ寸法Ｌに対し
て短い長さ寸法Ｌ1とすることができ、装置を小型化す
ることができる。
【００１３】実施例では基板の端部に画像入出力部を備
えた例を示したが、この実施例のように画像入出力部を
備える位置を基板の端部に限ったものではなく、画像入
出力部を基板の中央部に備え、基板の一方あるいは両端
部にボンディングパッドを備えたデバイスにおいても有
効である。
【００１４】
【発明の効果】本発明によればイメージセンサやサーマ
ルプリントヘッドの基板幅や長さ寸法を小さくすること
ができる。
【図面の簡単な説明】
【図１】 本発明の請求項１記載の画像入出力装置の斜
視図。
【図２】 本発明の請求項１記載の画像入出力装置の半
導体素子の平面構成を示す説明図。
【図３】 本発明の請求項２記載の画像入出力装置の斜
視図。
【図４】 本発明の請求項２記載の画像入出力装置の半
導体素子の平面構成を示す説明図。
【図５】 本発明を適用するイメージセンサの断面図。
【図６】 従来の画像入出力装置の斜視図。
【図７】 従来の画像入出力装置の半導体素子の平面構
成を示す平面図。
【図８】 従来の装置と本発明の装置との寸法の差を示
す説明図。
【符号の説明】
５０ イメージセンサ，発熱体、 １２０ 駆動回路基
板（制御回路装置）、１３０ 配線基板（画像入力装
置）、１６０ 配線基板上の入出力線、 １６２ 入出
力端子群、 １７０ １辺に入出力端子群とその両サイ
ドに半導体素子を駆動する為に必要な端子群を並べた半
導体素子、 １７２ 駆動用端子群（半導体素子上）、
１７４ ボンディングパッド（半導体素子上）、 ２
８０ 画像入力部と制御回路装置とを接続する配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｎ 1/032 Ｈ０１Ｌ 31/02 Ｂ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 画像の入出力部及び該画像の入出力部の
    駆動用半導体素子を備えた配線基板と、配線基板に接続
    される制御回路装置とを有する画像入出力装置におい
    て、 配線基板は、基板上に配設される画像の入出力部と、基
    板の端部に配設される複数のボンディングパッドと、画
    像の入出力部とボンディングパッドを接続するプリント
    配線を備え、駆動用半導体素子は、基板上の前記プリン
    ト配線の上に接着され、該駆動用半導体素子の４辺のう
    ちの前記配線基板上のボンディングパッドに対向する第
    １の辺に配設される第１の端子群と、第１の辺及び他の
    辺に配設される第２の端子群を備えており、前記第１及
    び第２の端子群と前記複数のボンディングパッドを結ぶ
    ボンディングワイヤを備えた画像入出力装置。
  2. 【請求項２】 前記第１の端子群は画像の入出力部に接
    続される端子群であり、前記第２の端子群は前記駆動用
    半導体素子を制御するための制御端子、電源端子又は接
    地端子である請求項１記載の画像入出力装置。
JP5156776A 1993-06-28 1993-06-28 画像入出力装置 Expired - Lifetime JP3067470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5156776A JP3067470B2 (ja) 1993-06-28 1993-06-28 画像入出力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5156776A JP3067470B2 (ja) 1993-06-28 1993-06-28 画像入出力装置

Publications (2)

Publication Number Publication Date
JPH0738707A JPH0738707A (ja) 1995-02-07
JP3067470B2 true JP3067470B2 (ja) 2000-07-17

Family

ID=15635070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5156776A Expired - Lifetime JP3067470B2 (ja) 1993-06-28 1993-06-28 画像入出力装置

Country Status (1)

Country Link
JP (1) JP3067470B2 (ja)

Also Published As

Publication number Publication date
JPH0738707A (ja) 1995-02-07

Similar Documents

Publication Publication Date Title
US5784258A (en) Wiring board for supporting an array of imaging chips
JP2968662B2 (ja) 読取・プリント兼用ヘッド
US5450288A (en) Printed substrate for mounting high-power semiconductor chip thereon and driver component making use of the printed substrate
JPH05299702A (ja) Ｌｅｄアレイ
JP3067470B2 (ja) 画像入出力装置
KR100312278B1 (ko) 이미지센서
US4910534A (en) Light emitting apparatus
US6300969B1 (en) Recording head and image recording apparatus using the same
JP2619711B2 (ja) プリントヘッドおよび光情報検出装置
JPH088414A (ja) 画像読取装置の駆動回路チップ接続構造
JP3734389B2 (ja) 内視鏡用撮像素子組付け装置
WO2000009340A1 (fr) Tete thermique et ensemble tete thermique
JP3205100B2 (ja) サーマルプリントヘッド
JP2531461Y2 (ja) サーマルヘッド
JP3169671B2 (ja) サーマルヘッド
JP2963250B2 (ja) サーマルヘッド及び、それを備えた電子機器
JP2770609B2 (ja) 電子デバイスの実装方法
JPH06268010A (ja) 電子装置
JP3248117B2 (ja) 半導体装置
JPH07242010A (ja) サーマルヘッド
JP2500042Y2 (ja) 光プリントヘッドの実装構造
JPS6335060A (ja) 光電変換装置
JPH077170Y2 (ja) ライン型印刷ヘッド
JPH07321146A (ja) ワイヤーボンディング用認識マークの配置方法
JPH0617942U (ja) サーマルプリントヘッド