JPH08129344A - 画像装置 - Google Patents
画像装置Info
- Publication number
- JPH08129344A JPH08129344A JP29244294A JP29244294A JPH08129344A JP H08129344 A JPH08129344 A JP H08129344A JP 29244294 A JP29244294 A JP 29244294A JP 29244294 A JP29244294 A JP 29244294A JP H08129344 A JPH08129344 A JP H08129344A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- image
- individual electrode
- wiring
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 168
- 238000003491 array Methods 0.000 claims description 13
- 238000003384 imaging method Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 229920000106 Liquid crystal polymer Polymers 0.000 description 6
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】 スルーホールを用いずに、ＬＥＤアレイのＵ
字状配線をアノードＩＣに接続する。また多数の接続点
を一挙に接続する。 【構成】 第１基板２に設けたＵ字状配線３４を、第２
基板４の長手方向配線３２にバンプを介して接続する。
長手方向配線３２をアノードＩＣ２０に接続し、Ｕ字状
配線３４で２個のＬＥＤアレイ１０を駆動する。
字状配線をアノードＩＣに接続する。また多数の接続点
を一挙に接続する。 【構成】 第１基板２に設けたＵ字状配線３４を、第２
基板４の長手方向配線３２にバンプを介して接続する。
長手方向配線３２をアノードＩＣ２０に接続し、Ｕ字状
配線３４で２個のＬＥＤアレイ１０を駆動する。
Description
【０００１】
【発明の利用分野】この発明は、ＬＥＤヘッド等の画像
形成装置やイメージセンサ等の画像読み取り装置等の画
像装置に関する。
形成装置やイメージセンサ等の画像読み取り装置等の画
像装置に関する。
【０００２】
【従来技術】発明者は、画像アレイ２個単位でかつ２個
のアレイの中央に関して左右対称な個別電極配線を基板
の第１の主面に設け、第２の主面には基板の長手方向に
ほぼ平行な長手方向配線を設けて、個別電極配線と長手
方向配線とをスルーホールで接続した画像装置を提案し
た（例えば特願平５−２６５６１５号）。このような画
像装置では、信号は個別電極駆動ＩＣから長手方向配線
を経て個別電極配線に加わり、画像アレイに入力され
る。あるいは画像アレイからの信号が個別電極配線を経
て長手方向配線に加わり、駆動ＩＣに入力される。個別
電極配線への画像アレイの接続はフリップチップやワイ
ヤボンディングで行い、フリップチップ接続の場合、多
数の接続点を一挙に接続できる。
のアレイの中央に関して左右対称な個別電極配線を基板
の第１の主面に設け、第２の主面には基板の長手方向に
ほぼ平行な長手方向配線を設けて、個別電極配線と長手
方向配線とをスルーホールで接続した画像装置を提案し
た（例えば特願平５−２６５６１５号）。このような画
像装置では、信号は個別電極駆動ＩＣから長手方向配線
を経て個別電極配線に加わり、画像アレイに入力され
る。あるいは画像アレイからの信号が個別電極配線を経
て長手方向配線に加わり、駆動ＩＣに入力される。個別
電極配線への画像アレイの接続はフリップチップやワイ
ヤボンディングで行い、フリップチップ接続の場合、多
数の接続点を一挙に接続できる。
【０００３】しかしながらこのような画像装置では、極
めて多数のスルーホールが必要で、例えば受発光体の数
を２５６０個とすると、その１／２の約１３００個のス
ルーホールが必要である。スルーホールは例えばドリル
で加工し、スルーホール径は例えば０.１〜０.２ｍｍ程
度と小さく、実際にはさらに小さなスルーホール径が望
ましいが、加工の容易さを考慮して基板幅が増加するに
もかかわらず、０.１〜０.２ｍｍ程度のスルーホール径
とする。そしてスルーホール径が小さいため極細のドリ
ルで加工し、このようなドリルは摩耗し易くまた折れ易
いため、ドリルの寿命は例えば基板１枚の加工分程度と
極めて短い。極細ドリルでの加工は遅く、スルーホール
が例えば１３００箇所も有るため、ドリル加工に長時間
を必要とする。
めて多数のスルーホールが必要で、例えば受発光体の数
を２５６０個とすると、その１／２の約１３００個のス
ルーホールが必要である。スルーホールは例えばドリル
で加工し、スルーホール径は例えば０.１〜０.２ｍｍ程
度と小さく、実際にはさらに小さなスルーホール径が望
ましいが、加工の容易さを考慮して基板幅が増加するに
もかかわらず、０.１〜０.２ｍｍ程度のスルーホール径
とする。そしてスルーホール径が小さいため極細のドリ
ルで加工し、このようなドリルは摩耗し易くまた折れ易
いため、ドリルの寿命は例えば基板１枚の加工分程度と
極めて短い。極細ドリルでの加工は遅く、スルーホール
が例えば１３００箇所も有るため、ドリル加工に長時間
を必要とする。
【０００４】
【発明の課題】この発明の基本的課題は、画像アレイ２
個単位で構成し、かつ２個の画像アレイの中央において
左右ほぼ対称な個別電極配線を、画像アレイの列の両側
に各々多数設け、各個別電極配線を長手方向配線に接続
した画像装置において、 1) 長手方向配線と個別電極配線とを、スルーホールな
しで接続することにある（請求項１〜６）。 2) 請求項２での追加の課題は、画像アレイを第２の基
板で保護すると共に、画像アレイが、第１の基板の個別
電極配線と第２の基板の長手方向配線との基板間接続の
障害にならないようにすることにあり、 3) 請求項３，４での追加の課題は、画像アレイの多数
の個別電極を基板の個別電極配線に一挙に接続すること
にあり、 4) 請求項４での追加の課題は、不透明な基板へのフリ
ップチップ接続を可能にすることにあり、 5) 請求項５での追加の課題は、画像装置の対応用紙幅
や分解能を自由に変えることができるようにすることに
あり、 6) 請求項６での追加の課題は、不透明基板に必要な光
透過窓を容易に形成できるようにすることにある。
個単位で構成し、かつ２個の画像アレイの中央において
左右ほぼ対称な個別電極配線を、画像アレイの列の両側
に各々多数設け、各個別電極配線を長手方向配線に接続
した画像装置において、 1) 長手方向配線と個別電極配線とを、スルーホールな
しで接続することにある（請求項１〜６）。 2) 請求項２での追加の課題は、画像アレイを第２の基
板で保護すると共に、画像アレイが、第１の基板の個別
電極配線と第２の基板の長手方向配線との基板間接続の
障害にならないようにすることにあり、 3) 請求項３，４での追加の課題は、画像アレイの多数
の個別電極を基板の個別電極配線に一挙に接続すること
にあり、 4) 請求項４での追加の課題は、不透明な基板へのフリ
ップチップ接続を可能にすることにあり、 5) 請求項５での追加の課題は、画像装置の対応用紙幅
や分解能を自由に変えることができるようにすることに
あり、 6) 請求項６での追加の課題は、不透明基板に必要な光
透過窓を容易に形成できるようにすることにある。
【０００５】
【発明の構成】この発明の画像装置は、主面上に多数の
受発光体を備えた画像アレイが複数配列され、かつ該画
像アレイ列の両側で画像アレイの２個を単位とし、２個
の画像アレイの中央において左右ほぼ対称である前記画
像アレイの各個別電極が接続される多数の個別電極配線
を形成した長尺状の第１の基板と、長手方向にほぼ平行
な長手方向配線を設けた長尺状の第２の基板とから成
り、前記長手方向配線に前記各個別電極配線を電気的に
接続したことを特徴とする（請求項１）。
受発光体を備えた画像アレイが複数配列され、かつ該画
像アレイ列の両側で画像アレイの２個を単位とし、２個
の画像アレイの中央において左右ほぼ対称である前記画
像アレイの各個別電極が接続される多数の個別電極配線
を形成した長尺状の第１の基板と、長手方向にほぼ平行
な長手方向配線を設けた長尺状の第２の基板とから成
り、前記長手方向配線に前記各個別電極配線を電気的に
接続したことを特徴とする（請求項１）。
【０００６】好ましくは、第２の基板に窪みや貫通穴等
の穴を設けて画像アレイを収容する（請求項２）。また
好ましくは、画像アレイを透明基板の個別電極配線にフ
リップチップ接続する（請求項３）。第１の基板が不透
明基板で、しかも画像アレイをフリップチップ接続する
場合、第１の基板の画像アレイの受発光体に面した位置
に窓を設ける（請求項４）。また好ましくは、第１の基
板は複数の小基板からなり、各小基板は少なくとも１組
の個別電極配線を備えて、各小基板に少なくとも２個の
画像アレイを搭載する（請求項５）。フリップチップ接
続で第１の基板が不透明な場合、好ましくは、１基板を
画像アレイの列の両側に配置した２枚の基板で構成し、
２枚の基板に画像アレイの受発光体に面した位置に隙間
を設けて窓を構成し、かつバンプ接続により該２枚の基
板を第２の基板に接続・固定する（請求項６）。
の穴を設けて画像アレイを収容する（請求項２）。また
好ましくは、画像アレイを透明基板の個別電極配線にフ
リップチップ接続する（請求項３）。第１の基板が不透
明基板で、しかも画像アレイをフリップチップ接続する
場合、第１の基板の画像アレイの受発光体に面した位置
に窓を設ける（請求項４）。また好ましくは、第１の基
板は複数の小基板からなり、各小基板は少なくとも１組
の個別電極配線を備えて、各小基板に少なくとも２個の
画像アレイを搭載する（請求項５）。フリップチップ接
続で第１の基板が不透明な場合、好ましくは、１基板を
画像アレイの列の両側に配置した２枚の基板で構成し、
２枚の基板に画像アレイの受発光体に面した位置に隙間
を設けて窓を構成し、かつバンプ接続により該２枚の基
板を第２の基板に接続・固定する（請求項６）。
【０００７】この発明は実施例に示すＬＥＤヘッドの他
に、各種のプリントヘッドやイメージセンサに用いるこ
とができ、また各特許請求の範囲を逸脱しない範囲で種
々の変形ができる。
に、各種のプリントヘッドやイメージセンサに用いるこ
とができ、また各特許請求の範囲を逸脱しない範囲で種
々の変形ができる。
【０００８】
【発明の作用】この発明では、バンプ等を利用して、個
別電極配線と長手方向配線とを接続する。このため、個
別電極配線と長手方向配線間のスルーホールは不要にな
り、基板数は少なくとも２枚となる。第１の基板と第２
の基板は画像アレイの列の両側でバンプ接続等により結
合されて機械的にも一体となるり、バンプ接続を用いる
場合、バンプは第１及び第２の基板の一方あるいは両方
に設け、バンプ接続ではスルーホール接続よりも基板で
の占有面積が小さく、基板幅を小さくすることが可能で
ある（請求項１）。
別電極配線と長手方向配線とを接続する。このため、個
別電極配線と長手方向配線間のスルーホールは不要にな
り、基板数は少なくとも２枚となる。第１の基板と第２
の基板は画像アレイの列の両側でバンプ接続等により結
合されて機械的にも一体となるり、バンプ接続を用いる
場合、バンプは第１及び第２の基板の一方あるいは両方
に設け、バンプ接続ではスルーホール接続よりも基板で
の占有面積が小さく、基板幅を小さくすることが可能で
ある（請求項１）。
【０００９】画像アレイは第２の基板に設けた穴に収容
して外部から保護し、かつ画像アレイが基板間接続に障
害にならないようにする（請求項２）。なおこの明細書
において、穴は貫通穴の他に底のある穴をも意味する。
個別電極配線への画像アレイの接続はワイヤボンディン
グでもフリップチップ接続でも良いが、フリップチップ
接続では多数の接続点を一挙に接続でき、しかもセルフ
アラインメント効果等を用いて高精度に接続できる（請
求項３）。第１の基板に画像アレイをフリップチップ接
続し、しかも該基板が不透明な場合、第１の基板に受発
光体に面した光透過窓を設け、この窓を光路にする（請
求項４）。請求項５のように第１の基板を複数の小基板
で構成すると、小基板の数を変えることで画像装置の対
応用紙幅を変え、あるいは小基板のピッチを変えること
で解像度を変えることができる。また小基板単位での組
立や検査により、収率を増し、かつ不良時の修理を容易
にできる。光透過窓は幅が例えば５０〜１００μｍでし
かも長尺状なため、加工が難しい。そこで好ましくは請
求項６のように、第１の基板を２枚の基板に分割し、そ
の間の隙間を光透過窓とする（請求項６）。実施例では
２枚の分割基板を両端で相互に突き当てて位置決めした
が、必ずしも両端で分割基板を突き当てる必要はない。
して外部から保護し、かつ画像アレイが基板間接続に障
害にならないようにする（請求項２）。なおこの明細書
において、穴は貫通穴の他に底のある穴をも意味する。
個別電極配線への画像アレイの接続はワイヤボンディン
グでもフリップチップ接続でも良いが、フリップチップ
接続では多数の接続点を一挙に接続でき、しかもセルフ
アラインメント効果等を用いて高精度に接続できる（請
求項３）。第１の基板に画像アレイをフリップチップ接
続し、しかも該基板が不透明な場合、第１の基板に受発
光体に面した光透過窓を設け、この窓を光路にする（請
求項４）。請求項５のように第１の基板を複数の小基板
で構成すると、小基板の数を変えることで画像装置の対
応用紙幅を変え、あるいは小基板のピッチを変えること
で解像度を変えることができる。また小基板単位での組
立や検査により、収率を増し、かつ不良時の修理を容易
にできる。光透過窓は幅が例えば５０〜１００μｍでし
かも長尺状なため、加工が難しい。そこで好ましくは請
求項６のように、第１の基板を２枚の基板に分割し、そ
の間の隙間を光透過窓とする（請求項６）。実施例では
２枚の分割基板を両端で相互に突き当てて位置決めした
が、必ずしも両端で分割基板を突き当てる必要はない。
【００１０】
【実施例】図１〜図１０に、各実施例を示す。図１〜図
３に最初の実施例を示すと、２は第１の基板，４は第２
の基板である。基板２，４には、ガラスエポキシ基板等
の安価な硬質プリント基板，あるいは熱膨張率が小さく
成型時の収縮が小さいため形状精度が高い液晶ポリマー
基板，透明で画像アレイをフリップチップ接続した場合
の光の取り出しが容易なガラスやポリカーボネート等の
透明基板、を用いることが好ましい。第２の基板４には
貫通穴６と窪み８があり、各々ＬＥＤアレイ１０とカソ
ードＩＣ１２を収容する。カソードＩＣ１２はＬＥＤア
レイ１０を例えば１個ずつ時分割駆動し、ＬＥＤアレイ
１０の駆動はダイナミックドライブである。
３に最初の実施例を示すと、２は第１の基板，４は第２
の基板である。基板２，４には、ガラスエポキシ基板等
の安価な硬質プリント基板，あるいは熱膨張率が小さく
成型時の収縮が小さいため形状精度が高い液晶ポリマー
基板，透明で画像アレイをフリップチップ接続した場合
の光の取り出しが容易なガラスやポリカーボネート等の
透明基板、を用いることが好ましい。第２の基板４には
貫通穴６と窪み８があり、各々ＬＥＤアレイ１０とカソ
ードＩＣ１２を収容する。カソードＩＣ１２はＬＥＤア
レイ１０を例えば１個ずつ時分割駆動し、ＬＥＤアレイ
１０の駆動はダイナミックドライブである。
【００１１】１４はＬＥＤアレイ１０の発光体で、例え
ばアレイ１０毎に６４個あるいは１２８個や２５６個等
を設け、各発光体１４に対する個別電極は発光体１４側
の主面に２列に配置する。ＬＥＤアレイ１０は長さが例
えば５.４ｍｍ，幅と高さが例えば各０.４ｍｍ程度であ
る。ＬＥＤアレイ１０はここでは個別電極をワイヤボン
ディングするように示したが、フリップチップ接続の場
合は各個別電極にバンプ等の接続電極を形成して、接続
する。ＬＥＤアレイ１０の第２の主面には共通電極１６
があり、予めクリーム半田を塗布する、あるいは半田メ
ッキを施しておくのが好ましく、第１の基板２の共通電
極配線１８に例えば半田付けする。また２０はアノード
ＩＣ、２２は第２の基板４に設けた穴で、アノードＩＣ
２０を収容するためのものである。２４は、基板２，４
を位置決めもしくは結合するためのピンの穴である。
ばアレイ１０毎に６４個あるいは１２８個や２５６個等
を設け、各発光体１４に対する個別電極は発光体１４側
の主面に２列に配置する。ＬＥＤアレイ１０は長さが例
えば５.４ｍｍ，幅と高さが例えば各０.４ｍｍ程度であ
る。ＬＥＤアレイ１０はここでは個別電極をワイヤボン
ディングするように示したが、フリップチップ接続の場
合は各個別電極にバンプ等の接続電極を形成して、接続
する。ＬＥＤアレイ１０の第２の主面には共通電極１６
があり、予めクリーム半田を塗布する、あるいは半田メ
ッキを施しておくのが好ましく、第１の基板２の共通電
極配線１８に例えば半田付けする。また２０はアノード
ＩＣ、２２は第２の基板４に設けた穴で、アノードＩＣ
２０を収容するためのものである。２４は、基板２，４
を位置決めもしくは結合するためのピンの穴である。
【００１２】アノードＩＣ２０からの出力配線２６，２
６はバンプ列２８，２８に接続し、バンプ列２８，２８
を第２の基板４のパッド列３０，３０に接続する。そし
てパッド列３０，３０を第２の基板４の長手方向配線３
２に接続する。なお第１の基板２に穴２２を設け、アノ
ードＩＣ２０を直接長手方向配線３２にフリップチップ
接続しても良い。第１の基板２には、ＬＥＤアレイ１０
の２個単位のＵ字状の個別電極配線３４，３４があり、
これらは配線３４，３４の中央、言い替えると２個のＬ
ＥＤアレイ１０，１０の中央に関して長手方向に、後述
のバンプ列３８を除いて左右対称で、かつアレイ１０の
列の上下に各々設ける。例えばＬＥＤアレイ１０が６４
ドットの発光体１４を有する場合、各個別電極配線３４
は３２本の配線からなり、同様に長手方向配線３２も３
２本の配線からなる。個別電極配線３４は、画像アレイ
１０の列の両側に２組あるので、合計６４本の配線とな
る。
６はバンプ列２８，２８に接続し、バンプ列２８，２８
を第２の基板４のパッド列３０，３０に接続する。そし
てパッド列３０，３０を第２の基板４の長手方向配線３
２に接続する。なお第１の基板２に穴２２を設け、アノ
ードＩＣ２０を直接長手方向配線３２にフリップチップ
接続しても良い。第１の基板２には、ＬＥＤアレイ１０
の２個単位のＵ字状の個別電極配線３４，３４があり、
これらは配線３４，３４の中央、言い替えると２個のＬ
ＥＤアレイ１０，１０の中央に関して長手方向に、後述
のバンプ列３８を除いて左右対称で、かつアレイ１０の
列の上下に各々設ける。例えばＬＥＤアレイ１０が６４
ドットの発光体１４を有する場合、各個別電極配線３４
は３２本の配線からなり、同様に長手方向配線３２も３
２本の配線からなる。個別電極配線３４は、画像アレイ
１０の列の両側に２組あるので、合計６４本の配線とな
る。
【００１３】３６は個別電極配線３４の両端のパッド列
で、ＬＥＤアレイ１０の個別電極と例えばワイヤボンド
する。もちろんワイヤボンドに代えてフリップチップ接
続しても良い。３８は個別電極配線３４に設けたバンプ
の列で、個別電極配線３４の配線ピッチが例えば５０μ
ｍ程度と小さいため、好ましくは配線の角部のピッチが
約１.４倍の７０μｍ程度に増加する部分に設ける。
で、ＬＥＤアレイ１０の個別電極と例えばワイヤボンド
する。もちろんワイヤボンドに代えてフリップチップ接
続しても良い。３８は個別電極配線３４に設けたバンプ
の列で、個別電極配線３４の配線ピッチが例えば５０μ
ｍ程度と小さいため、好ましくは配線の角部のピッチが
約１.４倍の７０μｍ程度に増加する部分に設ける。
【００１４】個別電極配線３４と長手方向配線３２の詳
細を図３に示す。なおＬＥＤアレイ１０へのボンディン
グワイヤは図示を省略した。４０は個別のパッド、４２
は個別のバンプで個別電極配線３４の角にあり、しかも
左右の角に配線の１つ置きにバンプ４２を配置する。ま
た個別電極配線３４はパッド４０やバンプ４２を除いて
エポキシ樹脂やアクリル樹脂等のレジスト膜４４で被覆
し、長手方向配線３２から絶縁する。もちろんレジスト
膜４４は、第２の基板４側に設けても良い。ここでバン
プ４２の周囲の配線を曲げて、バンプ４２を避けるよう
に配置すると、バンプ４２に対して最大で直径０.４ｍ
ｍ程度の面積を割り当てることができ、その結果直径８
０〜４００μｍ程度の大きなバンプ４２を設けることが
できる。もちろんバンプ４２の直径は８０〜２００μｍ
程度で充分で、スルーホールの場合に比べ各バンプ４２
が占める面積を小さくし、基板２，４の幅を小さくでき
る。各バンプ４２は、第２の基板の長手方向配線３２の
斜線で示した位置に接続する。
細を図３に示す。なおＬＥＤアレイ１０へのボンディン
グワイヤは図示を省略した。４０は個別のパッド、４２
は個別のバンプで個別電極配線３４の角にあり、しかも
左右の角に配線の１つ置きにバンプ４２を配置する。ま
た個別電極配線３４はパッド４０やバンプ４２を除いて
エポキシ樹脂やアクリル樹脂等のレジスト膜４４で被覆
し、長手方向配線３２から絶縁する。もちろんレジスト
膜４４は、第２の基板４側に設けても良い。ここでバン
プ４２の周囲の配線を曲げて、バンプ４２を避けるよう
に配置すると、バンプ４２に対して最大で直径０.４ｍ
ｍ程度の面積を割り当てることができ、その結果直径８
０〜４００μｍ程度の大きなバンプ４２を設けることが
できる。もちろんバンプ４２の直径は８０〜２００μｍ
程度で充分で、スルーホールの場合に比べ各バンプ４２
が占める面積を小さくし、基板２，４の幅を小さくでき
る。各バンプ４２は、第２の基板の長手方向配線３２の
斜線で示した位置に接続する。
【００１５】バンプ２８，４２の材質は任意であるが、
実施例ではメッキした半田とし、例えば配線２６，３４
を被覆するレジスト膜４４に穴を設けて配線の一部を露
出させ、そこに半田メッキして熱処理等で半田を球状に
変形させ、バンプ２８，４２とする。さらにバンプ２
８，４２の表面にはフラックス等を付着させて、基板
２，４の接合時の仮止力とセルフアラインメント効果が
得られるようにする。同様にパッド４０や共通電極配線
１８の共通電極１６との接続部にも、半田メッキを施
す。ここでは第１の基板２側にバンプを集約したが、第
１の基板２と第２の基板４の双方にバンプを設けてバン
プ／バンプの接続とし、あるいは第２の基板４側にバン
プ２８，４２を設けても良い。
実施例ではメッキした半田とし、例えば配線２６，３４
を被覆するレジスト膜４４に穴を設けて配線の一部を露
出させ、そこに半田メッキして熱処理等で半田を球状に
変形させ、バンプ２８，４２とする。さらにバンプ２
８，４２の表面にはフラックス等を付着させて、基板
２，４の接合時の仮止力とセルフアラインメント効果が
得られるようにする。同様にパッド４０や共通電極配線
１８の共通電極１６との接続部にも、半田メッキを施
す。ここでは第１の基板２側にバンプを集約したが、第
１の基板２と第２の基板４の双方にバンプを設けてバン
プ／バンプの接続とし、あるいは第２の基板４側にバン
プ２８，４２を設けても良い。
【００１６】画像装置にはこれ以外にレンズアレイやハ
ウジングがあり、レンズアレイはハウジングに固定して
基板２，４に対して位置決めし、レンズは例えば単眼レ
ンズとして、ＬＥＤアレイ１０と１：１に配置し、ＬＥ
Ｄ光を拡大して結像させる。これらの部分は図示を省略
する。
ウジングがあり、レンズアレイはハウジングに固定して
基板２，４に対して位置決めし、レンズは例えば単眼レ
ンズとして、ＬＥＤアレイ１０と１：１に配置し、ＬＥ
Ｄ光を拡大して結像させる。これらの部分は図示を省略
する。
【００１７】実施例の画像装置の特徴を示す。アノード
ＩＣ２０からの信号は出力配線２６を介してバンプ列２
８に加わり、第２基板のパッド列３０へ基板間接続さ
れ、第２の基板４の長手方向配線３２に入り、バンプ４
２を経て第１の基板２の個別電極配線３４に加わる。こ
の信号はパッド４０からＬＥＤアレイ１０の個別電極に
加わる。ＬＥＤアレイ１０の共通電極１６を共通電極配
線１８に半田付けし、共通電極配線１８はカソードＩＣ
１２にフリップチップ接続する。この結果カソードＩＣ
１２で、ＬＥＤアレイ１０を１個ずつダイナミックドラ
イブできる。これらのため、スルーホールなしで個別電
極配線３４と長手方向配線３２を接続でき、基板２，４
をバンプ４２等で結合して機械的強度を高める。ＬＥＤ
アレイ１０やＩＣ１２，２０は穴６や窪み８，穴２２に
収容されて保護し、基板２，４から突き出す部分がない
ため、画像装置の厚さを小さくできる。
ＩＣ２０からの信号は出力配線２６を介してバンプ列２
８に加わり、第２基板のパッド列３０へ基板間接続さ
れ、第２の基板４の長手方向配線３２に入り、バンプ４
２を経て第１の基板２の個別電極配線３４に加わる。こ
の信号はパッド４０からＬＥＤアレイ１０の個別電極に
加わる。ＬＥＤアレイ１０の共通電極１６を共通電極配
線１８に半田付けし、共通電極配線１８はカソードＩＣ
１２にフリップチップ接続する。この結果カソードＩＣ
１２で、ＬＥＤアレイ１０を１個ずつダイナミックドラ
イブできる。これらのため、スルーホールなしで個別電
極配線３４と長手方向配線３２を接続でき、基板２，４
をバンプ４２等で結合して機械的強度を高める。ＬＥＤ
アレイ１０やＩＣ１２，２０は穴６や窪み８，穴２２に
収容されて保護し、基板２，４から突き出す部分がない
ため、画像装置の厚さを小さくできる。
【００１８】画像装置の組立を説明すると、基板２，４
に銅メッキや半田メッキを施し、あるいは銅箔等を貼付
け、エッチングして配線２６，３４，１８，３２等を形
成する。この後、例えば基板２側の非接続部をレジスト
４４で被覆して、半田メッキ等を施してバンプ列２８，
３８を形成する。次に、ＬＥＤアレイ１０の共通電極１
６を共通電極配線１８に半田付け等で固定し、ＬＥＤア
レイ１０をワイヤボンドし、ＩＣ１２，２０をフラック
ス等のセルフアラインメント効果等で位置決めして仮止
する。次に基板２，４をピン等で一体に押圧した状態
で、リフロー炉や熱風等で半田を溶融し、接続を完成す
る。これらの結果、パッド列３０をバンプ列２８に、長
手方向配線３２をバンプ列３８に、ＩＣ１２，２０を対
応する配線に一挙に半田付けできる。
に銅メッキや半田メッキを施し、あるいは銅箔等を貼付
け、エッチングして配線２６，３４，１８，３２等を形
成する。この後、例えば基板２側の非接続部をレジスト
４４で被覆して、半田メッキ等を施してバンプ列２８，
３８を形成する。次に、ＬＥＤアレイ１０の共通電極１
６を共通電極配線１８に半田付け等で固定し、ＬＥＤア
レイ１０をワイヤボンドし、ＩＣ１２，２０をフラック
ス等のセルフアラインメント効果等で位置決めして仮止
する。次に基板２，４をピン等で一体に押圧した状態
で、リフロー炉や熱風等で半田を溶融し、接続を完成す
る。これらの結果、パッド列３０をバンプ列２８に、長
手方向配線３２をバンプ列３８に、ＩＣ１２，２０を対
応する配線に一挙に半田付けできる。
【００１９】
【実施例２】図４，図５に第２の実施例を示す。この実
施例はＬＥＤアレイ１０を第１の基板２のパッド列３４
にフリップチップ接続したもので、特に指摘した点以外
は最初の実施例と同様である。ＬＥＤアレイ１０は第２
の基板４の窪み４８や穴等に収容し、フリップチップ接
続するので、第１の基板２がガラスエポキシや液晶ポリ
マー等で不透明な場合、光透過窓５０を発光体１４の下
側に設けて、光を取り出せるようにする。第１の基板２
がガラスやポリカーボネート等の透明基板の場合、窓５
０は不要である。第２の基板４には窪み４８の底部にス
ルーホール５２を設け、第２の基板４の第２主面の共通
電極配線５４に、共通電極１６を接続する。カソードＩ
Ｃ１２は例えば第２の基板４の窪み５６に収容し、共通
電極配線５４を窪み５６の底まで引き延ばして、フリッ
プチップ接続する。またアノードＩＣ２０は窪み２３や
穴２２等に収容し、最初の実施例と同様に、バンプ列２
８／パッド列３０間の接続を利用して、長手方向配線３
２に接続する。
施例はＬＥＤアレイ１０を第１の基板２のパッド列３４
にフリップチップ接続したもので、特に指摘した点以外
は最初の実施例と同様である。ＬＥＤアレイ１０は第２
の基板４の窪み４８や穴等に収容し、フリップチップ接
続するので、第１の基板２がガラスエポキシや液晶ポリ
マー等で不透明な場合、光透過窓５０を発光体１４の下
側に設けて、光を取り出せるようにする。第１の基板２
がガラスやポリカーボネート等の透明基板の場合、窓５
０は不要である。第２の基板４には窪み４８の底部にス
ルーホール５２を設け、第２の基板４の第２主面の共通
電極配線５４に、共通電極１６を接続する。カソードＩ
Ｃ１２は例えば第２の基板４の窪み５６に収容し、共通
電極配線５４を窪み５６の底まで引き延ばして、フリッ
プチップ接続する。またアノードＩＣ２０は窪み２３や
穴２２等に収容し、最初の実施例と同様に、バンプ列２
８／パッド列３０間の接続を利用して、長手方向配線３
２に接続する。
【００２０】この場合、第２の基板４には液晶ポリマー
が好ましい。液晶ポリマーは半田メッキ電極の密着性が
高いため共通電極配線５４を窪み５６の底まで導くのが
容易で、成型時の収縮が小さいため形状精度が高く、か
つ耐熱性に優れ、しかも熱膨張率が小さい特徴を持つ。
共通電極配線５４は例えば第２の基板４への半田メッキ
などで設け、フォトレジストを露光したパターンを用い
て不要部をエッチングして形成する。ここで窪み５６の
斜面の角度αは図５に示すように６０度以下が好まし
く、角度αを６０度以下にすると、レジストパターンを
全面に均一に露光できる。そして露光が不均一な場合、
特に光が当たりにくい窪み５６の断差部が露光されず、
窪み５６の断差部で共通電極配線５４が断線あるいは短
絡する等の恐れがある。これに対して角度αを６０度以
下にすれば、窪み５６の斜面や断差部で共通電極配線５
４が断線することが無い。
が好ましい。液晶ポリマーは半田メッキ電極の密着性が
高いため共通電極配線５４を窪み５６の底まで導くのが
容易で、成型時の収縮が小さいため形状精度が高く、か
つ耐熱性に優れ、しかも熱膨張率が小さい特徴を持つ。
共通電極配線５４は例えば第２の基板４への半田メッキ
などで設け、フォトレジストを露光したパターンを用い
て不要部をエッチングして形成する。ここで窪み５６の
斜面の角度αは図５に示すように６０度以下が好まし
く、角度αを６０度以下にすると、レジストパターンを
全面に均一に露光できる。そして露光が不均一な場合、
特に光が当たりにくい窪み５６の断差部が露光されず、
窪み５６の断差部で共通電極配線５４が断線あるいは短
絡する等の恐れがある。これに対して角度αを６０度以
下にすれば、窪み５６の斜面や断差部で共通電極配線５
４が断線することが無い。
【００２１】同様にＬＥＤアレイ１０を収容した窪み４
８の角度、（図５の角度αと同様に定義する）、を６０
度以下にすると、アレイ１０の挿入が容易で、挿入時に
アレイ１０が倒れる等の事故が無い。これはＬＥＤアレ
イ１０の幅と高さが共に４００μｍ程度で、挿入時に倒
れ易いためである。また窪み４８の底の、共通電極１６
と接続する配線は多数の島部と島部を接続する細線とで
構成し、共通電極１６には半田メッキを施す、あるいは
クリーム半田を塗布するようにして、各々の小さな島部
のセルフアラインメント効果で位置決めするのが好まし
い。さらにＬＥＤアレイ１０は窪み４８から発光体１４
側の主面が僅かに外に出るようにし、例えばエッチング
加工で精密な穴を設けた金属プレートを当てて穴でＬＥ
Ｄアレイ１０の先端を保持する。このようにしてＬＥＤ
アレイ１０を窪み４８に位置決めし、フラックスやクリ
ーム半田等で仮止めする。この後、プレートを外せば、
フリップチップ接続できる。
８の角度、（図５の角度αと同様に定義する）、を６０
度以下にすると、アレイ１０の挿入が容易で、挿入時に
アレイ１０が倒れる等の事故が無い。これはＬＥＤアレ
イ１０の幅と高さが共に４００μｍ程度で、挿入時に倒
れ易いためである。また窪み４８の底の、共通電極１６
と接続する配線は多数の島部と島部を接続する細線とで
構成し、共通電極１６には半田メッキを施す、あるいは
クリーム半田を塗布するようにして、各々の小さな島部
のセルフアラインメント効果で位置決めするのが好まし
い。さらにＬＥＤアレイ１０は窪み４８から発光体１４
側の主面が僅かに外に出るようにし、例えばエッチング
加工で精密な穴を設けた金属プレートを当てて穴でＬＥ
Ｄアレイ１０の先端を保持する。このようにしてＬＥＤ
アレイ１０を窪み４８に位置決めし、フラックスやクリ
ーム半田等で仮止めする。この後、プレートを外せば、
フリップチップ接続できる。
【００２２】この実施例の組立を示すと、最初の実施例
と同様にして配線２６，３２，３４やバンプ列２８，３
８を設け、ＬＥＤアレイ１０やＩＣ１２，２０を窪み４
８、５６，２３に収容してフラックス等で仮止し、ピン
穴２４，２４に図示しないピンを通して、基板２，４を
一体にして、半田付けに必要な圧力を加える。次いでリ
フロー炉や熱風等で半田を溶融させると、半田のセルフ
アラインメント作用で位置決めが行われ、半田付けが完
了する。これと同時に、ＬＥＤアレイ１０の個別電極の
金バンプを金や金メッキ等の電極としておけば、半田メ
ッキを施したパッド列３６に半田付けされる。
と同様にして配線２６，３２，３４やバンプ列２８，３
８を設け、ＬＥＤアレイ１０やＩＣ１２，２０を窪み４
８、５６，２３に収容してフラックス等で仮止し、ピン
穴２４，２４に図示しないピンを通して、基板２，４を
一体にして、半田付けに必要な圧力を加える。次いでリ
フロー炉や熱風等で半田を溶融させると、半田のセルフ
アラインメント作用で位置決めが行われ、半田付けが完
了する。これと同時に、ＬＥＤアレイ１０の個別電極の
金バンプを金や金メッキ等の電極としておけば、半田メ
ッキを施したパッド列３６に半田付けされる。
【００２３】これらの結果、極めて多数の接続部、（Ａ
４解像度３００ＤＰＩのＬＥＤヘッドで基板２，４間が
約１３００箇所，ＬＥＤアレイ１０と配線３４間が２５
６０箇所、合計約４００箇所）、を一挙に接続できる。
またこれ以外にＩＣ１２，２０も一挙に接続できる。そ
して接続はセルフアラインメント作用のため高精度で、
位置決め精度が高く、接続の信頼性も高い。また実施例
ではスルーホール５２を用いるが、その数はＬＥＤアレ
イ１０の１個当たり１個に過ぎず、かつ径を大きくでき
るため加工上の負担は極く小さい。
４解像度３００ＤＰＩのＬＥＤヘッドで基板２，４間が
約１３００箇所，ＬＥＤアレイ１０と配線３４間が２５
６０箇所、合計約４００箇所）、を一挙に接続できる。
またこれ以外にＩＣ１２，２０も一挙に接続できる。そ
して接続はセルフアラインメント作用のため高精度で、
位置決め精度が高く、接続の信頼性も高い。また実施例
ではスルーホール５２を用いるが、その数はＬＥＤアレ
イ１０の１個当たり１個に過ぎず、かつ径を大きくでき
るため加工上の負担は極く小さい。
【００２４】
【実施例３】実施例２では２枚の基板２，４を用いた
が、３枚の基板を用いても良い。このような実施例を図
６に示し、特に指摘した点以外は実施例２と同様であ
る。図において、６０は第３基板で、共通電極配線５４
を設け、窪み６２に収容したカソードＩＣ１２にフリッ
プチップ接続し、またＩＣ１２の反対側（図の右側）に
も基板間接続部６４を設けて、基板４，６０を左右で機
械的に固定する。このようにすると、ＬＥＤアレイ１０
とＩＣ１２，２０を基板２，４，６０内に収容して電磁
遮蔽や外力から保護し、さらにスルーホール５２を不要
にできる。実施例２と実施例３の差は基板の枚数で、基
板の枚数が少ないため実施例２が好ましいが、基板の枚
数が２枚に限らないことを示すため、実施例３を示し
た。
が、３枚の基板を用いても良い。このような実施例を図
６に示し、特に指摘した点以外は実施例２と同様であ
る。図において、６０は第３基板で、共通電極配線５４
を設け、窪み６２に収容したカソードＩＣ１２にフリッ
プチップ接続し、またＩＣ１２の反対側（図の右側）に
も基板間接続部６４を設けて、基板４，６０を左右で機
械的に固定する。このようにすると、ＬＥＤアレイ１０
とＩＣ１２，２０を基板２，４，６０内に収容して電磁
遮蔽や外力から保護し、さらにスルーホール５２を不要
にできる。実施例２と実施例３の差は基板の枚数で、基
板の枚数が少ないため実施例２が好ましいが、基板の枚
数が２枚に限らないことを示すため、実施例３を示し
た。
【００２５】
【実施例４】図７，図８に、小基板７０を用いた実施例
を示す。この実施例は特に指摘した点以外は実施例２と
同様で、小基板７０にはガラスエポキシ等の硬質プリン
ト基板や熱膨張率の小さな液晶ポリマー等を用い、小基
板７０には個別電極配線３４を２列に所定の個数だけ設
け、小基板７０当たり例えば２個〜８個等のＬＥＤアレ
イ１０を搭載する。第２の基板４には例えば両端にアノ
ードＩＣ２０，２０を配置して、長手方向配線３２に直
接、即ち小基板７０を介さずに、フリップチップ接続す
る。もちろんアノードＩＣ２０は、一方の端等に１個の
み設けても良い。またカソードＩＣ１２は第２の基板４
の第２の主面に配置し、共通電極配線５４にフリップチ
ップ接続する。ここで図４，図５のようにカソードＩＣ
１２を窪み５６に収容しても良く、図６のように第３基
板６０を用いても良い。
を示す。この実施例は特に指摘した点以外は実施例２と
同様で、小基板７０にはガラスエポキシ等の硬質プリン
ト基板や熱膨張率の小さな液晶ポリマー等を用い、小基
板７０には個別電極配線３４を２列に所定の個数だけ設
け、小基板７０当たり例えば２個〜８個等のＬＥＤアレ
イ１０を搭載する。第２の基板４には例えば両端にアノ
ードＩＣ２０，２０を配置して、長手方向配線３２に直
接、即ち小基板７０を介さずに、フリップチップ接続す
る。もちろんアノードＩＣ２０は、一方の端等に１個の
み設けても良い。またカソードＩＣ１２は第２の基板４
の第２の主面に配置し、共通電極配線５４にフリップチ
ップ接続する。ここで図４，図５のようにカソードＩＣ
１２を窪み５６に収容しても良く、図６のように第３基
板６０を用いても良い。
【００２６】この実施例では、ＬＥＤアレイ１０を小基
板７０の個別電極配線３４にフリップチップ接続し、個
別電極配線３４は前記のようにして長手方向配線３２に
接続する。そして長手方向配線３２には、アノードＩＣ
２０をフリップチップ接続する。これらの接続はセルフ
アラインメント効果を利用するのが好ましく、ＬＥＤア
レイ１０に接続するパッド列３６の半田の融点を他の接
続部の半田融点より高くし、先にＬＥＤアレイ１０を高
精度に搭載接続した後に、小基板７０を第２の基板４に
接続しても良い。また半田の融点を全て等しくし、ＬＥ
Ｄアレイ１０のフリップチップ接続と小基板７０の第２
の基板４への接続・結合を同時に行っても良い。なお結
像用のレンズは単眼レンズとし、小基板７０と１：１に
対応させて、拡大画像を結像させる。
板７０の個別電極配線３４にフリップチップ接続し、個
別電極配線３４は前記のようにして長手方向配線３２に
接続する。そして長手方向配線３２には、アノードＩＣ
２０をフリップチップ接続する。これらの接続はセルフ
アラインメント効果を利用するのが好ましく、ＬＥＤア
レイ１０に接続するパッド列３６の半田の融点を他の接
続部の半田融点より高くし、先にＬＥＤアレイ１０を高
精度に搭載接続した後に、小基板７０を第２の基板４に
接続しても良い。また半田の融点を全て等しくし、ＬＥ
Ｄアレイ１０のフリップチップ接続と小基板７０の第２
の基板４への接続・結合を同時に行っても良い。なお結
像用のレンズは単眼レンズとし、小基板７０と１：１に
対応させて、拡大画像を結像させる。
【００２７】この実施例では小基板７０が画像装置の組
立単位となり、小基板７０の数を変えることでＬＥＤヘ
ッドの対応用紙幅を変えることができる。また小基板７
０のピッチを変え、単眼レンズの倍率を変えれば、解像
度を変えることができる。このように用紙サイズが変化
しても、あるいは解像度が変化しても、小基板７０は共
通で、互換性を高めることができる。さらに組立は小基
板７０単位なので、小基板７０単位で検査して不良率を
小さくし、また不良が発生した際の修正を容易に行うこ
とができる。
立単位となり、小基板７０の数を変えることでＬＥＤヘ
ッドの対応用紙幅を変えることができる。また小基板７
０のピッチを変え、単眼レンズの倍率を変えれば、解像
度を変えることができる。このように用紙サイズが変化
しても、あるいは解像度が変化しても、小基板７０は共
通で、互換性を高めることができる。さらに組立は小基
板７０単位なので、小基板７０単位で検査して不良率を
小さくし、また不良が発生した際の修正を容易に行うこ
とができる。
【００２８】
【実施例５】図９，図１０に第５の実施例を示す。この
実施例は図４，図５の実施例の光透過窓５０を容易に設
けられるように改良したもので、これに関する点以外は
図４，図５の実施例と共通である。光透過窓５０の幅
は、発光体１４の両側の個別電極間の幅で定まり、例え
ば５０〜１００μｍ程度である。これに対して窓５０の
長さは例えば２０ｃｍ、あるいは少なくともＬＥＤアレ
イ１０の長さと長く、幅が狭く長い窓５０を正確に設け
るのは難しい。例えば幅１００μｍで長さ２０ｃｍの穴
を穴開け加工するのはきわめて難しい。そこでこの実施
例では、第１の基板２を分割基板７２，７４に分割し、
両側のアノードＩＣ２０，２０の部分で基板７２，７４
を突合せ、中央部で基板７２，７４の隙間に窓５０を設
ける。このようにすれば、例えば分割基板７２の縁をル
ーター等でエッジ加工するだけで、あるいは分割基板７
２を型成型するだけで、窓５０を設けることができる。
分割基板７２，７４は、好ましくはフリップチップ接続
時の位置合わせのため、接続前に基板両端の突合せ部を
接着剤等で固定・結合する。しかしフリップチップ接続
前の位置合わせは適宜の治具で行い、第２の基板４への
バンプ結合で分割基板７２，７４を第２の基板４に結合
するだけでも良い。さらに分割基板７２，７４への分割
を図７，図８の小基板７０に適用し、小基板７０を窓５
０を境とする２枚の分割基板で構成しても良い。
実施例は図４，図５の実施例の光透過窓５０を容易に設
けられるように改良したもので、これに関する点以外は
図４，図５の実施例と共通である。光透過窓５０の幅
は、発光体１４の両側の個別電極間の幅で定まり、例え
ば５０〜１００μｍ程度である。これに対して窓５０の
長さは例えば２０ｃｍ、あるいは少なくともＬＥＤアレ
イ１０の長さと長く、幅が狭く長い窓５０を正確に設け
るのは難しい。例えば幅１００μｍで長さ２０ｃｍの穴
を穴開け加工するのはきわめて難しい。そこでこの実施
例では、第１の基板２を分割基板７２，７４に分割し、
両側のアノードＩＣ２０，２０の部分で基板７２，７４
を突合せ、中央部で基板７２，７４の隙間に窓５０を設
ける。このようにすれば、例えば分割基板７２の縁をル
ーター等でエッジ加工するだけで、あるいは分割基板７
２を型成型するだけで、窓５０を設けることができる。
分割基板７２，７４は、好ましくはフリップチップ接続
時の位置合わせのため、接続前に基板両端の突合せ部を
接着剤等で固定・結合する。しかしフリップチップ接続
前の位置合わせは適宜の治具で行い、第２の基板４への
バンプ結合で分割基板７２，７４を第２の基板４に結合
するだけでも良い。さらに分割基板７２，７４への分割
を図７，図８の小基板７０に適用し、小基板７０を窓５
０を境とする２枚の分割基板で構成しても良い。
【００２９】組立時には、分割基板７２，７４を、両端
部で接着剤等により結合し一体にする。アノードＩＣ２
０，２０は例えば分割基板７２にフリップチップ接続
し、図２と同様にバンプ列２８を介して第２の基板４の
長手方向配線３２に接続する。またＬＥＤアレイ１０を
第２の基板４の窪み４８に前記のエッチングプレート等
で位置決めし、窪み４８の底から共通電極１６に接続し
た配線を引出し、バンプ接続で分割基板７２に設けた共
通電極配線１８に接続し、カソードＩＣ１２に接続す
る。ＬＥＤアレイ１０は分割基板７２，７４の個別電極
配線３４，３４にフリップチップ接続し、これらの配線
３４，３４を長手方向配線３２，３２にバンプ接続す
る。このように、接続時に分割基板７２，７４間を位置
決めすることを除けば、図４，図５の実施例と組立方法
は共通である。
部で接着剤等により結合し一体にする。アノードＩＣ２
０，２０は例えば分割基板７２にフリップチップ接続
し、図２と同様にバンプ列２８を介して第２の基板４の
長手方向配線３２に接続する。またＬＥＤアレイ１０を
第２の基板４の窪み４８に前記のエッチングプレート等
で位置決めし、窪み４８の底から共通電極１６に接続し
た配線を引出し、バンプ接続で分割基板７２に設けた共
通電極配線１８に接続し、カソードＩＣ１２に接続す
る。ＬＥＤアレイ１０は分割基板７２，７４の個別電極
配線３４，３４にフリップチップ接続し、これらの配線
３４，３４を長手方向配線３２，３２にバンプ接続す
る。このように、接続時に分割基板７２，７４間を位置
決めすることを除けば、図４，図５の実施例と組立方法
は共通である。
【００３０】実施例はＬＥＤヘッドを例にしたが、イメ
ージセンサ等の他の画像装置でも同様に実施でき、画像
アレイの種類は多数の受発光体を備えたもので有れば良
い。
ージセンサ等の他の画像装置でも同様に実施でき、画像
アレイの種類は多数の受発光体を備えたもので有れば良
い。
【００３１】
【発明の効果】この発明では、 1) 長手方向配線と個別電極配線とをバンプを用いた基
板間接続で接続し、スルーホールなしで接続できる、 2) またスルーホールを用いないため、長手方向配線と
個別電極配線との接続部の占める面積が減少し、基板幅
を小さくすることが可能である（請求項１〜６）。請求
項２の発明では、 3) 第２の基板の穴に画像アレイを収容して、画像アレ
イを第２の基板で保護でき、 4) 画像アレイを第２の基板の穴に収容するので、画像
アレイが第１の基板の個別電極配線と第２の基板の長手
方向配線との基板間接続の障害にならない。 5) 請求項３の発明では、画像アレイの多数の個別電極
を個別電極配線に一挙にフリップチップ接続し、かつフ
リップチップ接続を利用して高精度に画像アレイを配線
に接続でき、 6) 請求項４の発明では、基板に光透過窓を設けて、ガ
ラスエポキシや液晶ポリマー等の不透明基板を用いるこ
とができるようにする。 7) 請求項５の発明では、小基板の数や小基板のピッチ
を変えることで画像装置の対応用紙幅や分解能を変える
ことができ、 8) かつ小基板単位での検査や修理により、部留まりを
高めかつ修理を容易にする。 9) 請求項６の発明では、２枚の分割基板の隙間を光透
過窓とし、光透過窓を容易に形成できるようにする。
板間接続で接続し、スルーホールなしで接続できる、 2) またスルーホールを用いないため、長手方向配線と
個別電極配線との接続部の占める面積が減少し、基板幅
を小さくすることが可能である（請求項１〜６）。請求
項２の発明では、 3) 第２の基板の穴に画像アレイを収容して、画像アレ
イを第２の基板で保護でき、 4) 画像アレイを第２の基板の穴に収容するので、画像
アレイが第１の基板の個別電極配線と第２の基板の長手
方向配線との基板間接続の障害にならない。 5) 請求項３の発明では、画像アレイの多数の個別電極
を個別電極配線に一挙にフリップチップ接続し、かつフ
リップチップ接続を利用して高精度に画像アレイを配線
に接続でき、 6) 請求項４の発明では、基板に光透過窓を設けて、ガ
ラスエポキシや液晶ポリマー等の不透明基板を用いるこ
とができるようにする。 7) 請求項５の発明では、小基板の数や小基板のピッチ
を変えることで画像装置の対応用紙幅や分解能を変える
ことができ、 8) かつ小基板単位での検査や修理により、部留まりを
高めかつ修理を容易にする。 9) 請求項６の発明では、２枚の分割基板の隙間を光透
過窓とし、光透過窓を容易に形成できるようにする。
【図１】 実施例の画像装置の断面図
【図２】 実施例の画像装置の分解状態を示す平面図
【図３】 実施例の画像装置の２枚の基板の要部平面
図
図
【図４】 第２の実施例の断面図
【図５】 第２の実施例の要部拡大断面図
【図６】 第３の実施例の断面図
【図７】 第４の実施例の分解状態を示す平面図
【図８】 第４の実施例の断面図
【図９】 第５の実施例の分解状態を示す平面図
【図１０】 第５の実施例の断面図
２ 第１の基板 ３８ バンプ列 ４ 第２の基板 ４０ パッド ６ 穴 ４２ バンプ ８ 窪み ４４ レジスト膜 １０ ＬＥＤアレイ ４８ 窪み １２ カソードＩＣ ５０ 光透過窓 １４ 発光体 ５２ スルーホ
ール １６ 共通電極 ５４ 共通電極
配線 １８ 共通電極配線 ５６ 窪み ２０ アノードＩＣ ６０ 第３基板 ２２ 穴 ６２ 窪み ２３ 窪み ６４ 接続部 ２４ ピン穴 ７０ 小基板 ２６ 出力配線 ７２ 分割基板 ２８ バンプ列 ７４ 分割基板 ３０ パッド列 ３２ 長手方向配線 ３４ 個別電極配線 ３６ パッド列
ール １６ 共通電極 ５４ 共通電極
配線 １８ 共通電極配線 ５６ 窪み ２０ アノードＩＣ ６０ 第３基板 ２２ 穴 ６２ 窪み ２３ 窪み ６４ 接続部 ２４ ピン穴 ７０ 小基板 ２６ 出力配線 ７２ 分割基板 ２８ バンプ列 ７４ 分割基板 ３０ パッド列 ３２ 長手方向配線 ３４ 個別電極配線 ３６ パッド列
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ｎ Ｈ０４Ｎ 5/335 Ｖ 5/66 １０３
Claims (6)
- 【請求項１】 主面上に多数の受発光体を備えた画像ア
レイが複数配列され、かつ該画像アレイ列の両側で画像
アレイの２個を単位とし、２個の画像アレイの中央にお
いて左右ほぼ対称である前記画像アレイの各個別電極が
接続される多数の個別電極配線を形成した長尺状の第１
の基板と、 長手方向にほぼ平行な長手方向配線を設けた長尺状の第
２の基板とから成り、前記長手方向配線に前記各個別電
極配線を電気的に接続したことを特徴とする、画像装
置。 - 【請求項２】 前記第２の基板に穴を形成し、該穴内に
画像アレイを収容することを特徴とする請求項１の画像
装置。 - 【請求項３】 前記第１の基板を透明基板とすると共に
該第１の基板の個別電極配線に画像アレイの個別電極を
フリップチップ接続させたことを特徴とする、請求項１
または請求項２の画像装置。 - 【請求項４】 前記第１の基板を不透明基板とすると共
に該第１の基板の個別電極配線に画像アレイの個別電極
をフリップチップ接続させ、かつ該基板の画像アレイの
受発光体が面する位置に窓を設けたことを特徴とする、
請求項１または請求項２の画像装置。 - 【請求項５】 前記第１の基板は複数の小基板からな
り、各小基板は少なくとも１組の個別電極配線を備え
て、各小基板に少なくとも２個の画像アレイを搭載した
ことを特徴とする、請求項１ないし請求項４の画像装
置。 - 【請求項６】 前記第１の基板を画像アレイの列の両側
に配置した２枚の基板で構成し、該２枚の基板に画像ア
レイの受発光体に面した位置に隙間を設けて前記窓を構
成し、かつ２枚の基板に形成した個別電極配線を第２の
基板に設けた長手方向配線に電気的に接続させることに
よって固定したことを特徴とする、請求項４の画像装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29244294A JP3599121B2 (ja) | 1994-10-31 | 1994-10-31 | 画像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29244294A JP3599121B2 (ja) | 1994-10-31 | 1994-10-31 | 画像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08129344A true JPH08129344A (ja) | 1996-05-21 |
| JP3599121B2 JP3599121B2 (ja) | 2004-12-08 |
Family
ID=17781854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29244294A Expired - Fee Related JP3599121B2 (ja) | 1994-10-31 | 1994-10-31 | 画像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3599121B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514768B2 (en) * | 1998-08-18 | 2009-04-07 | Oki Electric Industry Co., Ltd. | Package structure for a semiconductor device incorporating enhanced solder bump structure |
| JP2013218842A (ja) * | 2012-04-06 | 2013-10-24 | Sharp Corp | 照明装置、表示装置、及びテレビ受信装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180012544A (ko) * | 2016-07-27 | 2018-02-06 | 박승환 | 고해상도 투명 발광장치 및 그 제조 방법 |
-
1994
- 1994-10-31 JP JP29244294A patent/JP3599121B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514768B2 (en) * | 1998-08-18 | 2009-04-07 | Oki Electric Industry Co., Ltd. | Package structure for a semiconductor device incorporating enhanced solder bump structure |
| JP2013218842A (ja) * | 2012-04-06 | 2013-10-24 | Sharp Corp | 照明装置、表示装置、及びテレビ受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3599121B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323052B1 (ko) | 표시장치 | |
| KR100699823B1 (ko) | 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법 | |
| JP3780996B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 | |
| JP2008131035A (ja) | バンプ付き半導体チップ及びそれを備える半導体パッケージ | |
| JPH06340118A (ja) | 画像装置及びその製造方法 | |
| JP3599121B2 (ja) | 画像装置 | |
| JP3460330B2 (ja) | 画像装置 | |
| JP2931477B2 (ja) | 薄膜磁気ヘッド構造体およびその製造方法 | |
| JP2889800B2 (ja) | 画像装置 | |
| JP2002190653A (ja) | 電気回路基板とその接続方法 | |
| JP2838181B2 (ja) | 画像装置 | |
| JPH0776131A (ja) | 画像装置 | |
| JPH07178961A (ja) | 画像装置 | |
| JPH0997870A (ja) | 電子装置及びその製造方法 | |
| JP2935402B2 (ja) | 画像装置 | |
| JPH07131075A (ja) | 画像装置 | |
| JPH07186444A (ja) | 画像装置 | |
| JP2946639B2 (ja) | アレイセンサモジュール | |
| JP2935399B2 (ja) | 画像装置 | |
| JPH0612614Y2 (ja) | 回路基板ユニツト | |
| JP4241324B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0878484A (ja) | Ｔａｂテープキャリア及び半導体装置 | |
| JP3429550B2 (ja) | 画像装置 | |
| JPS6370820A (ja) | 電子内視鏡 | |
| JPH06278313A (ja) | 画像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040908 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |