JP2889800B2 - 画像装置 - Google Patents

画像装置

Info

Publication number
JP2889800B2
JP2889800B2 JP5265615A JP26561593A JP2889800B2 JP 2889800 B2 JP2889800 B2 JP 2889800B2 JP 5265615 A JP5265615 A JP 5265615A JP 26561593 A JP26561593 A JP 26561593A JP 2889800 B2 JP2889800 B2 JP 2889800B2
Authority
JP
Japan
Prior art keywords
individual electrode
common electrode
array
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5265615A
Other languages
English (en)
Other versions
JPH07123202A (ja
Inventor
俊次 村野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP5265615A priority Critical patent/JP2889800B2/ja
Publication of JPH07123202A publication Critical patent/JPH07123202A/ja
Application granted granted Critical
Publication of JP2889800B2 publication Critical patent/JP2889800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Facsimile Heads (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の利用分野】この発明はＬＥＤヘッドやイメージ
センサ、ＥＬヘッド等の画像装置に関し、特にフリップ
チップ接続型の画像装置に関する。
【０００２】
【従来技術】ＬＥＤヘッドなどの画像装置において、受
発光アレイを基板にフリップチップ接続することが提案
されている（例えば実開昭６３−１８０，２４９号公
報）。フリップチップ接続の利点は、高速で多数の接続
を行えることにある。しかしながらフリップチップ接続
には以下のような問題点があり、しかもこの点に言及し
た先行技術は見つからなかった。 1) 接続時に受発光アレイのバンプや受発光体などのパ
ターンが見えず、アレイの背面を見て搭載することにな
る。このためアレイの搭載精度が低下する。例えばアレ
イの外形と、実際の電極配置との間には最大で±１００
μｍもの誤差がある。 2) フリップチップ接続時のアレイの仮止めは、ボンデ
ィング前の状態ではフラックス等の表面張力で行い、ボ
ンディング時には半田等のバンプ材料の表面張力で行
う。しかしフラックスの表面張力は正確な仮止めには小
さすぎ、半田等の表面張力はフラックスが凝集しようと
する表面張力に阻害されて、正確な仮止めには使えな
い。 3) これらのため、受発光アレイを要求精度の±１０μ
ｍ以下の精度で搭載することは難しく、±５０μｍ程度
の搭載精度となる。そしてこの結果、画像装置でのボン
ディングにフリップチップ接続を用いるのは困難にな
る。 4) フリップチップ接続ではアレイを加圧しながら接続
するが、圧力が均一に加わらずアレイを破壊することが
ある。 5) 発明者は、上記1) 〜4) の問題を避けるため、基板を
２枚用い、共通電極基板に受発光アレイの共通電極を固
定した状態で、個別電極基板の個別電極配線に受発光ア
レイをフリップチップ接続することを検討した（特願平
５−１８０，６１３号）。このようにすれば、フリップ
チップ接続時に受発光アレイのパターンが見え、アレイ
は共通電極基板に固定してあるので、フリップチップ接
続時にアレイが個別電極からずれることがなく、また２
枚の基板でサンドイッチするので全てのバンプを均一に
加圧することができる。しかしこれに伴って、２枚の基
板が傾き、平行にならないという問題が生じた。即ち基
板の間に細長い受発光アレイがあるだけでは、基板を平
行に保つことができず、基板が相対的に傾いてしまう。 6) 基板を２枚用いると、個別電極配線を受発光アレイ
に対して位置決めする必要が生じ、位置決めができない
場合、例えば１バンプずつずれて接続するなどの不良が
生じる。
【０００３】発明者は、これらのこととは別の問題とし
て、画像装置の基板について検討した。通常用いられる
基板はガラス基板に薄膜配線を施したものであるが、ガ
ラス基板は高価であり、かつ薄膜配線は形成に時間がか
かり、量産性に欠ける。また薄膜配線は基板への付着力
が低い。そこで硬質プリント基板等のより安価な基板を
用いる必要がある。次に画像装置では高密度配線が必要
になるが、ガラス基板ではスルーホールなどを利用して
両面配線を行うことが困難である。そこで不透明な硬質
プリント基板等を用い、受発光アレイをフリップチップ
接続し、基板に透孔を用いて光が通過できるようにする
ことを検討した。すると、透孔の内面での光の反射が問
題になる。即ち透孔の幅は、受発光体の幅よりやや大き
い１００μｍ程度となり、基板はこれよりも厚いために
透孔内面での反射が問題になる。
【０００４】これ以外にフリップチップ接続には、次の
問題がある。受発光アレイの駆動ＩＣ，例えば共通電極
の駆動ＩＣと個別電極の駆動ＩＣは、一般に受発光アレ
イとは高さが異なる。このため、受発光アレイと駆動Ｉ
Ｃとを同時にフリップチップ接続することは難しい。ま
た駆動ＩＣと受発光アレイとではバンプサイズも異な
り、一般に駆動ＩＣの方がバンプは高密度で、そのサイ
ズも小さい。バンプのサイズやピッチ等の接続条件が異
なるものを同時にフリップチップ接続すると、接続不良
が増加する。また駆動ＩＣのバンプを受発光アレイのバ
ンプと同時にフリップチップ接続すると、接続点数が増
し接続不良はさらに増加する。
【０００５】
【発明の課題】 請求項１の発明は、フリップチップ接続
型の画像装置において、以下のことを課題とする。 1) 受発光アレイのパターンを見ながらフリップチップ
接続することを可能にし、アレイの搭載精度を高める。 2) フリップチップ接続時のアレイの仮止め精度を高
め、アレイの搭載精度を高める。 3) フリップチップ接続時に、全ての受発光アレイを均
一に加圧できるようにし、アレイの損傷を防止する。 4) 安価な硬質プリント基板等の使用を可能にし、かつ
基板に両面配線を施し、配線密度を低下させる。 5) ２枚の基板が傾くのを防止し、２枚の基板を平行に
保つ。
【０００６】請求項２の発明の課題は、上記1) 〜5) に加
えて、 6) 個別電極配線を受発光アレイに対し正確に位置決め
することにある。請求項３の発明の課題は、上記1) 〜5)
に加えて、7) 個別配線基板に設けた透孔での光の反射
を防止し、画像品位を向上させる、ことにある。請求項
４の発明の課題は、上記1) 〜5) に加えて、8) 共通電極
駆動ＩＣや個別電極駆動ＩＣの高さが受発光アレイより
も高く、バンプのサイズやバンプのピッチが受発光アレ
イと異なっても、フリップチップ接続の障害とならない
ようにすることにある。請求項５の発明の課題は、上記
1) 〜5) に加えて、9) 個別電極基板への透孔の形成を容
易にし、しかも個別電極基板が傾かないようにすること
にある。請求項６の発明の課題は、上記1) 〜5) に加え
て、10) フリップチップ接続をさらに容易にし、特に
接続が正しいかどうかを検査した後に、最終的に接続す
ることができるようにすることにある。請求項７の発明
の課題は、上記1) 〜5) に加えて、11) 共通電極駆動Ｉ
Ｃや個別電極駆動ＩＣを、受発光アレイと同時にフリッ
プチップ接続し、しかもスペーサをこれらのもので兼用
できるようにすることにある。請求項８の発明の課題
は、上記1) 〜5) に加えて、12) バンプを正確に配列し
てフリップチップ接続を容易にし、かつ個別電極基板の
平坦度が低い場合にも接続を容易にすることにある。
【０００７】
【発明の構成】この発明の画像装置は、第１の主面に共
通電極配線を設けた共通電極基板と、第１の主面に個別
電極配線を、第２の主面に裏面配線を設け、これらの両
配線をスルーホールで接続した個別電極基板とを設け、
受発光アレイの底面の共通電極を前記共通電極配線に結
合し、アレイ表面の個別の受発光体に接続した電極を前
記個別電極配線にフリップチップ接続して、前記受発光
アレイを共通電極基板と個別電極基板とでサンドイッチ
し、さらに個別電極基板には、前記アレイの受発光体に
対応した位置に透孔を設け、かつ個別電極基板と共通電
極基板との間に受発光アレイとほぼ等しい高さのスペー
サを配設したことを特徴とする。
【０００８】またこの発明の画像装置は、前記共通電極
基板と個別電極基板とを、ピンで位置決めしたことを特
徴とする（請求項２）。この発明の画像装置はさらに、
前記透孔の内面に反射防止部を設け、透孔での光の反射
を防止したことを特徴とする（請求項３）。この発明の
画像装置はまた、前記共通電極基板の第２の主面に共通
電極駆動ＩＣを設け、前記個別電極駆動基板の第２の主
面に個別電極駆動ＩＣを設けたことを特徴とする（請求
項４）。
【０００９】この発明の画像装置は、前記個別電極基板
を、前記透孔を延長した線に沿って切断した２枚の基板
で構成したことを特徴とする（請求項５）。この発明の
画像装置は、前記個別電極基板と共通電極基板との間に
樹脂を充填し、樹脂の収縮力で前記フリップチップ接続
を行うようにしたことを特徴とする（請求項６）。この
発明の画像装置は、前前記共通電極駆動ＩＣと個別電極
駆動ＩＣを、前記受発光アレイとほぼ等しい厚さとし、
かつ共通電極駆動ＩＣを共通電極配線に、個別電極駆動
ＩＣを個別電極配線にそれぞれフリップチップ接続した
ことを特徴とする（請求項７）。この発明の画像装置
は、前記フリップチップ接続に用いるバンプを、受発光
アレイ表面に設けたスタッドバンプで構成したことを特
徴とする（請求項８）。
【００１０】受発光アレイには例えばＬＥＤアレイ、Ｅ
Ｌアレイ、プラズマアレイ、ＣＣＤアレイなどを用い
る。基板には硬質プリント基板やフレキシブルプリント
基板などの、安価でスルーホール加工が容易な基板が好
ましい。
【００１１】
【発明の作用】請求項１の発明では、受発光アレイを共
通電極基板と個別電極基板とでサンドイッチし、個別電
極基板の第１の主面に設けた個別電極配線にフリップチ
ップ接続する。また個別電極基板には透孔を設け、光が
出入りできるようにする。このようにすると、受発光ア
レイの底面の共通電極を共通電極配線に結合した後に、
個別電極基板をセットし、フリップチップ接続すること
ができる。このためアレイ表面の電極を見ながら、個別
電極配線をセットすることができ、アレイの搭載精度が
向上する。次に受発光アレイは底面を共通電極に結合し
た後にフリップチップ接続するので、フラックスや半田
等のバンプ材料の仮止めの力が弱くても、受発光アレイ
は動かない。フラックスやバンプ材料による仮止めの力
は弱いので、個別電極基板が受発光アレイに対して移動
することが考えられるが、画像装置の場合、受発光アレ
イの数は多く、バンプの点数はきわめて多い。このため
個々のバンプでの仮止めの力が弱くても、個別電極基板
を多数のバンプで仮止めし、受発光アレイに対して固定
してフリップリップ接続することができる。アレイの電
極を見ながら個別電極基板をセットでき、アレイを共通
電極配線に結合した後にフリップリップ接続できるの
で、フリップチップ接続の精度はきわめて向上し、容易
に搭載誤差を±１０μｍ以下に小さくすることができ
る。次にフリップチップ接続は、受発光アレイを２枚の
基板でサンドイッチして行う。このためフリップチップ
接続に用いる全てのバンプを均一に加圧することがで
き、接続の信頼性が増すと共に、アレイの損傷を防止す
ることができる。
【００１２】請求項１の発明では、共通電極基板や個別
電極基板に、硬質プリント基板やフレキシブルプリント
基板等のスルーホール加工が容易な基板を用い、例えば
基板を双方とも硬質プリント基板とする、あるいは一方
を硬質プリント基板とし、他方をフレキシブルプリント
基板とする。個別電極基板の第２の主面（受発光アレイ
と反対側の主面）に裏面配線を設け、第１の主面（受発
光アレイ側の主面）の個別電極配線にスルーホールで接
続する。配線密度が高いのは個別電極基板であるが、両
面配線を施しその間をスルーホールで接続したので、基
板の配線密度が低下し、高価な薄膜配線に替えて、安価
なプリント配線等を用いることができるようになる。ま
た２枚の基板の間には、受発光アレイとほぼ等しい高さ
のスペーサを配設し、基板が傾くのを防止し、２枚の基
板が平行に保たれるようにする。
【００１３】請求項２の発明では、２枚の基板をピンで
位置決めし、個別電極基板を受発光アレイに対して正確
に位置決めする。また請求項３の発明では、個別電極基
板に設けた透孔に反射防止部を設ける。この結果、厚い
硬質プリント基板を用いる場合でも、透孔の内面での光
の反射を防止することができ、画像品位が向上する。さ
らに請求項４の発明では、基板の第２の主面に駆動ＩＣ
（共通電極駆動ＩＣと個別電極駆動ＩＣ）を配置するの
で、チップの高さやバンプのピッチあるいはバンプのサ
イズ等が異なる駆動ＩＣと受発光アレイとを、同時にフ
リップチップ接続する必要がなくなる。さらに駆動ＩＣ
を共通電極基板や個別電極基板の第２の主面側に配置す
ると、受発光アレイのフリップチップ接続時の接続バン
プの数が減少し、接続が容易になる。これらの結果、フ
リップチップ接続が容易になり、接続の信頼性も大幅に
向上する。
【００１４】請求項５の発明では、個別電極基板を２枚
に分割し、透孔の形成を容易にする。組立後の個別電極
基板は、受発光アレイやスペーサ等で支えられて傾かな
い。請求項６の発明では、個別電極基板と共通電極基板
との間に樹脂を充填する。フリップチップ接続部は樹脂
の力で仮止めでき、最終結合前に受発光アレイを動作さ
せ、検査できる。また樹脂の収縮力で接続部の接触が保
たれると共に、樹脂で個別電極基板と両面配線基板とを
固定し、フリップチップ接続部に無理が加わるのを防止
できる。請求項７の発明では、共通電極駆動ＩＣや個別
電極駆動ＩＣを受発光アレイと同時にフリップチップ接
続し、しかもスペーサをこれらのもので兼用する。請求
項８の発明では、フリップチップ接続のバンプに、受発
光アレイに設けたスタッドバンプを用いる。このバンプ
は受発光アレイを共通電極基板に配列した後に形成でき
るので、正確にバンプを配列できる。高い背の高いバン
プを形成できるので、個別電極配線の平坦度の不足をバ
ンプの変形で補い、平坦度の低い個別電極基板でも、ア
レイ表面の平坦度を低下させずに接続することができ
る。
【００１５】
【実施例】図１〜図６に実施例を示し、図１に個別電極
基板を、図２に共通電極基板を、図３に組立後の画像装
置を、図４，図５にそれらの断面を、図６に熱風加熱に
よるフリップチップ接続を示す。実施例ではＬＥＤヘッ
ドを例にするが、受発光アレイを他の物に変えれば、イ
メージセンサやＥＬヘッド等の他の画像装置となる。ま
た図には画像装置の主要部を示し、レンズアレイやハウ
ジングなどの周知部分は省略する。
【００１６】図１において、２は硬質プリント基板で、
フレキシブルプリント基板等でもよく、４はその第１の
主面、６はその第２の主面である。８は透孔で、ＬＥＤ
アレイＬ１〜Ｌ４０の発光体に対応した位置に設け、そ
の幅は１００μｍ程度とする。１０は個別電極配線で、
１２は個別電極配線１０の透孔８側に設けたバンプ列で
ある。ＬＥＤアレイＬ１〜Ｌ４０の個数を４０個、ＬＥ
Ｄアレイ当たりの発光体の数を６４個とすると、接続す
べきバンプの総数は２５６０個となる。これに対して個
別電極配線１０は、透孔８の上下に各２０組ずつ設け、
合計で４０組設ける。そして１つの個別電極配線１０当
たりのバンプの数は６４個で、１つの個別電極配線１０
には２組のバンプ列１２，１２を設けるので、１つのバ
ンプ列１２当たりのバンプの数は３２個となる。個別電
極配線１０はＬＥＤアレイＬ１〜Ｌ４０の２個単位で設
け、中央で折り返してバンプ列１２，１２に各々３２個
の電極をフリップチップ接続する。１つのＬＥＤアレイ
には６４個の電極があるが、そのうち３２個を図の下側
のバンプ列にフリップチップ接続し、残る３２個を上側
のバンプ列１２にフリップチップ接続する。この結果、
各個別電極配線１０は各々３２本の信号線でよいことに
なる。
【００１７】ＬＥＤアレイＬ１〜Ｌ４０では、各発光体
毎に電極をアレイの片側に引き出し、電極の配置はアレ
イの中心線Ｘ−Ｘに関して線対称に配置する。これは個
別電極配線１０によって定まることで、例えばＬＥＤア
レイＬ１の最初の発光体に接続した電極を下側の個別配
線１０に接続したとすれば、３１番目の発光体までは、
奇数番目の発光体の電極を下側の個別配線１０に接続
し、以降３４から６４番目の発光体では、偶数番目の発
光体を下側の個別配線１０に接続する。次に２〜３０番
目の偶数番目の発光体に接続した電極を上側の個別配線
１０に接続し、３２番目と３３番目の発光体の電極も上
側の個別配線１０に接続し、３５番目から６３番目まで
の奇数番目の発光体を上側の個別配線１０に接続する。
これはＬＥＤアレイ毎に、個別配線１０とＬＥＤアレイ
Ｌ１〜Ｌ４０の発光体との接続の順序が反転するから
で、１番目の発光体と６４番目の発光体とは常に個別配
線１０での同じ信号線に接続する必要があるからであ
る。また同様に２番目の発光体と６３番目の発光体も常
に同じ信号線に接続する必要があるからである。そこで
上記のように、ＬＥＤアレイＬ１〜Ｌ４０の３２番目の
発光体と３３番目の発光体との間（Ｘ−Ｘ線）を境にし
て、電極の配置を線対称にすれば、ＬＥＤアレイ毎に個
別配線１０の向きが反転しても、常に正しい位置にＬＥ
ＤアレイＬ１〜Ｌ４０側の電極を接続することができ
る。
【００１８】バンプ列１２の材料には例えばフラックス
含有の半田を用い、ＬＥＤアレイＬ１〜Ｌ４０の電極側
にはフリップチップ接続部に金メッキなどを施してお
く。しかしいずれの側にバンプを設けるかは任意で、Ｌ
ＥＤアレイＬ１〜Ｌ４０側にバンプを設けても良い。
【００１９】１４は第２の主面６に設けた裏面配線で、
透孔８の上下に各々３２本ずつの信号線を配置して設
け、１６は裏面配線１４と個別電極配線１０とを接続す
るためのスルーホールの列である。スルーホールには大
きな面積が必要なので、１列に配置すると個別電極配線
１０からはみ出してしまう。そこでスルーホール列１６
は２列に設け、かつ基板２の長手方向に対して斜めに配
置し、狭い個別電極配線１０の範囲にスルーホール列１
６を設けることができるようにする。
【００２０】１８はＬＥＤアレイＬ１〜Ｌ４０の個別の
電極を駆動するための個別電極駆動ＩＣで、ＬＥＤアレ
イＬ１〜Ｌ４０とはチップの高さも異なり、端子の数が
多いためバンプの数も多く、かつそのサイズは小さく、
配列ピッチも小さい。このため個別電極駆動ＩＣ１８は
ＬＥＤアレイＬ１〜Ｌ４０とは反対側の主面６に配置
し、フリップチップ条件の違いによる接続の難しさを回
避する。２０は外部接続端子である。個別電極駆動ＩＣ
１８は、外部接続端子２０や裏面配線１４に接続する必
要がある。この接続はフリップチップ接続でも良いが、
フリップチップ接続に用いるフラックスによって個別電
極駆動ＩＣ１８が汚染されることを避けるため、特に駆
動ＩＣ１８のバンプ以外の部分をマスクした保護膜にピ
ンホールがあると、そこからフラックスが侵入し、駆動
ＩＣ１８の配線を侵すことを防止するため、好ましくは
ワイヤボンド接続とする。２２はピン穴で、個別電極配
線１０と同時に形成したマークを用いて設けたものであ
る。このためピン穴２２は個別電極配線１０に対して±
５μｍ程度の精度で形成することができる。
【００２１】図２に、共通電極基板３０を示す。共通電
極基板３０には例えば硬質プリント基板を用い、３２は
その第１の主面、３４はその第２の主面である。３６は
共通電極配線で、３８は第２の主面３４側に接続するた
めのスルーホール、４０は共通電極配線３６に接続した
銀ペースト等の導電性接着剤で、ＬＥＤアレイＬ１〜Ｌ
４０の底面の共通電極を結合する。共通電極基板３０の
第２の主面３４には、ＬＥＤアレイＬ１〜Ｌ４０を１個
ずつ時分割駆動するための共通電極駆動ＩＣ４２を設
け、ワイヤボンディングパッド４４を介して共通電極配
線３６に接続する。また４６は裏面バスで、外部接続端
子４８と共通電極駆動ＩＣ４２とを接続するためのもの
である。
【００２２】共通電極駆動ＩＣ４２は、裏面バス４６と
共通電極駆動ＩＣ４２とにワイヤボンディングする。共
通電極駆動ＩＣ４２を、ＬＥＤアレイＬ１〜Ｌ４０とは
反対側の第２の主面３４に配置したのは、チップの高さ
やバンプのピッチやサイズ等の違いのため、フリップチ
ップ接続が困難になるのを避けるためである。第２の主
面３４に配置した共通電極駆動ＩＣ４２は、バンプ４４
やバス４６にフリップチップ接続しても良いが、フリッ
プチップ接続に用いるフラックス等が駆動ＩＣ４２の配
線を侵すことを防止するため、ワイヤボンディングとし
た。５０はピン穴で、共通電極配線３６と同時に形成し
たマークを元に作成し、共通電極配線３６に対して±５
μｍ程度の精度がある。
【００２３】図３に、フリップチップ接続後の状態を示
す。ＬＥＤアレイＬ１〜Ｌ４０は２枚の基板２，３０に
サンドイッチされ、図１に示した透孔８から光を取り出
す。フリップチップ接続の前に、個別電極駆動ＩＣ１８
を裏面配線１４や外部接続端子２０にワイヤボンディン
グし、共通電極駆動ＩＣ４２をワイヤボンディングパッ
ド４４や裏面バス４６にワイヤボンディングする。ＬＥ
ＤアレイＬ１〜Ｌ４０には、発光体側に図示しない位置
決めマーカを設け、共通電極基板３０の第１の主面３２
に設けた図示しないマーカと照合しながら搭載し、導電
性接着剤４０で結合する。ここでＬＥＤアレイＬ１〜Ｌ
４０の発光体側を見ながら搭載できるため、各発光体を
±１０μｍ以下の誤差で搭載することができる。
【００２４】５２，５４はスペーサで、個別電極基板２
が傾いて取り付けられることを防止するためのものであ
る。基板２，３０の中央部の１〜数箇所にスペーサ５４
を、両端部にスペーサ５２を設け、中央のスペーサ５４
はＬＥＤアレイＬ１〜Ｌ４０の列の両側に設ける。また
５６，５６は位置決め用のピンで、ピン穴２２とピン穴
５０とに捜通し、基板２、３０を位置決めする。ピン穴
２２は個別電極配線１０に対して±５μｍ程度の精度で
配置され、ピン穴５０は共通電極配線３６に対して±５
μｍ程度の精度で配置されているので、ピン穴２２，５
０にピン５６を通すと、２枚の基板２，３０を±１０μ
ｍ以下の誤差で位置決めすることができる。このため、
ＬＥＤアレイＬ１〜Ｌ４０の各電極を１バンプずつずら
してフリップチップ接続してしまう、等の不良が解消す
る。そしてこのように基板２，３０を位置決めし、かつ
基板２のセット前にＬＥＤアレイＬ１〜Ｌ４０の電極パ
ターンを確認し、これにバンプ列１２を位置合わせする
ように、個別電極基板２をセットする。またスペーサ５
２，５４で基板２が傾くのを防止した状態で、フリップ
チップ接続する。このようにすれば、フリップチップ接
続時のフラックスや半田等による仮止めの力が弱くて
も、ＬＥＤアレイＬ１〜Ｌ４０の各発光体を個別電極配
線１０のバンプ列１２に対して±１０μｍ以下の搭載誤
差でフリップチップ接続することができる。また基板
２，３０はピン５６で固定されているので、フラックス
等の仮止めの力が弱くても、ＬＥＤアレイＬ１〜Ｌ４０
の各電極がバンプからずれる恐れがない。なおピン５
６，５６は、フリップチップ接続後に取り外しても良
い。
【００２５】図４に、図３のＡ−Ａ方向断面を示す。図
において６０は透孔８の内壁に設けた反射防止部で、個
別電極基板２には１ｍｍ程度の厚さがあり、その一方で
透孔８には１００μｍ程度の幅しかないため、透孔８の
内壁で発光体からの光が反射し、画像品位が低下するこ
とを防止するためのものである。反射防止部６０は例え
ば艶消し状態で塗布した顔料等で構成し、ＬＥＤ光の１
回当たりの反射率が２０％以下のものが好ましい。６
２，６４はエポキシやシリコン樹脂等のモールド樹脂
で、駆動ＩＣ１８，４２を保護するために用いる。６
６，６８は裏面配線１４やワイヤボンディングパッド４
４へのワイヤ線である。
【００２６】図４から明らかなように、スペーサ５２，
５４がないと、個別電極基板２がＬＥＤアレイＬ１〜Ｌ
４０に対して斜めに傾いて取り付けられ、ＬＥＤアレイ
Ｌ１〜Ｌ４０を損傷したり、フリップチップ接続の不良
を生じたりすることがある。そこでスペーサ５２，５４
には、ＬＥＤアレイＬ１〜Ｌ４０と厚さがほぼ等しいも
のを用い、その厚さはバンプ１２や導電性接着剤４０の
厚さ等も加味して、個別電極基板２が水平にセットする
ように定める。なおスペーサ５２，５４には例えばＬＥ
Ｄアレイそのものを用いても良い。またスペーサ５２，
５４は、ＬＥＤヘッドの組立後も基板２，３０を結合
し、外力で基板が傾いたり、ＬＥＤアレイＬ１〜Ｌ４０
に無理な力が加わったりするのを防止する。
【００２７】図５に、図３のＢ−Ｂ方向断面を示す。５
２は、基板２，３０の両端に配置したスペーサで、その
幅はＬＥＤアレイＬ１〜Ｌ４０よりも大きくし、両端で
個別電極基板２が傾かないようにする。また５６は前記
のピンで、基板２，３０を両端で位置決めし、ＬＥＤア
レイＬ１〜Ｌ４０の各電極がバンプ列１２の正しいバン
プ位置に現れるようにする。
【００２８】図６に、熱風ヒータによるフリップチップ
接続を示す。フリップチップ接続にはリフロー炉を用い
ても良いが、半田バンプ１２の融点は１５０℃程度で、
基板２，３０の耐熱温度は１００℃程度である。このた
めリフロー炉を用いると基板２，３０を変形させる恐れ
があり、局所加熱が容易な熱風ヒータを用いる。
【００２９】図において、７０は熱風ヒータの熱風ノズ
ルで、ここから図の白抜き矢印のように熱風を吹き付け
る。７２は誘導板で、長いスリット状の透孔７４を介し
て、熱風を透孔８へと導き入れ、そこからフリップチッ
プ接続部を局所的に加熱する。熱風ヒータによるフリッ
プチップ接続では、１〜３秒程度の加熱時間でフリップ
チップ接続を行うことができ、基板２，３０等の過熱が
少ない。また誘導板７２を用い、透孔７４から集中的に
熱風を導き入れるようにすれば、それ以外の部分には熱
風が触れず、個別電極基板２を変形させる恐れがさらに
減少する。このようにしても個別電極基板２の第２の主
面６は僅かに加熱されるが、ここで裏面配線１４とスル
ーホール１６とが熱を逃がす役割をする。即ち第２の主
面６には裏面配線１４があり、誘導板７２から裏面配線
１４に伝わった熱は、スルーホール１６を介して第１の
主面４側へと逃げる。このため個別電極基板２の第２の
主面６が過熱される恐れはさらに減少する。
【００３０】
【実施例２】実施例２〜実施例４に、最初の実施例の種
々の改良を示す。特に指摘した点以外は、最初の実施例
と同様である。図７，図８に、個別電極基板２を２枚の
基板２−１，２−２で構成した実施例を示す。ＬＥＤ光
を取り出すための透孔８の幅は１００μｍ程度で、その
長さは２０ｃｍ程度となる。幅が狭く長い透孔を加工す
るのは難しいので、基板２を透孔８を延長したラインで
分割した２枚の基板２−１，２−２で構成し、透孔８は
基板２−１，２−２のエッジを削って作成する。エッジ
の研削には例えばルーターを用いる。またこの実施例で
は個別電極駆動ＩＣ１８，１８を個別電極配線１０と同
じ主面に配置し、それに伴ってＩＣ１８，１８に接続し
た個別電極配線１０−１を設け、ＩＣ１８から個別電極
配線１０−１，裏面配線１４，各個別電極配線１０の順
に接続する。
【００３１】基板２−１，２−２は透孔８の両外側で接
着して貼り合わせ、ＩＣ１８，１８やＬＥＤアレイＬ１
〜Ｌ４０とのフリップチップ接続部や、スペーサ５２，
５４で支えられる。このため基板２−１，２−２が傾い
たりすることはない。
【００３２】
【実施例３】図９〜図１１に、個別電極駆動ＩＣ１８，
１８を両端のスペーサ５２，５２に、共通電極駆動ＩＣ
４２を中央部のスペーサ５４に兼用した例を示す。また
この実施例ではフリップチップ接続に、熱硬化樹脂８０
の収縮力を利用する。個別電極基板には、２枚の基板２
−１，２−２を用いた。
【００３３】ＩＣ１８，４２を、ＬＥＤアレイＬ１〜Ｌ
４０とほぼ同じ厚さのウェハー（例えば４００μｍ厚）
から製造してＬＥＤアレイＬ１〜Ｌ４０と高さを揃え、
電極ピッチをＬＥＤアレイＬ１〜Ｌ４０とほぼ等しくす
る。絶縁膜８２を設け、ＩＣ１８，４２の底面を介して
の短絡を防止する。共通電極駆動ＩＣ４２をＬＥＤアレ
イＬ１〜Ｌ４０と同じ主面３２に配置したことに伴い、
共通電極配線を図１０の共通電極配線８４のように変更
する。またＬＥＤアレイＬ１〜Ｌ４０の列の両外側に、
熱硬化樹脂８０を充填する。
【００３４】このようにすると、スペーサ５２，５４を
別に作る必要がなくなり、しかもＩＣ１８，４２は基板
２，３０の間に収容されるので、ＩＣ１８，４２の保護
が容易になる。フリップチップ接続では、リフロー炉や
熱風加熱などの前に樹脂８０の接着力で仮止めができ、
しかもこの段階でＬＥＤアレイＬ１〜Ｌ４０が動作す
る。これは樹脂の接着力で、フリップチップ接続部のコ
ンタクトが得られるからである。すると、1) 仮止めに
より接続部がずれる恐れがなく、2) 最終的な接続前に
各ＬＥＤを動作させ、画像装置の電気試験ができる。こ
のため接続不良、ＬＥＤアレイＬ１〜Ｌ４０の不良、配
線１０，３６等の異常、ＩＣ１８，４２の不良をチェッ
クできる。これらのチェック後に、例えば図１１のよう
にして、熱風加熱等でフリップチップ接続を完成する。
熱風加熱は、誘導板７２に設けた透孔７４から熱風を吹
き込み、フリップチップ接続部と樹脂８０のみを局所加
熱するのが好ましい。
【００３５】樹脂８０を硬化させると、樹脂８０の収縮
力で基板２，３０が引合い、この力でフリップチップ接
続部のコンタクトが保たれる。このためフリップチップ
接続には半田バンプを用いる必要がなくなり、例えば金
バンプと金メッキ配線や銅配線の組み合せなどでも良
い。半田バンプを用いる場合には、半田の溶融によるコ
ンタクトに、樹脂８０の収縮力によるコンタクトが加わ
り、単なる半田接続の場合に比べより確実なコンタクト
が得られる。硬化後の樹脂８０は基板２，３０を固定
し、曲げモーメント等がフリップチップ接続部に加わり
接続を破壊することを防止する。
【００３６】
【実施例４】図１２〜図１４に、スタッドバンプ８６を
用いた例を示す。スタッドバンプ８６は、共通電極基板
３０に配列後のＬＥＤアレイＬ１〜Ｌ４０の電極パッド
に、金線等をボールボンディングし、ボールの上部を切
断したものである。スタッドバンプ８６の特徴は、1)
背の高い、例えば高さ５０μｍ以上のバンプを容易に得
られることと、2) アレイＬ１〜Ｌ４０の配列後に形成
できるので、全てのバンプ８６を直線上に配置できるこ
とにある。バンプ８６の背が高いことは、個別電極基板
２の第１の主面４の平坦度が不足しても、バンプ８６の
変形で補い、ＬＥＤアレイＬ１〜Ｌ４０の発光体の高さ
を揃えることができることを意味する。
【００３７】ＬＥＤアレイＬ１〜Ｌ４０の配列後にスタ
ッドバンプ８６を形成できることは、例えば図１４のよ
うにＬＥＤアレイＬ２の位置がずれる、あるいはアレイ
のばらつきのためにバンプ形成用のパッドの位置がずれ
た場合にも、スタッドバンプ８６の位置が直線上に揃う
ことを意味する。このため全てのバンプ８６が図１４の
ように直線ｌ1 ，ｌ2 上に揃い、フリップチップ接続の位
置合わせが極めて容易になる。またスタッドバンプ８６
を、アレイＬ１〜Ｌ４０の配列後に形成することは、ウ
ェハー段階でバンプを形成する場合に比べ、1) ウェハ
ーをバンプ形成時の衝撃で損傷することがなく、収率が
向上し、2) 形成したバンプのために以降のウェハーの
扱いが難しくなることがないという特徴がある。
【００３８】
【発明の効果】請求項１の発明では、以下の効果が得ら
れる。 1) 受発光アレイのパターンを見ながらフリップチップ
接続することを可能にし、アレイの搭載精度を高める。 2) フリップチップ接続時のアレイの仮止め精度を高
め、アレイの搭載精度を高める。 3) フリップチップ接続時に、全ての受発光アレイを均
一に加圧できるようにし、アレイの損傷を防止する。 4) 安価な硬質プリント基板等の使用を可能にし、かつ
基板に両面配線を施し、配線密度を低下させる。 5) ２枚の基板が傾くのを防止し、２枚の基板を平行に
保つ。
【００３９】請求項２の発明ではさらに、6) 個別電極
配線を受発光アレイに対し正確に位置決めできる。また
請求項３の発明ではさらに、7) 個別配線基板に設けた
透孔での光の反射を防止し、画像品位を向上させること
ができる。請求項４の発明ではさらに、8) 共通電極駆
動ＩＣや個別電極駆動ＩＣの高さが受発光アレイよりも
高く、バンプのサイズやバンプのピッチが受発光アレイ
と異なっても、フリップチップ接続の障害とならないよ
うにすることができる。
【００４０】請求項５の発明ではさらに、9) 個別電極
基板への透孔の形成を容易にし、しかも個別電極基板が
傾かないようにすることができる。この場合、２枚に分
割した個別電極基板は、受発光アレイやスペーサ等で支
えられて傾かない。そして基板を２枚に分割したので、
細長い透孔を加工するのが容易になる。請求項６の発明
ではさらに、10) フリップチップ接続をさらに容易に
し、受発光体を試験的に動作させて接続が正しいかどう
かを確認した後に、最終的に接続することができる。こ
の場合、接続部は樹脂の力で仮止めされ、最終結合前に
受発光アレイを動作させ、検査することができる。そし
て検査後に樹脂を硬化させて最終接続することができ
る。また樹脂の収縮力で接続部の接触が保たれると共
に、樹脂で個別電極基板と両面配線基板とを固定し、フ
リップチップ接続部に無理が加わるのを防止できる。請
求項７の発明ではさらに、11) 共通電極駆動ＩＣや個
別電極駆動ＩＣを受発光アレイと同時にフリップチップ
接続し、しかもスペーサをこれらのもので兼用できる。
請求項８の発明ではさらに、12) バンプを正確に配列
してフリップチップ接続を容易にし、かつ個別電極基板
の平坦度が低い場合にも接続を容易にすることにある。
この場合スタッドバンプは、受発光アレイを配列した後
に形成でき、共通電極基板上に正確にバンプを配列でき
る。またスタッドバンプはアスペクト比の高い背の高い
バンプを容易に形成できるので、個別電極配線の平坦度
の不足をバンプの変形で補い、平坦度の低い個別電極基
板でも、アレイ表面の平坦度を低下させずに接続するこ
とができる。
【図面の簡単な説明】
【図１】 実施例の画像装置の個別配線基板の表裏の
状態を示す図
【図２】 実施例の画像装置の共通電極基板の表裏の
状態を示す図
【図３】 実施例の画像装置の要部側面図
【図４】 図３のＡ−Ａ方向拡大断面図
【図５】 図３のＢ−Ｂ方向拡大断面図
【図６】 実施例でのフリップチップ接続工程を示す
断面図
【図７】 第２の実施例での個別配線基板の平面図
【図８】 第２の実施例の要部断面図
【図９】 第３の実施例の要部断面図
【図１０】 第３の実施例の共通電極基板の平面図
【図１１】 第３の実施例でのフリップチップ接続工程
を示す断面図
【図１２】 第４の実施例の要部平面図
【図１３】 第４の実施例でのＬＥＤアレイの側面図
【図１４】 第４の実施例でのバンプの配列を示す平面
図
【符号の説明】
２ 個別電極基板 ２−１, ２−２ 個別電極基板 ４ 第１の主面 ６ 第２の主面 ８ 透孔 １０, １０−１ 個別電極配線 １２ バンプ列 １４ 裏面配線 １６ スルーホール列 １８ 個別電極駆動ＩＣ ２０ 外部接続端子 ２２ ピン穴 ３０ 共通電極基板 ３２ 第１の主面 ３４ 第２の主面 ３６ 共通電極配線 ３８ スルーホール ４０ 導電性接着剤 ４２ 共通電極駆動ＩＣ ４４ ワイヤボンディングパッド ４６ 裏面バス ４８ 外部接続端子 ５０ ピン穴 ５２，５４ スペーサ ５６ ピン ６０ 反射防止部 ６２，６４ モールド樹脂 ６６，６８ ワイヤ線 ７０ 熱風ノズル ７２ 誘導板 ７４ 透孔 ８０ 熱硬化樹脂 ８２ 絶縁膜 ８４ 共通電極配線 ８６ スタッドバンプ

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の主面に共通電極配線を設けた共通
    電極基板と、 第１の主面に個別電極配線を設け、第２の主面に裏面配
    線を設け、これらの両配線をスルーホールで接続した個
    別電極基板とを設け、 受発光アレイの底面の共通電極を前記共通電極配線に結
    合し、アレイ表面の個別の受発光体に接続した電極を前
    記個別電極配線にフリップチップ接続して、前記受発光
    アレイを共通電極基板と個別電極基板とでサンドイッチ
    し、 さらに個別電極基板には、前記アレイの受発光体に対応
    した位置に透孔を設け、 かつ共通電極基板と個別電極基板との間に、前記受発光
    アレイとほぼ等しい高さのスペーサを配設したことを特
    徴とする、画像装置。
  2. 【請求項２】 前記共通電極基板と個別電極基板とを、
    ピンで位置決めしたことを特徴とする、請求項１の画像
    装置。
  3. 【請求項３】 前記透孔の内面に反射防止部を設けたこ
    とを特徴とする、請求項１の画像装置。
  4. 【請求項４】 前記共通電極基板の第２の主面に共通電
    極駆動ＩＣを設け、 前記個別電極駆動基板の第２の主面に個別電極駆動ＩＣ
    を設けたことを特徴とする、請求項１の画像装置。
  5. 【請求項５】 前記個別電極基板を、前記透孔を延長し
    た線に沿って切断した２枚の基板で構成したことを特徴
    とする、請求項１の画像装置。
  6. 【請求項６】 前記個別電極基板と共通電極基板との間
    に樹脂を充填し、樹脂の収縮力で前記フリップチップ接
    続を行うようにしたことを特徴とする、請求項１の画像
    装置。
  7. 【請求項７】 前記共通電極駆動ＩＣと個別電極駆動Ｉ
    Ｃを、前記受発光アレイとほぼ等しい厚さとし、かつ共
    通電極駆動ＩＣを共通電極配線に、個別電極駆動ＩＣを
    個別電極配線にそれぞれフリップチップ接続したことを
    特徴とする、請求項１の画像装置。
  8. 【請求項８】 前記フリップチップ接続に用いるバンプ
    を、受発光アレイ表面に設けたスタッドバンプで構成し
    たことを特徴とする、請求項１の画像装置。
JP5265615A 1993-08-31 1993-09-28 画像装置 Expired - Fee Related JP2889800B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5265615A JP2889800B2 (ja) 1993-08-31 1993-09-28 画像装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24052493 1993-08-31
JP5-240524 1993-08-31
JP5265615A JP2889800B2 (ja) 1993-08-31 1993-09-28 画像装置

Publications (2)

Publication Number Publication Date
JPH07123202A JPH07123202A (ja) 1995-05-12
JP2889800B2 true JP2889800B2 (ja) 1999-05-10

Family

ID=26534760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5265615A Expired - Fee Related JP2889800B2 (ja) 1993-08-31 1993-09-28 画像装置

Country Status (1)

Country Link
JP (1) JP2889800B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4839533B2 (ja) * 2001-07-11 2011-12-21 ソニー株式会社 画像表示装置及びその製造方法
JP4304717B2 (ja) * 2003-06-26 2009-07-29 日本電気株式会社 光モジュールおよびその製造方法
JP6854715B2 (ja) 2017-06-30 2021-04-07 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
JPH07123202A (ja) 1995-05-12

Similar Documents

Publication Publication Date Title
US5367763A (en) TAB testing of area array interconnected chips
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
US5631191A (en) Method for connecting a die to electrically conductive traces on a flexible lead-frame
US6617695B1 (en) Semiconductor device and semiconductor module using the same
JP2763020B2 (ja) 半導体パッケージ及び半導体装置
US6012224A (en) Method of forming compliant microelectronic mounting device
US7291925B2 (en) Stack package using anisotropic conductive film (ACF) and method of making same
US5574311A (en) Device having pins formed of hardened mixture of conductive metal particle and resin
JP3565086B2 (ja) プローブカード及び半導体装置の試験方法
KR0157284B1 (ko) 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
US6174751B1 (en) Method of manufacturing resin encapsulated semiconductor device
US20130236993A1 (en) Method of fabricating semiconductor package
US20110230044A1 (en) Contact structure having a compliant bump and a testing area and manufacturing method for the same
US20160148965A1 (en) Detector assembly using vertical wire bonds and compression decals
JPH07301642A (ja) 半導体ウェハをプローブする方法
US20140061951A1 (en) Package on package structure and method for manufacturing same
US6507118B1 (en) Multi-metal layer circuit
KR100193903B1 (ko) 본딩 와이어의 단선 불량을 감지할 수 있는 회로 기판 및 와이어 본딩 장치
US5977575A (en) Semiconductor sensor device comprised of plural sensor chips connected to function as a unit
JPH11121526A (ja) 半導体素子の実装構造
JPH10289932A (ja) キャリアフィルム及びそれを使用した集積回路装置
JP2889800B2 (ja) 画像装置
US20090315029A1 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
JP2833174B2 (ja) 半導体素子及びその実装方法
JP2002190653A (ja) 電気回路基板とその接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees