JP6854715B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP6854715B2
JP6854715B2 JP2017128928A JP2017128928A JP6854715B2 JP 6854715 B2 JP6854715 B2 JP 6854715B2 JP 2017128928 A JP2017128928 A JP 2017128928A JP 2017128928 A JP2017128928 A JP 2017128928A JP 6854715 B2 JP6854715 B2 JP 6854715B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
semiconductor layer
emitting device
stud bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017128928A
Other languages
English (en)
Other versions
JP2019012775A (ja
Inventor
楠瀬　健
健 楠瀬
聡 七條
聡 七條
邦人 杉本
邦人 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2017128928A priority Critical patent/JP6854715B2/ja
Priority to US16/024,620 priority patent/US10461215B2/en
Publication of JP2019012775A publication Critical patent/JP2019012775A/ja
Priority to US16/579,422 priority patent/US10651336B2/en
Application granted granted Critical
Publication of JP6854715B2 publication Critical patent/JP6854715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は発光装置の製造方法に関する。
複数の発光素子を、発光素子の発光を異なる波長の光に変換する板状の波長変換板に、直接接合する接合工程と、波長変換板に接合された複数の発光素子のそれぞれにおいて、波長変換板との接合面の反対側の面に、パッド電極を加圧により設ける電極形成工程と、波長変換板を切断することにより、発光素子ごとに個片化する第一個片化工程と、を含む発光装置の製造方法が提案されている（特許文献１参照）。
特開２０１６−１１５７２９号公報
本発明の一実施形態の目的は、発光素子を実装基板にフリップチップ実装するにあたり、発光素子に加わる衝撃を緩和することができる発光装置の製造方法を提供することにある。
本発明の一実施形態は次のとおりである。
板状の透光性部材に複数の発光素子を直接接合する工程と、前記直接接合する工程の後、複数の前記発光素子の電極にそれぞれスタッドバンプを形成する工程と、前記スタッドバンプを形成する工程の後、前記透光性部材を分割し、１つまたは２つ以上の発光素子が接合された複数の透光性部材を得る工程と、前記複数の透光性部材を得る工程の後、各発光素子を実装基板にフリップチップ実装する工程と、を含む発光装置の製造方法。
本発明の一実施形態によれば、発光素子を実装基板にフリップチップ実装するにあたり、発光素子に加わる衝撃を緩和することができる。
実施形態１に係る発光装置１の模式的斜視図である。 実施形態１に係る発光装置１の模式的平面図である。 図１Ｂ中の１Ｃ−１Ｃ断面である。 スタッドバンプ３０が設けられた発光素子２０の模式的平面図である。 図２Ａの一部拡大図である。 図２Ａ中のＡ−Ａ断面を示す模式的断面図である。 スタッドバンプ３０の模式的断面図である。 実施形態２に係る発光装置２の模式的断面図である。 実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。 実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。 実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。 実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。 実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。 実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。 実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。 実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。 実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。
（実施形態１に係る発光装置１）
図１Ａは実施形態１に係る発光装置１の模式的斜視図であり、図１Ｂは実施形態１に係る発光装置１の模式的平面図であり、図１Ｃは図１Ｂ中の１Ｃ−１Ｃ断面である。図１Ａから図１Ｃに示すとおり、実施形態１に係る発光装置１は、表面に配線８０が形成された実装基板７０と、実装基板７０上にフリップチップ実装された複数の発光素子２０と、複数の発光素子２０の上面に配置された複数の透光性部材１０とを備え、発光素子２０は、スタッドバンプ３０を介して実装基板７０の配線８０と接合されている。以下、詳細に説明する。
（透光性部材１０）
透光性部材１０は、発光素子２０の上面に接し、発光素子２０から出射される光を透過させ、外部に放出することが可能な部材である。透光性部材１０は、上面と、上面と対向する下面と、上面と下面との間に位置する側面とを有する。上面は、発光装置１の発光面として、発光素子２０からの光を外部に出射する面であり、下面は、発光素子２０の光取り出し面と直接接合される面である。透光性部材１０は、平面視で発光素子２０よりも大きい面積を有する。透光性部材１０の厚み（つまり上面から下面までの高さ）は、例えば５０〜３００μｍである。
透光性部材１０には、透光性樹脂、ガラス、セラミックス等の透光性材料を板状に加工したもの、これら板状の透光性材料に波長変換物質が含有されたもの、あるいは波長変換物質の焼結体を板状に加工したものなどを用いることができる。波長変換物質としては、例えば、酸化物系、硫化物系、窒化物系の波長変換物質などが挙げられる。具体的には、発光素子２０として青色発光する窒化ガリウム系発光素子を用いる場合、青色光を吸収して黄色〜緑色系発光するＹＡＧ系、ＬＡＧ系、緑色発光するＳｉＡｌＯＮ系（β サイアロン）、ＳＧＳ波長変換物質、赤色発光するＳＣＡＳＮ、ＣＡＳＮ系、マンガンで賦活されたフッ化珪酸カリウム系波長変換物質（ＫＳＦ系波長変換物質；Ｋ2ＳｉＦ6：Ｍｎ）、硫化物系波長変換物質等の波長変換物質の単独又は組み合わせが挙げられる。波長変換物質は、例えば、透光性部材１０に対して２〜５０重量％で含有させることができる。透光性部材１０は、波長変換物質の他に、例えば光拡散物質等の各種フィラー等を含んでいてもよい。
透光性部材１０は、発光素子２０と直接接合されている。ここで、直接接合とは、接合したい界面（つまり発光素子２０の上面と透光性部材１０の下面）を、接着剤等の接合部材を用いることなく原子の結びつきで接合させる接合を意味する。透光性部材１０と発光素子２０とが直接接合することにより、透光性部材１０の放熱性を高めることができ、発光装置１の信頼性を高めることができる。特に、透光性部材１０が波長変換物質を含有する際には、波長変換物質の発熱を、発光素子２０を介して効果的に放熱することができる。また、透光性部材１０と発光素子２０とが接着材等の他の部材を介さずに直接接合されているため、発光装置１の光取り出し効率を高めることができる。
（発光素子２０）
発光素子２０は、例えば、発光ダイオード等の半導体発光素子である。
図２Ａはスタッドバンプ３０が設けられた発光素子２０の模式的平面図である。図２Ｂは図２Ａの一部拡大図であり、図２Ｃは図２Ａ中のＡ−Ａ断面を示す模式的断面図である。図２Ａ〜図２Ｃに示すように、発光素子２０は、透光性部材１０に直接接合される支持基板２１と、支持基板２１上に形成された半導体層２２と、第１電極２３と、第２電極２４と、を備える。つまり、発光素子２０は、支持基板２１の半導体層２２が形成された面と反対側の面を上面として、この上面が透光性部材１０と直接接合される。
（支持基板２１）
支持基板２１には、例えば半導体層２２の成長基板として半導体層２２をエピタキシャル成長させることができるものを用いることができる。このような材料としては、サファイアやスピネルのような絶縁性基板等が挙げられる。
（半導体層２２）
半導体層２２には、例えば、ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体等の種々の半導体材料を用いることができる。具体的には、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物系の半導体材料が挙げられ、ＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等を用いることができる。半導体層２２は、支持基板２１側から順に、第１半導体層２２１（例えば、ｎ型半導体層）、活性層、及び第２半導体層２２２（例えば、ｐ型半導体層）を有する。各層の膜厚及び層構造は、当該分野で公知のものを利用することができる。
半導体層２２は、第２半導体層２２２の上面側に、第２半導体層２２２から第１半導体層２２１が露出する複数の露出部Ｘを有する。具体的には、露出部Ｘは、半導体層２２の第２半導体層２２２側の表面において、第２半導体層２２２及び活性層が膜厚方向の全てにわたって除去され、第２半導体層２２２及び活性層から第１半導体層２２１の表面が露出する領域である。つまり、半導体層２２は、第２半導体層２２２側の表面に孔を有し、孔の底面には第１半導体層２２１が露出しており、孔の側面には第２半導体層２２２、活性層及び第１半導体層２２１が露出している。露出部Ｘから露出する第１半導体層２２１は、後述する第１電極２３と電気的に接続される。第１半導体層２２１と接続される第１電極２３は後述する絶縁膜２５を介して第２半導体層２２２上に形成される。
露出部Ｘの形状、大きさ、位置、数は、意図する発光素子２０の大きさ、形状、電極パターン等によって適宜設定することができる。
複数の露出部Ｘはすべてが同じ形状や大きさであってもよいし、それぞれ又は一部が異なる形状、大きさであってもよい。ただし、全てが同程度の大きさ及び形状であることが好ましい。露出部Ｘは活性層を有さない領域であるため、同程度の大きさの複数の露出部Ｘを規則的に整列して配置することで、発光面積及び電流の供給量の偏りを抑制することができる。その結果、発光素子２０全体として、輝度ムラを抑制することができる。
個々の露出部Ｘの形状は、例えば、平面視において円又は楕円、三角形、四角形、六角形等の多角形等であり、なかでも、円形又は円形に近い形状（例えば楕円又は六角形以上の多角形）が好ましい。
露出部Ｘの大きさは、半導体層２２の平面積、求められる発光素子の出力、輝度等によって適宜調整することができ、例えば、露出部Ｘの平面視形状が円形である場合、直径が数十〜数百μｍ程度の大きさが挙げられる。
露出部Ｘは、半導体層２２の外縁よりも内側に複数形成されていることが好ましい。また、露出部Ｘは、規則的に配置されていることが好ましく、例えば、平面視においてそれぞれが離間して配列されていることが好ましく、それぞれが一定の距離をあけて、整列して配置されていることがより好ましい。このようにすれば、発光素子２０の輝度ムラを抑制して、均一に光取り出しすることができる。
（絶縁膜２５）
発光素子２０は、半導体層２２を覆うとともに、複数の露出部Ｘの上方に開口部を有する絶縁膜２５を備える。さらに絶縁膜２５は、半導体層２２の上面及び側面を被覆するとともに、露出部Ｘの上方に開口部を有する。絶縁膜２５が半導体層２２の上面及び側面を被覆し、かつ露出部Ｘの上方に開口部を有することにより、絶縁膜２５の上面の広範囲に第１電極２３を形成することができる。
絶縁膜２５は、当該分野で公知の材料を、電気的な絶縁性を確保し得る材料及び厚みで形成されている。具体的には、絶縁膜２５には、金属酸化物や金属窒化物を用いることができ、例えば、Ｓｉ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された少なくとも一種の酸化物又は窒化物を好適に用いることができる。
（第１電極２３及び第２電極２４）
発光素子２０は、半導体層２２上に、第１半導体層２２１と電気的に接続される第１電極２３と、第２半導体層２２２と電気的に接続される第２電極２４とを備える。第１電極２３及び第２電極２４は、半導体層２２の上面側（つまり、支持基板２１とは反対側となる第２半導体層２２２側）に配置されている。第１電極２３及び第２電極２４は、第１半導体層２２１及び第２半導体層２２２と、それぞれ直接接触せずに後述する光反射性電極２６を介して電気的に接続されていてもよい。
第１電極２３及び第２電極２４は、例えばＡｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ａｌ、Ｃｕ等の金属又はこれらの合金の単層膜又は積層膜によって形成することができる。具体的には、これら電極は、半導体層２２側からＴｉ／Ｒｈ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｒｈ／Ｐｔ／Ａｕ、Ｎｉ／Ｐｔ／Ａｕ、Ａｌ−Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ、Ａｌ−Ｓｉ−Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｒｈなどの積層膜によって形成することができる。膜厚は、当該分野で用いられる膜の膜厚のいずれでもよい。
第１電極２３及び第２電極２４の平面視形状は、半導体層２２の平面視形状が矩形又は略矩形の場合、同様に矩形又は略矩形であることが好ましい。第１電極２３及び第２電極２４は、平面視の際に、１つの半導体層２２において、一方向に並行して交互に配置されていることが好ましい。例えば、平面視において、第１電極２３が第２電極２４を挟む配置が挙げられる。
第１電極２３は、上述した半導体層２２の第２半導体層２２２側に配置される露出部Ｘと電気的に接続される。この場合、第１電極２３は複数の露出部Ｘを覆うように接続されることが好ましく、全ての露出部Ｘに一体的に接続されることがより好ましい。従って、第１電極２３は、第１半導体層２２１上のみならず、第２半導体層２２２上方にも配置される。この場合、第１電極２３は絶縁膜２５を介して、露出部Ｘを形成する孔の側面（つまり活性層及び第２半導体層２２２の側面）及び第２半導体層２２２上に配置される。第２半導体層２２２と第１電極２３は、平面視において重なって配置されているが、絶縁膜２５により絶縁されている。
第２電極２４は、上述した半導体層２２の第２半導体層２２２上に配置され、第２半導体層２２２と電気的に接続される。第２電極２４は、第２半導体層２２２と直接接していてもよいし、後述する光反射性電極２６を介して第２半導体層２２２上に配置されていてもよい。
（光反射性電極２６）
発光素子２０は、第２電極２４と第２半導体層２２２との間に介在する光反射性電極２６を有する。光反射性電極２６としては、銀、アルミニウム又はこれらのいずれかの金属を主成分とする合金を用いることができ、特に活性層から発せられる光に対して高い光反射性を有する銀又は銀合金がより好ましい。光反射性電極２６は、活性層から出射される光を効果的に反射することができる厚みを有することが好ましく、例えば、２０ｎｍ〜１μｍ程度の厚みを有していることが好ましい。光反射性電極２６と第２半導体層２２２との接触面積は大きいほど好ましく、このため、光反射性電極２６は、第１電極２３と第２半導体層２２２との間にも配置されることが好ましい。具体的には、光反射性電極２６の総平面積は、半導体層２２の平面積の５０％以上、６０％以上、７０％以上が挙げられる。
光反射性電極２６が銀を含む場合には、銀のマイグレーションを防止するために、その上面、好ましくは、光反射性電極２６の上面及び側面を被覆する保護層２７を設けてもよい。保護層２７としては、通常、電極材料として用いられている金属及び合金等の導電性部材によって形成してもよいし、絶縁性部材を用いても形成してもよい。導電性部材としては、アルミニウム、銅、ニッケル等の金属を含有する単層又は積層層が挙げられる。絶縁性部材としては、上述した絶縁膜２５と同様の材料が挙げられるが、なかでもＳｉＮを用いることが好ましい。ＳｉＮは膜が緻密なため、水分の侵入を抑制する材料として優れている。保護層２７の厚みは、効果的に銀のマイグレーションを防止するために、数百ｎｍ〜数μｍ程度が挙げられる。
保護層２７を絶縁性部材で形成する場合、保護層２７が光反射性電極２６の上方に開口を有することで光反射性電極２６と第２電極２４とを電気的に接続することができる。
発光素子２０が第２半導体層２２２上に光反射性電極２６及び保護層２７を有する場合、半導体層２２を覆う絶縁膜２５は光反射性電極２６及び保護層２７を覆い、かつ、第２電極２４の直下の領域に開口を有し、これにより第２電極２４と光反射性電極２６とが電気的に接続される。
（スタッドバンプ３０）
発光素子２０は、第１電極２３及び第２電極２４と接続されるスタッドバンプ３０を備える。スタッドバンプ３０は、第１電極２３及び第２電極２４上にそれぞれ複数配置することができる。スタッドバンプ３０を発光素子２０の第１電極２３及び第２電極２４上に高密度に配置することにより、発光素子２０の発光によって発生する熱をスタッドバンプ３０を介して実装基板７０側から逃がす経路を増大させることができる。スタッドバンプ３０は、例えば、金、銀、銅、錫、白金、亜鉛、ニッケル又はこれらの合金により形成することができる。
スタッドバンプ３０は、図２Ａ、図２Ｂに示すように、発光素子２０における第１半導体層２２１の露出部Ｘと平面視においてオーバーラップしないように配置される。このように、スタッドバンプ３０を露出部Ｘから離間して配置することにより、スタッドバンプ３０の形成時、および発光素子２０のフリップチップ実装時に発光素子２０に負荷される押圧力に起因する発光素子２０のクラックを防止することができる。
すなわち、図２Ａ乃至図２Ｃに示すように、発光素子２０の第１電極２３は、絶縁膜２５を介して第２半導体層２２２上に形成されている。絶縁膜２５は半導体層２２を被覆し、露出部Ｘの上方に開口部を有する。第１電極２３は、開口部の底面にて第１半導体層２２１と電気的に接続され、半導体層２２を覆う絶縁膜２５を介して露出部Ｘの側面（つまり露出部Ｘを形成する孔の側面）及び第２半導体層２２２の上面を被覆するように形成される。半導体層２２は、露出部Ｘと第２半導体層２２２表面との間に段差を有するため、この段差部分に大きな荷重がかかるとクラックが生じる懸念がある。特に、絶縁膜２５を形成する金属酸化物や金属窒化物は、第１電極２３及び第２電極２４を形成する金属材料と比較すると硬くてもろいためクラックが生じやすく、仮に絶縁膜２５にクラックが生じると、第１電極２３と第２半導体層２２２とが導通し、発光素子２０が短絡する虞がある。しかるところ、露出部Ｘとスタッドバンプ３０とがオーバーラップするように配置されると、つまり露出部Ｘの直上にスタッドバンプ３０が配置されると、フリップチップ時の衝撃により、上記の段差部分に大きな荷重がかかり、半導体層２２を覆う絶縁膜２５にクラックが生じる虞がある。しかしながら、平面視において、スタッドバンプ３０と露出部Ｘとを離間して配置することにより、上記の段差部分に大きな荷重がかかることが抑制されるため、絶縁膜２５のクラックの発生を効果的に回避することができる。なお、ここでの離間とは、発光素子２０のフリップチップ実装時に、スタッドバンプ３０が圧力によって横方向に広がり平面積が大きくなった後においても、平面視においてスタッドバンプ３０の外縁が露出部Ｘの外縁と重ならないことを意味する。すなわち、図２Ｂ中の二点鎖線Ｌは、押し潰された後のスタッドバンプ３０の形状を示しているが、ここでの離間とは、図２Ｂに示すように、押し潰された後においても、平面視において、スタッドバンプ３０の外縁が露出部Ｘの外縁と重ならないことをいう。
図３はスタッドバンプ３０の模式的断面図である。図３に示すように、スタッドバンプ３０は発光素子２０の第１電極２３及び第２電極２４の反対側に向けて凸となる形状の先端を有している。このような形状のスタッドバンプ３０は、例えばスタッドバンプボンダーやワイヤボンディング装置等により形成することができる。
（実装基板７０）
発光素子２０は、実装基板７０上にスタッドバンプ３０を介してフリップチップ実装される。実装基板７０の厚みは、例えば０．２〜５ｍｍ程度が挙げられる。実装基板７０の平面形状としては、矩形等の多角形、円形、楕円形、またはこれらに近似する形状が挙げられる。実装基板は平板状又はシート状のものが好ましい。
実装基板７０は、例えば、樹脂（繊維強化樹脂を含む）、セラミックス、ガラス、金属、紙等これらの複合材料などから選択して構成することができる。なかでも、耐熱性及び対候性に優れたセラミックスが好ましく、セラミックスとしては、酸化アルミニウム、窒化アルミニウム、酸化ジルコニウム、窒化ジルコニウム、酸化チタン、窒化チタン又はこれらの混合物等が挙げられる。
実装基板７０は、少なくとも上面に配線８０を有する。配線８０上に発光素子２０がフリップチップ実装される。配線８０としては、発光素子２０に電流を供給し得るものであればよく、当該分野で通常使用されている材料、厚み、形状等で形成することができる。具体的には、銅、鉄、ニッケル、クロム、アルミニウム、金、銀、プラチナ、チタン、タングステン、パラジウム等の金属又はこれらを含む合金等が挙げられる。特に、実装基板７０の上面に形成される配線８０は、発光素子２０からの光を効率よく取り出すために、その最表面が銀又は金などの反射率の高い材料で覆われていることが好ましい。配線８０は、電解めっき、無電解めっき、蒸着、スパッタ等によって形成される。例えば、スタッドバンプ３０の材料に金を用いる場合、配線８０の最表面に金を用いることで、発光素子２０と実装基板７０との接合性が向上できる。
配線８０と発光素子２０側に形成されたスタッドバンプ３０との接合は例えば超音波接合法などのフリップチップ実装により行なわれる。なお、実装基板７０は、配線８０のほか、後述する被覆部材６０を保持するための枠体等を備えていてもよい。
（反射防止膜４０）
発光装置１は、発光素子２０からの光の透過率を高めるために、透光性部材１０の発光素子２０が固定された面と反対側の面に反射防止膜４０を備えていてもよい。透光性部材１０の光出射面側に反射防止膜４０を形成することにより、発光素子２０からの光の出射効率を向上させながら、外部からの光の透過を低減することができる。反射防止膜４０にはＳｉＯ２やＺｒＯ２などの透光性膜を単層または多層膜として用いることができる。
（導光部材５０）
発光装置１は、発光素子２０の側面を被覆する導光部材５０を備えていてもよい。導光部材５０は、発光素子２０の側面及び発光素子２０から露出する透光性部材１０の下面を被覆する。このような導光部材５０を備えることにより、発光素子２０の側面からの出射光が導光部材５０の外面で適度に反射し、反射光を透光性部材１０へと導光させることができる。
導光部材５０は、取り扱いおよび加工が容易であるという観点から、樹脂材料を用いることが好ましい。樹脂材料としては、シリコーン樹脂、変性シリコーン樹脂、エポキシ樹脂、変性エポキシ樹脂、アクリル樹脂、フッ素樹脂の１種以上を含む樹脂またはハイブリッド樹脂等からなる樹脂材料を用いることができる。導光部材５０は、後述するように、導光部材５０を形成するための樹脂材料の粘性、発光素子２０との濡れ性を利用して形成することができる。
（被覆部材６０）
発光装置１は、スタッドバンプ３０の側面を被覆する被覆部材６０を備えていてもよい。なかでも、被覆部材６０は、発光素子２０の側面、発光素子２０と実装基板７０との間、実装基板７０の上面、及びスタッドバンプ３０の側面の全てを被覆していることが好ましい。これにより発光素子２０から実装基板７０側に向かう光効率よく反射させることができる。
被覆部材６０は、例えば、光反射性、透光性、遮光性等を有する樹脂材料によって形成することができる。被覆部材６０を構成する樹脂材料には、例えば、光反射性物質、拡散材、及び着色剤の少なくとも１つが含有されていてもよい。これら樹脂材料や光反射性物質等は、当該分野で通常使用されているもののいずれをも利用することができる。例えば、そのような樹脂材料としては、シリコーン樹脂、変性シリコーン樹脂、エポキシ樹脂、変性エポキシ樹脂、アクリル樹脂の１種以上を含む樹脂又はハイブリッド樹脂等が挙げられる。また、光反射性物質としては、酸化チタン、酸化ケイ素、酸化ジルコニウム、酸化イットリウム、イットリア安定化ジルコニア、チタン酸カリウム、アルミナ、窒化アルミニウム、窒化ホウ素、ムライトなどが挙げられる。
発光装置１は、任意に、保護素子９０等の半導体素子、電子部品等を備えていてもよい。これらの素子及び電子部品は、被覆部材６０に埋設されていることが好ましい。
以上説明した実施形態１に係る発光装置１によれば、スタッドバンプ３０が形成された発光素子２０を実装基板７０にフリップチップ実装するため、フリップチップ実装時の発光素子２０への衝撃を緩和することができる。また、スタッドバンプ３０を実装基板７０側ではなく、発光素子２０側に形成するため、発光素子２０とスタッドバンプ３０との位置合わせが容易となる。特に、発光素子２０が上記した露出部Ｘを備える際には、スタッドバンプ３０と露出部Ｘとを離間して配置することが容易となり、上記した発光素子２０におけるクラックの発生をより効果的に回避することができる。
（実施形態２に係る発光装置２）
図４は実施形態２に係る発光装置２の模式的断面図である。図４に示すように、実施形態２に係る発光装置２は、１つの透光性部材１０に複数の発光素子２０が直接接合されている点で、実施形態１に係る発光装置１と相違する。実施形態２に係る発光装置２によっても、実施形態１に係る発光装置１と同様に、フリップチップ実装時の発光素子２０への衝撃を緩和することができる。また、発光素子２０とスタッドバンプ３０との位置合わせが容易となり、特に、発光素子２０が上記した露出部Ｘを備える場合において、上記した発光素子２０におけるクラックの発生をより効果的に回避することができる。
（実施形態１に係る発光装置１の製造方法）
図５Ａから図５Ｉは実施形態１に係る発光装置１の製造方法を説明する模式的断面図である。実施形態１に係る発光装置１の製造方法は、板状の透光性部材１０に複数の発光素子２０を直接接合する工程と、複数の発光素子２０の電極にそれぞれスタッドバンプ３０を形成する工程と、透光性部材１０を分割し、１つまたは２つ以上の発光素子２０が接合された複数の透光性部材１０を得る工程と、各発光素子２０を実装基板７０にフリップチップ実装する工程と、をこの順に有する。以下、順に説明する。
（透光性部材準備工程）
まず、図５Ａに示すように、板状の透光性部材１０を準備する。
（直接接合工程）
次に、図５Ｂに示すように、板状の透光性部材１０に複数の発光素子２０を直接接合する。具体的には、複数の発光素子２０それぞれが有する支持基板２１を透光性部材１０に直接接合する。このように、実装基板７０へのフリップチップ実装前に複数の発光素子２０を透光性部材１０に直接接合すれば、フリップチップ実装された複数の発光素子２０それぞれに個別の透光性部材１０を樹脂などの接着剤で接着する場合よりも、発光素子２０と透光性部材１０の上面（発光装置１の発光面）の位置合わせの精度が向上する。
直接接合する方法としては、当該分野で公知の方法が挙げられる。例えば、表面活性化接合、水酸基接合、及び原子拡散接合のいずれかを利用することができる。表面活性化接合、水酸基接合、及び原子拡散接合のいずれかによれば、常温に近い環境下で発光素子２０と透光性部材１０とを一体化することができる。
表面活性化結合は、接合面を真空中で処理することで化学結合しやすい表面状態として接合面同士を結合する方法である。水酸基結合は、例えば原子層堆積法などにより接合面に水酸基を形成し、それぞれの接合面の水酸基同士を結合させる方法である。原子拡散結合は、それぞれの接合面に１原子層相当の膜厚の金属膜を形成し、真空中や不活性ガス雰囲気でそれぞれの接合面を接触させることで金属原子同士を結合させる方法である。
常温接合を効果的に行うために、透光性部材１０と発光素子２０との接合面は、高い平滑性を有していることが好ましい。具体的には、接合面の算術平均粗さＲａが１．０ｎｍ以下であることが好ましく、０．３ｎｍ以下とすることがより好ましい。接合面をこのような表面粗さに加工する方法は、機械的研磨や化学的研磨等の公知の方法を用いることができる。
（反射防止膜形成工程）
直接接合する工程の後、スタッドバンプを形成する工程の前に、透光性部材１０の発光素子２０が接合された面と反対側の面に反射防止膜４０を形成する工程を有することができる。反射防止膜形成工程では、図５Ｃに示すように、透光性部材１０の発光素子２０が接合された面と反対側の面（発光装置１の発光面となる面）に反射防止膜４０を形成する。上記したように、透光性部材１０と発光素子２０とを直接接合する際には、研磨等により接合面を加工する前処理が必要となるが、研磨工程時に、透光性部材１０の厚みにばらつきが生じることがある。この厚みばらつきは、直接接合後に、透光性部材１０の発光素子２０が接合された面と反対側の面を研磨等により加工することで解消することができる。つまり、透光性部材１０と発光素子２０とが直接接合された後に反射防止膜４０を形成することにより、反射防止膜形成工程の前処理として、前記した厚みばらつきを解消するための研磨工程を行うことができる。
（スタッドバンプ形成工程）
次に、図５Ｄに示すように、発光素子２０上にそれぞれスタッドバンプ３０を形成する。スタッドバンプ３０は、例えば、市販のスタッドバンプボンダー又はワイヤボンダーを用いて形成することができる。具体的には、スタッドバンプボンダーのキャピラリから導出された金属ワイヤの先端を溶融させてボールを形成し、形成されたボールを超音波熱圧着等によって発光素子２０の第１電極２３および第２電極２４上に固着させ、固着されたボールを金属ワイヤから分断する。これにより発光素子２０の第１電極２３及び第２電極２４上にスタッドバンプ３０が形成される。ボールの分断は、ボールを第１電極２３や第２電極２４上に固着した後に金属ワイヤを保持したままキャピラリを上昇させ、さらにキャピラリを水平移動させることにより、変形したボールをキャピラリ先端のエッジによって擦り切って金属ワイヤの上端を比較的平坦になるように分断することが好ましい。
形成されたスタッドバンプ３０の形状は、溶融する金属ワイヤの量、キャピラリの先端形状、押圧の大きさ等によって適宜調整することができる。キャピラリの持ち上げ高さ等、水平移動のタイミング等によって、スタッドバンプ３０の高さを適宜調整することができる。スタッドバンプ３０の上端は、エッチング、ブラスト、研磨等の平坦化処理に付してもよい。また、形成されたスタッドバンプ３０に電圧を印加してスパークを発生させ、スタッドバンプ３０の上端を溶融、再結晶させ、軟質化又は平滑化させてもよい。
このような方法によって、発光素子２０上に凸状の先端部を有するスタッドバンプ３０を形成する。また、スタッドバンプ３０の上端を軟質化させることにより、フリップチップ実装時に上端が容易に変形して実装基板７０上の配線８０と密着させやすくし、常温でも強度の高い接合をすることができる。
各スタッドバンプ３０間の間隔は、発光素子２０の大きさ、形成されるスタッドバンプ３０の数等によって適宜設定することができる。例えば、放熱性の観点からは、スタッドバンプ３０と発光素子２０との接合面積は大きいほど好ましいため、同じ電極上に形成されるスタッドバンプ３０間の距離は短い方が好ましい。また、後述する被覆部材形成工程における、樹脂材料の流動性を考慮すると、各スタッドバンプ３０間の距離は樹脂材料の流動性を妨げない程度に離れていることが好ましい。これらを考慮して、スタッドバンプ３０間の距離は例えば１０〜４５μｍ程度が挙げられる。なお、本実施形態では、前記のとおり、スタッドバンプ３０を発光素子２０側に形成するため、発光素子２０とスタッドバンプ３０とを精度良く位置合わせすることができる。したがって、スタッドバンプ３０同士を適度に離間させつつ、スタッドバンプ３０間の距離をより短くすることができる。
スタッドバンプ３０ではなく、めっきによりバンプを形成する場合には、発光素子２０の電極デザインの変更に伴い、めっきバンプを形成するためのマスクのデザインも変更する必要があり、手間やコストの負担が比較的大きくなる虞があるが、スタッドバンプ３０を用いることにより、マスクを用いずに発光素子２０の所望の位置にバンプを配置することができる。また、めっきバンプによりバンプを形成する場合には、めっきバンプを形成した後、めっきバンプが形成された発光素子と透光性部材とを直接接合することになる。しかしながら、このようにすると、発光素子を透光性部材に直接接合する際の荷重により、透光性部材上のめっきバンプが潰れてしまう虞があり、発光素子の高さのばらつきが大きくなる虞がある。本実施形態によれば、透光性部材１０と発光素子２０とを直接接合した後にスタッドバンプ３０を形成するため、このような虞はない。
スタッドバンプを実装基板側に形成する場合には、実装基板側に形成されたスタッドバンプと発光素子の電極との位置合わせが必要となる。つまり、スタッドバンプを発光素子の所望の位置に配置するために、スタッドバンプを実装基板に形成する際の位置精度のばらつき、スタッドバンプ上に発光素子をフリップチップ実装する際の位置精度のばらつきの双方を考慮する必要があり、スタッドバンプの大きさに生じる制約が大きくなる。しかしながら、本実施形態によれば、スタッドバンプ３０を発光素子２０側に形成するため、そのような制約が緩和され、スタッドバンプ３０を発光素子２０上に形成する際の位置精度だけでスタッドバンプ３０の大きさを設定できる。そして、上記した発光素子２０の露出部Ｘとオーバーラップしない位置に、より大きい平面積を有するスタッドバンプ３０を配置することができる。よって、発光素子２０と実装基板７０との接合面積を大きくすることが可能となり、発光装置１の放熱性が向上する。また、発光素子２０の電極パターンに応じた所望の位置に高精度でスタッドバンプを形成することができるため、発光素子２０における光反射性電極２６の面積及び／又は露出部Ｘの数等を増加することが可能となり、発光素子２０の光取り出し効率の向上や電流拡散性の向上にも寄与することができる。
（導光部材形成工程）
スタッドバンプ３０を形成する工程の後、複数の透光性部材１０を得る工程の前に、複数の発光素子２０の側面を導光部材５０で被覆する導光部材形成工程を有することができる。導光部材形成工程では、図５Ｅに示すように、複数の発光素子２０の側面を被覆する導光部材５０を形成する。導光部材５０は、取り扱い及び加工が容易なことから樹脂材料を用いることが好ましい。導光部材５０が樹脂材料を用いてなる場合は、スタッドバンプ形成前に透光性部材を配置すると、スタッドバンプ形成時の熱で透光性部材が劣化してしまう虞がある。しかしながら、本工程のように、スタッドバンプ３０を形成する工程の後、複数の透光性部材１０を得る工程の前に、複数の発光素子２０の側面を導光部材５０で被覆するものとすれば、そのような虞を抑制することができる。
（分割工程）
次に、図５Ｆに示すように、スタッドバンプ３０が形成された発光素子２０および導光部材５０を備える透光性部材１０を、任意に、例えば発光素子２０ごとに、図５Ｆ中に示す点線で分割し、１つの発光素子２０が接合された透光性部材１０を得ることができる。分割は、ダイシングソー等、当該分野で公知の手段によって実行することができる。
（フリップチップ実装工程）
次に、図５Ｇ、図５Ｈに示すように、各発光素子２０を実装基板７０にフリップチップ実装する。図５Ｇはフリップチップ実装する前の状態を示し、図５Ｈはフリップチップ実装した後の状態を示す。前記のとおり、スタッドバンプ３０は、発光素子２０との接合面とは反対側に向けて凸状の先端を有するが、この凸状の先端を実装基板７０側に向けてフリップチップ実装される。この凸状の先端は接合時の応力が集中しやすい部位であるため、先端を実装基板７０側に向けて実装することで、発光素子２０にかかる応力を緩和することができる。特に、発光素子２０は、透光性部材１０と直接接合により一体的に接合されているため、フリップチップ実装時の衝撃を、発光素子２０と一体化された透光性部材１０へ逃がすことができ、発光素子２０に係る応力を緩和することができる。
図５Ｈに示すように、フリップチップ実装後、スタッドバンプ３０は押し潰された形状となる。この点、前記のとおり、図２Ｂ中の二点鎖線Ｌは、押し潰された後のスタッドバンプ３０の形状を示しているが、図２Ｂに示すように、スタッドバンプ３０は、押し潰された後においても、平面視において、露出部Ｘと離間する。
フリップチップ実装は例えば超音波接合法である。
（被覆部材形成工程）
フリップチップ実装する工程の後、スタッドバンプ３０の側面を被覆する被覆部材６０を形成する工程を有することができる。被覆部材形成工程では、図５Ｉに示すように、スタッドバンプ３０の側面を被覆する被覆部材６０を形成する。被覆部材６０は、発光素子２０の下面（つまり発光素子２０と実装基板７０との間）において、スタッドバンプ３０の側面を被覆するように形成される。さらに被覆部材６０は透光性部材１０の側面、発光素子２０および導光部材５０の側面を被覆するように形成される。この際、透光性部材１０の上面（つまり反射防止膜４０が形成された面）を被覆部材６０から露出させることで、透光性部材１０の上面を発光面とする発光装置１が形成される。
被覆部材６０を構成する材料は、発光素子２０と実装基板７０との間に入り込みやすく、ボイドの発生を防止しやすいという観点から、流動性が高く、熱又は光の照射により硬化する樹脂材料を含むことが好ましい。このような材料は、例えば、０．５〜３０Ｐａ・ｓの粘度での流動性を示すものが挙げられる。また、被覆部材６０を構成する材料における光反射性物質等の含有量等によって光の反射量や透過量等を変動させることができる。被覆部材６０は、例えば、光反射性物質を２０ｗｔ％以上含有することが好ましい。被覆部材６０は、例えば、射出成形、ポッティング成形、樹脂印刷法、トランスファーモールド法、圧縮成形など当該分野における公知の方法で成形することができる。
以上説明した実施形態１に係る発光装置１の製造方法によれば、スタッドバンプ３０が有する凸状の先端が、発光素子２０側ではなく、実装基板７０や配線８０などにより押し潰される。したがって、発光素子を実装基板にフリップチップ実装するにあたり、発光素子２０に加わる衝撃を緩和させることができる。
実施形態２に係る発光装置２の製造方法については、前記の分割工程において、２つ以上の発光素子２０が接合された複数の透光性部材１０を得られるよう透光性部材１０を分割する点除き、実施形態１に係る発光装置１の製造方法と同様の工程を有するので、説明は省略する。
以上、実施形態について説明したが、これらの説明によって特許請求の範囲に記載された構成は何ら限定されるものではない。
１、２ 発光装置
１０ 透光性部材
２０ 発光素子
２１ 支持基板
２２ 半導体層
２２１ 第１半導体層
２２２ 第２半導体層
２３ 第１電極
２４ 第２電極
２５ 絶縁膜
２６ 光反射性電極
２７ 保護層
Ｘ 露出部
３０ スタッドバンプ
Ｌ フリップチップ実装後のスタッドバンプの形状
４０ 反射防止膜
５０ 導光部材
６０ 被覆部材
７０ 実装基板
８０ 配線
９０ 保護素子

Claims (7)

  1. 板状の透光性部材に複数の発光素子を直接接合する工程と、
    前記直接接合する工程の後、複数の前記発光素子の電極にそれぞれ、凸状の先端を有するスタッドバンプを形成する工程と、
    前記スタッドバンプを形成する工程の後、前記透光性部材を分割し、１つまたは２つ以上の発光素子が接合された複数の透光性部材を得る工程と、
    前記複数の透光性部材を得る工程の後、前記スタッドバンプが有する前記凸状の先端を実装基板の側に向けて、各発光素子を前記実装基板にフリップチップ実装する工程と、をこの順に含む発光装置の製造方法。
  2. 前記透光性部材は波長変換物質を含む請求項１に記載の発光装置の製造方法。
  3. 前記直接接合する工程の後、前記スタッドバンプを形成する工程の前に、前記透光性部材の前記発光素子が接合された面と反対側の面に反射防止膜を形成する請求項１または２に記載の発光装置の製造方法。
  4. 前記スタッドバンプを形成する工程の後、前記複数の透光性部材を得る工程の前に、前記複数の発光素子の側面を導光部材で被覆する請求項１から３のいずれか１項に記載の発光装置の製造方法。
  5. 前記フリップチップ実装する工程の後、前記スタッドバンプの側面を被覆する被覆部材を形成する請求項１〜３のいずれか１項に記載の発光装置の製造方法。
  6. 前記直接接合は、表面活性化接合、水酸基接合、原子拡散接合のいずれかである請求項１〜５のいずれか１項に記載の発光装置の製造方法。
  7. 前記発光素子は、
    前記透光性部材に接合される支持基板と、前記支持基板上に形成された半導体層と、を備え、
    前記半導体層は、前記支持基板側から順に第１半導体層、活性層、及び第２半導体層、を有し、かつ、前記第２半導体層の上面側に前記第２半導体層から前記第１半導体層が露出する複数の露出部と、を有し、
    平面視において、前記スタッドバンプは前記露出部と離間して形成される請求項１から６のいずれか１項に記載の発光装置の製造方法。
JP2017128928A 2017-06-30 2017-06-30 発光装置の製造方法 Active JP6854715B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017128928A JP6854715B2 (ja) 2017-06-30 2017-06-30 発光装置の製造方法
US16/024,620 US10461215B2 (en) 2017-06-30 2018-06-29 Method of manufacturing light-emitting device
US16/579,422 US10651336B2 (en) 2017-06-30 2019-09-23 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017128928A JP6854715B2 (ja) 2017-06-30 2017-06-30 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019012775A JP2019012775A (ja) 2019-01-24
JP6854715B2 true JP6854715B2 (ja) 2021-04-07

Family

ID=64738331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017128928A Active JP6854715B2 (ja) 2017-06-30 2017-06-30 発光装置の製造方法

Country Status (2)

Country Link
US (2) US10461215B2 (ja)
JP (1) JP6854715B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD186014S (zh) * 2016-09-29 2017-10-11 新世紀光電股份有限公司 發光二極體模組之部分
JP7189441B2 (ja) * 2019-04-17 2022-12-14 日亜化学工業株式会社 実装方法
JP7216296B2 (ja) * 2020-09-30 2023-02-01 日亜化学工業株式会社 発光素子及び発光装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2889800B2 (ja) * 1993-08-31 1999-05-10 京セラ株式会社 画像装置
JP4745073B2 (ja) 2006-02-03 2011-08-10 シチズン電子株式会社 表面実装型発光素子の製造方法
US20100279437A1 (en) * 2009-05-01 2010-11-04 Koninklijke Philips Electronics N.V. Controlling edge emission in package-free led die
JP5518502B2 (ja) * 2009-01-27 2014-06-11 シチズン電子株式会社 発光ダイオードの製造方法
JP5326705B2 (ja) * 2009-03-17 2013-10-30 日亜化学工業株式会社 発光装置
CN102823000B (zh) * 2010-04-08 2016-08-03 日亚化学工业株式会社 发光装置及其制造方法
WO2012014360A1 (ja) 2010-07-26 2012-02-02 株式会社小糸製作所 発光モジュール
EP2448028B1 (en) * 2010-10-29 2017-05-31 Nichia Corporation Light emitting apparatus and production method thereof
JP2012099544A (ja) * 2010-10-29 2012-05-24 Nichia Chem Ind Ltd 発光装置の製造方法
WO2013040652A1 (en) * 2011-09-22 2013-03-28 The Silanna Group Pty Ltd A light source assembly and a process for producing a light source assembly
JP2014090052A (ja) 2012-10-30 2014-05-15 Nichia Chem Ind Ltd 発光素子、発光装置及び発光装置の製造方法
JP2014103262A (ja) * 2012-11-20 2014-06-05 Nichia Chem Ind Ltd 発光装置の製造方法、実装基板および発光装置
US9287204B2 (en) * 2012-12-20 2016-03-15 Stats Chippac, Ltd. Semiconductor device and method of bonding semiconductor die to substrate in reconstituted wafer form
JP6118575B2 (ja) * 2013-02-12 2017-04-19 日亜化学工業株式会社 発光装置
JP6094345B2 (ja) * 2013-04-11 2017-03-15 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
JP6582382B2 (ja) * 2014-09-26 2019-10-02 日亜化学工業株式会社 発光装置の製造方法
JP6515515B2 (ja) * 2014-12-11 2019-05-22 日亜化学工業株式会社 発光装置の製造法
JP5985015B2 (ja) 2015-07-07 2016-09-06 シチズン電子株式会社 発光装置
JP6481559B2 (ja) * 2015-08-18 2019-03-13 日亜化学工業株式会社 発光装置
JP6288009B2 (ja) * 2015-08-31 2018-03-07 日亜化学工業株式会社 発光装置の製造方法
JP6555247B2 (ja) * 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法
JP6579141B2 (ja) * 2017-03-24 2019-09-25 日亜化学工業株式会社 発光装置および発光装置の製造方法

Also Published As

Publication number Publication date
US10461215B2 (en) 2019-10-29
JP2019012775A (ja) 2019-01-24
US20190006554A1 (en) 2019-01-03
US10651336B2 (en) 2020-05-12
US20200020824A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
CN108269900B (zh) 发光装置及其制造方法
JP4655029B2 (ja) 発光装置および半導体発光素子の製造方法
US11417811B2 (en) Light emitting element, light emitting device, and method for manufacturing light emitting element
KR102267394B1 (ko) 발광 장치
JP6854715B2 (ja) 発光装置の製造方法
CN108735878B (zh) 发光装置及其制造方法
US20140284652A1 (en) Method for manufacturing light emitting device, and light emitting device
JP4637160B2 (ja) 固体素子デバイスの製造方法
US11171274B2 (en) Light emitting element and light emitting device
JP2012015437A (ja) 半導体発光装置
JP6638748B2 (ja) 発光素子及び発光装置
JP5978631B2 (ja) 発光装置
JP6773104B2 (ja) 発光素子及び発光装置
JP2019046932A (ja) 発光装置及びその製造方法
JP6349953B2 (ja) 発光装置の製造方法
US11024770B2 (en) Light emitting element and light emitting device
TWI397200B (zh) 發光二極體元件及其封裝結構與製造方法
JP6237344B2 (ja) 発光装置及び発光装置の製造方法
JP2021097170A (ja) 発光素子及び発光装置
JP7161105B2 (ja) 発光素子及び発光装置
JP6614313B2 (ja) 発光装置
JP2006080316A (ja) 固体素子デバイス
JP2007266116A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200601

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200601

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200609

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200623

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200911

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200915

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201027

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210202

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210316

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210316

R150 Certificate of patent or registration of utility model

Ref document number: 6854715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250