KR20180012544A - 고해상도 투명 발광장치 및 그 제조 방법 - Google Patents

고해상도 투명 발광장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20180012544A
KR20180012544A KR1020160095517A KR20160095517A KR20180012544A KR 20180012544 A KR20180012544 A KR 20180012544A KR 1020160095517 A KR1020160095517 A KR 1020160095517A KR 20160095517 A KR20160095517 A KR 20160095517A KR 20180012544 A KR20180012544 A KR 20180012544A
Authority
KR
South Korea
Prior art keywords
transparent
transparent substrate
substrate
electrode
circuit
Prior art date
Application number
KR1020160095517A
Other languages
English (en)
Inventor
박승환
이광호
Original Assignee
박승환
이광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박승환, 이광호 filed Critical 박승환
Priority to KR1020160095517A priority Critical patent/KR20180012544A/ko
Publication of KR20180012544A publication Critical patent/KR20180012544A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

고해상도 투명 발광장치 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 투명 발광장치는 투명 발광장치는 투명 회로가 형성되되 홈이 형성된 제1투명 기판; 홀을 포함하고, 상기 홀을 제외한 부분에 투명 회로가 형성된 제2투명 기판; 상기 제1투명 기판에 형성된 홈에 부착되고, 투명 전극을 포함하는 LED 칩;을 포함하고, 상기 투명 전극 중 하나의 전극은 상기 제1투명 기판에 솔더링(soldering)되고, 다른 하나의 전극은 상기 제2투명 기판의 홀에 솔더링(soldering)되는 것을 특징으로 한다.

Description

고해상도 투명 발광장치 및 그 제조 방법{TRANSPARENT LIGHT EMITTING APPARATUS WITH HIGH RESOLUTION AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 투명 발광장치에 관한 것으로, 보다 상세하게는 투명 회로가 형성된 2개의 기판에 하나 이상의 LED 칩이 솔더링되어, 해상도가 우수한 투명 발광장치 및 그 제조 방법에 관한 것이다.
발광다이오드(LED)를 사용하는 발광장치는 저전력으로 구동되고 그 수명이 긴 장점을 가지고 있어, 옥외의 대형 발광장치이나 실내의 소형 발광장치 등 다양한 분야에서 사용되고 있다. 하지만, 불투명한 회로기판을 이용한 발광장치를 차량이나 상가 등의 유리창에 설치한 경우, 발광장치 자체에 의해 시야가 차단되므로 내부나 외부로부터 투시성이 확보되지 않는 문제점이 있다.
한편, 시중에 사용되고 있는 투명 LED 유리를 대안으로 사용하고 있으나, 이는 투명 전극의 높은 저항으로 인해 해상도가 낮은 한계점이 있다.
이에 따라, 투명도가 높은 동시에 해상도가 우수한 투명 발광장치가 요구되고 있다.
본 발명에 관련된 배경기술로는 대한민국 특허등록공보 제20-0422306호(2006.07.19.등록)에 개시된 배경이 비치는 천공형 전광판이 있다.
본 발명의 목적은 고해상도 투명 발광장치를 제공하는 것이다.
본 발명의 다른 목적은 고해상도 투명 발광장치의 제조 방법을 제공하는 것이다.
상기 하나의 목적을 달성하기 위한 본 발명에 따른 투명 발광장치는 투명 회로가 형성되되 홈이 형성된 제1투명 기판; 홀을 포함하고, 상기 홀을 제외한 부분에 투명 회로가 형성된 제2투명 기판; 상기 제1투명 기판에 형성된 홈에 부착되고, 투명 전극을 포함하는 LED 칩;을 포함하고, 상기 투명 전극 중 하나의 전극은 상기 제1투명 기판에 솔더링(soldering)되고, 다른 하나의 전극은 상기 제2투명 기판의 홀에 솔더링(soldering)되는 것을 특징으로 한다.
상기 제1투명 기판 상에 형성된 투명 회로와 제2투명 기판 사이에 절연층을 포함할 수 있다.
상기 투명 발광장치는 복수의 LED 칩을 포함할 수 있다.
상기 다른 하나의 목적을 달성하기 위한 본 발명에 따른 투명 회로 및 투명 기판이 적층된 투명 발광장치의 제조 방법에 있어서, (a) 제1투명 기판 상에 투명 회로를 형성하는 단계; (b) 상기 제1투명 기판 상에 홈을 형성하고, 상기 홈에 투명 전극을 포함하는 LED 칩을 부착하여 하나의 전극을 투명 회로에 솔더링(soldering)하는 단계; (c) 제2투명 기판 상에 투명 회로를 형성하는 단계; 및 (d) 상기 제2투명 기판 상에 홀을 형성하고, 다른 하나의 전극을 상기 홀에 솔더링(soldering)하는 단계;를 포함하는 것을 특징으로 한다.
상기 (a) 및 (c) 단계의 투명 회로는 투명 전극을 형성한 후 에칭을 수행하여 형성될 수 있다.
상기 (b) 단계와 (c) 단계 사이에, 상기 제1투명 기판 상에 형성된 투명 회로와 제2투명 기판 사이에 절연층을 형성하되 무용제 접착테이프에 의해 접착되어 형성되는 단계;를 더 포함할 수 있다.
본 발명에 따른 투명 발광장치는 LED 칩의 투명 전극 중 하나의 전극은 제1투명 기판에 솔더링(soldering)되고, 다른 하나의 전극은 제2투명 기판에 솔더링(soldering)된다. 이에 따라, 복수의 LED 칩을 포함하여도 단층의 투명 기판보다 저항을 2.5배 이상 낮출 수 있어, 해상도가 우수한 효과가 있다.
이에 따라, 본 발명에 따른 고해상도 투명 발광장치는 기존의 단층 기판을 이용한 투명 전광판을 대체하여 이용될 수 있으며, 차량용, 인테리어용 및 간판용에도 적용될 수 있다. 아울러, 본 발명의 투명 발광장치는 휴대용으로도 사용될 수 있으며, 설치 비용이 절감되는 효과가 있다.
도 1은 본 발명의 실시예에 따른 투명 발광장치의 제조 순서를 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 투명 발광장치를 나타낸 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 투명 발광장치의 제조 순서를 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 투명 발광장치를 나타낸 단면도이다.
도 5의 (a)는 본 발명의 실시예에 따른 복수의 LED 칩이 부착된 투명 발광장치를 나타낸 정면도이고, (b)는 투명 전극이 제1투명 기판에 솔더링되는 부분을 나타낸 것이고, (c)는 투명 전극이 제2투명 기판에 솔더링되는 부분을 나타낸 것이다.
도 6의 (a)는 2×2 구조의 매트릭스를 나타낸 것이고, (b)는 단층 기판, (c)는 다층 기판을 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 투명성이 우수한 투명 발광장치에 관하여 상세히 설명하면 다음과 같다.
본 명세서에 기재되는 '투명'의 개념은 빛을 100% 투과시키는 것으로 한정 해석되지 않으며, '투명'한 것으로 인식 가능한 정도, 즉 소정 수준 이상의 투과율을 포함하는 개념으로 해석될 수 있다.
종래, 단층 기판 상에 LED 칩이 부착된 투명 발광장치에 미적 감각, 또는 광고, 행사 안내 등의 정보를 부여하기 위해, 투명 전극에 다수개의 LED 칩을 부착한 후 이를 문자나 도형으로 표시하였다. 그러나, 이 경우 단층 기판 및 투명 전극 상에 다수개의 LED 칩을 부착함에 따라, 전극의 저항이 높아지면서 열이 발생하고, 장치가 변형되는 문제점이 있다. 이에 따라, 본 발명에서는 복수의 LED 칩을 포함함에도 불구하고 저항을 낮추어 열 발생을 감소시킴으로써, 고해상도를 갖는 투명 발광장치 및 그 제조 방법을 제공하고자 한다.
도 1은 본 발명의 실시예에 따른 투명 발광장치의 제조 순서를 도시한 단면도이고, 도 2는 본 발명의 실시예에 따른 투명 발광장치를 나타낸 단면도이다.
도 2 및 도 4를 참조하면, 본 발명의 투명 발광장치는 투명 회로를 포함하는 제1투명 기판(22), 투명 회로를 포함하는 제2투명 기판(12), 및 LED 칩(30)을 포함한다.
제1투명 기판(22)은 상기 제2투명 기판(12) 하부에 위치하고, 투명 회로(21)가 형성되어 있다. 제1투명 기판(22)에는 홈이 형성되어 있는데, 상기 홈은 후술할 LED 칩(30)이 부착되는 공간이다. 홈은 LED 칩(30)의 외형 크기보다 0.02~0.05mm정도 크게 형성되어 LED 칩(30)이 홈에 원활하게 삽입되도록 하는 것이 바람직하다. 상기 제1투명 기판(22)의 두께는 LED 칩(30)의 발광되는 방향을 고려하여, 대략 0.3~2cm일 수 있다. 두께가 0.3cm 미만인 경우, 제1투명 기판이 과도하게 휘어져 제품의 불량이 발생하는 문제점이 있다. 반대로, 두께가 2cm를 초과하는 경우 발광장치의 두께 및 부피 증가로 인해 기판의 유연성이 감소되어 곡면 등의 비평면 환경에 설치의 제약이 발생한다.
제2투명 기판(12)은 홀을 포함하고, 상기 홀을 제외한 부분에 투명 회로(11)가 형성되며, 제2투명 기판(12)은 투명 발광장치의 상부에 위치한다. 상기 제2투명 기판(12)과 후술할 제1투명 기판(22)은 플라스틱 소재로 형성된 기판으로서, 예를 들어 아크릴, PC(Poly Carbonate), PET 등 다양한 소재가 이용될 수 있다. 상기 제1투명 기판(22)과 제2투명 기판(12)은 소정 크기로 절단함에 따라 형성될 수 있다.
상기 제1투명 기판(22)과 제2투명 기판(12)에 형성되는 투명 회로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide) 등과 같은 투명 산화물 또는 은 나노와이어를 이용하여 형성될 수 있다. ITO와 IZO는 비저항값이 낮고 저온에서 증착이 가능하며, 가시광선의 광 투과도가 높은 장점을 지닌다.
종래에는 불투명한 회로를 이용한 발광장치를 차량이나 상가 등의 유리창에 설치한 경우, 발광장치 자체에 의해 시야가 차단되므로 내부나 외부로부터 투시성이 확보되지 않는 문제점이 있었다. 본 발명의 투명 회로는 투명 산화물 또는 은 나노와이어 등과 같은 투명 전도성 재질로 형성됨으로써, 투명성이 우수하면서도 두께가 얇은 효과를 제공한다. 상기 투명 회로는 에칭, 증착, 표면 처리 등에 의해 제1투명 기판(22)과 제2투명 기판(12)상에 형성될 수 있다.
LED 칩(30)은 일반적인 발광소자 칩의 구성 요소를 그대로 이용할 수 있으며, 기판 및 기판 상에 순차 형성된 제1 도전형 질화물 반도체층(주로 n형 질화물 반도체층(n-GaN)), 활성층, 제2 도전형 질화물 반도체층(주로 p형 질화물 반도체층(p-GaN))을 포함한다. 제1 도전형 질화물 반도체층(120)과 제2 도전형 질화물 반도체층(140) 중 어느 하나는 n형 질화물 반도체층이 될 수 있으며, 다른 하나는 p형 질화물 반도체층이 될 수 있다. 상기 기판은 사파이어(Al2O3)와 같은 기판이 사용될 수 있다. 상기 LED 칩(30)의 제1 도전형 질화물 반도체층 및 제2 도전형 질화물 반도체층 각각의 표면에 투명 전극이 구비된다.
상기 LED 칩(30)은 상기 제1투명 기판(22)에 형성된 홈에 부착되고, 상기 LED 칩(30) 표면에 투명 전극이 포함된다. 상기 LED 칩(30)은 접착용 에폭시를 도포하여 홈에 부착될 수 있으며, 상기 투명 전극은 LED 칩(30) 표면에 형성될 수 있다. 상기 투명 전극 중 하나의 전극은 제1투명 기판(22)에 솔더링(soldering)되고, 다른 하나의 전극은 상기 제2투명 기판(12)의 홀에 상기 솔더링(soldering)될 수 있다. 예를 들어, LED 칩(30) 표면에 구비된 -전극은 상기 제2투명 기판(12)의 홀에 솔더링되고, +극은 상기 제1투명 기판(22)에 형성된 투명 회로에 솔더링된다. 즉, LED 칩(30)에 구비된 투명 전극 중 하나의 전극이 솔더링에 의해 제2투명 기판(12)의 투명 회로(11)에 연결되고, 다른 하나의 전극이 솔더링에 의해 제1투명 기판(22)의 투명 회로(21)에 연결된다.
상기 투명 전극은 투명 회로에서 전술한 바와 같이, ITO, IZO, ZnO 등과 같은 투명 산화물 또는 은 나노와이어를 이용하여 형성될 수 있다. ITO와 IZO는 비저항값이 낮고 저온에서 증착이 가능하며, 가시광선의 광 투과도가 높은 장점을 지닌다.
본 발명의 2층 기판으로 형성된 구조에 있어서, 제2투명 기판(12)은 단순 덮개 역할을 수행하는 것이 아닌 LED 칩(30)의 투명 전극이 연결되는 기판으로 작용한다. 이러한 투명 발광장치 구성은 기존의 단층 기판에 LED 칩을 실장하였을 때 발생하는 발열 문제 및 해상도 저하 문제를 개선할 수 있다.
본 발명의 2층 기판으로 형성된 투명 발광장치는 단층으로 형성된 투명 발광장치보다 저항을 2.5배 이상 낮출 수 있으며, 식 1 및 도 6을 참조하여 설명하기로 한다.
LED 칩의 애노드(Anode)와 캐소드(cathode)를 기판의 연결패턴(회로)에 연결하는데 있어서, 연결패턴의 길이가 길어질수록, 폭이 좁아질수록 저항이 증가한다. 연결패턴의 길이를 L, 폭을 W라고 가정할 때, 단일 연결패턴의 저항은 다음과 같이 계산된다.
식 1. L(mm)/W(mm) × 투명 전극의 면저항(Ω) = 단일 연결패턴의 총 저항(Ω)
도 6의 (a)는 2×2 구조의 매트릭스를 나타낸 것이고, (b)는 단층 기판, (c)는 다층 기판을 나타낸 것이다. 단층 기판과 다층 기판의 차이점만을 비교하기 위해 단위는 모두 생략하기로 한다.
단층 기판의 경우 하나의 층에서 LED 칩의 애노드와 캐소드에 연결되는 연결패턴을 모두 가져야 한다. 따라서, 도 6의 (b)에서와 같이 LED 칩 ①과 ②에 전원을 인가하기 위한 여러 개의 회로를 형성할 필요가 있다. 도 6의 (b)에서 c를 캐소드 공통 또는 애노드 공통으로 가정한다.
식 1을 이용하여, 단층 기판(도 6의 (b))에서 LED 칩 ①과 ②의 연결패턴(회로)의 저항을 계산할 수 있다. 먼저, ①의 캐소드에서 폭 c, 길이 1의 연결패턴이 형성되고, ①의 애노드에서 폭 b, 길이 1의 연결패턴이 형성되었다. ②의 캐소드에서 폭 c, 길이 3의 연결패턴이 형성되고, ②의 애노드에서 폭 a, 길이 3의 연결패턴이 형성되었다. 따라서, ①의 저항은 1/c+1/b이고, ②의 저항은 3/a+3/c임을 알 수 있다. 또한, a+b+c=2임을 알 수 있다. 상기 ②의 저항은 3/c+2/a+1/(a+b)일 수 있으나, 1/(a+b)가 1/a, 1/b에 비해 매우 작은 값이므로, 3/a+3/c으로 기재하는 것이 바람직하다.
이때, 균일한 광출력을 위해 LED 칩 ①과 ②에 동일한 전압이 인가되었을 때, LED 칩 ①과 ②의 저항은 동일해야 하며, ②의 저항 3/a+3/c이 최소값을 지녀야 광 효율이 우수하다. 이에 따라, ①의 저항과 ②의 저항이 같을 경우, 1/c+1/b=3/a+3/c이 성립하고, ②의 저항이 최소가 되기 위해서는 a=c이고, 2c=2-b의 식을 도출할 수 있다. 식 a+b+c=2, 1/c+1/b=3/a+3/c를 연립하면 b≒0.182 c≒0.909이며, 이를 통해 전극의 저항은 약 6.595라는 것을 알 수 있다.
다층 기판(도 6의 (c))의 경우 하나의 층에 LED 칩의 애노드에 연결되는 연결패턴을 형성하고, 다른 하나의 층에 캐소드에 연결되는 연결패턴을 가져야 한다.
다층 기판일 때, 아래층을 도 6의(a)로 가정하고, 위층을 도 6의 (c)로 가정할 때, 아래층에서 캐소드(또는 애노드)에 연결되는 패턴을 형성하고, 위층에 애노드(또는 캐소드)에 연결되는 패턴을 형성한다. 즉, 다층 기판은 단층 기판과 달리 회로를 두개의 층으로 나누어 형성하는 것이다.
식 1을 이용하여, 다층 기판에서 LED 칩 ①과 ②의 연결패턴(회로)의 저항을 계산할 수 있다. 먼저, ①의 캐소드에서 폭 4, 길이 1의 연결패턴이 형성되고, ①의 애노드에서 폭 a, 길이 1의 연결패턴이 형성되었다. ②의 캐소드에서 폭 4, 길이 3의 연결패턴이 형성되고, ②의 애노드에서 폭 b, 길이 3의 연결패턴이 형성되었다.
따라서, 아래층에서 ①의 저항은 1/4이고, ②의 저항은 3/4이다. 위층에서 ①의 저항은 1/a이고, ②의 저항은 3/b이다. 이때, 균일한 광출력을 위해 LED 칩 ①과 ②에 동일한 전압이 인가되었을 때, LED 칩 ①과 ②의 저항은 동일해야 하며, ②의 저항 3/4+3/b이 최소값을 지녀야 광 효율이 우수하다. 이에 따라, ①의 저항과 ②의 저항이 같을 경우, 1/a+1/4=3/4+3/b이 성립한다. 식 a+b=2, 1/a+1/4=3/4+3/b를 연립하면 b=-3+√21이고, 저항은 약 2.646인 것을 알 수 있다.
따라서, 단층 기판에서의 저항 6.595를 다층 기판에서의 저항 2.646으로 감소시킬 수 있다. 이는 약 2.5배의 저항이 낮아졌음을 의미한다.
본 발명의 투명 발광장치는 제1투명 기판(22) 상에 형성된 투명 회로(21)와 제2투명 기판(12) 사이에 절연층(미도시)을 포함할 수 있으며, 절연층은 폴리이미드 수지, 폴리에스터 수지, 글라스 에폭시 수지, 알루미늄 옥사이드, 및 실리콘 질화막(Si3N4) 등으로부터 필름 형태로 제조될 수 있다. 이러한 절연층은 스퍼터링 또는 e-beam 증착 방법으로 증착될 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 투명 발광장치는 복수의 LED 칩을 포함할 수 있다. 복수의 LED 칩에 포함된 투명 전극은 제1투명 기판(22)의 투명 회로 및 제2투명 기판(12)에 형성된 복수의 홀에 솔더링될 수 있다. 또한, 상기 투명 회로가 형성된 제1투명 기판(22)과 제2투명 기판(12) 외측 각각에 투명 보호층(미도시)이 더 형성되어 투명 회로(11, 21)와 솔더링된 부분을 보호할 수 있다. 상기 투명 보호층(미도시)은 코팅액을 분사기와 같은 분사수단을 통해 분사하여 형성된 투명 코팅층이거나, 접착물질이 도포된 투명 시트일 수 있다.
도 1은 본 발명의 실시예에 따른 투명 발광장치의 제조 순서를 도시한 단면도이다. 도 1을 참조하면, 본 발명의 투명 회로 및 투명 기판이 적층된 투명 발광장치는 다음과 같은 순서에 의해 제조될 수 있다.
먼저, 제1투명 기판(22) 상에 투명 회로(21)를 형성한다. 투명 회로(21)는 전술한 바와 같이, ITO, IZO, ZnO 등과 같은 투명 산화물 또는 은 나노와이어, 메탈메쉬(Metal mesh), MDSN(Multilayer Disordered Silver Nanonetwork) 등을 이용할 수 있다. 보다 구체적으로는, PC와 같은 제1투명 기판(22) 상에 투명 전극을 증착한 후, 레이저로 에칭하거나 건식, 습식 에칭 등에 의해 투명 회로(21)를 형성할 수 있다. 한편, 투명 회로(21)를 필름 형태로 형성한 후, 이의 뒷면에 프라이머 처리를 하고, 프라이머 처리된 투명 회로에 제1투명 기판(22)을 접착할 수도 있다. 프라이머를 처리하는 경우에는, UV 접합 공정에서 자외선 조사시, 적층되는 제1투명 기판(22), 투명 회로(21) 등의 접착성이 향상되는 효과가 있다.
다음으로, 도 1의 (a) 및 (b)에 도시한 바와 같이, 정밀 가공하여 상기 제1투명 기판(22) 상에 홈을 형성한다. 상기 홈에 투명 전극을 포함하는 LED 칩(30)을 부착하여 하나의 전극을 투명 회로(21)에 솔더링(soldering)한다. 솔더링은 저온 솔더 크림, 전도성 접착제 또는 전도성 잉크를 이용하거나 대략 100℃ 이하의 온도에서 열처리하여 수행될 수 있으나, 이에 제한되는 것은 아니다.
이후에는, 상기 제1투명 기판(22) 상에 형성된 투명 회로(21)와 제2투명 기판(12) 사이에 절연층(미도시)을 형성할 수 있으며, 절연층 양면에 무용제 접착테이프를 부착하여 서로 접착될 수 있다. 제조 과정에서는 전도성 접착제, 저온 솔더 크림의 경화를 위해 100℃ 이상의 고온에 적층된 결과물을 노출하는데, 이때, 무용제 접착테이프는 기포가 발생하지 않는 장점이 있다. 또한, 투명 기판 가공시에도 무용제 접착테이프는 기포가 발생하지 않는다.
다음으로, 제2투명 기판(12) 상에 투명 회로(11)를 형성한다. 투명 회로(22)는 전술한 바와 같이, 투명 전극의 증착 및 레이저 에칭에 의해 형성될 수 있다. 투명 전극의 증착은 이베퍼레이션(evaporation), 스퍼터링(sputtering) 등의 PVD(Physical vapor deposition) 또는 PECVD(Plasma-enhanced chemical vapor deposition) 등의 CVD(chemical vapor deposition)를 이용하여 수행될 수 있다.
다음으로, 도 1의 (c)에서 도시한 바와 같이, 정밀 가공하여 상기 제2투명 기판 상에 홀을 형성하고, 다른 하나의 전극을 상기 홀에 솔더링(soldering)한다. 즉, 도 5의 (b) 및 (c)와 같이, 하나의 전극은 제1투명 기판에 솔더링되고, 다른 하나의 전극은 제2투명 기판에 솔더링된다.
상기 제1투명 기판(22)과 제2투명 기판(12)은 투명 전극의 높이에 의해 이격되어 형성될 수 있으나, 투명 발광장치의 두께 및 부피를 고려하여, 제2투명 기판(12)과 제1투명 기판(22)이 맞닿을 수 있도록 형성될 수 있다.
또한, 도 3에서 도시한 바와 같이, 상기 제2투명 기판(12) 및 투명 회로(11)에 형성된 홀의 크기를 달리하여 투명 발광장치를 제조할 수도 있다.
전술한 바와 같이, 본 발명의 투명 발광장치는 LED 칩의 투명 전극이 투명 회로가 형성된 2개의 기판에 각각 솔더링된다. 보다 구체적으로, LED 칩의 투명 전극 중 하나의 전극은 제1투명 기판에 솔더링되고, 다른 하나의 전극은 제2투명 기판에 솔더링됨으로써, 제조되는 투명 발광장치는 단층의 투명 기판보다 저항을 2.5배 이상 낮출 수 있어, 해상도가 우수한 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
11 : 제2투명 기판
12, 22 : 투명 회로
21 : 제1투명 기판
30 : LED 칩

Claims (6)

  1. 투명 회로가 형성되되 홈이 형성된 제1투명 기판;
    홀을 포함하고, 상기 홀을 제외한 부분에 투명 회로가 형성된 제2투명 기판;
    상기 제1투명 기판에 형성된 홈에 부착되고, 투명 전극을 포함하는 LED 칩;을 포함하고,
    상기 투명 전극 중 하나의 전극은 상기 제1투명 기판에 솔더링(soldering)되고, 다른 하나의 전극은 상기 제2투명 기판의 홀에 솔더링(soldering)되는 것을 특징으로 하는 투명 발광장치.
  2. 제1항에 있어서,
    상기 제1투명 기판 상에 형성된 투명 회로와 제2투명 기판 사이에 절연층을 포함하는 것을 특징으로 하는 투명 발광장치.
  3. 제1항에 있어서,
    상기 투명 발광장치는 복수의 LED 칩을 포함하는 것을 특징으로 하는 투명 발광장치.
  4. 투명 회로 및 투명 기판이 적층된 투명 발광장치의 제조 방법에 있어서,
    (a) 제1투명 기판 상에 투명 회로를 형성하는 단계;
    (b) 상기 제1투명 기판 상에 홈을 형성하고, 상기 홈에 투명 전극을 포함하는 LED 칩을 부착하여 하나의 전극을 투명 회로에 솔더링(soldering)하는 단계;
    (c) 제2투명 기판 상에 투명 회로를 형성하는 단계; 및
    (d) 상기 제2투명 기판 상에 홀을 형성하고, 다른 하나의 전극을 상기 홀에 솔더링(soldering)하는 단계;를 포함하는 것을 특징으로 하는 투명 발광장치의 제조 방법.
  5. 제4항에 있어서,
    상기 (a) 및 (c) 단계의 투명 회로는 투명 전극을 형성한 후 에칭을 수행하여 형성되는 것을 특징으로 하는 투명 발광장치의 제조 방법.
  6. 제4항에 있어서,
    상기 (b) 단계와 (c) 단계 사이에
    상기 제1투명 기판 상에 형성된 투명 회로와 제2투명 기판 사이에 절연층을 형성하되 무용제 접착테이프에 의해 접착되어 형성되는 단계;를 더 포함하는 것을 특징으로 하는 투명 발광장치의 제조 방법.
KR1020160095517A 2016-07-27 2016-07-27 고해상도 투명 발광장치 및 그 제조 방법 KR20180012544A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160095517A KR20180012544A (ko) 2016-07-27 2016-07-27 고해상도 투명 발광장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160095517A KR20180012544A (ko) 2016-07-27 2016-07-27 고해상도 투명 발광장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20180012544A true KR20180012544A (ko) 2018-02-06

Family

ID=61228251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160095517A KR20180012544A (ko) 2016-07-27 2016-07-27 고해상도 투명 발광장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20180012544A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200013318A (ko) * 2018-07-30 2020-02-07 주식회사 비씨앤티 작업성 및 열 방출이 향상된 디지털 사이니지용 led 디스플레이
KR20220092196A (ko) 2020-12-24 2022-07-01 주식회사 파이헬스케어 투명 기판을 이용한 ｌｅｄ 발광보드, 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599121B2 (ja) * 1994-10-31 2004-12-08 京セラ株式会社 画像装置
KR20080029720A (ko) * 2006-09-29 2008-04-03 폴리트론 테크놀로지스 인크 Ｌｅｄ 발광 장치의 플래인 구조체
KR20130077059A (ko) * 2011-12-29 2013-07-09 하나 마이크론(주) Ｌｅｄ 패키지 및 그 제조방법
JP2013153117A (ja) * 2012-01-25 2013-08-08 Thermal Printer Institute Inc インテリアｌｅｄ照明基板
KR101628029B1 (ko) * 2015-04-28 2016-06-09 주식회사 이노뷰텍 발광 다이오드를 포함하는 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599121B2 (ja) * 1994-10-31 2004-12-08 京セラ株式会社 画像装置
KR20080029720A (ko) * 2006-09-29 2008-04-03 폴리트론 테크놀로지스 인크 Ｌｅｄ 발광 장치의 플래인 구조체
KR20130077059A (ko) * 2011-12-29 2013-07-09 하나 마이크론(주) Ｌｅｄ 패키지 및 그 제조방법
JP2013153117A (ja) * 2012-01-25 2013-08-08 Thermal Printer Institute Inc インテリアｌｅｄ照明基板
KR101628029B1 (ko) * 2015-04-28 2016-06-09 주식회사 이노뷰텍 발광 다이오드를 포함하는 소자 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 특허공보 특허 제 3599121호(2004.12.08.) 1부. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200013318A (ko) * 2018-07-30 2020-02-07 주식회사 비씨앤티 작업성 및 열 방출이 향상된 디지털 사이니지용 led 디스플레이
KR20220092196A (ko) 2020-12-24 2022-07-01 주식회사 파이헬스케어 투명 기판을 이용한 ｌｅｄ 발광보드, 그 제조방법

Similar Documents

Publication Publication Date Title
CN105808005B (zh) 柔性显示屏及其制造方法
US7604377B2 (en) LED lighting apparatus with transparent flexible circuit structure
TWI630114B (zh) 發光裝置
US20160343969A1 (en) Flexible oled display device and manufacture method thereof
US7965030B2 (en) Large-area OLEDs featuring homogeneous emission of light
US20130207094A1 (en) Method for providing electrical connection(s) in an encapsulated organic light-emitting diode device, and such an oled device
EP2656686B1 (en) Large area light emitting electrical package with current spreading bus
US20190350086A1 (en) Method for manufacturing transparent light emitting device by using uv imprinting technology and transparent light emitting device manufactured thereby
CN102138216A (zh) 电子器件及其制造方法
TWI524515B (zh) 光電裝置陣列
KR20170131440A (ko) 투명 도전층 적층용 필름, 그의 제조 방법 및 투명 도전성 필름
US9698387B2 (en) Method for producing an optoelectronic component and method for patterning an organic, optoelectronic component
US10036193B2 (en) Glass panel including a first glass sheet at least partially coated with an electrically conductive coating
CN103874325A (zh) 层叠结构、其制造方法及发光装置
JP5656975B2 (ja) 光電デバイスおよびその製造方法
EP1947693B1 (en) Plane structure of light-emitting diode lighting apparatus
US10651429B2 (en) Organic light-emitting diode (OLED) illuminating lamp sheet and manufacturing method thereof
KR20180012544A (ko) 고해상도 투명 발광장치 및 그 제조 방법
US8330053B2 (en) Optoelectronic device and method for producing an optoelectronic device
KR101668273B1 (ko) 발광 효율이 향상된 led 인테리어 벽 및 그 제조 방법
KR20160074324A (ko) 유기발광소자를 포함하는 조명 장치
JP5606450B2 (ja) 電気光学素子およびその製造方法
US10629844B2 (en) Organic optoelectronic component and method for producing an organic optoelectronic component
CN102804442A (zh) 电致发光器件
JP5128340B2 (ja) ガスバリア性フィルム状基材とそれを用いた有機エレクトロルミネッセンス素子封止構造、およびその製造方法。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right