JP2838181B2 - 画像装置 - Google Patents

画像装置

Info

Publication number
JP2838181B2
JP2838181B2 JP32128993A JP32128993A JP2838181B2 JP 2838181 B2 JP2838181 B2 JP 2838181B2 JP 32128993 A JP32128993 A JP 32128993A JP 32128993 A JP32128993 A JP 32128993A JP 2838181 B2 JP2838181 B2 JP 2838181B2
Authority
JP
Japan
Prior art keywords
opening
resin film
wiring
substrate
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32128993A
Other languages
English (en)
Other versions
JPH07147432A (ja
Inventor
俊次 村野
宏治 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP32128993A priority Critical patent/JP2838181B2/ja
Publication of JPH07147432A publication Critical patent/JPH07147432A/ja
Application granted granted Critical
Publication of JP2838181B2 publication Critical patent/JP2838181B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の利用分野】この発明はLEDヘッドやイメージ
センサ、ELヘッド等の画像装置に関し、特にフリップ
チップ接続型の画像装置に関する。
【0002】
【従来技術】発明者らは、硬質プリント基板等の不透明
基板上に、LEDアレイ等の画像アレイをフリップチッ
プ接続した画像装置を提案した(特願昭5−26561
5号)。この画像装置では、フリップチップ接続のセル
フアラインメント機能を利用して、大量のバンプを一挙
に接続できるという利点がある。しかしながら不透明基
板から光を取り出すために、基板に幅の狭い長尺状の開
口を設けねばならない。このような開口は、例えば幅が
100μm以下となるため、形成するのが極めて難し
い。
【0003】
【発明の課題】請求項1の発明の課題は、不透明基板上
に画像アレイをフリップチップ接続した画像装置におい
て、基板に設ける開口を幅広のものでよいようにし、開
口の形成を容易にすることにある。請求項2の発明の課
題は、上記に加えて、フリップチップ接続部の支持に用
いる樹脂膜が、基板の開口の中へ垂れることを防止する
ことにある。
【0004】
【発明の構成】この発明の画像装置は、不透明基板上
に、多数の画像アレイを直線状に配列搭載した画像装置
であって、前記不透明基板は第1の開口を有するととも
に、その上部に、前記第1の開口よりも小径の第2の開
口と複数個の配線とを有する樹脂膜を、該第2の開口を
第1の開口内に位置するように積層し、且つ前記樹脂膜
の各配線に画像アレイの各電極を、該画像アレイの受発
光面を第2の開口に対向させた状態で、フリップチップ
接続したことを特徴とする。好ましくは、前記第1の開
口に透明樹脂を充填し、樹脂膜が第1の開口の中へ垂れ
るのを防止する。
【0005】
【発明の作用】この発明では、不透明基板に積層した樹
脂膜上に設けた配線に、画像アレイをフリップチップ接
続し、光路として基板に設けた第1の開口と樹脂膜に設
けた第2の開口とを用いる。フリップチップ接続用の配
線は樹脂膜上にあるので、基板に設けた第1の開口は幅
が広いものでよく、開口の形成が容易になる。ここで第
1の開口に透明樹脂を充填しておくと、透明樹脂が樹脂
膜の支持体となり、樹脂膜が第1の開口内に垂れ込むこ
とを防止できる。
【0006】
【実施例】図1〜図4にLEDヘッドを例に実施例を示
すが、ELヘッドやイメージセンサ等でも同様に実施で
きる。図1に、LEDヘッドの要部断面を示すと、2は
個別電極基板でガラスエポキシ等の硬質プリント基板を
用い、不透明な基板である。4は共通電極基板で、ガラ
スエポキシ等の硬質プリント基板、あるいはフレキシブ
ルプリント基板等を用いる。6はLEDアレイで、画像
アレイの例であり、基板2,4でサンドイッチして多数
直線状に配列し、8はその発光体、10は発光体8に接
続した個別の電極である。12は電極10を個別電極基
板2側に接続するためのバンプで、LEDアレイ6側に
設けても良く、基板2側に設けても良く、ここでは半田
バンプやAuバンプ等を用いる。バンプ12は発光体8
の列の両側に2列に設け、1つの発光体には1つのバン
プを接続し、LEDアレイ6の発光体の半数をバンプの
一方の列に、残る半数を他方の列に接続する。14はL
EDアレイ6の共通電極である。
【0007】16は個別電極基板2の一方の主面上に設
けた樹脂膜で、実施例では紫外線硬化樹脂等の感光樹脂
を用い、樹脂膜16上に銅箔をエッチングして形成した
配線18を設ける。樹脂膜16は0.1〜1mm程度の
厚さとし、ここでは400μm厚とする。また樹脂膜1
6は好ましくは有色とし、LEDアレイ6からの光を吸
収する色調にする。個別電極基板2には、幅が例えば1
〜2mm程度で、個別電極基板2の長手方向に沿って延
びる長尺状の開口20を設ける。開口20が第1の開口
で、22は開口20に充填した透明樹脂である。24
は、樹脂膜16を露光した後に現像して設けた、樹脂膜
16側の開口で、第2の開口である。開口24は好まし
くはLEDアレイ6側で幅が広く、個別電極基板2側で
幅が狭くなるように、その両側にテーパー面26,26
を設ける。このようなテーパー面26,26は、樹脂膜
16の露光と現像とにおいて、アスペクト比(樹脂膜1
6の厚さ方向のエッチング速度/横方向のエッチング速
度の比)を抑えれば、容易に設けることができる。
【0008】個別電極基板2には、樹脂膜16の表面に
設けた配線18の他に、反対側の主面に裏面配線28を
設け、スルーホール30で配線18,28を接続する。
個別電極基板2に対して、配線18,28からなる2層
配線を施すと、配線密度が低下し、安価な硬質プリント
基板2を用いることができる。2層配線としてはこれ以
外に、配線28を基板2と樹脂膜16との間に移し、樹
脂膜16の表裏の2層配線としても良い。このようにす
れば、樹脂膜16の露光と現像とで、2層の配線をつな
ぐための穴を設けることができ、基板2へのスルーホー
ル加工が不要になる。
【0009】配線18はLEDアレイ6の2個毎に分断
されたU字状の配線で、その先端をバンプ12を用いて
LEDアレイ6の個別電極10にフリップチップ接続す
る。配線18はLEDアレイ6の2個毎に分断されるの
で、分断した配線の間を裏面配線28を介して接続す
る。
【0010】共通電極基板4の側では、共通電極配線3
2と裏面配線34とを設け、スルーホール36でこれら
を接続する。共通電極配線32は、例えば半田層38を
用いて共通電極14に接続する。半田層38に替えて、
銀ペースト等を用いても良い。40はクリップ端子で、
基板2,4を結合すると共に、基板間配線としての役割
を持ち、好ましくは基板2,4の両側(両サイド)に設
けて、基板2,4を両側から結合する。クリップ端子4
0はこれ以外に、LEDアレイ6を配線18側に押圧し
て、フリップチップ接続を確実に保つ役割がある。42
はスペーサで、基板2,4が傾くのを防止するためのも
のである。
【0011】図2に、実施例の要部を示す。発光体8は
例えば数十μm角程度の大きさであり、フリップチップ
接続部のバンプ12,12間の間隔は例えば100μm
程度となる。このため樹脂膜16に設けた開口24は、
最大幅をバンプ12,12間の間隔よりも小さくし、例
えば100μm以下とする。基板2の開口20は1〜2
mm程度の幅があるので、透明樹脂22により樹脂膜1
6を支え、樹脂膜16が開口20の中に垂れるのを防止
する。
【0012】発光体8からの光は、開口24と透明樹脂
22とを介して、図示しない感光体ドラム等の表面に結
像する。ここで樹脂膜16を着色しておくと、例えば発
光体8からの波長の光を吸収するように着色しておく
と、開口24の先端(テーパー面26,26の先端間の
開口)を通る光のみが透明樹脂22に入り、不要な光は
樹脂膜16で吸収され、発光体8からの光のビームが絞
られる。また開口20は幅が1mm程度と広いので、開
口24を通った光は開口20の端面に触れて反射される
ことなく、透明樹脂22内を通過して放出される。これ
らの結果、最初に開口24でビームを絞って結像に寄与
しない光をカットし、開口20は幅を広くして光の反射
などが生じないようにし、結像性能を向上させることが
できる。
【0013】図3に、個別電極基板2の表裏を示す。こ
の図ではテーパー面26等を省略した。基板2の一方の
主面には樹脂膜16があり、樹脂膜16上に配線18を
設け、LEDアレイ6をフリップチップ接続する。バン
プ12,12間には、樹脂膜16に幅の狭い開口24を
設け、光を取り出す。基板2の他方の主面には配線28
を設け、これらを図1に示したスルーホール30で接続
する。また基板2には幅の広い開口20があり、開口2
4を通過した光は、開口20から外部に出る。
【0014】図4に、個別電極基板2の製造工程を示
す。個別電極基板2に、例えばドリルを用いて、幅1〜
2mm程度で長尺状の開口20を形成する。幅0.1m
m以下の開口24をドリルで加工するのは極めて難しい
が、幅1mm以上であれば容易に加工できる。開口20
と開口24を組み合わせて加工を容易にすること、これ
が実施例の特徴の一つである。次に開口20の一方に離
型剤を塗布した型枠等を押し当て、透明樹脂22を充填
してスキーズし、樹脂22の表面を平滑にした後に硬化
させる。次に紫外線硬化樹脂等の感光樹脂からなる樹脂
膜16を塗布し、露光後に現像して、開口24とテーパ
ー面26,26を設ける。開口24は最大幅が0.1m
m以下ときわめて狭いが、感光樹脂の露光と現像とを用
いるので、形成は容易である。そしてこの後、樹脂膜1
6上に銅箔を張り付け、エッチングにより配線18を形
成する。
【0015】これらの工程では、幅が0.1mm以下と
極めて狭い開口24を容易に形成することができ、しか
も開口20の部分で樹脂膜16は透明樹脂22によりサ
ポートされるので、樹脂膜16が開口20の内側に垂れ
ることがない。またLEDアレイ6のフリップチップ接
続では、バンプ12を介して樹脂膜16に圧力が加わる
が、樹脂膜16は透明樹脂22で支持され、この圧力に
耐えることができる。これらのため、LEDアレイ6の
フリップチップ接続の強度が保証されると共に、搭載の
位置精度が向上する。なお透明樹脂22を用いない場
合、樹脂膜16の形成からフリップチップ接続までの工
程の間、開口20に離型剤を塗布して樹脂16が付着し
ないようにした治具をセットし、樹脂膜16が変形する
のを防止しても良い。
【0016】個別電極基板2の形成が終ると、フリップ
チップ接続部にフラックスを塗布し、LEDアレイ6を
搭載して、熱風やリフロー炉により半田バンプ12を溶
融し、フリップチップ接続を行う。次に共通電極基板4
の半田層38にフラックスを塗布し、共通電極基板4を
LEDアレイ6上にセットする。スペーサ42,42で
基板2,4が傾くのを防止した後、クリップ端子40を
用いて、基板2,4を結合する。なおクリップ端子40
と基板2,4上の配線との接続には例えば半田付けを用
いるものとし、ここではクリップ端子40に予め半田メ
ッキを施しておく。このようにしてクリップ端子40で
基板2,4を一体にし、その弾性で基板2,4を押圧し
て位置がずれるのを防止した状態で、再度熱風やリフロ
ー炉を用いて半田付けを行う。このため、共通電極14
への共通電極基板4の半田付けと、クリップ端子40の
半田付けは、同時に行われる。この間基板2,4はクリ
ップ端子40で位置決めされており、バネ力で基板2,
4を挟み込んでいるため、半田付けの過程で位置がずれ
ることがない。このようにして、LEDアレイ6の共通
電極14を共通電極基板4の共通電極配線32に半田付
けし、クリップ端子40を半田付けして、基板2,4間
の結合を完成する。
【0017】
【発明の効果】請求項1の発明では、基板に設ける第1
の開口は幅の広いものでよく、開口の形成が容易にな
る。このことは開口が長尺状であるため特に重要とな
る。請求項2の発明では、第1の開口に透明樹脂を充填
するので、樹脂膜が第1の開口内に垂れ込むことを防止
できる。このためフリップチップ接続時に加わる圧力等
により、樹脂膜が第1の開口内に垂れ込むことを防止
し、フリップチップ接続の信頼性を向上させると共に、
画像アレイの位置精度を向上させる。
【図面の簡単な説明】
【図1】 実施例の画像装置の要部断面図
【図2】 図1の要部拡大断面図
【図3】 実施例で用いた個別電極基板の表裏の状態
を示す図
【図4】 実施例の画像装置での個別電極基板の製造
を示す工程図
【符号の説明】
2 個別電極基板 4 共通電極基板 6 LEDアレイ 8 発光体 10 電極 12 バンプ 14 共通電極 16 樹脂膜 18 配線 20 開口 22 透明樹脂 24 開口 26 テーパー面 28 裏面配線 30 スルーホール 32 共通電極配線 34 裏面配線 36 スルーホール 38 半田層 40 クリップ端子 42 スペーサ
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 33/00 B41J 2/44 B41J 2/45 B41J 2/455

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 不透明基板上に、多数の画像アレイを直
    線状に配列搭載した画像装置であって、 前記不透明基板は第1の開口を有するとともに、その上
    部に、前記第1の開口よりも小径の第2の開口と複数個
    の配線とを有する樹脂膜を、該第2の開口を第1の開口
    内に位置するように積層し、且つ前記樹脂膜の各配線に
    画像アレイの各電極を、該画像アレイの受発光面を第2
    の開口に対向させた状態で、フリップチップ接続したこ
    とを特徴とする画像装置。
  2. 【請求項2】 前記不透明基板の第1の開口に、透明樹
    脂を充填したことを特徴とする請求項1に記載の画像装
    置。
JP32128993A 1993-11-25 1993-11-25 画像装置 Expired - Fee Related JP2838181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32128993A JP2838181B2 (ja) 1993-11-25 1993-11-25 画像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32128993A JP2838181B2 (ja) 1993-11-25 1993-11-25 画像装置

Publications (2)

Publication Number Publication Date
JPH07147432A JPH07147432A (ja) 1995-06-06
JP2838181B2 true JP2838181B2 (ja) 1998-12-16

Family

ID=18130911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32128993A Expired - Fee Related JP2838181B2 (ja) 1993-11-25 1993-11-25 画像装置

Country Status (1)

Country Link
JP (1) JP2838181B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432603B1 (ko) * 1996-07-23 2004-05-22 세이코 엡슨 가부시키가이샤 밀봉체의 실장기판에의 실장방법 및 광학적 변환장치
DE10034865B4 (de) * 2000-07-18 2006-06-01 Infineon Technologies Ag Optoelektronisches oberflächenmontierbares Modul
JP4540275B2 (ja) * 2000-12-22 2010-09-08 イビデン株式会社 Icチップ実装用基板、および、icチップ実装用基板の製造方法

Also Published As

Publication number Publication date
JPH07147432A (ja) 1995-06-06

Similar Documents

Publication Publication Date Title
US6853092B2 (en) Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device
CA2198871A1 (en) Tiled panel display assembly
JP3748779B2 (ja) 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート
KR100242486B1 (ko) 집적 회로를 볼들에 의해 다른 기판에 접속하는 기판 및 그 방법
JPH02155242A (ja) 半田を除去するための方法及び装置
JPH06340118A (ja) 画像装置及びその製造方法
JP2838181B2 (ja) 画像装置
JP3460330B2 (ja) 画像装置
JP2918423B2 (ja) 画像装置
JP2004200247A (ja) 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
JP3599121B2 (ja) 画像装置
JPH02196476A (ja) Ledプリントヘッド
JPH07178961A (ja) 画像装置
TW454318B (en) Chip scale package structure
JP2000277898A (ja) ボールグリッドアレイパッケージ実装用基板
JP2007250868A (ja) 半導体装置の製造方法および半導体装置
JP3649292B2 (ja) 画像装置
JPH07131075A (ja) 画像装置
JP4483016B2 (ja) 固体撮像装置とその製造方法
JP4018845B2 (ja) 電子部品の実装構造体
JP2843219B2 (ja) 発光素子アレイ装置
JP2946639B2 (ja) アレイセンサモジュール
JP3512229B2 (ja) 画像装置
JP2836264B2 (ja) パッドグリッドアレイパッケージの基板実装方法
JP2819379B2 (ja) 画像装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071016

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees