CN109390365A - 一种半导体芯片封装方法 - Google Patents
一种半导体芯片封装方法 Download PDFInfo
- Publication number
- CN109390365A CN109390365A CN201811341282.6A CN201811341282A CN109390365A CN 109390365 A CN109390365 A CN 109390365A CN 201811341282 A CN201811341282 A CN 201811341282A CN 109390365 A CN109390365 A CN 109390365A
- Authority
- CN
- China
- Prior art keywords
- chip
- metalwork
- protective layer
- transparent protective
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000007769 metal material Substances 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 13
- 239000011521 glass Substances 0.000 description 11
- 239000003999 initiator Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 239000012956 1-hydroxycyclohexylphenyl-ketone Substances 0.000 description 1
- 239000004342 Benzoyl peroxide Substances 0.000 description 1
- OMPJBNCRMGITSC-UHFFFAOYSA-N Benzoylperoxide Chemical compound C=1C=CC=CC=1C(=O)OOC(=O)C1=CC=CC=C1 OMPJBNCRMGITSC-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 235000019400 benzoyl peroxide Nutrition 0.000 description 1
- MQDJYUACMFCOFT-UHFFFAOYSA-N bis[2-(1-hydroxycyclohexyl)phenyl]methanone Chemical compound C=1C=CC=C(C(=O)C=2C(=CC=CC=2)C2(O)CCCCC2)C=1C1(O)CCCCC1 MQDJYUACMFCOFT-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000001684 chronic effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- -1 polysiloxanes Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本申请公开了一种半导体芯片封装方法,所述方法包括:提供芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘,且所述焊盘背对所述芯片一侧形成有金属件,所述芯片的正面形成有透明保护层,且所述金属件远离所述焊盘的第一端与所述透明保护层齐平,所述金属件的所述第一端不覆盖所述透明保护层;利用具有导电性能的折板电性连接所述金属件的所述第一端和电路板,以使得所述芯片与所述电路板电连接。通过上述方式,本申请能够提高芯片的感光效果。
Description
技术领域
本申请涉及半导体技术领域,特别是涉及一种半导体芯片封装方法。
背景技术
具有感光区的芯片是摄像设备十分重要的组成部分,为保护芯片的感光区,常用的封装方法包括:在芯片的感光区的上方增加透明玻璃盖板以保护芯片的感光区。
本申请的发明人在长期研究过程中发现,一方面,由于透明玻璃盖板厚度一般较厚,光线穿透透明玻璃时会发生折射、反射和能量损失等,会使芯片的感光效果变差;另一方面,透明玻璃盖板与芯片之间通过胶连接,使用较长时间后,胶容易脱落,外界灰尘容易进入芯片的感光区,进而影响芯片的感光效果。
发明内容
本申请主要解决的技术问题是提供一种半导体芯片封装方法,能够提高芯片的感光效果。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种半导体芯片封装方法,所述封装方法包括:提供芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘,且所述焊盘背对所述芯片一侧形成有金属件,所述芯片的正面形成有透明保护层,且所述金属件远离所述焊盘的第一端与所述透明保护层齐平,所述金属件的所述第一端不覆盖所述透明保护层;利用具有导电性能的折板电性连接所述金属件的所述第一端和电路板,以使得所述芯片与所述电路板电连接。
其中,所述提供芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘,且所述焊盘背对所述芯片一侧形成有金属件,所述芯片的正面形成有透明保护层,且所述金属件远离所述焊盘的第一端与所述透明保护层齐平,所述金属件的所述第一端不覆盖所述透明保护层,包括:提供圆片,所述圆片设有多个矩阵排列的芯片,所述芯片之间设有划片槽,所述圆片包括正面及背面,所述芯片的正面即所述圆片的正面,所述芯片的背面即所述圆片的背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘;在所述焊盘背对所述芯片一侧形成金属件;在所述芯片正面形成透明保护层,所述透明保护层覆盖所述感光区和所述金属件;研磨所述透明保护层远离所述芯片一侧,以使得所述金属件露出;对所述圆片的所述划片槽进行切割,以切割掉划片槽对应的圆片和透明保护层,进而获得单颗芯片。
其中,所述在所述芯片正面形成透明保护层,包括:在所述芯片正面利用旋涂、点胶或印刷的方式形成所述透明保护层,并使所述透明保护层固化。
其中,所述使所述透明保护层固化包括:利用紫外线照射或者烘烤的方式使所述透明保护层固化。
其中,所述金属件为金属凸柱,所述在所述焊盘背对所述芯片一侧形成金属件包括:利用电镀工艺在所述焊盘背对所述芯片一侧形成金属凸柱。
其中,所述金属件为金属凸点,所述在所述焊盘背对所述芯片一侧形成金属件包括:利用键合工艺在所述焊盘背对所述芯片一侧形成金属凸点。
其中,所述折板包括互相连接的第一部和第二部;所述第一部与所述芯片的正面平行,且所述第一部沿朝向所述芯片方向延伸;所述第二部与所述芯片的侧壁平行,且所述第二部紧靠所述芯片的侧壁设置;所述第一部与所述金属件的所述第一端电连接,所述第二部面向所述电路板一侧与所述电路板电连接。
其中,所述折板包括第一部、第二部、第三部;其中,所述第一部通过所述第二部与所述第三部连接,所述第一部与所述芯片的正面平行,且所述第一部沿朝向所述芯片方向延伸;所述第二部与所述芯片的侧壁平行,且所述第二部紧靠所述芯片的侧壁设置;所述第三部向远离芯片方向延伸,且所述第三部与所述电路板的表面平行,所述第一部与所述金属件的所述第一端电连接,所述第三部面向所述电路板一侧与所述电路板电连接。
其中,所述折板为全金属材料;或者,所述折板包括金属材料和位于金属材料周围的绝缘材料。
其中,所述利用具有导电性能的折板电性连接所述金属凸柱的所述第一端和电路板之前,所述方法包括:利用胶膜将所述芯片的背面与所述电路板固定
本申请的有益效果是:区别于现有技术的情况,本申请所提供的封装方法中透明保护层是直接在芯片正面形成,一方面,该方式可以控制透明保护层的厚度,相对于传统的设置透明玻璃的方式,透明保护层的厚度小于透明玻璃的厚度,进而可以减少光线折射、反射和能量损失等,提高芯片的感光效果;另一方面,由于透明保护层直接在芯片正面形成,透明保护层与芯片正面脱离的概率较低,进而降低对使用环境的无尘要求。再一方面,该方式中采用折板连接金属件和电路板,折板与电路板接触的一侧具有良好的平整度,从而可以提高芯片与电路板连接的水平度。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1为本申请半导体芯片封装方法一实施方式的流程示意图;
图2为图1中步骤S101一实施方式的流程示意图;
图3为图2中步骤S201-S205对应的半导体封装器件的结构示意图;
图4为本申请半导体封装器件一实施方式的结构示意图;
图5为图1中步骤S102一实施方式的流程示意图;
图6为本申请半导体器件另一实施方式的结构示意图;
图7为图1中步骤S102一实施方式的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1,图1为本申请半导体芯片封装方法一实施方式的流程示意图,该方法包括:
S101:提供芯片,芯片包括正面和背面,芯片的正面设置有感光区和位于感光区周围的焊盘,且焊盘背对芯片一侧形成有金属件,芯片的正面形成有透明保护层,且金属件远离焊盘的第一端与透明保护层齐平,金属件的第一端不覆盖透明保护层;
具体地,芯片的感光区是半导体封装器件中较为重要的部分,若感光区裸露,外界颗粒物容易对感光区造成污染,影响感光区的成像效果,因此,对芯片的感光区进行保护是十分必要的。
在一个实施方式中,请一并参阅图2和图3,其中图2为图1中步骤S101一实施方式的流程示意图,图3为图2中步骤S201-S205对应的半导体封装器件的结构示意图。上述步骤S101具体包括:
S201:提供圆片1,圆片1设有多个矩阵排列的芯片10,芯片10之间设有划片槽12,圆片1包括正面14及背面16,芯片10的正面14即圆片1的正面14,芯片10的背面16即圆片1的背面16,芯片10的正面14设置有感光区100和位于感光区100周围的焊盘102。具体结构如图3a所示。
S202:在焊盘102背对芯片10一侧形成金属件18。
具体地,请参阅图3b,在一个应用场景中,金属件18为金属凸柱,上述步骤S202具体包括:利用电镀工艺在焊盘102背对芯片10一侧形成金属凸柱。电镀工艺包括局部电镀、复合电镀、脉冲电镀、电铸、机械镀等方式,金属凸柱的材质可以为镍、铬、铜、锌、镉、合金等具有导电性的金属材料,本申请对此不做限定。
在又一个应用场景中,金属件18为金属凸点,上述步骤S202具体包括:利用键合工艺在焊盘102背对芯片10一侧形成金属凸点。金属凸点的材质可以为金、铜等。通常情况下,利用电镀工艺形成的金属凸柱的高度大于利用键合工艺形成的金属凸点的高度。
S203:在芯片10正面14形成透明保护层11,透明保护层11覆盖感光区100和金属件18。
具体地,请参阅图3c,在一个应用场景中,形成透明保护层11的方法可以是:在芯片10正面14利用旋涂、点胶或印刷的方式形成透明保护层11,并使透明保护层11固化,采用上述方法形成透明保护层11的厚度可以达到微米级别,相对于传统的设置透明玻璃的方式,透明保护层11的厚度小于透明玻璃的厚度,进而可以减少光线折射、反射和能量损失等,提高芯片10的感光效果。透明保护层11的材质可以是无机透明材质,例如,氮化硅、氮氧化硅等,也可以是有机透明材质,例如,聚硅氧烷等。另外,使透明保护层11固化的方式可以是紫外线照射或者高温烘烤的方式,具体采用何种方式,可以根据制备透明保护层11所添加的引发剂决定,若引发剂为光引发剂(例如,2-羟基-2-甲基-1-苯基丙酮、1-羟基环己基苯基甲酮等),则利用紫外线照射的方式;若引发剂为热引发剂(例如,过氧化苯甲酰等),则利用高温烘烤的方式。
S204:研磨透明保护层11远离芯片10一侧,以使得金属件18露出。
具体地,如图3d所示,在一个应用场景中,研磨之前可以先在图3c所示的圆片1的背面16利用胶膜固定一基板,然后设置圆片1的状态使圆片1的正面14一侧位于下方,研磨透明保护层11以使的金属件18露出;关于停止研磨的时机可根据实际情况设定,本申请对此不作限定。例如,可以在所有金属件18露出的时刻就停止研磨,又例如,可以在所有金属件18露出后继续研磨第一预定距离后停止研磨。
S205:对圆片1的划片槽12进行切割,以切割掉划片槽12对应的圆片1和透明保护层11,进而获得单颗芯片10。
具体地,在一个应用场景中,如图3e所示,可采用等离子等切割方式切割掉划片槽12对应的圆片1和透明保护层18,进而获得单颗芯片10。
S102:利用具有导电性能的折板电性连接金属件的第一端和电路板,以使得芯片与电路板电连接。
具体地,在一个应用场景中,为避免折板连接过程中芯片和电路板之间产生松动或相对位置发生改变,在上述步骤S102之前,本申请所提供的半导体芯片封装方法还包括:利用胶膜将芯片的背面与电路板固定。该胶膜可以是双面胶等具有粘附性的物体。
在另一个应用场景中,请参阅图4,图4为本申请半导体器件一实施方式的结构示意图。本申请所提供的半导体器件2包括折板20,折板20包括第一部200和第二部202,第一部200的一端与第二部202的一端连接;第一部200与芯片10的正面14平行,且第一部200沿朝向芯片10方向延伸;第二部202与芯片10的侧壁平行,且第二部202紧靠芯片10的侧壁设置。请参阅图5,图5为图1中步骤S102一实施方式的流程示意图,上述步骤S102具体包括:
S301:将折板20的第二部202紧靠芯片10的侧壁放置。
S302:将第一部200与金属件18的第一端180电连接、将第二部202面向电路板22一侧与电路板22电连接。
在一个实施例中,如图4所示,可先在第一部200或者金属件18的第一端180涂敷一层焊料,和/或,在第二部202与电路板22接触的一侧或者电路板22与第二部202接触的位置涂敷一层焊料,然后将上述整体进行回流处理,以将第一部200与金属件18的第一端180电连接、将第二部202面向电路板22一侧与电路板22电连接。
在其他实施例中,也可采取其他方式,例如,可先在金属件18的第一端180上植焊球,和/或,在电路板22与第二部202接触的位置植焊球,然后将上述整体进行回流处理,以将第一部200与金属件18的第一端180电连接、将第二部202面向电路板22一侧与电路板22电连接。
在又一个应用场景中,请参阅图6,图6为本申请半导体器件另一实施方式的结构示意图。本申请所提供的半导体器件3包括折板30。折板30包括第一部300、第二部302和第三部304,其中,第二部302的两端分别于第一部300和第三部304连接,第一部300与芯片10的正面14平行,且第一部300沿朝向芯片10方向延伸;第二部302与芯片10的侧壁平行,且第二部302紧靠芯片10的侧壁设置;第三部304向远离芯片10方向延伸,且第三部304与电路板32的表面平行,第一部300与金属件18的第一端180电连接,第三部304面向电路板32一侧与电路板32电连接。
请参阅图7,图7为图1中步骤S102一实施方式的流程示意图,上述步骤S102具体包括:
S401:将折板30的第二部302紧靠芯片10的侧壁放置。
S402:将第一部300与金属件18的第一端180电连接、将第三部304面向电路板22一侧与电路板32电连接。
在一个实施例中,如图6所示,可先在第一部300或者金属件18的第一端180涂敷一层焊料,和/或,在第三部304与电路板32接触的一侧或者电路板32与第三部304接触的位置涂敷一层焊料,然后将上述整体进行回流处理,将第一部300与金属件18的第一端180电连接、将第三部304面向电路板32一侧与电路板32电连接。
在其他实施例中,也可采取其他方式,例如,可先在金属件18的第一端180上植焊球,和/或,在电路板32与第三部304接触的位置植焊球,然后将上述整体进行回流处理,以将第一部300与金属件18的第一端180电连接、将第三部304面向电路板32一侧与电路板32电连接。
在本实施例中,上述折板20或30为全金属材料,例如,FPC等;或者,折板20或30包括金属材料和位于金属材料周围的绝缘材料。金属材料相当于金属走线,其周围的绝缘材料相当于框架结构。
总而言之,区别于现有技术的情况,本申请所提供的封装方法中透明保护层是直接在芯片正面形成,一方面,该方式可以控制透明保护层的厚度,相对于传统的设置透明玻璃的方式,透明保护层的厚度小于透明玻璃的厚度,进而可以减少光线折射、反射和能量损失等,提高芯片的感光效果;另一方面,由于透明保护层直接在芯片正面形成,透明保护层与芯片正面脱离的概率较低,进而降低对使用环境的无尘要求。再一方面,该方式中采用折板连接金属件和电路板,折板与电路板接触的一侧具有良好的平整度,从而可以提高芯片与电路板连接的水平度。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种半导体芯片封装方法,其特征在于,所述封装方法包括:
提供芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘,且所述焊盘背对所述芯片一侧形成有金属件,所述芯片的正面形成有透明保护层,且所述金属件远离所述焊盘的第一端与所述透明保护层齐平,所述金属件的所述第一端不覆盖所述透明保护层;
利用具有导电性能的折板电性连接所述金属件的所述第一端和电路板,以使得所述芯片与所述电路板电连接。
2.根据权利要求1所述的封装方法,其特征在于,所述提供芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘,且所述焊盘背对所述芯片一侧形成有金属件,所述芯片的正面形成有透明保护层,且所述金属件远离所述焊盘的第一端与所述透明保护层齐平,所述金属件的所述第一端不覆盖所述透明保护层,包括:
提供圆片,所述圆片设有多个矩阵排列的芯片,所述芯片之间设有划片槽,所述圆片包括正面及背面,所述芯片的正面即所述圆片的正面,所述芯片的背面即所述圆片的背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘;
在所述焊盘背对所述芯片一侧形成金属件;
在所述芯片正面形成透明保护层,所述透明保护层覆盖所述感光区和所述金属件;
研磨所述透明保护层远离所述芯片一侧,以使得所述金属件露出;
对所述圆片的所述划片槽进行切割,以切割掉划片槽对应的圆片和透明保护层,进而获得单颗芯片。
3.根据权利要求2所述的封装方法,其特征在于,所述在所述芯片正面形成透明保护层,包括:
在所述芯片正面利用旋涂、点胶或印刷的方式形成所述透明保护层,并使所述透明保护层固化。
4.根据权利要求3所述的封装方法,其特征在于,所述使所述透明保护层固化包括:
利用紫外线照射或者烘烤的方式使所述透明保护层固化。
5.根据权利要求2所述的封装方法,其特征在于,所述金属件为金属凸柱,所述在所述焊盘背对所述芯片一侧形成金属件包括:
利用电镀工艺在所述焊盘背对所述芯片一侧形成金属凸柱。
6.根据权利要求2所述的封装方法,其特征在于,所述金属件为金属凸点,所述在所述焊盘背对所述芯片一侧形成金属件包括:
利用键合工艺在所述焊盘背对所述芯片一侧形成金属凸点。
7.根据权利要求1所述的封装方法,其特征在于,所述折板包括互相连接的第一部和第二部;所述第一部与所述芯片的正面平行,且所述第一部沿朝向所述芯片方向延伸;所述第二部与所述芯片的侧壁平行,且所述第二部紧靠所述芯片的侧壁设置;所述第一部与所述金属件的所述第一端电连接,所述第二部面向所述电路板一侧与所述电路板电连接。
8.根据权利要求1所述的封装方法,其特征在于,所述折板包括第一部、第二部、第三部;其中,所述第一部通过所述第二部与所述第三部连接,所述第一部与所述芯片的正面平行,且所述第一部沿朝向所述芯片方向延伸;所述第二部与所述芯片的侧壁平行,且所述第二部紧靠所述芯片的侧壁设置;所述第三部向远离芯片方向延伸,且所述第三部与所述电路板的表面平行,所述第一部与所述金属件的所述第一端电连接,所述第三部面向所述电路板一侧与所述电路板电连接。
9.根据权利要求1所述的封装方法,其特征在于,所述折板为全金属材料;或者,所述折板包括金属材料和位于金属材料周围的绝缘材料。
10.根据权利要求1所述的封装方法,其特征在于,所述利用具有导电性能的折板电性连接所述金属凸柱的所述第一端和电路板之前,所述方法包括:利用胶膜将所述芯片的背面与所述电路板固定。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811341282.6A CN109390365A (zh) | 2018-11-12 | 2018-11-12 | 一种半导体芯片封装方法 |
PCT/CN2019/082310 WO2020098213A1 (zh) | 2018-11-12 | 2019-04-11 | 一种半导体芯片封装方法及半导体封装器件 |
US17/317,376 US11990432B2 (en) | 2018-11-12 | 2021-05-11 | Semiconductor packaging method and semiconductor package device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811341282.6A CN109390365A (zh) | 2018-11-12 | 2018-11-12 | 一种半导体芯片封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109390365A true CN109390365A (zh) | 2019-02-26 |
Family
ID=65428656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811341282.6A Pending CN109390365A (zh) | 2018-11-12 | 2018-11-12 | 一种半导体芯片封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109390365A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020098213A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
CN112038301A (zh) * | 2019-06-03 | 2020-12-04 | 华为技术有限公司 | 芯片、电子器件及芯片的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196504A (ja) * | 2000-01-07 | 2001-07-19 | Nec Corp | 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法 |
US6747261B1 (en) * | 2003-01-09 | 2004-06-08 | Kingpak Technology Inc. | Image sensor having shortened wires |
CN1875476A (zh) * | 2003-09-26 | 2006-12-06 | 德塞拉股份有限公司 | 制造包括可流动导电介质的加盖芯片的结构和方法 |
CN107039365A (zh) * | 2015-11-23 | 2017-08-11 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
-
2018
- 2018-11-12 CN CN201811341282.6A patent/CN109390365A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196504A (ja) * | 2000-01-07 | 2001-07-19 | Nec Corp | 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法 |
US6747261B1 (en) * | 2003-01-09 | 2004-06-08 | Kingpak Technology Inc. | Image sensor having shortened wires |
CN1875476A (zh) * | 2003-09-26 | 2006-12-06 | 德塞拉股份有限公司 | 制造包括可流动导电介质的加盖芯片的结构和方法 |
CN107039365A (zh) * | 2015-11-23 | 2017-08-11 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020098213A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
US11990432B2 (en) | 2018-11-12 | 2024-05-21 | Tongfu Microelectronics Co., Ltd. | Semiconductor packaging method and semiconductor package device |
CN112038301A (zh) * | 2019-06-03 | 2020-12-04 | 华为技术有限公司 | 芯片、电子器件及芯片的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101241921B (zh) | 光学器件及其制造方法、以及摄像模块和内窥镜模块 | |
TWI580080B (zh) | 光半導體裝置及其製造方法 | |
JP2003347441A (ja) | 半導体素子、半導体装置、及び半導体素子の製造方法 | |
CN107910305A (zh) | 一种圆片级背金芯片的封装结构及其封装方法 | |
TW201019440A (en) | Bumped chip and semiconductor flip-chip device applied from the same | |
CN105867034B (zh) | 硅基液晶面板及相关方法 | |
CN106773213B (zh) | 一种显示面板及其制备方法、显示装置 | |
TW200820385A (en) | Semiconductor device and method for making the same | |
JP2008283195A5 (zh) | ||
TWI462312B (zh) | Solar cell module, solar cell module manufacturing method | |
TW200824073A (en) | Heat-dissipation semiconductor package and fabrication method thereof | |
KR20140040670A (ko) | 태양 전지 모듈의 제조 방법 및 태양 전지 모듈 | |
CN105070667A (zh) | 图像传感芯片封装方法 | |
TW200807588A (en) | Semiconductor device, built-up type semiconductor device using the same, base substrate, and manufacturing method of semiconductor device | |
CN109390365A (zh) | 一种半导体芯片封装方法 | |
TW201635562A (zh) | 用於太陽能電池的薄膜類金屬化之雷射終止層 | |
CN109524311A (zh) | 一种半导体芯片封装方法 | |
CN109545808A (zh) | 一种半导体芯片封装方法 | |
CN105355641A (zh) | 高像素影像传感芯片的封装结构及封装方法 | |
CN109545805A (zh) | 一种半导体芯片封装方法 | |
CN109545806A (zh) | 一种半导体芯片封装方法 | |
JP2016178101A (ja) | 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法 | |
US20130000712A1 (en) | Solar cell device and packaging method thereof | |
CN109473364A (zh) | 一种半导体芯片封装方法 | |
JP7351107B2 (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190226 |