CN109524311A - 一种半导体芯片封装方法 - Google Patents
一种半导体芯片封装方法 Download PDFInfo
- Publication number
- CN109524311A CN109524311A CN201811341986.3A CN201811341986A CN109524311A CN 109524311 A CN109524311 A CN 109524311A CN 201811341986 A CN201811341986 A CN 201811341986A CN 109524311 A CN109524311 A CN 109524311A
- Authority
- CN
- China
- Prior art keywords
- chip
- protective layer
- transparent protective
- metalwork
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 239000011241 protective layer Substances 0.000 claims abstract description 74
- 239000010410 layer Substances 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000012780 transparent material Substances 0.000 claims description 9
- 239000003292 glue Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- -1 polysiloxanes Polymers 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 7
- 239000011521 glass Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000003999 initiator Substances 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000010992 reflux Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000012956 1-hydroxycyclohexylphenyl-ketone Substances 0.000 description 1
- 239000004342 Benzoyl peroxide Substances 0.000 description 1
- OMPJBNCRMGITSC-UHFFFAOYSA-N Benzoylperoxide Chemical compound C=1C=CC=CC=1C(=O)OOC(=O)C1=CC=CC=C1 OMPJBNCRMGITSC-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- GXDVEXJTVGRLNW-UHFFFAOYSA-N [Cr].[Cu] Chemical compound [Cr].[Cu] GXDVEXJTVGRLNW-UHFFFAOYSA-N 0.000 description 1
- ZUPBPXNOBDEWQT-UHFFFAOYSA-N [Si].[Ni].[Cu] Chemical compound [Si].[Ni].[Cu] ZUPBPXNOBDEWQT-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 235000019400 benzoyl peroxide Nutrition 0.000 description 1
- MQDJYUACMFCOFT-UHFFFAOYSA-N bis[2-(1-hydroxycyclohexyl)phenyl]methanone Chemical compound C=1C=CC=C(C(=O)C=2C(=CC=CC=2)C2(O)CCCCC2)C=1C1(O)CCCCC1 MQDJYUACMFCOFT-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000001684 chronic effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- IYRDVAUFQZOLSB-UHFFFAOYSA-N copper iron Chemical class [Fe].[Cu] IYRDVAUFQZOLSB-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请公开了一种半导体芯片封装方法，所述方法包括：提供芯片，所述芯片包括正面和背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘，且所述焊盘背对所述芯片一侧形成有金属件，所述芯片的正面形成有透明保护层，且所述金属件的第一端凸出于所述透明保护层，以从所述透明保护层露出；利用导线电性连接所述金属件的所述第一端和电路板，以使得所述芯片与所述电路板电连接。通过上述方式，本申请能够提高芯片的感光效果。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体芯片封装方法。
背景技术
具有感光区的芯片是摄像设备十分重要的组成部分，为保护芯片的感光区，常用的封装方法包括：在芯片的感光区的上方增加透明玻璃盖板以保护芯片的感光区。
本申请的发明人在长期研究过程中发现，一方面，由于透明玻璃盖板厚度一般较厚，光线穿透透明玻璃时会发生折射、反射和能量损失等，会使芯片的感光效果变差；另一方面，透明玻璃盖板与芯片之间通过胶连接，使用较长时间后，胶容易脱落，外界灰尘容易进入芯片的感光区，进而影响芯片的感光效果。
发明内容
本申请主要解决的技术问题是提供一种半导体芯片封装方法，能够提高芯片的感光效果。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体芯片封装方法，所述方法包括：提供芯片，所述芯片包括正面和背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘，且所述焊盘背对所述芯片一侧形成有金属件，所述芯片的正面形成有透明保护层，且所述金属件的第一端凸出于所述透明保护层，以从所述透明保护层露出；利用导线电性连接所述金属件的所述第一端和电路板，以使得所述芯片与所述电路板电连接。
其中，所述提供芯片，所述芯片包括正面和背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘，且所述焊盘背对所述芯片一侧形成有金属件，所述芯片的正面形成有透明保护层，且所述金属件的第一端从所述透明保护层露出，包括：提供圆片，所述圆片设有多个矩阵排列的芯片，所述芯片之间设有划片槽，所述圆片包括正面及背面，所述芯片的正面即所述圆片的正面，所述芯片的背面即所述圆片的背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘；在所述焊盘背对所述芯片一侧形成金属件；在所述芯片正面形成透明保护层，所述透明保护层覆盖所述感光区，且所述透明保护层与所述芯片的正面之间的高度小于所述金属件的所述第一端与所述芯片的正面之间的高度，所述金属件的第一端从所述透明保护层露出；对所述圆片的所述划片槽进行切割，以切割掉划片槽对应的圆片和透明保护层，进而获得单颗芯片。
其中，所述在所述芯片正面形成透明保护层，包括：在所述芯片正面利用旋涂、点胶或印刷的方式形成所述透明保护层，并使所述透明保护层固化。
其中，所述使所述透明保护层固化包括：利用紫外线照射或者烘烤的方式使所述透明保护层固化。
其中，所述透明保护层的材质包括无机透明材质和/或有机透明材质，所述无机透明材质包括氮化硅、氮氧化硅中至少一种，所述有机透明材质包括聚硅氧烷。
其中，所述在所述芯片正面形成透明保护层之前，所述方法包括：在所述金属件的所述第一端表面设置阻挡层；所述在所述芯片正面形成透明保护层之后，所述方法包括：去除所述阻挡层，以使所述第一端表面露出。
其中，所述阻挡层包括可去除膜。
其中，所述在所述芯片正面形成透明保护层，之后，所述方法还包括：研磨所述金属件的所述第一端，以去除所述第一端表面的附着物。
其中，所述金属件为金属凸柱，所述在所述焊盘背对所述芯片一侧形成金属件，包括：利用电镀工艺在所述焊盘背对所述芯片一侧形成金属凸柱。
其中，所述利用导线电性连接所述金属件的所述第一端和电路板之前，所述方法还包括：利用胶膜将所述芯片的背面与所述电路板固定。
本申请的有益效果是：区别于现有技术的情况，本申请所提供的封装方法中透明保护层是直接在芯片正面形成，一方面，该方式可以控制透明保护层的厚度，相对于传统的设置透明玻璃的方式，透明保护层的厚度小于透明玻璃的厚度，进而可以减少光线折射、反射和能量损失等，提高芯片的感光效果；另一方面，由于透明保护层直接在芯片正面形成，透明保护层与芯片正面脱离的概率较低，进而降低对使用环境的无尘要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请半导体芯片封装方法一实施方式的流程示意图；
图2为图1中步骤S101一实施方式的流程示意图；
图3为图2中步骤S201-S204对应的半导体封装器件的结构示意图；
图4为本申请半导体器件一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请半导体芯片封装方法一实施方式的流程示意图，该封装方法包括：
S101：提供芯片，芯片包括正面和背面，芯片的正面设置有感光区和位于感光区周围的焊盘，焊盘背对芯片一侧形成有金属件，芯片的正面形成有透明保护层，且金属件的第一端凸出于透明保护层，以从透明保护层露出。
具体地，芯片的感光区是半导体封装器件中较为重要的部分，若感光区裸露，外界颗粒物容易对感光区造成污染，影响感光区的成像效果，因此，对芯片的感光区进行保护是十分必要的。
在一个实施方式中，请一并参阅图2和图3，其中图2为图1中步骤S101一实施方式的流程示意图，图3为图2中步骤S201-S204对应的半导体封装器件的结构示意图。上述步骤S101具体包括：
S201：提供圆片1，圆片1设有多个矩阵排列的芯片10，芯片10之间设有划片槽12，圆片1包括正面14及背面16，芯片10的正面14即圆片1的正面14，芯片10的背面16即圆片1的背面16，芯片10的正面14设置有感光区100和位于感光区100周围的焊盘102。具体结构如图3a所示。
S202：在焊盘102背对芯片10一侧形成金属件18。
具体地，请参阅图3b，在一个应用场景中，金属件18为金属凸柱，上述步骤S202包括：利用电镀工艺在焊盘102背对芯片10一侧形成金属凸柱。电镀工艺包括局部电镀、复合电镀、脉冲电镀、电铸、机械镀等方式，金属凸柱的材质可以为镍、铬、铜、锌、镉、合金等具有导电性的金属材料，本申请对此不做限定。
S203：在芯片10正面14形成透明保护层11，透明保护层11覆盖感光区100，且透明保护层11与芯片10的正面14之间的高度小于金属件18的第一端180与芯片10的正面14之间的高度，金属件18的第一端180从透明保护层11露出。
具体地，请参阅图3c，在一个应用场景中，形成透明保护层11的方法可以是：在芯片10正面14利用旋涂、点胶或印刷的方式形成透明保护层11，并使透明保护层11固化，采用上述方法形成透明保护层11的厚度可以达到微米级别，相对于传统的设置透明玻璃的方式，透明保护层11的厚度小于透明玻璃的厚度，进而可以减少光线折射、反射和能量损失等，提高芯片10的感光效果。透明保护层11的材质可以是无机透明材质，例如，氮化硅、氮氧化硅等，也可以是有机透明材质，例如，聚硅氧烷等。另外，使透明保护层11固化的方式可以是紫外线照射或者高温烘烤的方式，具体采用何种方式，可以根据制备透明保护层11所添加的引发剂决定，若引发剂为光引发剂(例如，2-羟基-2-甲基-1-苯基丙酮、1-羟基环己基苯基甲酮等)，则利用紫外线照射的方式；若引发剂为热引发剂(例如，过氧化苯甲酰等)，则利用高温烘烤的方式。形成透明保护层11的厚度可以达到微米级别。
在另一个应用场景中，为避免旋涂、点胶或印刷的方式形成透明保护层11过程中，金属件18的第一端180表面上溅射透明保护层11而影响后续电连接，在上述步骤S203之前，本申请所提供的半导体芯片封装方法还包括：在金属件18的第一端180表面设置阻挡层；在上述步骤S203之后，本申请所提供的半导体芯片封装方法还包括：去除阻挡层，以使第一端180表面露出。在一个实施例中，阻挡层可以是可去除膜等，例如，例如光刻胶、双面胶等，去除的方式可以是光刻、溶剂、直接揭去等，去除的方式由可去除膜的材料特性决定。在某些情况下，阻挡层可能会在第一端180的表面有残留，该残留可能会影响后续电性连接时的导电性能。在本实施例中，还可进一步研磨金属件18的第一端180，以去除第一端180表面的附着物或者残留物。
在又一个应用场景中，也可不在金属件18的第一端180设置阻挡层，可以直接利用旋涂、点胶或印刷形成透明保护层11，且控制形成的透明保护层11与芯片10的正面14之间的高度，使该高度不超过金属件18的第一端180与芯片10的正面14之间的高度；然后研磨金属件18的第一端180的表面，以去除第一端180表面的附着物，该附着物可以是形成透明保护层11过程中溅射到第一端180表面上的。当然，上述研磨的方式也可更改为切割或其他方式，本申请对此不作限定。
在又一个应用场景中，也可设计金属件18的第一端180的形状，例如，蘑菇状等，该第一端180的蘑菇状的下底面与其余金属件18连接，且该下底面的面积大于与其接触的其余金属件18的接触面面积，从而可以阻挡部分透明保护层11溅射到第一端180的表面；此外，第一端的蘑菇状的外表面为圆滑的弧形，该弧形可以降低透明保护层11附着的概率。当然，在其他实施例中，金属件18也可以是金字塔状或者其他形状等。当然，在本实施例中，在形成上述透明保护层11后，也可进一步研磨金属件18的第一端180的表面，以去除可能存在的附着物。
在又一个应用场景中，当采用旋涂的方式形成透明保护层11时，也可引入一保护件，保护件设置有多个阵列排布的孔洞和进液口，保护件罩设于芯片10的正面14，且金属件18的第一端180凸出于孔洞第一预定距离，透明保护层11溶液从该进液口进入，形成的透明保护层11的最大高度为保护件与芯片10的正面100之间的距离。
S204：对圆片1的划片槽12进行切割，以切割掉划片槽12对应的圆片1和透明保护层11，进而获得单颗芯片10。
具体地，在一个应用场景中，如图3d所示，可采用等离子等切割方式切割掉划片槽12对应的圆片1和透明保护层11，进而获得单颗芯片10。
S102：利用导线电性连接金属件的第一端和电路板，以使得芯片与电路板电连接。
具体地，在一个应用场景中，为避免导线连接过程中芯片和电路板之间产生松动或相对位置发生改变，在上述步骤S102之前，本申请所提供的半导体芯片封装方法还包括：利用胶膜将芯片的背面与电路板固定。该胶膜可以是双面胶等具有粘附性的物体。
在另一个应用场景中，请参阅图4，图4为本申请半导体器件一实施方式的结构示意图。该半导体封装器件2包括导线20，导线20的一端与金属件18的第一端180电连接，导线20的另一端与电路板22的预定位置电连接，其电连接的方式可以通过回流焊等方式。芯片10可通过导线20将信号传输给电路板22，或，芯片10通过导线20接收电路板22传输的信号。其中，导线20的材质可以为金、铝、铜以及铜-铁系、铜-镍-硅系、铜-铬系、铜-镍-锡系合金中的任一种或多种的组合物，只需该导线20具有导电功能且较好的机械强度，抗应力松弛特性即可。
另外，在本实施例中，导线20可以直接与金属件18的第一端180电连接，例如，在第一端180表面涂覆一层焊料，然后通过回流方式将导线20与第一端180固定连接；同样地，也可在电路板22的预定位置涂覆一层焊料，然后通过回流的方式将导线20的另一端与电路板22的预定位置固定连接。
在另一个应用场景中，还可先在金属件18的第一端180利用植球机植焊球，然后利用导线20电性连接焊球，以使得导线20的一端与金属件18电连接；同样地，也可在电路板22的预定位置设置焊球，然后通过回流的方式将导线20的另一端与电路板22的预定位置处的焊球固定连接。
总而言之，区别于现有技术的情况，本申请所提供的封装方法中透明保护层是直接在芯片正面形成，一方面，该方式可以控制透明保护层的厚度，相对于传统的设置透明玻璃的方式，透明保护层的厚度小于透明玻璃的厚度，进而可以减少光线折射、反射和能量损失等，提高芯片的感光效果；另一方面，由于透明保护层直接在芯片正面形成，透明保护层与芯片正面脱离的概率较低，进而降低对使用环境的无尘要求。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种半导体芯片封装方法，其特征在于，所述方法包括：
提供芯片，所述芯片包括正面和背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘，且所述焊盘背对所述芯片一侧形成有金属件，所述芯片的正面形成有透明保护层，且所述金属件的第一端凸出于所述透明保护层，以从所述透明保护层露出；
利用导线电性连接所述金属件的所述第一端和电路板，以使得所述芯片与所述电路板电连接。
2.根据权利要求1所述的方法，其特征在于，所述提供芯片，所述芯片包括正面和背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘，且所述焊盘背对所述芯片一侧形成有金属件，所述芯片的正面形成有透明保护层，且所述金属件的第一端从所述透明保护层露出，包括：
提供圆片，所述圆片设有多个矩阵排列的芯片，所述芯片之间设有划片槽，所述圆片包括正面及背面，所述芯片的正面即所述圆片的正面，所述芯片的背面即所述圆片的背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘；
在所述焊盘背对所述芯片一侧形成金属件；
在所述芯片正面形成透明保护层，所述透明保护层覆盖所述感光区，且所述透明保护层与所述芯片的正面之间的高度小于所述金属件的所述第一端与所述芯片的正面之间的高度，所述金属件的第一端从所述透明保护层露出；
对所述圆片的所述划片槽进行切割，以切割掉划片槽对应的圆片和透明保护层，进而获得单颗芯片。
3.根据权利要求2所述的方法，其特征在于，所述在所述芯片正面形成透明保护层，包括：
在所述芯片正面利用旋涂、点胶或印刷的方式形成所述透明保护层，并使所述透明保护层固化。
4.根据权利要求3所述的方法，其特征在于，所述使所述透明保护层固化包括：
利用紫外线照射或者烘烤的方式使所述透明保护层固化。
5.根据权利要求1所述的方法，其特征在于，
所述透明保护层的材质包括无机透明材质和/或有机透明材质，所述无机透明材质包括氮化硅、氮氧化硅中至少一种，所述有机透明材质包括聚硅氧烷。
6.根据权利要求2所述的方法，其特征在于，
所述在所述芯片正面形成透明保护层之前，所述方法包括：在所述金属件的所述第一端表面设置阻挡层；
所述在所述芯片正面形成透明保护层之后，所述方法包括：去除所述阻挡层，以使所述第一端表面露出。
7.根据权利要求6所述的方法，其特征在于，所述阻挡层包括可去除膜。
8.根据权利要求2或6任一项所述的方法，其特征在于，所述在所述芯片正面形成透明保护层，之后，所述方法还包括：
研磨所述金属件的所述第一端，以去除所述第一端表面的附着物。
9.根据权利要求2所述的方法，其特征在于，所述金属件为金属凸柱，所述在所述焊盘背对所述芯片一侧形成金属件，包括：
利用电镀工艺在所述焊盘背对所述芯片一侧形成金属凸柱。
10.根据权利要求1所述的封装方法，其特征在于，所述利用导线电性连接所述金属件的所述第一端和电路板之前，所述方法还包括：
利用胶膜将所述芯片的背面与所述电路板固定。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811341986.3A CN109524311B (zh) | 2018-11-12 | 2018-11-12 | 一种半导体芯片封装方法 |
| PCT/CN2019/082312 WO2020098214A1 (zh) | 2018-11-12 | 2019-04-11 | 一种半导体芯片封装方法及半导体封装器件 |
| US17/308,473 US11948911B2 (en) | 2018-11-12 | 2021-05-05 | Semiconductor packaging method and semiconductor package device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811341986.3A CN109524311B (zh) | 2018-11-12 | 2018-11-12 | 一种半导体芯片封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109524311A true CN109524311A (zh) | 2019-03-26 |
| CN109524311B CN109524311B (zh) | 2021-11-05 |
Family
ID=65774117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811341986.3A Active CN109524311B (zh) | 2018-11-12 | 2018-11-12 | 一种半导体芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109524311B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020098214A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
| CN111524924A (zh) * | 2020-04-07 | 2020-08-11 | 甬矽电子(宁波)股份有限公司 | 芯片封装方法及芯片封装结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426176B1 (en) * | 1999-01-06 | 2002-07-30 | Intel Corporation | Method of forming a protective conductive structure on an integrated circuit package interconnection |
| CN1697148A (zh) * | 2004-05-12 | 2005-11-16 | 富士通株式会社 | 半导体器件及制造该半导体器件的方法 |
| CN1875476A (zh) * | 2003-09-26 | 2006-12-06 | 德塞拉股份有限公司 | 制造包括可流动导电介质的加盖芯片的结构和方法 |
| CN101728284A (zh) * | 2008-10-22 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 带有加强筋环的焊料凸点的制造方法 |
| JP2015018932A (ja) * | 2013-07-11 | 2015-01-29 | 日本特殊陶業株式会社 | 配線基板 |
| CN107039365A (zh) * | 2015-11-23 | 2017-08-11 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
-
2018
- 2018-11-12 CN CN201811341986.3A patent/CN109524311B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426176B1 (en) * | 1999-01-06 | 2002-07-30 | Intel Corporation | Method of forming a protective conductive structure on an integrated circuit package interconnection |
| CN1875476A (zh) * | 2003-09-26 | 2006-12-06 | 德塞拉股份有限公司 | 制造包括可流动导电介质的加盖芯片的结构和方法 |
| CN1697148A (zh) * | 2004-05-12 | 2005-11-16 | 富士通株式会社 | 半导体器件及制造该半导体器件的方法 |
| CN101728284A (zh) * | 2008-10-22 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 带有加强筋环的焊料凸点的制造方法 |
| JP2015018932A (ja) * | 2013-07-11 | 2015-01-29 | 日本特殊陶業株式会社 | 配線基板 |
| CN107039365A (zh) * | 2015-11-23 | 2017-08-11 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020098214A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
| US11948911B2 (en) | 2018-11-12 | 2024-04-02 | Tongfu Microelectronics Co., Ltd. | Semiconductor packaging method and semiconductor package device |
| CN111524924A (zh) * | 2020-04-07 | 2020-08-11 | 甬矽电子(宁波)股份有限公司 | 芯片封装方法及芯片封装结构 |
| CN111524924B (zh) * | 2020-04-07 | 2021-03-26 | 甬矽电子(宁波)股份有限公司 | 芯片封装方法及芯片封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109524311B (zh) | 2021-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101241921B (zh) | 光学器件及其制造方法、以及摄像模块和内窥镜模块 | |
| JP4743631B2 (ja) | 半導体装置及びその製造方法 | |
| EP1856728B1 (en) | A method of manufacturing semiconductor packages and packages made | |
| JP2003347441A (ja) | 半導体素子、半導体装置、及び半導体素子の製造方法 | |
| TW201228370A (en) | Camera module and method for fabricating the same | |
| JP2010098337A (ja) | 半導体装置の製造方法 | |
| TW200849422A (en) | Wafer structure and method for fabricating the same | |
| US9362173B2 (en) | Method for chip package | |
| CN107910305A (zh) | 一种圆片级背金芯片的封装结构及其封装方法 | |
| CN104425432A (zh) | 半导体装置 | |
| CN109524311A (zh) | 一种半导体芯片封装方法 | |
| TW201803958A (zh) | 異向性導電膜、其製造方法及連接結構體 | |
| CN105355641A (zh) | 高像素影像传感芯片的封装结构及封装方法 | |
| CN109545805A (zh) | 一种半导体芯片封装方法 | |
| CN109545806A (zh) | 一种半导体芯片封装方法 | |
| CN109390365A (zh) | 一种半导体芯片封装方法 | |
| CN109545808A (zh) | 一种半导体芯片封装方法 | |
| CN109473364A (zh) | 一种半导体芯片封装方法 | |
| CN109390364A (zh) | 一种半导体芯片封装方法 | |
| CN206558504U (zh) | 图像传感器模组 | |
| CN109727933B (zh) | 一种半导体封装方法及半导体封装器件 | |
| WO2020098214A1 (zh) | 一种半导体芯片封装方法及半导体封装器件 | |
| US20210343763A1 (en) | Semiconductor packaging method and semiconductor package device | |
| US11990432B2 (en) | Semiconductor packaging method and semiconductor package device | |
| CN115621401A (zh) | 微型led封装结构及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |