CN101728284A - 带有加强筋环的焊料凸点的制造方法 - Google Patents

带有加强筋环的焊料凸点的制造方法 Download PDF

Info

Publication number
CN101728284A
CN101728284A CN200810201561A CN200810201561A CN101728284A CN 101728284 A CN101728284 A CN 101728284A CN 200810201561 A CN200810201561 A CN 200810201561A CN 200810201561 A CN200810201561 A CN 200810201561A CN 101728284 A CN101728284 A CN 101728284A
Authority
CN
China
Prior art keywords
foundation
scolder
reinforcing rib
manufacture method
rib ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810201561A
Other languages
English (en)
Inventor
朱奇农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200810201561A priority Critical patent/CN101728284A/zh
Publication of CN101728284A publication Critical patent/CN101728284A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

带有加强筋环的焊料凸点的制造方法，属于半导体制造技术领域，其焊料凸点制造方法采用先形成加强筋环后回流形成焊料凸点的方法，并且以电镀焊料形成的蘑菇头作为形成加强筋环的掩膜。因此，使用本发明方法所形成的焊料凸点具有机械特性好、与封装衬底接触特性好等特点，并且其加强筋环的尺寸可控，适用于高密度、小I/O间距的芯片的封装。

Description

带有加强筋环的焊料凸点的制造方法
技术领域
本发明属于半导体制造技术领域，具体属于芯片的电气和机械连接的封装技术，尤其涉及一种带有加强筋环的焊料凸点的制造方法。
背景技术
高性能的芯片在后道工序的钝化层形成、接触焊盘(Pad)打开以后，通常使用焊料凸点(Solder Bump)与电路板、或下一级封装衬底实现电气和机械连接，这种封装技术通常称为“倒装芯片”技术。
现有技术制造焊料凸点的方法中，首先出现的是在接触焊盘位置焊膏印刷(Solder Paste Printing)和植焊球的方法，这种技术只适用于焊盘间距尺寸比较大情况下应用。为适应芯片特征尺寸的不断缩小，单个芯片上的I/O数越来越多，I/O间距越来越小的要求，后来提出了电镀技术形成焊料凸点的方法，通过光刻胶定义焊料凸点的大小，然后在光刻胶孔内电镀焊料，去除光刻胶后对焊料回流形成焊料凸点。这些方法形成的焊料凸点都存在一个问题：在芯片的封装过程和长期使用过程中焊料凸点和接触焊盘之间位置的容易出现裂缝影响可靠性。
为了提高封装的可靠性，一些公司提出了在焊料凸点根基部形成领形聚合物环的结构及其制造方法。美国专利US 7129111提出了一种在焊料凸点根基部带领形聚合物环结构的焊料凸点的方法，与美国专利US6578755相比，其主要步骤是：先在接触焊盘上形成焊料凸点后；进一步涂覆液态光敏材料；进一部通过以焊料凸点为掩膜曝光，使焊料凸点与芯片之间的光敏材料存留，形成领形聚合物环。这种方法先形成焊料凸点、再以焊料凸点作掩膜形成领形聚合物环，形成的焊料凸点的结构如图11所示，球形的焊料凸点62直接形成于接触焊盘50之上，领形聚合物环81形成于焊料凸点62的下半球之下。这种方法形成的图11所示结构的焊料凸点，在下一级封装(表面贴装)过程中，由于领形聚合物环81限制焊料凸点62变形，在表面贴装后焊料凸块难以在芯片和基板(印刷线路板)间变成完美的鼓形焊点，从而不能较好地实现芯片和基板(印刷线路板)间的连接。同时，这种方法中，作掩膜的焊料凸点的尺寸难于控制(由于回流过程中形成的球形凸点尺寸的随机性较大)，从而领形聚合物环的尺寸控制。
发明内容
本发明要解决的技术问题是：提供一种在焊料凸点根基部带有加强筋环的焊料凸点的制造方法，其加强筋环大小能控制并且加强筋环不包围焊料凸点的球形部分。
为解决上述技术问题，本发明提供的带有加强筋环的焊料凸点的制造方法，所述方法包括以下步骤：
(1)提供半导体衬底，所述半导体衬底上形成有相互独立的一个以上的接触焊盘，以及覆盖半导体衬底并暴露出所述接触焊盘的钝化层，在接触焊盘和钝化层上形成连续的凸点下金属种子层；
(2)在所述凸点下金属种子层上形成掩膜图形，所述图形开口对准所述接触焊盘；
(3)在所述图形开口内电镀形成根基焊料部分，在根基焊料部分上电镀形成截面积大于所述根基焊料部分的蘑菇头焊料部分；
(4)去除根基焊料部分覆盖之外的凸点下金属种子层。
(5)去除掩膜图形以及未被根基焊料覆盖的凸点下金属种子层，在所述钝化层上涂覆厚度小于根基焊料高度的光敏性材料；
(6)以蘑菇头焊料部分作为掩膜，对所述光敏性材料曝光，并去除已经曝光部分，所述光敏材料的未曝光部分保留形成加强筋环；
(7)回流根基焊料部分和蘑菇头焊料部分形成带有所述加强筋环的焊料凸点。
根据本发明所提供的一种焊料凸点的制造方法，其中，所述接触焊盘为铝、铜或者以上提到的金属的合金材料之一；所述凸点下金属种子层为铝、钛、铬、铜、镍、铝合金、钛合金、铬合金、铜合金、镍合金中的任意一种或者几种组成的复合层(如：Cr/Cu，Al/NiV/Cu，Ti/Cu等)；所述凸点下金属种子层其厚度在100纳米～1微米范围。所述蘑菇都焊料部分的直径是根基焊料部分的直径的1.1～2.0倍。所述光敏性材料的厚度小于所述根基焊料部分的高度；所述光敏性材料为光敏性聚合物材料，包括但不限于聚酰亚胺(PI：polyimide)，苯并环丁烯(BCB：bis-BenzoCycloButene)，聚对亚苯基苯并双噁唑(PBO：P-phenylene-2，6-BenzobisOxazole)。
本发明的技术效果是：本发明通过先形成加强筋后形成焊料凸点的办法，步骤(6)后形成的的焊料凸点包括加强筋环所包围的根基部分、加强筋环与加强筋环所包围的根基部分以上的球形部分，焊料凸点的球形部分形成于加强筋之上，同时不被加强筋所包围，从而在下一步倒封装过程中焊料凸点与封装衬底之间的能形成完美的鼓形焊点；同时，加强筋环及其加强筋环包围其根基部分使焊料凸点与接触焊盘之间有良好的机械性能；加强筋环的尺寸可以通过蘑菇头焊料部分的形状尺寸控制。因此，使用本发明方法所形成的焊料凸点具有机械特性好、与封装衬底接触特性好等特点，并且其加强筋环的尺寸可控，适用于高密度、小间距I/O尺寸的芯片的封装。
附图说明
图1至图10是本实施例的带有加强筋环的焊料凸点的制造方法流程示意图。
图11是现有技术中带领形聚合物环的焊料凸点的结构示意图。
符号说明：40半导体衬底    41硅衬底中的微电子器件    45钝化层50接触焊盘    46凸点下金属种子层    90光刻胶    90’显影后光刻胶91光刻胶开口    46’凸点下金属种子层    70光敏性聚合物材料80加强筋环    60a根基焊料部分    60b蘑菇头焊料部分60c加强筋环所包围的根基部分    60d球形部分    60焊料凸点
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
图1所示为焊料凸点制造方法的起始步骤示意图，提供芯片的半导体衬底40，所述半导体衬底内形成有至少一个有源器件，在半导体衬底40上形成有接触焊盘50以及覆盖于衬底上的钝化层45。其中钝化层45在接触焊盘50上开口使接触焊盘50暴露，接触焊盘50暴露区域用于形成焊料凸点。钝化层45可以为聚酰亚胺、氧化硅或者氮化硅材料，接触焊盘50为导电金属材料，可以为Al、Cu、或者前述金属的合金材料之一。其中41为半导体衬底40中的有源器件。
图2至图10为本实施例的带有加强筋环的焊料凸点的制造方法流程示意图。结合图2至图10所示，对实施例作详细描述。
步骤1，如图2所示，在图1所示芯片的钝化层和暴露部分接触焊盘上PVD形成凸点下金属种子层(Under Bump Metallization)46，凸点下金属种子层46膜层连续，其作用在于能够使焊料凸点与接触焊盘充分粘接，凸点下金属种子层46通常为铝、钛、铬、铜、镍等金属材料组成的合金复合层(如：Cr/Cu，Al/NiV/Cu，Ti/Cu等)。凸点下金属种子层46的厚度在100纳米～1微米范围。
步骤2，如图3所示，在凸点下金属种子层46上涂覆光刻胶90。
步骤3，如图4所示，使用光刻技术，通过掩膜版对准接触焊盘50区域曝光，光刻胶90变成90’，在接触焊盘50上形成光刻胶开口91，光刻胶开口91的图形即电镀焊料的图形。
步骤4，如图5所示，通过将图4所示芯片置于含有铅和锡的镀液中，电镀形成锡铅合金焊料60，焊料首先会在暴露的下凸点金属层46上生长，逐渐填充光刻胶开口91，根基焊料部分60a形成；根据电镀的特性，一般会在填充光刻胶开口91后，焊料继续堆积并且同时向光刻胶90’上表面的四周扩散堆积，从而光刻胶开口91之上的焊料的面积大于光刻胶开口91的面积，在光刻胶开口之上形成蘑菇头形状的焊料，蘑菇头焊料部分60b形成。根基焊料部分60a在光刻胶开口91中，蘑菇头焊料部分60b形成在光刻胶开口91之上。蘑菇头焊料部分从上往下看一般呈圆形状，蘑菇头焊料部分60b的直径为根基焊料部分60a的直径的1.1～2倍，其大于根基焊料部分60a的直径部分的焊料覆盖于光刻胶90’之上。蘑菇头焊料部分的直径根据接触焊盘之间的间距、焊料凸点要求大小等因素选择，并可以通过电镀时间等参数来控制。由于所有焊料60同时电镀形成，电镀的时间等工艺参数相同，因此，蘑菇头的大小及直径均匀性能得到保证。
步骤5，如图6所示，去除光刻胶90’。
步骤6，如图7所示，通过湿法刻蚀凸点下金属种子层，根基焊料部分60a覆盖之外的下凸点金属层被刻蚀去除，剩余下凸点金属层46’。
步骤7，如图8所示，在钝化层45上均匀涂覆光敏性聚合物材料70，其厚度低于根基焊料部分60a的高度，也即低于光刻胶90的厚度。光敏性聚合物材料70的厚度范围通常为3微米～30微米。光敏性聚合物材料70可以为酰亚胺(Polyimide)，苯并环丁烯(BCB，bis-BenzoCycloButene)聚对亚苯基苯并双噁唑(PBO，P-phenylene-2，6-BenzobisOxazole)等材料。
步骤8，如图9所示，以所述蘑菇头焊料部分作为掩膜，通过曝光、显影的等步骤后，蘑菇头焊料部分正下方的光敏性聚合物材料等到保留，根基焊料部分60a的底部被聚合物材料的加强筋环80包围，同时可以看出加强筋环80和蘑菇头焊料部分之间存在一定间隙。
步骤9，如图10所示，把芯片加热到焊料熔点之上，使焊料液化，由于表面张力的作用下，使回流的焊料形成大体上球形，焊料凸点60形成，焊料凸点60包括加强筋环所包围的根基部分60c以及球形60d；球形部分60d与加强筋环所包围的根基部分60c直接连接，形成于加强筋环80与加强筋环所包围的根基部分60c之上，球形部分60d的焊料的体积约等于蘑菇头焊料60b和部分根基焊料部分60a的体积之和。在此过程中聚合物加强筋环在高温作用下得到进一步固化，从而增强了焊点根部的强度。
至此带有加强筋环80的焊料凸点的制造方法结束。焊料凸点60由加强筋环所包围的根基部分60c和球形部分60d组成，加强筋环所包围的根基部分60c以及加强筋环80使焊料凸点具有良好的机械性能，球形部分60d用于下一步倒封装过程中焊料凸点与封装衬底之间的变形接触部分。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (8)

1.一种带有加强筋环的焊料凸点的制造方法，其特征在于，所述方法包括以下步骤：
(1)提供半导体衬底，所述半导体衬底上形成有相互独立的一个以上的接触焊盘，以及覆盖半导体衬底并暴露出所述接触焊盘的钝化层，在接触焊盘和钝化层上形成连续的凸点下金属种子层；
(2)在所述凸点下金属种子层上形成掩膜图形，所述图形开口对准所述接触焊盘；
(3)在所述图形开口内电镀形成根基焊料部分，在根基焊料部分上电镀形成截面积大于所述根基焊料部分的蘑菇头焊料部分；
(4)去除根基焊料部分覆盖之外的凸点下金属种子层。
(5)去除掩膜图形以及未被根基焊料覆盖的凸点下金属种子层，在所述钝化层上涂覆厚度小于根基焊料高度的光敏性材料；
(6)以蘑菇头焊料部分作为掩膜，对所述光敏性材料曝光，并去除已经曝光部分，所述光敏材料的未曝光部分保留形成加强筋环；
(7)回流根基焊料部分和蘑菇头焊料部分形成带有所述加强筋环的焊料凸点。
2.根据权利要求1所述的制造方法，其特征在于，所述接触焊盘为铝、铜、或者前述金属的合金材料之一。
3.根据权利要求1所述的制造方法，其特征在于，所述凸点下金属种子层为铝、钛、铬、铜、镍、铝合金、钛合金、铬合金、铜合金、镍合金中的任意一种或者几种组成的复合层。
4.根据权利要求1所述的制造方法，其特征在于，所述凸点下金属种子层厚度在100纳米～1微米范围。
5.根据权利要求1所述的制造方法，其特征在于，所述蘑菇都焊料部分的直径是根基焊料部分的直径的1.1～2.0倍。
6.根据权利要求1所述的制造方法，其特征在于，所述光敏性材料的厚度小于所述根基焊料部分的高度。
7.根据权利要求1所述的制造方法，其特征在于，所述光敏性材料为光敏性聚合物材料。
8.根据权利要求6所述的制造方法，其特征在于，所述光敏性聚合物材料为聚酰亚胺、苯并环丁烯、聚对亚苯基苯并双噁唑之一。
CN200810201561A 2008-10-22 2008-10-22 带有加强筋环的焊料凸点的制造方法 Pending CN101728284A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810201561A CN101728284A (zh) 2008-10-22 2008-10-22 带有加强筋环的焊料凸点的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810201561A CN101728284A (zh) 2008-10-22 2008-10-22 带有加强筋环的焊料凸点的制造方法

Publications (1)

Publication Number Publication Date
CN101728284A true CN101728284A (zh) 2010-06-09

Family

ID=42448936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810201561A Pending CN101728284A (zh) 2008-10-22 2008-10-22 带有加强筋环的焊料凸点的制造方法

Country Status (1)

Country Link
CN (1) CN101728284A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524311A (zh) * 2018-11-12 2019-03-26 通富微电子股份有限公司 一种半导体芯片封装方法
CN112599424A (zh) * 2020-12-16 2021-04-02 南通越亚半导体有限公司 一种超薄基板结构的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524311A (zh) * 2018-11-12 2019-03-26 通富微电子股份有限公司 一种半导体芯片封装方法
CN112599424A (zh) * 2020-12-16 2021-04-02 南通越亚半导体有限公司 一种超薄基板结构的制造方法

Similar Documents

Publication Publication Date Title
US6433427B1 (en) Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US5466635A (en) Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US6197613B1 (en) Wafer level packaging method and devices formed
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
CN101728347B (zh) 封装结构及其制造方法
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
US6696356B2 (en) Method of making a bump on a substrate without ribbon residue
CN101897013B (zh) 互连结构及其制造方法
US6358836B1 (en) Wafer level package incorporating elastomeric pads in dummy plugs
TW584936B (en) Wafer bumping process
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
US6440836B1 (en) Method for forming solder bumps on flip chips and devices formed
US6539624B1 (en) Method for forming wafer level package
US8274150B2 (en) Chip bump structure and method for forming the same
CN110707013A (zh) 一种电镀法制作大锡球方法
JP2004335660A (ja) 半導体装置及びその製造方法、並びに配線基板及びその製造方法
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
CN101728284A (zh) 带有加强筋环的焊料凸点的制造方法
US6444561B1 (en) Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips
JPH11102926A (ja) はんだ突起の体積を増大させるための制御された形状のはんだ溜とそれにより形成される構造体
US7015130B2 (en) Method for making UBM pads and bumps on wafer
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
KR100959856B1 (ko) 인쇄회로기판 제조방법
TW591782B (en) Formation method for conductive bump

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100609