JPH11102926A - はんだ突起の体積を増大させるための制御された形状のはんだ溜とそれにより形成される構造体 - Google Patents

はんだ突起の体積を増大させるための制御された形状のはんだ溜とそれにより形成される構造体

Info

Publication number
JPH11102926A
JPH11102926A JP10209692A JP20969298A JPH11102926A JP H11102926 A JPH11102926 A JP H11102926A JP 10209692 A JP10209692 A JP 10209692A JP 20969298 A JP20969298 A JP 20969298A JP H11102926 A JPH11102926 A JP H11102926A
Authority
JP
Japan
Prior art keywords
solder
substrate
reservoir
forming
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10209692A
Other languages
English (en)
Other versions
JP3425526B2 (ja
Inventor
Glenn A Rinne
グレン・エイ・リン
Paul A Magill
ポール・エイ・マギル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MCNC
Original Assignee
MCNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MCNC filed Critical MCNC
Publication of JPH11102926A publication Critical patent/JPH11102926A/ja
Application granted granted Critical
Publication of JP3425526B2 publication Critical patent/JP3425526B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/042—Remote solder depot on the PCB, the solder flowing to the connections from this depot
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 高性能の超小型電子装置で電気的及び機械的
な接続に使用されるはんだ突起（バンプ）において、比
較的高さを有し、表面積の増加を必要とせず、かつ、効
率的に低コストで製造できるはんだ突起構造体を提供す
る。 【解決手段】 はんだ溜（リザーバ）部分とはんだ突起
（バンプ）部分とを含むはんだ構造体からなり、上記は
んだ溜部分の形状は非線形である超小型電子基板上のは
んだ突起構造体。及び、超小型電子基板上に突起下部金
属組織皮膜を形成する段階と、超小型電子基板上の上記
突起下部金属組織皮膜上に、非線形はんだ溜部分とはん
だ突起部分とを含むはんだ構造体を形成する段階と、を
含んでなる超小型電子基板上にはんだ突起構造体を形成
する方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は超小型電子装置の分
野に関し、特に、超小型電子装置用のはんだ突起（バン
プ）に関する。
【０００２】
【従来の技術】高性能の超小型電子装置では、他の超小
型電子装置への電気的及び機械的なインターコネクショ
ンの為に、はんだボール又は、はんだ突起（バンプ）が
使用されることが多い。例えば、超大規模集積（ＶＬＳ
Ｉ）チップは、はんだボール又ははんだ突起を用いて、
回路盤又は他の次のレベルのパッケージ基板に電気的に
接続される。この接続技術は「畳み込み制御式チップ接
続 (Controlled Collapse Chip Connection)-C4 」又は
「フリップチップ」技術とも称されるものであり、以
下、本明細書中では「はんだ突起」と称するものとす
る。
【０００３】この技術における重要な進歩は、米国特許
第５，１６２，２５７号、Yung「はんだ突起作成方法
(Solder Bump Fabrication Method) 」に開示され、本
発明の譲受人に譲渡されている。この特許では、コンタ
クト・パッドを含む超小型電子基板上に突起下部金属組
織が形成され、コンタクト・パッド上の突起下部金属組
織上に、はんだ突起が形成される。はんだ突起とコンタ
クト・パッドとの間の突起下部金属組織は金属間化合物
に変換されるが、これは、はんだ突起同士の間の突起下
部金属組織をエッジングするエッジング液への耐性を有
している。従って、はんだ突起の基部は維持される。
【０００４】多くの場合、コンタクト・パッドから離れ
た位置で基板上にはんだ突起を設け、コンタクト・パッ
ドとはんだ突起との間に電気的接続部を形成することが
望まれる。例えば、基板の縁に沿ってコンタクト・パッ
ドを配置するワイヤボンディング用に、超小型電子基板
は設計されるだろう。その後、その超小型電子基板を、
基板の内部にはんだ突起を設置する必要がある様な用途
に使用することが望まれるかもしれない。基板内部にお
いて対応するコンタクト・パッドの別の場所にはんだ突
起を設置する為には、インターコネクション又は再分配
経路導体が必要となる。
【０００５】米国特許第５，３２７，０１３号、Moore
et al.「集積回路ダイのはんだ突起(Solder Bumping of
Integrated Circuit Die)」は、集積回路ダイ上に再分
配経路導体とはんだ突起とを形成する方法を開示してい
る。この方法は、導電性を有するはんだウェッタブル
（wettable）複合材料の端子の形成を含んでいる。この
端子は、金属接点から離れた不動態皮膜上にあるボンデ
ィング・パッドと、そのパッドから金属接点へ延びたラ
ンナとを含んでいる。はんだの本体は、パッドに接続さ
れ、かつランナを通して電気的につながれた突起を形成
するように、ボンディング・パッド上に再流動される。
【０００６】しかし、この方法においては、はんだ合金
の微小ボール体をボンディング・パッド上に押し付ける
ことによりはんだ突起が形成されている。これに加え、
再流動の間におけるランナに沿ったはんだの広がりは制
限されている。実施形態例においては、ポリマー状はん
だ抵抗材料から形成されたはんだストップがランナに塗
付され、はんだをボンディング・パッドに閉じ込めてい
る。
【０００７】多くの場合、比較的に高さの有るはんだ突
起を形成することが望ましい。例えば、はんだ突起を高
くすれば、フリップチップモジュールにおける超小型電
子チップと基板との間隙は大きくなり、洗浄及び下側充
填が容易に改善される。これに加え、単位長さ当りの歪
みは突起の高さの上昇に比例して減少するため、一般的
にはんだ突起を高くすれば信頼性が増すことが期待され
る。
【０００８】はんだ突起の高さを上昇させる公知の技術
は、はんだパッドの直径を同一に維持しながらはんだの
体積を増大させることである。しかし、この技術では、
増加分のはんだをメッキ又は蒸着する為に、基板上のそ
のスペースを広げる必要があり、及び／又は、処理段階
を加える必要がある。その結果、一個の突起に対して必
要とされる表面積の増大、及び／又は、増加分のはんだ
の提供に伴う付加的なコストにより、はんだを高くした
利益は相殺されてしまう。はんだの単位長さ当りの歪み
を減少する他の方法としては、高融点はんだの柱、支柱
又は梁を鋳造し、これらを半導体に低温はんだを用いて
取付ける方法が挙げられる。
【０００９】上述した文献にも関わらず、当業界におい
ては、比較的に高さを有し、表面積の増加を必要とせ
ず、効率的かつ低コストで製造できるはんだ突起構造体
に対する要望が依然として存在している。
【００１０】
【発明が解決しようとする課題】本発明の目的は、優れ
たはんだ突起構造体を提供することにある。
【００１１】本発明の別の目的は、はんだ突起の体積を
増大し、従って高さを上昇させる為のはんだ再分配リザ
ーバを備えたはんだ突起構造体を提供することにある。
【００１２】本発明の更なる目的は、超小型電子装置を
含む密閉チャンバ内の優れた真空を提供することにあ
る。
【００１３】
【課題を解決するための手段】これら及び他の目的は、
本発明にかかる、はんだ突起を形成するはんだの体積を
増大させるため、再流動段階において突起に増加分のは
んだを提供する制御された形状のはんだ溜（はんだリザ
ーバ）によって達成される。この制御された形状のリザ
ーバは、所定量のはんだをはんだ突起に提供するための
形状及び寸法とされる。従って、得られるはんだ突起の
高さは予め決定され、この高さは、リザーバから流動さ
れた増加分のはんだ体積であるから、はんだ再分配リザ
ーバを備えない類似のはんだ突起よりも高いことは言う
までもない。多くの超小型電子チップの設計における厳
しいスペース要件に適合するため、はんだ溜は最小限の
スペースとなるような形状になる。その結果、はんだ突
起のスペース要件を付加することなく、又はコストを増
大すること無く、はんだ突起を高くできる。
【００１４】本発明によって形成されたはんだ構造体の
他の利点としては、はんだ突起が高くなると、フリップ
チップ構造体における空間又は間隙が広がることが挙げ
られる。これにより、溶剤及び他の残留物を更に効率的
に洗浄すると共に、更に効率的に下側充填を行うことが
可能となる。リザーバからの増加分のはんだの助けによ
り形成された比較的大きな突起により接触突起は伸ばさ
れるため、高さのあるはんだ突起も、はんだ溜を備えな
い電気接触突起と組合せて利用することも可能である。
その結果、比較的大体積の突起のため、長さ（即ち高
さ）が長い程歪みが分散されるから、接触突起は更に信
頼性が高くなる。更なる利点は、ＭＥＭＳ真空パッケー
ジの密閉チャンバの体積を増大させ、圧力を減圧させる
ために、比較的高さを有するはんだ突起は利用されるこ
とである。これにより、低圧真空を発生させる為に通常
は必要とされる装置設備が無くても低圧真空を発生させ
ることが可能となる。更に、シングルマスク段階を使用
することにより、はんだ再分配リザーバを含むはんだ突
起構造体と、突起下部金属組織皮膜との両者を明確にす
ることができる。
【００１５】本発明の一実施例に依れば、超小型電子基
板上のはんだ構造体は、はんだ溜部分とはんだ突起部分
とを含み、はんだ溜部分は非線形状である。はんだ溜部
分ははんだ突起部分を囲んでスペースを節約しても良
い。これに加え、上記はんだ構造体は、はんだ突起部分
から延びる複数のはんだ溜部分を備えても良い。これら
放射状に延びたはんだ溜の長さは異なっても良いが、実
際的には、長さが等しいのが好適である。
【００１６】更に、はんだ溜部分は、はんだ再流動プロ
セスの間にはんだ溜部分の長さに沿って圧力勾配を生成
する形状としても良い。従って、はんだ流動の速度は制
御できることになり、これは特定の状況では極めて好都
合である。圧力勾配ははんだ突起部分へのはんだの流動
速度を加速しても良く、又は、圧力勾配ははんだ突起部
分へのはんだの流動速度を減速しても良い。
【００１７】はんだ突起構造体に占められる面積を減少
させるため、はんだ再流動プロセスの次のはんだ溜部分
の残存はんだの除去プロセスを容易にするために、ノッ
チをはんだ溜部分は含んでも良い。突起下部金属組織に
おける銅の不完全な変換を容易にする鉛高含有はんだに
より、残存はんだの除去は更に容易化される。従って、
残存銅は次のエッジング段階で溶解され、それにより、
リザーバの残存はんだはノッチによってできた脆弱な部
分で剥がれてエッジング液中に浮遊する。
【００１８】本発明の別の側面によると、超小型電子基
板上のはんだ構造体は、はんだ溜部分とはんだ突起部分
とから成り、はんだ溜部分は、リザーバ部分の少なくと
もある一部において不均一な幅を有している。従って、
はんだ流動プロセスにおける突起構造体へのはんだの流
動速度を加速又は減速させる圧力勾配を、はんだ溜に実
現させることができる。上述したように、はんだ流動プ
ロセスにおけるはんだの流動速度の制御は、ある用途に
おいて望ましい。
【００１９】本発明の更なる別の側面によると、超小型
電子機械システム（ＭＥＭＳ）モジュールは、離れた位
置関係にある基板及び蓋部と、上記蓋部を上記基板との
間を密閉チャンバと定義するために、それらを接続させ
るはんだリングであり、それらと組合わされた少なくと
も一個のはんだ溜を含むはんだリングと、を含んでな
る。これに加え、上記デバイスは、上記チャンバ内に形
成されたＭＥＭＳデバイスを含んでいる。
【００２０】第１はんだリングと同心円をなして整列さ
れた第２はんだリングが含まれても良く、第２はんだリ
ングはまた、それらと組合わされた少なくとも一個のは
んだ溜を含む。上記ＭＥＭＳモジュールはチャンバ内の
伸長電気的接触部を更に含んでなり、該伸長電気的接触
部は蓋部を基板に電気的に接続しても良い。上記チャン
バは、真空に維持された制御環境であるのが好適であ
る。
【００２１】本発明の更なる別の側面によると、フリッ
プチップ構造体は、離れた位置関係にある基板及びチッ
プと、上記蓋部を上記基板に電気的に接続する伸長接触
突起と、上記チップを上記基板に接続する複数の機械的
突起とを含んでなり、機械的突起はそれらに組合わされ
たはんだ溜を含んでいる。上述した様に、機械的突起と
組合わされたはんだ溜は非線形で、かつ不均一な幅の部
分を有しても良い。
【００２２】本発明に係る超小型電子基板上にはんだ突
起構造体を形成する方法は、超小型電子基板上に突起下
部金属組織皮膜を形成する段階と、超小型電子基板上の
上記突起下部金属組織皮膜上に、非線形はんだ溜部分と
はんだ突起部分とを含むはんだ構造体を形成する段階と
を含んでなる。はんだ構造体を形成する段階は、複数の
はんだ溜を含むはんだ構造体を形成する段階を含んでも
良い。更に、はんだ構造体を形成する段階は、はんだ突
起部分と、上記はんだ突起部分を少なくとも部分的に囲
む溜とを形成する段階を含んでも良い。そして更に、は
んだ構造体を形成する段階は、はんだ溜の長さに沿って
圧力勾配を設計する形状のはんだ溜を含むはんだ構造体
を形成する段階を含んでも良い。
【００２３】本発明の更なる側面に依れば、超小型電子
基板上にはんだ突起構造体を形成する方法は、超小型電
子基板上に突起下部金属組織皮膜を形成する段階と、超
小型電子基板上の上記突起下部金属組織皮膜上に、はん
だ突起部分とそれから延びた複数のはんだ溜部分とを含
むはんだ構造体を形成する段階と、を含んでなる。
【００２４】本発明の更なる側面に依れば、フリップチ
ップ・モジュールの形成方法は、超小型電子基板上に接
触はんだ突起構造体を形成する段階と、はんだ溜をそれ
ぞれ有する複数の機械的はんだ突起構造体を超小型電子
基板上に形成する段階と、を含んでなる。溜から突起へ
の溶融はんだの流動は時間を要することから、本発明
は、はんだ付け操作を順序付ける手段を提供する。更に
上記方法は、上記超小型電子基板を第２基板に接続する
段階と、超小型電子基板を第２基板に接続するために、
僅か遅れて形成される比較的大きな機械的はんだ突起に
より伸ばされる接触はんだ突起と機械的はんだ突起との
はんだを再流動する段階と、を含んでなる。
【００２５】本発明の更なる側面に依れば、フリップチ
ップ・モジュールの形成方法は、それらと組合わされた
少なくとも一個のはんだ溜を含むはんだリングを超小型
電子基板上に形成する段階と、超小型電子基板と第２基
板との間をチャンバと定義するためそれらを真空環境で
接続する段階と、第２基板へ超小型電子基板をシールし
チャンバの体積を増大させるため、はんだリングのはん
だを再流動させる段階と、を含んでなる。従って、密閉
チャンバの体積が増大するため、チャンバは真空環境よ
りも相対的に低圧になる。上記方法は更に、上記はんだ
リングと実質的に同心円をなす第２はんだリングを形成
する段階を含んでも良く、第２はんだリングはそれぞれ
と組合わされた少なくとも一個のはんだ溜を含む。
【００２６】添付図面を参照して行われる以下の詳細な
説明を吟味すれば、本発明の他の特徴及び利点は当業者
に明らかとなろう。本明細書中では、斯かる付加的な特
徴及び利点の全ては添付の請求の範囲に定義された本発
明の範囲内に含めることを意図している。
【００２７】
【発明の実施の形態】以下に、本発明の好適実施例を示
す添付図面を参照して、本発明を更に詳述する。しか
し、本発明は多くの異なる形態で実施されるので、本明
細書中に示された実施例に限定されると解釈してはなら
ず、寧ろ、これらの実施例は本開示を完成させ、本発明
の範囲を当業者に十分に伝えるために提供されたもので
ある。図中、皮膜や領域の厚さは明確化の為に誇張され
ている。また、明細書を通して同一の番号は同一の構成
部分を指している。
【００２８】Ｉ．再分配経路導体
【００２９】図５の側面図及び対応する図１０の平面図
のように、超小型電子構造体１１は再分配経路導体１７
とはんだ突起２１とを含んでいる。この超小型電子構造
体１１は、基板１５上のコンタクト・パッド１４と不動
態皮膜１２とを含んでいる。再分配経路導体１７及びは
んだ突起２１は、突起下部金属組織皮膜１６Ａ、１６Ｂ
及びはんだ皮膜２２Ａ、２２Ｂのそれぞれ対応する部分
を含んでいる。
【００３０】再分配経路導体１７は、比較的狭長突起下
部金属組織部分１６Ｂ上に、同じく狭長はんだ部分２２
Ｂ（本発明でははんだ溜とも称される）を含んでいる。
また、はんだ突起２１は、広幅突起下部金属組織部分１
６Ａ上に、同じく広幅はんだ部分２２Ａを含んでいる。
図５のように、広幅はんだ部分２２Ａが隆起している一
方、狭長はんだ部分２２Ｂは比較的に薄いのが好まし
い。
【００３１】従って、はんだ突起２１は基板上でコンタ
クト・パッド１４から比較的距離のある箇所に、それら
の間の電気的接続を提供する再分配経路導体１７と共に
配置される。この配置構成には、コンタクト・パッド１
４をある特定の箇所にレイアウトした基板は、ある決ま
った箇所に対応のはんだ突起を有するという利点があ
る。例えば、ワイヤボンディング用にコンタクト・パッ
ドを配置してあるレイアウトを基板がもち、その基板を
フリップチップ用に使用することが望まれた場合は、特
に有用である。このはんだ突起及び再分配経路導体は、
図１〜図１０に関して以下に説明するように、同時に製
造されるものである。
【００３２】再分配経路導体１７は図示のように直線状
であるが、それは屈曲部及び湾曲部を有しても良い。更
に、はんだ突起２１は図示のように円形状、又は、矩形
状などの他の形状を有しても良い。
【００３３】はんだ突起２１と再分配経路導体１７は、
同時に形成されるのが好適である。図１〜図５は製造時
の種々の段階における超小型電子構造体の側断面図であ
り、一方、図６〜図１０は、同一の超小型電子構造体の
対応平面図である。図１及び図６のように、超小型電子
構造体１１は最初に基板１５上に不動態皮膜１２及び露
出されたコンタクト・パッド１４を含んでいる。
【００３４】基板１５は、ケイ素、ガリウムヒ素、炭化
ケイ素、ダイアモンド、もしくは当業者公知の他の基板
材料などの半導体材料の皮膜を含んでも良い。また、こ
の半導体材料の皮膜はトランジスタ、抵抗器、コンデン
サ、インダクタ等の電子デバイスを１個又はそれ以上含
んでも良い。コンタクト・パッド１４は、アルミニウ
ム、銅、チタン、又はその金属の組合せを含むＡｌＣｕ
及びＡｌＴｉ3 等の金属間化合物、又は当業者公知の他
の材料から成っても良い。このパッドの接触は、基板に
おける電子デバイスに接続されるのが好適である。
【００３５】不動態皮膜１２は、ポリイミド、二酸化ケ
イ素、窒化ケイ素、又は当業者公知の他の不動態材料を
含んでも良い。図のように、基板１５と接触していない
側であるコンタクト・パッド１４の上面縁部分を不動態
皮膜１２はカバーし、コンタクト・パッド１４の中央部
分を露出させて残している。当業者公知のように、基板
という語句は、図１及び図６の不動態皮膜１２とコンタ
クト・パッド１４とを含むものとして定義される。
【００３６】図２及び図７のように、不動態皮膜上には
突起下部金属組織皮膜１６が形成され、はんだ突起とコ
ンタクト・パッド１４との間を接続すると共に、メッキ
用電極を提供している。また突起下部金属組織皮膜１６
は、引続く処理段階の間においてコンタクト・パッド１
４及び不動態皮膜１２を保護すると共に、はんだが付着
する表面を提供する。この突起下部金属組織皮膜は、不
動態皮膜１２及びコンタクト・パッド１４上のクロム皮
膜と、そのクロム皮膜上のクロム／銅の皮膜層と、この
皮膜層上の銅皮膜とを含むのが好適である。この構造は
不動態皮膜１２及びコンタクト・パッド１４に付着して
それらを保護すると共に、引続いてメッキされるはんだ
に対する基部を提供する。
【００３７】上記突起下部金属組織皮膜はまた、本発明
の譲受人に譲渡された米国特許第５，７６７，０１０号
「チタンバリア皮膜を含むはんだ突起作成法及び構造体
(Solder Bump Fabrication Methods and Structures I
ncluding a Titanium Barrier Layer)」に開示されてい
るように、基板とクロム皮膜との間にチタンバリア皮膜
を含んでも良い。このチタンバリア皮膜は、突起下部金
属組織皮膜の他の構成要素を除去するために使用される
エッジング液から不動態皮膜を保護すると共に、はんだ
突起と再分配経路導体との間の短絡につながる可能性の
ある不動態皮膜上の残留物の形成を防止するものであ
る。この点、チタン皮膜はそれほどの残留物を残さずに
不動態皮膜から容易に除去される。
【００３８】例えば、米国特許第４，９５０，６２３号
Dishon 「はんだ突起の構築方法 (Method of Building
Solder Bumps)」、米国特許第５，１６２，２５７号 Y
ung「はんだ突起作成方法 (Solder Bump Fabrication M
ethod) 」、及び米国特許第５，７６７，０１０号 Mis
et al. 「チタンバリア皮膜を含むはんだ突起作成法及
び構造体 (Solder Bump Fabrication Methods and Stru
ctures Including a Titanium Barrier Layer)」には、
様々な突起下部金属組織皮膜が開示されている。これら
の特許の各々は本発明の譲受人に譲渡されており、また
その結果、各々の開示内容は組み合わされて本明細書全
体に言及されている。
【００３９】突起下部金属組織皮膜１６の上には、はん
だダム１８が形成される。このはんだダム１８は、突起
下部金属組織皮膜１６上で、チタン又はクロムなどのは
んだノン・ウェッタブル材料の皮膜を含むのが好適であ
る。以下に論じるように、はんだに覆われていない突起
下部金属組織皮膜１６の第１部分（露出部分）を除去す
る前に再流動段階が行われると、はんだダム１８は、は
んだを含有して使用される。その後、はんだダム１８上
にマスク皮膜２０が形成される。このマスク皮膜は、フ
ォトレジスト・マスク又は当業者公知の他のマスクを含
んで良い。
【００４０】突起下部金属組織皮膜１６の第１部分上の
はんだダムを覆うと共に、はんだ突起と再分配経路導体
とが上に形成される突起下部金属組織皮膜１６の第２部
分上のはんだダム１８の領域を覆わないようなパターン
に、マスク皮膜２０はされる。はんだダムの未被覆部分
はその後に除去されて、図３及び図８のように、突起下
部金属組織皮膜１６の第２部分を露出する。より詳細に
は、はんだダム及びパターン化マスク皮膜に覆われてい
ない突起下部金属組織皮膜１６の第２部分は、広幅部分
１６Ａ及び狭長部分１６Ｂを含んでいる。
【００４１】図４及び図９のように、はんだ皮膜２２は
突起下部金属組織皮膜１６の第２部分上に電気メッキさ
れるのが好適である。当業者公知のように、突起下部金
属組織皮膜１６に電気バイアスをかけると共に、超小型
電子構造体を鉛とスズとを含む溶液内に浸すことによ
り、はんだが電気メッキされる。この電気メッキプロセ
スにより、突起下部金属組織皮膜１６の複数の第２部分
上にはんだ皮膜を同時に形成することができる。はんだ
は、マスク皮膜２０上にはメッキされない。代わりに、
はんだは、ペーストとしてスクリーン印刷により、蒸着
により、電子ビーム析出により、化学メッキにより、又
は、当業者公知の他の方法により、応用される。更に、
鉛―スズはんだが本明細書を通して例示的に使用されて
いるが、金はんだ、鉛―インジウムはんだ、又はスズは
んだ等の当業者公知の他のはんだを使用しても良い。
【００４２】はんだ皮膜２２は、狭長部分２２Ｂと広幅
部分２２Ａとを含んでいる。マスク皮膜２０を除去した
後、超小型電子構造体１１は加熱され、これにより、狭
長はんだ部分２２Ｂから広幅はんだ部分２２Ａへとはん
だは流動し、広幅はんだ部分２２Ａにおいて隆起はんだ
突起が形成される。図５及び図１０の様に、はんだダム
１８は、突起下部金属組織皮膜１６の狭長部分１６Ｂ及
び広幅部分１６Ａを越えてはんだが広がるのを阻止す
る。
【００４３】即ち、はんだは、その融点（鉛９０％とス
ズ１０％のはんだでは約２９９℃）以上に加熱されると
流動し、この過程は一般的にはんだ再流動と称される。
再流動の間、はんだの表面張力により、はんだ突起を提
供する比較的幅の広い幾何体（geometry）上の広幅はん
だ部分２２Ａの内部圧力は比較的に低くなり、再分配経
路導体を提供する比較的幅の狭い幾何体上の狭長はんだ
部分２２Ｂの内部圧力は比較的に高くなる。
【００４４】この内部圧力差を均一化する為に、狭長は
んだ部分２２Ｂから広幅はんだ部分２２Ａへとはんだは
流動する。従って、広幅はんだ部分２２Ａで隆起したは
んだ突起を、再分配経路導体上の狭長はんだ部分２２Ｂ
で比較的薄いはんだ皮膜を形成する。そして、はんだが
その融点以下の温度に冷却されると、隆起はんだ突起と
再分配経路導体上のはんだの薄膜とを含む形状を維持し
て、はんだは凝固する。
【００４５】プリント回路基板（ＰＣＢ）製造の分野に
おいては、スクリーン印刷によりＰＣＢ領域上にはんだ
を均一な高さで塗付し、さらに上記領域の一部を拡大す
ることによりはんだの高さが局部的に増加されることが
知られている。Swanson 「ＰＣＢアセンブリ：中国のア
センブリ技術 (PCB Assembly: Assembly Technologyin
China) 」Electronic Packaging & Production （Janua
ry 1995）の４０〜４２頁を参照されたい。しかし、こ
の知見に対し、超小型電子基板上にはんだを均一な高さ
で電気メッキし、さらに加熱することにより基板上に再
分配経路導体と共に隆起はんだ突起を生成する、という
ことを実現したのは本出願が最初である。
【００４６】更に、Moore et al.米国特許第５，３２
７，０１３号は、はんだ合金の微小ボール体がパッド上
に押圧され、さらにポリマ製はんだレジスト材料をラン
ナに塗付することによりはんだをボンディング・パッド
に閉じ込める、ということを記述している。上記特許
は、ボンディング・パッドに対してランナ部分の幅を圧
縮することにより、再流動の間、ランナに沿ったはんだ
の拡散が制限されることを述べてはいるが、ランナ部分
とボンディング・パッドの相対面積によってランナから
ボンディング・パッドへはんだが流動し複数の高さのは
んだ構造体を形成する、という示唆は見られない。これ
に加え、これらの文献のいずれも、シングルマスク段階
のみを使用して隆起はんだ突起と共に再分配経路導体を
形成するために、狭長部分と広幅部分とを有するはんだ
構造体が、突起下部金属組織皮膜をマスクすることに使
用される、ということを示唆していない。
【００４７】本明細書中に記述された方法は、再流動さ
れた（液状）はんだにおいて表面張力により誘起された
内部圧力の差を利用して、狭長はんだ部分２２Ｂに薄い
はんだ皮膜を、及び、広幅はんだ部分２２Ａに隆起した
はんだ突起を形成するものである。はんだの１水滴の内
部圧力Ｐは、次式によって決定される、 Ｐ＝２Ｔ／ｒ ここで、Ｔは液状はんだの表面張力であり、ｒは水滴の
半径である。
【００４８】液状はんだが突起下部金属組織皮膜などの
平坦なウェッタブル表面上に在るとき、上記式は次式と
なる。 Ｐ＝２Ｔ／ｒ’ この式において、ｒ’は液状はんだの見かけ半径であ
り、この見かけ半径ははんだの露出表面により形成され
た弧の半径（曲率半径）である。見かけ半径は、はんだ
と接触する突起下部金属組織皮膜の第２部分の様な、は
んだの下側に位置するウェッタブル皮膜の幅に依存す
る。従って、再流動はんだ構造体の内部圧力は、はんだ
と接触する突起下部金属組織の第２部分の幅と反比例す
る。換言すると、比較的に広幅の突起下部金属組織部分
上のはんだ部分は比較的に低い内部圧力を有する一方、
狭長（相対的に狭幅）の突起下部金属組織部分上のはん
だ部分は比較的に高い内部圧力を有する。狭長はんだ部
分２２Ｂ及び広幅はんだ部分２２Ａの見かけ半径がほぼ
等しくなった時点で、内部圧力は相互に等しくなる。
【００４９】従って、図４及び図９のように、均一の高
さのはんだ皮膜２２がその融点以上に加熱されると、狭
長はんだ部分２２Ｂからはんだ皮膜２２へとはんだは流
動し、これは、隆起はんだ突起を形成することにより各
部分がほぼ同一の見かけ半径を有するまで続くことにな
る。もし、はんだ構造体に覆われていない突起下部金属
組織皮膜１６の第１部分の除去前に、はんだ流動段階が
実施されるのであれば、はんだ部分２２Ａ−Ｂとはんだ
に近接する突起下部金属組織１６Ａ−Ｂとの間には、突
起下部金属組織の除去に通常的に用いられるエッジング
液に耐性を有する金属組織間化合物が形成されることに
なる。従って、はんだに覆われていない突起下部金属組
織の第１部分を除去する次の段階の間、この金属間化合
物により、はんだのアンダカットが減少されるが、これ
は、本発明の譲受人に譲渡された米国特許第５，１６
２，２５７号Yung「はんだ突起作成方法 (Solder Bump
Fabrication Method) 」にて論じられた処である。
【００５０】突起下部金属組織皮膜１６は、はんだが鉛
―スズはんだであるはんだ構造体に隣接する銅皮膜を含
むのが好適である。従って、はんだを流動させる段階に
よって、はんだは銅と反応し、はんだ構造体に隣接する
金属間化合物（この金属間化合物はＣｕ3 Ｓｎを含んで
なる）の領域を形成する。この金属間化合物は、はんだ
構造体のアンダカットを減少する突起下部金属組織皮膜
を除去するために通常使われるエッジング液とは容易に
反応しない。
【００５１】次に、はんだに覆われていないはんだダム
１８及び突起下部金属組織１６の第１部分を選択的にエ
ッジングするマスクとして、はんだ皮膜２２は好適に使
用される。はんだ部分２２Ａ−Ｂに対し優先的に突起下
部金属組織皮膜１６をエッジングする化学的エッジング
液が使用される。従って、突起下部金属組織皮膜をパタ
ーン形成する付加的な段階は必要とされない。換言する
と、必要とされるマスク段階はマスク皮膜２０の形成段
階のみであり、これは、はんだダム１８をパターン形成
し（図３及び図８）、メッキ段階（図３及び図８）の間
に突起下部金属組織皮膜１６の第２部分を選択的に露出
し、且つ、メッキ段階の後ではんだにより覆われていな
い突起下部金属組織皮膜の第１部分を除去する（図５及
び図１０）為に必要とされるものである。
【００５２】代わりに、はんだ部分２２Ａ及び２２Ｂに
覆われていない突起下部金属組織皮膜１６の第１部分
は、はんだを流動させる前に選択的に除去される。この
場合、狭長はんだ部分２２Ｂ及び広幅はんだ部分２２Ａ
はそれぞれ、狭長の突起下部金属組織１６Ｂ及び広幅の
突起下部金属組織１６Ａのみにより支持されると共に、
液状はんだは突起下部金属組織にウェッタブルである
が、不動態皮膜１２まではウェッタブルではない。従っ
て、はんだ流動段階の間に不動態皮膜ははんだを含むこ
とができると共に、はんだダム１８は除去される。
【００５３】別の代替例において、はんだダムは、突起
下部金属組織皮膜１６上のはんだノン・ウェッタブル皮
膜と、その突起下部金属組織皮膜の逆側となるはんだノ
ン・ウェッタブル皮膜上の銅などのはんだウェッタブル
皮膜と、を含み得るが、これは、上記米国特許第５，７
６７，０１０号Mis et al.「チタンバリア皮膜を含むは
んだ突起作成法及び構造体 (Solder Bump Fabrication
Methods and Structures Including a Titanium Barrie
r Layer)」に開示されている。はんだダム又はマスクに
覆われていない突起下部金属組織皮膜の第２部分と同
様、はんだウェッタブル皮膜により、はんだダムの部分
に対しはんだをメッキすることが許容される。
【００５４】従って、マスク皮膜２０は、はんだダムの
部分と、突起下部金属組織皮膜１６の部分とを覆わない
ことにより、大容量のはんだがメッキされることを許容
する。そして、マスク皮膜２０と、はんだウェッタブル
皮膜の下側部分とが除去される。加熱によりはんだが流
動するとき、はんだの下側となるはんだウェッタブル皮
膜の残りの部分ははんだ内に溶け込み、はんだをはんだ
ノン・ウェッタブルな皮膜に露出する。従って、はんだ
は、ウェッタブル突起下部金属組織皮膜の第２部分に引
き込まれることになる。
【００５５】一例として、突起下部金属組織皮膜１６の
第１部分は、はんだダム１８及びマスク皮膜２０に覆わ
れる。また、図３及び図８のように、突起下部金属組織
皮膜１６の第２部分は覆われておらず、且つ、上記第２
部分は、幅１５０マイクロメータ及び長さ５００マイク
ロメータから成る狭長部分１６Ｂと、直径（又は幅）５
００マイクロメータから成る円形状広幅部分１６Ａとを
有している。次に、図４のように、狭長部分１６Ｂと広
幅部分１６Ａとを含む突起下部金属組織皮膜１６の第２
部分上には、高さ３５マイクロメータを均一に有するは
んだ皮膜２２が電気メッキされる。このはんだは、鉛９
０％でスズ１０％である。マスク皮膜２０を除去した
後、はんだはその融点（約２９９℃）以上に加熱され、
その流動が許容される。
【００５６】はんだがウェットしないはんだダム１８に
より、はんだウェッタブル突起下部金属組織皮膜の第２
部分１６Ａ−Ｂ上に、液状はんだは含有される。上記は
んだ構造体は様々な幅を有していることから、高さが均
一であればはんだ構造体の内部圧力は一致していない。
特に、元のはんだ高さにおいては、狭長はんだ部分２２
Ｂの内部圧力は比較的に高く（約１．２８３×１０4 Ｐ
ａ、すなわち、１．８６ｐｓｉ）、且つ、広幅はんだ部
分２２Ａの内部圧力は比較的に低い（約３．８４８×１
０3 Ｐａ、すなわち、０．５５８ｐｓｉ）。
【００５７】従って、図５及び図１０のように、内部圧
力が均一化するまで狭長はんだ部分２２Ｂから広幅はん
だ部分２２Ａへはんだは流動し、これにより、広幅はん
だ部分２２Ａにて隆起はんだ突起を形成する。図５及び
図１０において、はんだ構造体に覆われていないはんだ
ダム１８と突起下部金属組織皮膜１６の第１部分もまた
除去されている。
【００５８】この例においては、約３．４×１０3 Ｐａ
（０．４９３ｐｓｉ）の内部圧力において平衡が得られ
る。平衡時において狭長はんだ部分２２Ｂは高さ約１０
マイクロメータであると共に広幅はんだ部分２２Ａは高
さ約１３０マイクロメータであり、両部分ともに約２８
１マイクロメータの曲率半径を有している。従って、シ
ングルマスク段階により、二段階形状のはんだ構造体が
提供される。冷却されたとき、この構造体はその形状を
維持し凝固する。これに加え、はんだに覆われていない
突起下部金属組織皮膜を除去するとき、高さ１０マイク
ロメータのはんだを備えた狭長はんだ部分２２Ｂは、対
応する突起下部金属組織皮膜部分１６Ｂをマスクするに
十分である。はんだ構造体の広幅部分は、上述の方法に
より形成されたはんだ突起が狭長はんだ部分に対して十
分に隆起されてプリント回路盤への適切な接続を提供す
べく、はんだ構造体の狭長部分の幅の少なくとも２倍の
幅（或いは、もし広幅部分が円形であれば直径）を有す
る。
【００５９】図面及び明細書において本発明の典型的な
好適実施例を開示すると共に、特定の語句を使用して来
たが、これらは一般的かつ記述的な意味においてのみ使
用されたものであって制限することを意図してはおら
ず、本発明の範囲は添付の請求の範囲により示される。
【００６０】II．制御された形状のはんだ溜
【００６１】上述した様に、狭長はんだ部分２２Ｂは広
幅はんだ部分２２Ａに対して、はんだ再分配リザーバと
しての機能をする。表面張力に起因する圧力差により、
比較的高圧の狭長はんだ部分２２Ｂの溶解はんだ液は、
比較的低圧の広幅はんだ部分２２Ａへと流動する。広幅
はんだ部分２２Ａのはんだ体積が増大するため、隆起は
んだ突起が形成される。その様にして形成されたはんだ
突起は、同一のパッド直径及びはんだメッキ厚さを用い
ても、はんだ再分配リザーバ無しで形成されたはんだ突
起よりも、比較的高さを有している。従って、表面張力
に起因するはんだ再分配リザーバとはんだ突起等の広幅
部分との間の圧力差を利用することにより、比較的に高
い突起が好適に達成される。以下の説明は、この圧力差
を利用することにより一層効率よく又信頼性のあるはん
だ構造体を生成する様々な実施例に関するものである。
【００６２】図１１を参照すると、本発明に係るはんだ
構造体３０が示されている。はんだ構造体３０は、矩形
のはんだ再分配リザーバ３２と、はんだ再分配リザーバ
３２を突起３６等の広幅部分に接続するチャネル３４と
を含んでいる。従って、一般的にはんだ再流動と称され
る様に、はんだ構造体を形成するはんだが加熱されて液
体状態となり流動すると、内部圧力差により、はんだは
はんだ再分配リザーバ３２からチャネル３４を経て突起
３６へと流動する。はんだ再分配リザーバ３２からの増
加分のはんだは、はんだ突起を形成するはんだの体積を
増大させ、これにより、比較的に背の高いはんだ突起を
形成する。従って、領域配列内で隣接する突起間の間隙
は、再流動の間に各突起内に流入するはんだを蓄積する
為に利用される。
【００６３】一例として、直径０．１２５ｍｍのパッド
が０．２５ｍｍピッチであり、めっきテンプレートにお
ける特定形状の最小距離が０．０２５ｍｍ、はんだメッ
キの厚さが０．０５ｍｍである領域配列フリップチップ
を仮定する。これらの条件下では、はんだ突起のはんだ
体積は６．４×１０-4ｍｍ3 であり、高さは０．０７ｍ
ｍである。しかし、図１１のように、はんだ突起パッド
の回りに、幅０．０６３ｍｍで一辺０．２５ｍｍの正方
形のはんだ再分配リザーバ３２を配備することにより、
突起体積は１．２３×１０-3ｍｍ3 に増大する。従っ
て、配列におけるはんだ突起のピッチに影響を与えるこ
と無く、はんだ突起の高さは著しく上昇する。
【００６４】上記はんだ構造体３０及び以下に論じる構
造体は、上述したシングルマスクプロセスにより製造さ
れるのが好適であるが、当業者公知の他の適切な固体、
液体、気体、及び電気機械的析出方法を利用しても良い
ことを言及する。更に、本明細書中に記述されたはんだ
突起は円形状であるが、はんだ突起は正方形、長方形又
は多角形等のどの形状でも良いということが、当業者公
知であることを言及する。
【００６５】更に、はんだ再分配リザーバ３２は正方形
であるが、他の形状のはんだ再分配リザーバであっても
本発明の範囲内である。はんだ再分配リザーバの種々の
形状及び寸法は、はんだの増加量、流動速度、最小特定
形状間隙等の種々の設計パラメータにより制御される。
例えば、図１２のように、突起に増加分のはんだを提供
するため、上記はんだ再分配リザーバ３２と同じ幅のＵ
字型はんだ再分配リザーバ４０を含むはんだ構造体３８
を利用しても良い。別の例としては、図１３のように、
はんだ構造体５０は、規則的に延びた複数のはんだ再分
配リザーバ５４の内に突起部分５２を含んでなる。従っ
て、はんだ再分配リザーバの形状の各寸法を設計するこ
とにより、はんだ突起の体積、高さ及び面積を正確に制
御することができる。
【００６６】はんだ再分配リザーバを形成するはんだラ
インが、はんだ流動の効率が減少し始める臨界長さに達
する可能性もある。この臨界長さ又はその付近での流動
を改善するため、且つ／又は、はんだの流動速度をより
良く制御をするため、図１４〜図１６のように、傾斜ラ
イン幅を活用しても良い。図１７のように、ライン幅と
内部圧力は本質的に反比例の関係にある。従って、末端
から突起に接した端にかけてライン幅が広くなる様に、
はんだ再分配リザーバを設計することにより、はんだの
流動速度は増す。はんだが完全に溶融する前に移動でき
るような広範囲な可塑性流動を有するはんだに関して
は、流動速度が増すことが望ましい。従って、図１４及
び図１５のように、はんだ構造体６０及び６２はそれぞ
れ、連続的なライン幅傾斜を有するはんだ再分配リザー
バ６４及び６６を含んでいる。しかし、連続的なライン
幅傾斜が本発明の要件ではない。ライン幅傾斜は、はん
だ再分配リザーバを形成するはんだラインの一部分でも
良い。
【００６７】代わりに、はんだ再分配リザーバ７２を有
するはんだ構造体７０のように、流動速度を減速させる
ため、はんだ再分配リザーバは、末端からはんだ突起に
接した端にかけて狭くなる様なライン幅を有しても良
い。即ち、共融はんだ等の様々な状況では、速い流動が
不安定及び不測の事態を発生させるので、はんだ再分配
リザーバのはんだ流動速度は遅いことが望ましい。特
に、共融はんだでの不安定性及び不測性は、はんだの同
時の溶融、高融点合金等ではなく、様々な要因により引
き起こされるものである。
【００６８】上述したように、再流動後、はんだ再分配
リザーバには少量のはんだが残存する。本明細書中に記
載のはんだ再分配リザーバは、基板上に極めて少ないス
ペースを有する形状及びサイズとされるが、依然として
再流動段階後、はんだ再分配リザーバを除去することが
望まれる。本発明によれば、突起下部金属組織の銅（又
は他のウェッタブル金属）の皮膜が完全に金属間化合物
に変換するのを抑制することにより、残りの銅は突起下
部金属組織のエッジング段階において除去される。銅の
除去により、はんだ再分配リザーバの残存はんだは剥が
れて突起下部金属組織のエッジング液中に浮遊すること
となる。はんだ再分配リザーバは面積が小さく、はんだ
リザーバが剥がれる脆弱部分である狭い幅又はノッチ７
４（図１６）を有する、それにより剥がれる部分を制御
しても良い。
【００６９】一例として、金属組織皮膜における銅の不
完全な変換を引き起こすひとつの方法は、鉛高含有はん
だを使用することである。別の技術としては、上述した
技術により達成される様に、銅の変換を完了させるた
め、はんだ再分配リザーバの残留はんだの中に不十分な
スズの量を残すように、速いはんだ流動速度を使用する
ことを含む。しかし、他の技術は、基板のはんだ再分配
リザーバをリリースする犠牲的な銅皮膜を形成するため
に、銅の完全な変換を抑制すること利用していることを
言及する。
【００７０】好適には、本発明によるはんだ再分配リザ
ーバを利用して作成されたはんだ突起は、パッドの直径
及びメッキの厚さが同一であれば、はんだ再分配リザー
バ無しのはんだ突起よりも高さを有している。これは、
再流動段階に続いてチップと基板の間から溶剤及び他の
残留物を適切に洗浄することが困難となることの多いフ
リップチップ設計において特に好適である。溶剤及び他
の残留物の除去が不完全であると、下側充填エポキシの
付着が弱くなったり、漏電、又は金属腐食の原因になる
だろう。もしチップと基板との間隙が十分に広くなけれ
ば、洗浄溶液の境界皮膜は洗浄溶液がチップと基板との
間に流入するのを阻止し又は抑制するだろう。
【００７１】しかし、はんだ再分配リザーバを用いて得
られた背の高いはんだ突起は、チップと基板との間隙を
増大させ、洗浄溶液の効果を向上させる。
【００７２】また、間隙が広くなれば下側充填プロセス
も同様に恩恵を受ける。下側充填エポキシは通常、低粘
度であることから、間隙が狭過ぎるとチップと基板との
間で流動しないこともある。背の高いはんだ突起は洗浄
を向上し、それにより良好な下側充填で行われることに
なる。図１１に示された構造体が、０．２５０ｍｍピッ
チで、高さ０．０５０ｍｍまでメッキされた場合、間隙
は０．０７ｍｍから０．１００ｍｍに広くなることが予
測される。
【００７３】更に、はんだ突起の高さが高い程、はんだ
突起は物理的に信頼できる。これは主として、上記で論
じた単位長さ当りの歪みの減少によるものである。単位
長さ当りの歪みの減少による格別の利点は、はんだに対
する弾性限度を低下させることである。これは、はんだ
の疲労破損の原因となる可塑性ダメージを排除するもの
である。
【００７４】本発明の有効な用途は、図１８及び図１９
に示されており、フリップチップデバイスにおける電気
的接続の信頼性が向上されている。特に図１８を参照す
ると、チップ８０は、本発明に係るはんだ再流動リザー
バ８４を１個以上有する機械的突起８２と、チップ８０
と基板８８（図１９）との間の電気的接続部を形成する
１個以上の接触はんだ突起８６とを含んでなっても良
い。チップ８０にわたりメッキ厚さが実質的に均一であ
ったとすれば、機械的突起８２は接触突起８６よりも大
きな体積を有することから、更なる高さを有することに
なる。接触突起８６は、機械的突起８２と組み合わされ
たコンタクト・パッド９２と等しいか又はそれより大き
いコンタクト・パッド９０を有さねばならないことが決
定付けられている。接触突起８６と同一サイズ又はそれ
より大きなコンタクト・パッドを使用することにより、
機械的突起８２は、接触突起８６が基板８８にはんだ付
けされるまで、接触突起８６より大きく成長することは
ない。代わりに、はんだ再分配リザーバから接触突起８
６へのはんだの流動速度を、上述のように適切な寸法及
び形状を使用することにより低速化しても良い。図１９
のように、背の高い機械的突起８２はチップ８０と基板
８８との間に大きな間隙又は空間を形成し、各接触突起
８６を緊張させる。上述した様に、単位長さ当りの歪み
が減少されているため、伸長された接触突起８６は更に
信頼性が高くなる。尚、図１８及び図１９の突起の設計
及び形状は、接触突起を緊張させ又は引き伸ばすことに
より接触突起の信頼性を向上するために用いられる突起
及び組み合わされたはんだ再分配リザーバの単なる一例
である。
【００７５】本発明の別の有効な用途として、図２０
（Ａ）〜（Ｃ）及び図２１のように、密閉チャンバ内に
良好な真空が形成される。特に、蓋部すなわちキャップ
１０２は、密閉チャンバ１０８を作るために基板１０６
と結合するためのはんだされたシールリング１０４によ
ってパターンされている。これは本発明の要件ではない
が、図示実施例において、図２１に最も良く示されるよ
うに、重複して及び高信頼性の為に第２シールリング１
１０が設置されている。しかし、第２シールリング１１
０は第１シールリング１０４にわたる圧力差を減少する
ものである。各シールリング１０４、１１０には、本発
明に係る少なくとも一個のはんだ再分配リザーバ１１２
が組み合わされている。図示実施例のはんだ再分配リザ
ーバ１１２は矩形状であるが、所望の結果を達成するた
めに、はんだ再分配リザーバの形状及びサイズを本明細
書中の記載ようにすることも可能である。
【００７６】超小型電子機械システム（ＭＥＭＳ）デバ
イス１１２又は真空環境を好む他のデバイスが、チャン
バ１０８の内部に配置される。ＭＥＭＳデバイス１１２
は基板１０６上に作成されて示されているが、ＭＥＭＳ
デバイスが蓋部１０２又は基板１０６のいずれか又は両
者の上に作成されることは、当業者公知である。
【００７７】基板上には、はんだシールリング１０４、
１１０に接着する為の対応する金属又は他の従来のはん
だウェッタブル材料の形態に、接着領域１１４が配置さ
れる。この接着領域の作成は公知であり、本明細書中で
詳述する必要は無い。代わりに、キャップ１０２と共
に、はんだダムを使用しても良い。また、はんだシール
リング１０４、１１０は図示のように正方形でも良く、
又は代りに、円形、矩形、多角形、又は他の形状でも良
い。
【００７８】図２０（Ａ）〜（Ｃ）を特に参照すると、
キャップ１０２は先ず、はんだシールリング１０４、１
１０をはんだ付けされる。次に、はんだリングが基板１
０６上にはんだウェッタブルパッドと提携する様に、キ
ャップ１０２は基板１０６上に置かれる。得られるチャ
ンバ１０８は真空環境の圧力となるために、この手順は
真空環境で行われることが好適である。再流動におい
て、はんだ再分配リザーバからの増加分のはんだによっ
て、はんだシールリング１０４、１１０のサイズは増大
し、これにより、チャンバ１０８の体積を膨張させる。
体積の膨張と共に、チャンバ１０８の圧力は低下する。
従って、チャンバ１０８の圧力は、チャンバ１０８の密
閉時における真空環境の圧力よりも低くなる。
【００７９】一例として、上記の様に間隙が広がると、
Ａをシールリングにより囲まれた面積とすれば、間隙体
積は０．０７０ｍｍ×Ａから０．１ｍｍ×Ａに増大す
る。従って、体積増加は１０／７倍すなわち１．４３倍
となる。圧力は体積に反比例することから、間隙が広が
らない場合よりも圧力は３０％低くなる。
【００８０】図面及び明細書において、特定の語句を使
用して本発明の典型的な好適実施例を開示してきたが、
これらは限定を目的としたのでは無く、一般的に、かつ
解説の意味で使用したものであり、本発明の範囲は、特
許請求の範囲の通りである。
【００８１】
【発明の効果】上記したところから明かなように、本発
明によれば、高性能の超小型電子装置で電気的及び機械
的な接続に使用されるはんだ突起（バンプ）において、
比較的高さを有し、表面積の増加を必要とせず、かつ、
効率的に低コストで製造できるはんだ突起構造体を提供
することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る再分配経路導体を製造する間の種
々の段階における超小型電子基板の側断面図である。
【図２】本発明に係る再分配経路導体を製造する間の種
々の段階における超小型電子基板の側断面図である。
【図３】本発明に係る再分配経路導体を製造する間の種
々の段階における超小型電子基板の側断面図である。
【図４】本発明に係る再分配経路導体を製造する間の種
々の段階における超小型電子基板の側断面図である。
【図５】本発明に係る再分配経路導体を製造する間の種
々の段階における超小型電子基板の側断面図である。
【図６】図１〜図５にそれぞれ対応する再分配経路導体
を製造する間の種々の段階における超小型電子基板の上
面図である。
【図７】図１〜図５にそれぞれ対応する再分配経路導体
を製造する間の種々の段階における超小型電子基板の上
面図である。
【図８】図１〜図５にそれぞれ対応する再分配経路導体
を製造する間の種々の段階における超小型電子基板の上
面図である。
【図９】図１〜図５にそれぞれ対応する再分配経路導体
を製造する間の種々の段階における超小型電子基板の上
面図である。
【図１０】図１〜図５にそれぞれ対応する再分配経路導
体を製造する間の種々の段階における超小型電子基板の
上面図である。
【図１１】本発明に係る制御された形状のはんだ溜の種
々の実施例の平面図である。
【図１２】本発明に係る制御された形状のはんだ溜の種
々の実施例の平面図である。
【図１３】本発明に係る制御された形状のはんだ溜の種
々の実施例の平面図である。
【図１４】本発明に係る制御された形状のはんだ溜の種
々の実施例の平面図である。
【図１５】本発明に係る制御された形状のはんだ溜の種
々の実施例の平面図である。
【図１６】本発明に係る制御された形状のはんだ溜の種
々の実施例の平面図である。
【図１７】溜のライン幅とはんだの内部圧力との関係を
示すグラフである。
【図１８】本発明のはんだ溜を取入れたフリップチップ
構造体の断面図である。
【図１９】本発明に係るはんだ溜を含む機械的接触突起
と、電気的接触突起とを含む基板の平面図である。
【図２０】（Ａ）〜（Ｃ）は、本発明に係る圧力制御チ
ャンバを製造する間の種々の段階における超小型電子基
板の断面図である。
【図２１】図２０（Ａ）〜（Ｃ）における頂部基板の底
面図である。
【符号の説明】
１１ 超小型電子構造体 １２ 不動態皮膜 １４ コンタクト・パッド １５ 基板 １６ 突起下部金属組織皮膜 １６Ａ 突起下部金属組織皮膜 １６Ｂ 突起下部金属組織皮膜 １７ 再分配経路導体 １８ はんだダム ２０ マスク皮膜 ２１ はんだ突起 ２２ はんだ皮膜 ２２Ａ はんだ皮膜 ２２Ｂ はんだ皮膜 ３０ はんだ構造体 ３２ はんだ再分配リザーバ ３４ チャネル ３６ 突起 ３８ はんだ構造体 ４０ はんだ再分配リザーバ ５０ はんだ構造体 ５２ 突起部分 ５４ はんだ再分配リザーバ ６０ はんだ構造体 ６２ はんだ構造体 ６４ はんだ再分配リザーバ ６６ はんだ再分配リザーバ ７０ はんだ構造体 ７２ はんだ再分配リザーバ ７４ ノッチ ８０ チップ ８２ 機械的突起 ８４ はんだ再流動溜 ８６ 接触はんだ突起 ８８ 基板 ９０ コンタクト・パッド ９２ コンタクト・パッド １０２ 蓋部／キャップ １０４ シールリング １０６ 基板 １０８ 密閉チャンバ １１０ 第２シールリング １１２ はんだ再分配リザーバ １１４ 接着領域 １１６ 超小型電子機械システムデバイス
フロントページの続き (72)発明者 ポール・エイ・マギル アメリカ合衆国ノースカロライナ州27514, チャペル・ヒル，モーガン・クリーク・ロ ード 507

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 はんだ溜部分とはんだ突起部分とを含む
    はんだ構造体から成り、該はんだ溜部分の形状が非線形
    である超小型電子基板上のはんだ突起構造体。
  2. 【請求項２】 上記はんだ溜部分が上記はんだ突起部分
    を少なくとも部分的に囲む請求項１記載のはんだ突起構
    造体。
  3. 【請求項３】 上記はんだ構造体が上記はんだ突起部分
    から延びる複数のはんだ溜部分を含んで成る請求項１記
    載のはんだ突起構造体。
  4. 【請求項４】 上記はんだ溜部分が上記はんだ突起部分
    からほぼ等しい長さで放射状に延びる請求項３記載のは
    んだ突起構造体。
  5. 【請求項５】 上記はんだ溜部分がはんだ再流動プロセ
    スの間に、該はんだ溜部分の長さに沿って圧力勾配を設
    計する形状である請求項１記載のはんだ突起構造体。
  6. 【請求項６】 上記圧力勾配が上記再流動プロセスの間
    に、上記はんだ突起部分へのはんだの流動速度を加速さ
    せる請求項５記載のはんだ突起構造体。
  7. 【請求項７】 上記圧力勾配が上記再流動プロセスの間
    に上記はんだ突起部分にへのはんだの流動速度を減速さ
    せる請求項５記載のはんだ突起構造体。
  8. 【請求項８】 上記はんだ溜部分が上記超小型電子基板
    から該はんだ溜部分の除去を容易にするノッチを含む請
    求項１記載のはんだ突起構造体。
  9. 【請求項９】 はんだ溜部分とはんだ突起部分とを含む
    はんだ構造体から成り、該はんだ溜部分が、少なくとも
    該溜部分の一部において不均一な幅を有する超小型電子
    基板上のはんだ突起構造体。
  10. 【請求項１０】 離れた位置関係にある基板及び蓋部
    と、 該蓋部と該基板との間を密閉チャンバと定義するため
    に、それらを接続させるはんだリングであり、該はんだ
    リングがそれらと組合わされた少なくとも一個のはんだ
    溜を含むはんだリングと、 該チャンバ内に形成されたＭＥＭＳデバイスとを含んで
    なる超小型電子機械システム（ＭＥＭＳ）モジュール。
  11. 【請求項１１】 上記はんだリングと実質的に同心円を
    なして整列された第２はんだリングを更に含んでなる請
    求項１０記載のＭＥＭＳモジュールであり、該第２はん
    だリングがそれらと組合わされた少なくとも一個のはん
    だ溜を含む。
  12. 【請求項１２】 上記チャンバ内の伸長電気的接触部を
    更に含んでなる請求項１０記載のＭＥＭＳモジュールで
    あり、該伸長電気的接触部が上記蓋部を上記基板に電気
    的に接続する。
  13. 【請求項１３】 上記チャンバが真空を維持するよう制
    御された環境を含む請求項１０記載のＭＥＭＳモジュー
    ル。
  14. 【請求項１４】 離れた位置関係にある基板及びチップ
    と、 該蓋部を該基板に電気的に接続する伸長接触突起と、 該チップを該基板に接続させる複数の機械的突起であ
    り、該機械的突起の少なくとも一個がそれらと組み合わ
    されたはんだ溜を含む複数の機械的突起とを含んでなる
    フリップチップ構造体。
  15. 【請求項１５】 上記機械的突起が再流動後の第１体積
    を、上記伸長接触突起が再流動後の第２体積を有し、上
    記第１体積が上記第２体積よりも大きい請求項１４記載
    のフリップチップ構造体。
  16. 【請求項１６】 超小型電子基板上に突起下部金属組織
    皮膜を形成する段階と、 超小型電子基板上の上記突起下部金属組織皮膜上に、非
    線形はんだ溜部分とはんだ突起部分とを含むはんだ構造
    体を形成する段階とを含んでなる超小型電子基板上には
    んだ突起構造体を形成する方法。
  17. 【請求項１７】 はんだ構造体を形成する上記段階が、
    複数のはんだ溜を含有するはんだ構造体を形成する段階
    を含む請求項１６記載の方法。
  18. 【請求項１８】 はんだ構造体を形成する上記段階が、
    はんだ突起部分を少なくとも部分的に囲むはんだ溜を含
    有するはんだ構造体を形成する段階を含む請求項１６記
    載の方法。
  19. 【請求項１９】 はんだ構造体を形成する上記段階が、
    はんだ溜の長さに沿って圧力勾配を設計する形状のはん
    だ溜を含有するはんだ構造体を形成する段階を含む請求
    項１６記載の方法。
  20. 【請求項２０】 超小型電子基板上に突起下部金属組織
    皮膜を形成する段階と、 超小型電子基板上の該突起下部金属組織皮膜上に、はん
    だ突起部分とそれから延びる複数のはんだ溜部分とを含
    有するはんだ構造体を形成する段階とを含んでなる超小
    型電子基板上にはんだ突起構造体を形成する方法。
  21. 【請求項２１】 超小型電子基板上に接触はんだ突起構
    造体を形成する段階と、 超小型電子基板上に、はんだ溜をそれぞれ有する複数の
    機械的はんだ突起構造体を形成する段階と、 超小型電子基板を第２基板に接続する段階と、 超小型電子基板を第２基板に接続するために、比較的高
    さのある機械的はんだ突起により伸ばされた接触はんだ
    突起と機械的はんだ突起とのはんだを再流動する段階と
    を含んでなるフリップチップ・モジュールを形成する方
    法。
  22. 【請求項２２】 接触はんだ突起構造体を形成する上記
    段階が、第１体積の接触部を形成する段階を含み、複数
    の機械的はんだ突起を形成する上記段階が、機械的はん
    だ突起を形成する段階を含み、第１体積が第２体積より
    も小さい請求項２１記載の方法。
  23. 【請求項２３】 超小型電子基板上に、それらと組合わ
    された少なくとも一個のはんだ溜を含むはんだリングを
    形成する段階と、 超小型電子基板と第２基板との間をチャンバと定義する
    ために、それらを真空環境で接続させる段階と、 チャンバの体積を増大させ、チャンバを該真空環境より
    も比較的低圧にするため、第２基板に対し超小型電子基
    板を密閉するように、はんだリングのはんだを再流動さ
    せる段階とを含んでなるフリップチップ・モジュールを
    形成する方法。
  24. 【請求項２４】 上記はんだリングに実質的に同心円を
    なした第２はんだリングであって、それらと組合わされ
    た少なくとも一個のはんだ溜を含む第２はんだリングを
    形成する段階を更に含む請求項２３記載の方法。
JP20969298A 1997-07-25 1998-07-24 はんだ突起の体積を増大させるための制御された形状のはんだ溜とそれにより形成される構造体 Expired - Lifetime JP3425526B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5376197P 1997-07-25 1997-07-25
US60/053761 1997-07-25

Publications (2)

Publication Number Publication Date
JPH11102926A true JPH11102926A (ja) 1999-04-13
JP3425526B2 JP3425526B2 (ja) 2003-07-14

Family

ID=21986359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20969298A Expired - Lifetime JP3425526B2 (ja) 1997-07-25 1998-07-24 はんだ突起の体積を増大させるための制御された形状のはんだ溜とそれにより形成される構造体

Country Status (5)

Country Link
EP (1) EP0899787A3 (ja)
JP (1) JP3425526B2 (ja)
KR (1) KR100378126B1 (ja)
SG (2) SG99384A1 (ja)
TW (1) TW520628B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338715B2 (en) * 2007-08-28 2012-12-25 Fujitsu Limited PCB with soldering pad projections forming fillet solder joints and method of production thereof
JP2014068015A (ja) * 2012-09-25 2014-04-17 Samsung Electronics Co Ltd バンプ構造体、電気的接続構造体、及びその形成方法
JP2015228472A (ja) * 2014-06-03 2015-12-17 株式会社ソシオネクスト 半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349374B1 (ko) * 1999-12-16 2002-08-21 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100668809B1 (ko) * 2000-06-30 2007-01-16 주식회사 하이닉스반도체 웨이퍼 레벨 패키지
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
GB2381665B (en) * 2001-11-02 2005-06-22 Jetmask Ltd Method of forming a mask on a surface
US7834449B2 (en) * 2007-04-30 2010-11-16 Broadcom Corporation Highly reliable low cost structure for wafer-level ball grid array packaging
FR2924302B1 (fr) * 2007-11-23 2010-10-22 St Microelectronics Grenoble Procede de fabrication de plots de connexion electrique d'une plaque

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
US4201261A (en) * 1977-08-10 1980-05-06 The B. F. Goodrich Company Vehicle tire
JPS5678356U (ja) * 1979-11-12 1981-06-25
GB2194387A (en) * 1986-08-20 1988-03-02 Plessey Co Plc Bonding integrated circuit devices
DE69215377T2 (de) * 1991-08-05 1997-05-15 Motorola Inc Aufschmeltzlötsverfahren zum bilden von einem löthocker auf einer printplatte
US5194137A (en) * 1991-08-05 1993-03-16 Motorola Inc. Solder plate reflow method for forming solder-bumped terminals
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
FR2705832B1 (fr) * 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
JP3263875B2 (ja) * 1993-08-24 2002-03-11 ソニー株式会社 表面実装型電子部品の製造方法及び表面実装型電子部品
US5760526A (en) * 1995-04-03 1998-06-02 Motorola, Inc. Plastic encapsulated SAW device
JP3549208B2 (ja) * 1995-04-05 2004-08-04 ユニティヴ・インターナショナル・リミテッド 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
US6025767A (en) * 1996-08-05 2000-02-15 Mcnc Encapsulated micro-relay modules and methods of fabricating same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338715B2 (en) * 2007-08-28 2012-12-25 Fujitsu Limited PCB with soldering pad projections forming fillet solder joints and method of production thereof
JP2014068015A (ja) * 2012-09-25 2014-04-17 Samsung Electronics Co Ltd バンプ構造体、電気的接続構造体、及びその形成方法
JP2015228472A (ja) * 2014-06-03 2015-12-17 株式会社ソシオネクスト 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0899787A3 (en) 2001-05-16
JP3425526B2 (ja) 2003-07-14
EP0899787A2 (en) 1999-03-03
SG99384A1 (en) 2003-10-27
TW520628B (en) 2003-02-11
KR19990014176A (ko) 1999-02-25
KR100378126B1 (ko) 2003-07-18
SG81933A1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
US6392163B1 (en) Controlled-shaped solder reservoirs for increasing the volume of solder bumps
US5892179A (en) Solder bumps and structures for integrated redistribution routing conductors
US5872404A (en) Interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US7906425B2 (en) Fluxless bumping process
US5798285A (en) Method of making electronic module with multiple solder dams in soldermask window
US5902686A (en) Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
US6590295B1 (en) Microelectronic device with a spacer redistribution layer via and method of making the same
US5633535A (en) Spacing control in electronic device assemblies
US6656827B1 (en) Electrical performance enhanced wafer level chip scale package with ground
US6756671B2 (en) Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US6258703B1 (en) Reflow of low melt solder tip C4's
JP3425526B2 (ja) はんだ突起の体積を増大させるための制御された形状のはんだ溜とそれにより形成される構造体
US6805279B2 (en) Fluxless bumping process using ions
US6429046B1 (en) Flip chip device and method of manufacture
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
US20090315169A1 (en) Frame and method of manufacturing assembly
US6444561B1 (en) Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips
WO2009130442A1 (en) Method of applying a bump to a substrate
US6571468B1 (en) Traceless flip chip assembly and method
CN101728284A (zh) 带有加强筋环的焊料凸点的制造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term