KR19990014176A - 솔더범프의 체적을 증가시키는 제어된 형상의 솔더저장부 및 그에 의해 형성되는 구조 - Google Patents

솔더범프의 체적을 증가시키는 제어된 형상의 솔더저장부 및 그에 의해 형성되는 구조 Download PDF

Info

Publication number
KR19990014176A
KR19990014176A KR1019980029980A KR19980029980A KR19990014176A KR 19990014176 A KR19990014176 A KR 19990014176A KR 1019980029980 A KR1019980029980 A KR 1019980029980A KR 19980029980 A KR19980029980 A KR 19980029980A KR 19990014176 A KR19990014176 A KR 19990014176A
Authority
KR
South Korea
Prior art keywords
solder
bump
substrate
reservoir
solder bump
Prior art date
Application number
KR1019980029980A
Other languages
English (en)
Other versions
KR100378126B1 (ko
Inventor
글렌 에이. 린느
폴 에이. 맥길
Original Assignee
프렌치 베키 알.
엠씨엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프렌치 베키 알., 엠씨엔씨 filed Critical 프렌치 베키 알.
Publication of KR19990014176A publication Critical patent/KR19990014176A/ko
Application granted granted Critical
Publication of KR100378126B1 publication Critical patent/KR100378126B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/042—Remote solder depot on the PCB, the solder flowing to the connections from this depot
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

제어된 형상의 솔더저장부는 솔더범프를 형성하는 솔더의 체적을 증가시키기 위하여, 플로우 단계 중, 부가적 솔더를 범프에 제공한다. 상기 제어된 형상의 솔더저장부는 소정 량의 솔더를 솔더범프에 제공하기 위하여 변형 및 크기를 조정할 수 있다. 따라서 상기 최종의 솔더범프의 높이는 미리 정해질 수 있다. 상기 솔더저장부는 상기 솔더범프 주위를 최소한 부분적으로 감싸는 것과 같이 하여, 최소한의 공간을 차지하도록 변형될 수 있다.
결과적으로 상기 솔더범프는 상기 솔더범프의 요구공간을 추가하거나 제조원가의 상승 없이 증가된 높이를 가질 수 있다. 추가하여, 솔더 플로우에 요구되는 한정된 시간 때문에, 솔더 링 과정중의 단계의 순서를 정하는 방법이 제공된다.

Description

솔더범프의 체적을 증가시키는 제어된 형상의 솔더저장부 및 그에 의해 형성되는 구조
본 발명은 마이크로일렉트로닉 소자의 분야에 관한 것으로, 보다 상세하게는 마이크로일렉트로닉 소자용 솔더범프에 관한 것이다.
고성능 마이크로일렉트로닉 소자는 흔히 다른 마이크로일렉트로닉 소자에 전기적 및 기계적 상호접속을 위하여 솔더볼 또는 솔더범프를 사용한다. 예를 들면, 초대규모 집적회로(VLSI)칩은 솔더볼이나 솔더범프를 사용하여 회로기판 또는 차 수준(next level) 의 패키지기판에 전기적으로 접속될 수 있다. 이러한 접속기술은 또한 Controlled Collapse Chip-C4 즉 플립칩(flip-chip)기술로 칭하여지고, 본 명세서에서는 솔더범프로 칭할 것이다.
이러한 기술의 중요한 발전이 Yung에 의하여 발명되고 본 발명의 양수인에게 양도된 솔더범프 제조방법이라는 제하의 미국특허 제5,162,257호에 개시되어 있다. 이 특허에서, UBM(under bump metallurgy)이 접촉 패드를 포함하는 마이크로일렉트로닉 기판 상에 형성되고, 솔더범프가 그 접촉패드에 대향하여 UBM상에 형성된다. 솔더범프와 접촉패드 사이의 UBM은 솔더범프들 사이의 UBM을 에칭하는 데 사용되는 에칭 용액에 견디는 금속간층(intermetallic)으로 전환된다. 따라서, 솔더범프의 베이스가 보존된다.
많은 경우에, 접촉패드로부터 먼 위치의 기판상에 솔더범프를 형성하고, 또한 접촉패드와 솔더범프 사이에 전기적 접속을 형성하는 것이 소망될 것이다. 예를 들면, 마이크로일렉트로닉 기판은 초기에 기판의 외주부에 배설된 접촉패드와 와이어본딩하도록 설계되어 있을 수 있다. 그 후에, 상기 마이크로일렉트로닉 기판을 그 기판 내측에 솔더범프를 배설할 필요가 있는 적용에 사용하고자 할 수 있다. 솔더범프를 각각의 접촉패드로부터 거리를 두고 기판의 내측 표면에 배설하기 위해서, 상호접속 또는 재분배 경로지정도체가 필요할 수 있다.
Moore 등에 의한 집적회로 다이의 솔더범핑이라는 제하의 미국특허 제5,327,013호에 재분배 경로지정도체 및 솔더범프를 집적회로 다이상에 형성하는 방법이 개시되어 있다. 이 방법은 전기적으로 도전성이고 솔더 습식성이 있는 복합재료의 단자 형성을 포함한다. 상기 단자는 금속접점로부터 멀리 떨어진 패시배이션층 및 패드로부터 금속접점까지 연장하는 러너(runner) 위에 배설되는 본드패드(bond pad)를 포함한다. 솔더보디는 그 본드패드상에 리플로우(reflow)되어 패드에 결합하고 러너를 통해 전기적으로 커플링되는 범프를 형성한다.
그러나, 이 방법에서, 솔더범프는 솔더합금의 미세구(microsphere)를 본드패드상에 압착하여 형성된다. 또한, 리플로우 도중에 러너를 따라 솔더가 퍼지는 현상이 제한된다. 예시된 실시예에서, 고분자성 솔더저항재료로 형성된 솔더스톱(solder stop)을 러너에 적용하여 솔더를 본드패드에 한정시키고 있다.
많은 경우에, 상대적으로 높은 솔더범프를 형성하는 것이 소망된다. 예를 들면, 보다 높은 솔더범프가 플립칩모튤에서 마이크로일렉트로닉 칩과 기판 사이에 보다 큰 개구를 형성함으로써, 향상된 세척 및 언더필(underfill)을 용이하게 한다. 또한, 단위길이당 변형(strain)이 범프높이의 증가에 따라 비례적으로 감소하므로, 일반적으로 더 높은 솔더범프일수록 신뢰성이 좋은 것으로 예상된다.
솔더범프의 높이를 증가시키는 공지의 기법은 동일한 직경의 솔더패드로 솔더의 체적을 증가시키는 것이다. 그러나, 이 기법은 일반적으로 추가의 솔더를 도금 또는 퇴적하기 위해 기판상의 더 많은 공간을 필요로 하고 및/또는 추가의 공정단계를 필요로 한다. 결과적으로, 단일 범프에 필요한 표면적의 증가 및/또는 추가의 솔더를 제공하는 데 따른 추가비용에 의해, 최소한 부분적으로는, 범프의 높이를 증대한 이점이 종종 상쇄된다. 솔더내의 단위길이당 변형을 감소시키는 다른 방법에는 고융점 솔더의 빔(beam), 필러(pillar) 또는 포스트(post)를 주조하는 방법과 이들을 저온 솔더를 사용하여 반도체에 부착하는 방법이 포함된다.
앞에서 언급한 참고사항에도 불구하고, 상대적으로 높이가 높으면서 추가의 표면적을 필요로 하지 않으며 효율적이고 저비용으로 제조될 수 있는 솔더범프에 대한 요구가 계속 존재하고 있다.
따라서 본 발명의 목적은 향상된 솔더범프구조를 제공하는 것이다.
본 발명의 또 다른 목적은 솔더범프의 체적을 증가시키고 그로써 높이를 증가시키는 솔더 재분배저장부(redistribution reservoir)를 구비하는 솔더범프구조를 제공하는 것이다.
본 발명의 또 다른 목적은 마이크로일렉트로닉 소자를 포함하는 밀봉된 체임버의 향상된 진공을 제공하는 것이다.
도 1 내지 도 5는 본 발명에 따른 재분배 경로지정도체(routing conductor)의 제조 중 여러 가지 단계에서의 마이크로일렉트로닉 기판의 측면 단면도이다.
도 6 내지 도 10은 도 1 내지 도 5의 각각에 대응하는 재분배 경로지정도체의 제조 중 여러 가지 단계에서의 마이크로일렉트로닉 기판의 평면도이다.
도 11 내지 도 16은 본 발명에 따른 제어된 형상의 솔더저장부의 다양한 실시예의 평면도이다.
도 17은 저장부의 폭과 솔더의 내부압력 사이의 관계를 설명하는 그래프이다.
도 18은 본 발명의 솔더저장부와 결합하는 플립칩구조의 단면도이다.
도 19는 본 발명에 따른 솔더저장부를 포함하는 기계적 접촉 범프와 전기적 접촉 범프를 포함하는 기판의 평면도이다.
도 20a 내지 도 20c는 본 발명에 따른 제어압력실의 제조 중 여러 가지 단계에서의 마이크로일렉트로닉 기판의 단면도이다.
도 21은 도 20a 내지 도 20c의 상측 기판의 저면도이다.
본 발명의 이러한 목적은, 리플로우단계에서 솔더범프를 형성하는 솔더의 체적을 증가시키기 위해 추가의 솔더를 제공하는 제어된 형상의 솔더저정부에 의해 달성된다. 제어된 형상의 저장부는 소정의 솔더 양을 솔더범프에 제공하도록 형상과 크기가 제어될 수 있다. 따라서, 결과로써 형성되는 솔더범프의 높이는 저장부에 의해 추가되는 솔더체적때문에, 솔더 재분배저장부가 없는 유사한 솔더범프의 높이보다 높게 설정될 수 있음은 물론이다. 많은 마이크로일렉트로닉 칩설계의 엄격한 공간적 요구조건에 적응하기 위해, 솔더저장부의 형상을 최소한의 공간을 차지하도록 할 수 있다. 따라서, 솔더범프는 솔더범프의 공간 필요성에 추가하거나 비용을 증가함이 없이 증가된 높이를 가질 수 있다.
본 발명에 따라 형성된 솔더구조의 다른 장점은 솔더범프의 증가된 높이로 인해 플립칩 구조의 개구 즉 갭이 커지는 점이다. 이점은 플럭스 또는 다른 잔사의 더 효율적인 세척과 더 효율적인 언더필을 가능하게 한다. 보다 높은 솔더범프는 또한 솔더저장부가 없는 전기적 접점 범프와 결합하여 활용되어, 접점 범프가 저장부로부터 추가되는 솔더의 도움으로 형성되는 상대적으로 더 큰 범프에 의해 길어진다. 따라서, 접점 범프는 상대적으로 범프의 체적이 크기때문에 더 긴 길이(즉 높이)에 걸쳐 변형이 분배되므로 신뢰성이 더 좋다.
또 다른 장점은 상대적으로 더 높은 솔더범프는 MEMS 진공패키지에서의 밀봉된 체임버의 체적을 증가시키는 데 및 그에 따라 압력을 감소시키는 데 활용될 수 있다. 이로써 저압의 진공을 만드는 데 일반적으로 필요한 장치없이 더 낮은 압력의 진공조건을 생성할 수 있다. 또한, 솔더 재분배저장부를 포함하는 솔더범프구조와 UBM 양자를 구획하는 데 단일 마스킹단계를 사용할 수 있다.
본 발명의 일 실시예에 따르면, 마이크로일렉트로닉 기판상의 솔더구조는 솔더저장부 및 솔더범프부를 포함하고, 솔더저장부는 비선형의 형상을 갖는다. 솔더저장부는 적은 공간을 차지하기 위해 솔더범프부를 에워 쌀 수 있다. 또한, 솔더구조는 솔더범프부로부터 연장하는 복수의 솔더저장부를 포함할 수 있다. 바람직하게, 반경방향으로 연장하는 솔더저장부는 다양한 길이를 가질 수 있지만, 실질적으로 동일한 길이를 갖는다.
또한, 솔더저장부는 솔더 리플로우 공정중에 솔더저장부의 길이를 따라 압력경사(pressure gradient)를 만들어 내는 형상을 할 수 있다. 따라서, 솔더의 유속을 제어할 수 있고, 이는 특정 환경에서는 매우 소망스러울 수 있다. 압력경사는 솔더범프부로 흐르는 솔더의 유속을 증가시키거나, 또는 감소시킬 수 있다.
솔더범프구조가 차지하는 면적을 줄이기 위해, 솔더저장부는 솔더 리플로우공정 이후에 솔더저장부에 잔류한 솔더를 용이하게 제거할 수 있도록 노치(notch)를 포함할 수 있다. 잔류 솔더의 제거는 UBM의 구리의 불완전 변환을 촉진할 수 있는 납함유율이 높은 솔더를 사용함으로써 더욱 용이해질 수 있다. 따라서, 잔류하는 구리는 후속하는 에칭단계에서 용해 될 수 있고, 그 결과 저장부의 잔류 솔더를 노치에 의해 형성되는 취약점에서 떨어져 나와 에칭 용액 중에 떠오르게 될 수 있다.
본 발명의 또 다른 양태에 따르면, 마이크로일렉트로닉 기판상의 솔더구조는 솔더저장부 및 솔더범프부를 포함하고, 상기 솔더저장부의 폭은 저장부의 최소한 일부분에서 균일하지 않다. 따라서, 솔더저장부내에서 압력경사가 형성되어 솔더 리플로우 공정 중에 범프구조로 흐르는 솔더의 유속을 증감시킬 수 있다. 앞에서 설명한 바와 같이, 솔더 플로요 공정 중 솔더의 유속을 제어하는 것이 특정 적용에서 소망스러울 수 있다.
본 발명의 또 다른 양태에 따르면, 마이크로일렉트로메카닉 시스템(MEMS) 모듈은 기판과, 그에 이격한 관계에 있는 덮개와, 상기 덮개를 기판에 결합하여 그 들 사이에 밀봉된 체임버를 형성하는 솔더 링(solder ring)을 포함하고, 상기 솔더 링은 거기에 연결된 최소한 하나의 솔더저장부를 포함한다. 또한, 상기 장치는 체임버 내에 형성된 MEMS 장치를 포함한다.
상기 제1 솔더 링과 동심을 이루어 정렬하는 제2 솔더 링이 포함될 수 있으며, 제2 솔더 링은 또한 거기에 연결된 최소한 하나의 솔더저장부를 포함한다. 상기 MEMS모듈은 체임버 내에 긴 전기접점을 더 포함할 수 있고, 긴 전기접점은 상기 덮개를 기판에 전기적으로 접속시킨다. 바람직하게, 상기 체임버는 진공상태로 유지되는 제어된 환경이다.
본 발명의 또 다른 양태에 따르면, 플립칩구조는 기판과, 그에 이격한 관계에 있는 칩과, 덮개를 기판에 전기적으로 접속하는 긴 접점 범프와, 칩을 기판에 결합시키는 복수의 기계적 범프를 포함하고, 상기 기계적 범프는 거기에 결합된 솔더저장부를 포함한다. 기계적 범프에 결합된 솔더저장부는 비선형일 수 있고, 앞에서 논의된 바와 같이 폭이 불균일한 부분을 가질 수 있다.
본 발명에 따라 마이크로일렉트로닉 기판 상에 솔더범프구조를 형성하는 방법은, 마이크로일렉트로닉 기판 상에 UBM을 형성하는 단계와, 상기 마이크로일렉트로닉 기판에 대향하여 UBM 상에 솔더구조를 형성하는 단계를 포함하고, 상기 솔더구조는 비선형 솔더저장부 및 솔더범프부를 포함한다. 솔더구조를 형성하는 단계는 복수의 솔더저장부를 포함하는 솔더구조의 형성단계를 포함할 수 있다. 또한, 솔더구조를 형성하는 단계는 솔더범프부 및 솔더범프부 주위를 최소한 부분적으로 에워싸는 저장부를 포함할 수 있다. 또한, 솔더구조를 형성하는 단계는 솔더저장부의 길이를 따라 압력경사를 형성하는 형상을 갖는 솔더저장부를 포함하는 솔더구조의 형성단계를 포함할 수 있다.
본 발명의 또 다른 양태에 따르면, 마이크로일렉트로닉 기판 상에 솔더범프구조를 형성하는 방법은 마이크로일렉트로닉 기판 상에 UBM을 형성하는 단계와, 상기 마이크로일렉트로닉 기판에 대향하여 UBM상에 솔더구조를 형성하는 단계를 포함하고, 상기 솔더구조는 솔더범프부 및 그로부터 연장하는 복수의 솔더저장부를 포함한다.
본 발명의 또 다른 양태에 따르면, 플립칩 모듈을 형성하는 방법은 마이크로일렉트로닉 기판 상에 접점 솔더범프구조를 형성하는 단계와, 상기 마이크로일렉트로닉 기판 상에 복수의 기계적 솔더범프구조를 형성하는 단계를 포함하고, 상기 기계적 솔더범프구조는 거기에 결합된 각각의 솔더저장부를 갖는다. 용융된 솔더가 상기 저장부로부터 범프로 흐르는 데에는 시간이 걸리기 때문에, 본 발명은 납땜조작의 시퀀싱하는 수단을 제공한다. 또한, 상기 방법은 마이크로일렉트로닉 기판을 제2 기판에 정합하는 단계와, 접점 솔더범프 및 기계적 솔더범프의 솔더를 리플로우하여 상기 마이크로일렉트로닉 기판을 상기 제2 기판에 결합하는 단계를 포함하고, 상기 접점 솔더범프는 짧은 지연 후에 형성할 상대적으로 큰 기계적 솔더범프로 인하여 길어진다.
본 발명의 또 다른 양태에 따르면, 플립칩 모듈을 형성하는 방법은 마이크로일렉트로닉 기판 상에 솔더 링을 형성하는 단계와, 여기서 상기 솔더 링은 거기에 결합된 최소한 하나의 솔더저장부를 포함하고, 상기 마이크로일렉트로닉 기판을 진공 하에서 제2 기판에 정합하여 그들 사이에 체임버를 형성하는 단계와, 상기 솔더 링의 솔더를 리플로우하여 상기 마이크로일렉트로닉 기판을 상기 제2 기판에 밀봉하고 상기 체임버의 체적을 증가시키는 단계를 포함한다. 따라서, 밀봉된 체임버의 체적이 증가됨으로써, 상기 체임버는 진공 환경에 비하여 상대적으로 낮은 압력 하에 있게 된다. 상기 방법은 상기 솔더 링과 실질적으로 동심을 이루며 정렬하는 제2 솔더 링을 형성하는 단계를 더 포함하고, 상기 제2 솔더 링은 거기에 결합되는 최소한 하나의 솔더저장부를 포함한다.
본 발명의 다른 특징 및 장점은 첨부하는 도면 및 상세한 설명을 참조함으로써 당업자에게 명백해질 것이다. 그러한 모든 추가적인 특징 및 장점은 다음의 청구의 범위에 정의된 바와 같이, 본 발명의 범위 내에 포함되도록 의도된다.
다음에, 본 발명을 바람직한 실시예를 나타낸 첨부도면을 참조하여 상세하게 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구체화될 수 있고, 여기 개시된 실시예에만 한정하는 것으로 이해하여서는 되지 않고; 오히려 이들 실시예를 제공하여 이 개시가 완전하게 되고, 당해 기술분야의 숙련자에게 본 발명의 범위를 완전하게 전달하게 된다. 도면에 있어서, 층 및 영역의 두께는 명료하게 하기 위하여 확대한 것이다. 동일 참조부호는 전체적으로 동일 요소를 나타낸다.
I. 재분배 경로지정도체
마이크로일렉트로닉 구조(microelectronic structure) 11은, 도 5의 측면도 및 도 10의 평면도에 나타낸 바와 같이, 재분배 경로지정도체 및 융기된 솔더범프(solder bump)를 포함한다. 마이크로일렉트로닉 구조는 접촉패드(contact pad) 14 및 패시배이션층(passivation layer) 12를 기판 15상에 포함한다. 재분배 경로지정도체 17 및 솔더범프 21 각각은 UBM층(under bump metallurgy layer) 16A-B 및 솔더층 22A-B의 각 부분을 포함한다.
재분배 경로지정도체 17은 비교적 긴 솔더부 22B(이하, 솔더저장부라고 칭함)를 각각의 긴 UBM부 16B상에 포함한다. 솔더범프 21은 폭이 큰 솔더부 22A를 각각의 폭이 큰 UBM부 16A상에 포함한다. 도 5에 나타낸 바와 같이, 긴 솔더부 22B는 비교적 얇은 반면 폭이 큰 솔더부 22A는 융기되는 것이 바람직하다.
따라서, 솔더범프 21은 접촉패드 14로부터 비교적 떨어진 기판상의 포인트에 그들 사이에 전기접속을 제공하는 재분배 경로지정도체 17과 함께 위치될 수 있다. 이 배열은, 접촉패드 14를 가진 층을 하나의 소정의 위치에 가지는 기판은 결합된 솔더범프를 제2 위치에 가질 수 있다는 장점을 제공한다. 이것은, 예를 들면, 기판이 와이어접속용으로 배열된 접촉패드를 가진 레이아웃일 때 특히 바람직할 수 있고, 이 기판은 플립칩(flip-chip) 적용에 사용하는 것이 바람직하다. 이 솔더범프 및 재분배 경로지정도체는, 도 1 내지 10을 참조하여 후술하는 바와 같이, 동시에 조립될 수 있다.
재분배 경로지정도체 17은 도시한 바와 같이 직선으로 될 수 있지만, 굴곡부 및 만곡부를 또한 포함한다. 또한, 솔더범프 21은 도시한 바와 같이 원형이거나 또는 장방형과 같은 다른 형상을 가질 수 있다.
솔더범프 21 및 재분배 경로지정도체 17은 동시에 형성되는 것이 바람직하다. 도 1 ∼ 5는 각 조립단계에서의 마이크로일렉트로닉 구조의 측단면도인 반면, 도 6 ∼ 10은 동일 마이크로일렉트로닉 구조의 대응 평면도이다. 마이크로일레트로닉 구조11은 초기에, 도 1 및 6에 나타낸 바와 같이, 패시배이션층 12 및 노출된 접촉패드 14를 기판 15상에 포함한다.
기판 15는 실리콘, 비화갈륨, 탄화규소, 다이아몬드, 또는 당해 기술 분야의 숙련자에게 알려진 다른 기판 물질 등의 반도체 물질층을 포함할 수 있다. 이 반도체물질층은 트랜지스터, 레지스터, 커패시터, 및/또는 인덕터와 같은 하나 이상의 전자소자를 또한 포함할 수 있다. 접촉패드 14는 알루미늄, 구리, 티타늄, AlCu 및 AlTi3과 같은 전술한 금속의 콤비네이션을 포함하는 금속간 화합물, 또는 당해 기술 분야의 숙련자에게 알려진 다른 물질을 포함할 수 있다. 이 콘택트는 기판의 전자소자에 접속되는 것이 바람직하다.
패시배이션층 12는 폴리이미드, 이산화규소, 질화규소, 또는 당해 기술 분야의 숙련자에게 알려진 다른 패시배이션 물질을 포함할 수 있다. 도시한 바와 같이, 패시배이션층 12는 기판 15에 대향하는 콘택트 14의 상단에지부를, 노출된 접촉패드 14의 중앙부는 남겨두고, 커버할 수 있다. 당해 기술 분야의 숙련자는 이해할 수 있는 바와 같이, 기판이라는 용어는 도 1 및 6에서의 패시배이션층 12 및 접촉패드 14를 포함하는 것으로 한정될 수 있다.
UBM층 16은 패시배이션층 상에 형성되어 솔더범프와 접촉패드 14 사이를 연결하고, 도 2 및 7에 나타낸 바와 같이 도금 전극을 제공한다. 또한 UBM층 16은 후속의 공정단계 동안 접촉패드 14 및 패시배이션층 12를 보호하고, 솔더가 부착될 표면을 제공한다. UBM층은, 패시배이션층 12 및 접촉패드 14상에는 크롬층; 크롬층상에는 페이스(phased) 크롬/구리층; 및 페이스층상에는 구리층을 포함하는 것이 바람직하다. 이 구조는 패시베이션층 12 및 접촉패드 14에 부착되어 보호하고, 후술하는 도금된 솔더용 베이스를 또한 제공한다.
또한, UBM층은 본 발명의 양수인에게 양도된 미합중국특허 제 5,767,010호(발명의 명칭: 솔더범프 조립방법 및 티타늄 배리어(barrier)층을 포함하는 구조)에 개시된 바와 같은 티타늄 배리어층을 기판과 크롬층 사이에 포함할 수 있다. 이 티타늄 배리어층은 UBM층의 다른 성분의 제거에 사용되는 에칭 용액으로부터 패시베이션층을 보호하고, 또한 솔더범프와 재분배 경로지정도체 사이에 쇼트(short)를 일으킬 수 있는 잔류물이 패시베이션층 상에 형성되는 것을 방지한다. 티타늄층은 잔류물이 크게 남지 않고 패시베이션층으로부터 용이하게 제거될 수 있다.
각종의 UBM층이, 예를 들면, Dishon에 허여된 미합중국특허 제 4,950,623호(발명의 명칭: 솔더범프 제조법), 영(Yung)에 허여된 미합중국특허 제 5,162,257호(발명의 명칭: 솔더범프 제조법), 및 Mis 등에 허여된 미합중국특허 제 5,767,010호(발명의 명칭: 솔더범프 제조법 및 티타늄 배리어층을 포함하는 구조)에 개시되어 있다. 이들 인용참증 각각은 본 발명의 양수인에게 양도된 것으로, 전체적으로 결합하여 여기에 참조한다.
솔더댐(solder dam) 18이 UMB층 16상에 형성될 수 있다. 이 솔더댐 18은 티타늄 또는 크롬과 같은 불용성물질의 솔더층을 UMB층 16상에 포함하는 것이 바람직하다. 솔더댐 18은, 후술하는 바와 같이, UBM층 16의 솔더로 커버되지 않은 제1(노출된)부분을 제거하기 전에 리플로(reflow) 단계가 행해지는 경우, 솔더를 포함하도록 사용된다. 다음에 마스크층 20이 솔더 댐 18상에 형성된다. 마스크층은 포토레지스터마스크 또는 당해 기술 분야의 숙련자에게 알려진 다른 마스크를 포함할 수 있다.
마스크층 20은 UBM층의 제1 부분에 걸쳐 솔더 댐을 피복하고, 솔더범프 및 재분배 경로지정도체가 형성될 UBM층의 제2 부분에 걸쳐 솔더 댐 18영역을 피복하지 않는 패턴이다. 다음에, 솔더 댐의 커버되지 않은 부분을 제거하고, 이로써 도 3 및 8에 나타낸 바와 같이, UBM층 16의 제2 부분이 커버되지 않는다. 특히, 솔더 댐 및 패턴된 마스크층으로 커버되지 않은 UBM층 16의 제2 부분은 폭이 큰 부분 16A 및 긴 부분 16B를 포함한다.
솔더층 22는, 도 4 및 9에 나타낸 바와 같이, UBM층 16의 제2 부분 상에 전기 도금되는 것이 바람직하다. 솔더는, 당해 기술 분야의 숙련자는 이해할 수 있는 바와 같이, 연속적인 UBM층 16에 전기바이어스를 가하고, 마이크로일렉트로닉 구조를 납 및 주석을 포함하는 용액에 첨가함으로써 전기도금될 수 있다. 이 전자도금 공정로 인하여 솔더층이 UBM층 16의 복수의 제2 부분 상에 동시에 형성된다. 솔더를 마스크층 20상에 도금하지 않는다. 또한, 솔더는 페이스트(paste)로 스크린인쇄, 증착, e-빔 증착. 무전해 증착 또는 당해 기술 분야의 숙련자에게 알려진 다른 방법에 의하여 가해질 수 있다. 또한, 납-주석 솔더를 명세서 전체를 통하여 일례로서 사용하였지만, 당해 기술 분야의 숙련자는 이해할 수 있는 바와 같이, 금 솔더, 납-인듐 솔더, 또는 주석 솔더와 같은 다른 솔더를 사용할 수 있다.
솔더층 22는 긴 부분 22B 및 폭이 큰 부분 22A를 포함한다. 마스크층 20을 제거한 후, 마이크로일레트로닉 구조11을 가열하여 솔더가 긴 솔더부 22B로부터 폭이 큰 솔더부 22A로 흐르게 할 수 있어서, 융기된 솔더범프가 폭이 큰 부분 22A에 형성된다. 솔더 댐 18은, 도 5 및 10에 나타낸 바와 같이, 솔더가 UBM층의 긴 부분 16B 및 폭이 큰 부분 16A를 넘어 유포되는 것을 방지한다.
솔더를 그 액상온도(납 90% 및 주석 10%를 가진 솔더에는 대략 299℃) 이상으로 가열시킬 때 흐르고, 이 공정을 솔더 리플로라고 하는 것이 일반적이다. 리플로 동안, 솔더의 표면장력은 폭이 큰 솔더부 22A의 솔더범프용으로 배설된 비교적 넓은 배열에 걸쳐서는 비교적 낮은 내압을, 그리고 긴 솔더부 22B의 재분배 경로지정도체용으로 배설된 비교적 좁은 배열에 걸쳐서는 비교적 높은 내압을 발생시킨다.
이 내압차이를 균일하게 하기 위하여, 솔더를 긴 솔더부 22B로부터 폭이 큰 솔더부 22A로 흐르게 한다. 따라서, 솔더가 폭이 큰 부분 22A에는 융기된 솔더범프를, 긴 솔더부 22B에는 비교적 얇은 솔더층을 재분배 경로지정도체에 걸쳐 형성한다. 솔더를 그 액상온도 이하로 냉각시킬 때, 솔더는 융기된 솔더범프 및 얇은 솔더층을 포함하는 그 형상을 재분배 경로지정도체에 걸쳐 유지하면서 응고된다.
솔더를 PCB랜드상의 균일 레벨에 스크린인쇄에 의하여 가하고, 솔더의 레벨은 랜드의 일부를 확대시킴으로써 국부적으로 증가될 수 있는 것은 인쇄회로기판 제조분야에서는 공지된 것이다. Swanson의 1995년 1월호 전자 포장 및 생산의 40, 42 페이지 PCB어셈블리: 중국의 어셈블리기술을 참조한다. 그러나, 아는 바로는, 솔더를 마이크로일렉트로닉 기판 상에 균일 레벨로 전자도금 시키고, 다음에 가열하여 융기된 솔더범프를 재분배 경로지정도체와 함께 기판 상에 제조할 수 있음을 실현시킨 것은 출원인이 최초이다.
또한, 미합중국특허 제 5,327,013호(무어 외)에는 솔더합금 중심체를 패드 상에 압착하고, 폴리머 솔더저항물질로 형성된 스톱을 러너(runner)에 가하여 솔더를 본드패드에 매입시킬 수 있다고 개시되어 있다. 이 특허에서는, 리플로 중에 솔더를 러너를 따라서 유포시키는 것은 러너섹션의 폭을 본드패드에 대하여 수축시킴으로써 제한될 수 있다고 개시되어 있으나, 러너섹션의 관련 크기 및 본드패드의 사용으로 솔더가 러너로부터 본드패드로 흘러서 다층레벨의 솔더구조가 형성될 수 있다는 데 대한 제안이 없다. 또한, 이들 인용참증 어느 것도, 긴 부분 및 폭이 큰 부분을 가지는 솔더구조가 UBM층의 마스크에 사용되어 융기된 솔더범프와 함께 재분배 경로지정도체를 단일 마스킹 단계만을 사용하여 형성될 수 있다는 데 대한 제안이 없다.
여기 개시된 방법은, 리플로(액체)솔더의 표면장력 유도 내압의 차이에 따라 긴 솔더부 22B에 얇은 솔더층 및 폭이 큰 솔더부 22A에 융기된 솔더범프를 형성한다. 솔더 액적의 내압 P는 다음 식에 따라 결정된다:
P=2T/r,
여기서, T는 액체 솔더의 표면장력이고, r은 액적의 반경이다.
액체솔더가 UBM층과 같은 편평한 가용성표면상에 있을 때, 식은 다음과 같다:
P=2T/r',
여기서, r'는 액체솔더의 시(視)반경(apparent radius)이고, 시반경은 노출된 솔더표면에 의하여 한정된 아크 반경(곡률반경)이다. 시반경은 솔더와 접하고 있는 UBM층의 제2 부분과 같은 밑에 있는 솔더 습식성 층의 폭에 따라 다르다. 따라서, 리플로 솔더구조의 내압은 솔더와 접하는 UBM층의 제2 부분의 폭에 반비례한다. 즉, 비교적 폭이 넓은 UBM부상의 솔더부는 비교적 낮은 내압을 가지는 반면, 긴(비교적 좁은) UBM부상의 솔더부는 비교적 높은 내압을 가진다. 이 내압은 긴 솔더부 22B와 폭이 큰 솔더부 22A의 시반경이 대체로 동일할 때 균일하게 된다.
따라서, 도 4 및 9에 나타낸 균일 레벨의 솔더층 22가 그 액상온도 이상으로 가열될 때, 솔더가 긴 솔더부 22B로부터 폭이 큰 솔더부 22A로 흘러서 각 부분이 대체로 동일한 시반경을 가지게 되고, 이로써 융기된 솔더범프가 형성된다. 솔더 흐름 단계가 솔더구조로 커버되지 않은 UBM층 16의 제1 부분을 제거하기 전에 행해지는 경우, 솔더부 22A-B와 솔더에 인접한 UBM부 16A-B 사이에 UBM의 제거에 일반적으로 사용되는 에칭 용액에 내성이 있는 금속간이 형성될 수 있다. 따라서, 영(Yung)에게 허여되고, 본 발명의 양수인에게 양도된 미합중국특허 제 5,162,257호(발명의 명칭: 솔더범프 조립방법)에 개시된 바와 같이, 이 금속간은 솔더로 커버되지 않은 UBM의 제1 부분을 제거하는 후속 단계동안 솔더의 언더컷을 저감시킨다.
UBM층 16은 납-주석 솔더의 솔더구조에 인접한 구리층을 포함하는 것이 바람직하다. 따라서, 솔더를 흐르게 하는 단계는, 솔더를 구리와 반응시켜 솔더구조에 인접한 Cu3Sn을 포함하는 금속간 영역을 형성한다. 이 금속간은 UBM층의 제거에 일반적으로 사용되는 에칭 용액과 용이하게 반응하지 않아서 솔더구조의 언더컷이 저감된다.
솔더층 22를 마스크로서 사용하여 솔더 댐 18의 제1 부분 및 솔더에 의해 커버되지 않은 UBM층 16을 선택적으로 에칭하는 것이 바람직하다. 솔더 부분 22A-B에 대하여 UBM층 16을 에칭하는 화학적 에칭 용액을 사용할 수 있다. 따라서 UBM를 패턴하기 위해 추가적인 마스크 단계가 필요하다. 다시 말해, 마스크층 20을 형성하는 것은 솔더 댐 18을 패턴하고(도 3 및 도 8), 도금 단계 중에 UBM층 16의 제2 부분을 선택적으로 노출하고(도 3 및 도 8), 도금 단계 이후에 솔더에 의해 커버되지 않은 UBM층의 제1 부분을 제거하기(도 5 및 도 10) 위해 요구되는 마스크 단계뿐이다.
그렇지 않으면, 솔더가 흐르기 전에 솔더 부분 22A 및22B에 커버되지 않은 UBM 층 16의 제1 부분을 선택적으로 제거할 수 있다. 이러한 경우에, 솔더 부분의 신장되고 확장된 폭 22B, 22A는 각각 UBM 부분의 신장되고 확장된 폭 16B, 16A 상에서만 지지되며, 액화 솔더는 UBM에 대하여 습식성이며, 패시배이션층 12에 대하여 비습식성이다. 따라서 패시배이션층은 솔더 유속(flow) 단계 동안에 솔더를 포함할 수 있으며, 솔더 댐 18을 제거할 수 있다.
그렇지 않으면, 솔더 댐은 Mis 등의 명의의 미합중국 특허 번호 5,767,010 Solder Bump Fabrication Methods and Structures Including a Titanium Barrier Layer에 개시되어 있듯이, UBM 16 상에 구리와 같은 솔더 비습식층을 포함할 수 있으며, UBM층과 마주보는 솔더 비습식층 상에 솔더 습식층을 포함할 수 있다. 솔더 습식층은 솔더가 솔더 댐 또는 마스크에 의해 커버되지 않은 UBM층의 제2 부분뿐만 아니라, 솔더 댐의 일부 상에서 도금되는 것을 허용한다.
따라서 마스크층 20은 UBM층 16의 일부뿐만 아니라 솔더 댐의 일부를 커버하지 않아, 그 결과로 다량의 솔더가 도금되는 것을 허용한다. 마스크층 20 및 그 아래에 놓이는 솔더 습식층의 일부를 제거할 수 있다. 솔더가 흐르도록 하기 위해 열을 인가하는 경우에, 솔더를 솔더 비습식층에 대하여 노출하는 솔더 아래에 놓인 솔더 습식층의 나머지 부분을 솔더로 용해한다. 따라서 솔더를 습식성을 가지는 UBM층의 제2 부분으로 다시 처리할 수 있다.
하나의 예로서, UBM층 16 아래에 놓인 제1 부분은 솔더 댐 18 및 마스크 층 20에 의해 커버된다. 도 3 및 도 8에 도시되어 있듯이, UBM층 16의 제2 부분은 커버되지 않으며 폭이 150마이크로미터이며 길이가 500마이크로미터인 신장부 16B 및 직경이 50 마이크로미터인 원형 확장된 폭부 16A를 가진다. 도 4에 도시되어 있듯이, 그 높이가 일정하게 35마이크로미터인 솔더층 22를 신장부 16A 및 확장된 폭부 16B를 가지는 UBM의 제2 부분 상에서 전기도금할 수 있다. 상기 솔더는 90%의 납과 10%의 주석으로 구성되어 잇다. 마스크층 20을 제거한 후, 솔더를 약 299℃의 액화 온도(liquidus temperature) 이상으로 가열하여, 솔더의 유속을 허용한다.
액화 솔더는 솔더 댐 18에 의해 UBM층 아래에 놓인 습식성 솔더의 제2 부분 16A-B 상에 포함되며, 액화 솔더는 솔더에 대해 비습식성을 가진다. 솔더 구조가 다양한 폭을 가지므로, 높이가 일정하지 않은 경우에는 솔더 구조의 내압이 일정하지 않다. 구체적으로 말하자면, 원래의 솔더 높이에서 솔더의 신장부 22B의 내압은 비교적 높고(약 1.283 × 104Pa 또는 1.86 psi) 솔더의 확장부 22A의 내압은 비교적 낮다(약 3.848 × 103Pa 또는 5.58 psi).
따라서 솔더는 도 1 및 도 10에 도시되어 있듯이 내압이 균등화되어 그 결과로 확장된 솔더 폭부 22A에서 증가된 솔더범프를 형성할 때까지, 신장부 22B로부터 확장된 솔더 폭부 22A로 흐른다. 도 5 및 도 10에서, 또한 솔더 구조에 의해 커버되지 않는 솔더 댐 18 및 UBM층16의 제 1 부분은 제거된다.
이 예에서, 약 3.4 × 103Pa(493 psi)의 내압에서 균형을 이룰 수 있다. 솔더의 신장부 22B의 높이가 약 10마이크로미터이며, 확장된 솔더 폭부 22A의 높이가 약 130 마이크로미터이며, 이들 양 부분의 곡률 반경이 약 281마이크로미터인 경우에는 이러한 균형을 이룬다. 따라서 단일 마스크 단계에 2레벨의 솔더 구조를 제공할 수 잇다. 냉각 시에, 그 형태를 유지하면서 이러한 구조를 굳힌다. 또한 10마이크로미터의 솔더 높이를 가지는 솔더의 신장부 22B는, 솔더에 의해 커버되지 않은 UBM층의 제1 부분을 제거할 때, UBM부 16B 아래에 놓인 각각의 신장부를 마스크하기에 충분하다. 상기한 방법에 의해 형성된 솔더범프가 솔더의 신장부와 비교하여 충분히 증가하여 인쇄 회로 기판에 적당한 접속을 제공하는 것을 보장하기 위해, 솔더 구조의 확장된 폭부의 폭(또는 확장된 폭부가 원형인 경우에는 직경)은 솔더 구조의 신장부의 폭보다 적어도 2배이다.
본원의 도면 및 명세서에서 본 발명의 전형적인 바람직한 실시예에 대하여 서술하고 있으며, 사용된 구체적인 용어는 단지 일반적으로 그리고 서술적으로 사용되었으며, 본 발명을 제한하고자 하는 목적으로 사용되지 않았으며, 본 발명의 범위는 다음의 특허청구범위에 의해 명확해진다.
Ⅱ. 제어된 형태의 솔더저장부(solder reservoir)
상기한 바와 같이, 솔더의 신장부 22B는 솔더의 확장부 22A를 위한 솔더 재분배 저장부로서의 기능을 수행한다. 압력 차에 의해 유도되는 표면 인장은 비교적 높은 압력의 솔더 신장부 22B의 용해된 솔더를 비교적 낮은 압력의 확장 폭부 22A로 흐르게 한다. 증가된 폭부 22A에서의 증가하는 솔더 용량은 증가된 솔더범프를 구성한다. 동일한 패드 직경 및 솔더 도금 두께를 활용하는 경우, 일반적으로 이렇게 구성된 솔더범프의 높이는 솔더 재분배 저장부가 없이 구성된 솔더범프보다 비교적 높다. 따라서, 솔더 재분배 저장소 및 신장된 폭부 사이의 압력 차에 의해 유동된 표면 응력의 이점을 이용하여, 솔더범프와 같은 비교적 높이가 높은 범프를 구현하는 것이 바람직할 수 있다. 보다 효율적이고 보다 신뢰성이 있는 솔더 구조를 생산하기 위해 이러한 압력 차를 이용하는 솔더 구조의 다양한 실시예에 대하여 설명한다.
도 11에는 본 발명에 따른 솔더 구조 30이 도시되어 있다. 솔더 구조 30은 사각 솔더 재분배 저장부 32 및 솔더 재분배 저장부 32를 확장된 폭부와 접속하는 범프 34와 같은 채널 34를 포함한다. 따라서 솔더 구조를 구성하는 솔더를 액체 상태가 될 때까지 가열하여 솔더가 흐르기 때문에, 솔더는 내압 차에 의해 솔더 재분배 저장부 32로부터 채널 34를 통해 범프 36으로 흐르게(일반적으로 솔더 리플로우라고 불리는)된다. 솔더 재분배 저장부 32로부터 추가적으로 흐르는 솔더는 솔더범프를 구성하는 솔더의 양을 증가시켜, 그 결과로 비교적 높이가 높은 솔더범프를 구성한다. 따라서 면적 배열의 인접한 범프 사이의 간격을 활용하여 리플로우 동안에 범프로 흐르는 솔더를 저장할 수 있다.
하나의 예로서, 0.25mm 피치 상의 0.125mm 직경의 패드를 가지는 면적 배역 플립 칩, 0.025mm의 두께의 도금 템플릿의 특성을 위한 최소 간격 및 0.5mm 두께의 도금 솔더를 가정한다. 이러한 환경 하의 솔더범프는 체적이 6.4 E-4 mm3의이며 높이가 0.07mm인 솔더를 가질 수 있다. 그러나 도 11에 도시되어 있는 바와 같이, 솔더범프 패드 주위에 0.063mm 폭 및 0.25mm 평방을 가지는 솔더 재분배 저장부 32를 제공함으로써, 솔더 체적은 1.23 E-3 mm3으로 증가한다.
솔더 구조 30 및 아래에 서술된 다른 구조를 상기한 단일 마스크 과정을 사용하여 제조하는 것이 바람직하지만, 당업자들은 본 발명이 속한 기술 분야에서 공지된 다른 적당한 고체, 액체, 기체 및 일렉트로매카닉 증착 방법을 활용할 수 있다는 것을 인식하게 될 것이다. 또한 솔더범프가 본원에서는 원형 형태로 서술되어 있지만, 당업자는 사각, 직사각형 또는 다각형과 같은 모든 형태의 솔더범프가 가능하다는 것을 인식하게 될 것이다.
솔더 재분배 저장부 32가 사각이지만, 본 발명의 범위 내의 솔더 재분배 저장부를 다른 형태로 할 수 있다는 것을 인식하게 될 것이다. 첨가될 솔더의 양, 유속, 최소 특성 간격 등과 같은 다양한 설계 변수에 의해 솔더 재분배 저장부의 다른 형태 및 크기를 제어할 수 있다. 예를 들어, 도 12에 도시되어 있는 바와 같이, 범프에 추가적으로 솔더를 제공하기 위해 솔더 재분배 저장부 32와 동일한 폭을 가지는 U자 형태의 솔더 재분배 저장부 40을 포함하는 솔더 구조 38을 활용할 수 잇다. 다른 예로서, 도 13에 도시되어 있는 바와 같이, 솔더 구조 50은 다수의 일정하게 신장하는 솔더 재분배 저장부 54에서 범프부 52를 포함한다. 따라서 솔더 재분배 저장부를 특정 크기의 형태로 설계함으로써, 솔더범프의 체적, 높이 및 면적을 정밀하게 제어할 수 있다.
솔더 재분배 저장부를 구성하는 솔더 선이 솔더 유속의 효율이 감소하기 시작하는 중요한 길이에 도달할 수 있다고 생각된다. 이러한 중요한 길이에서 또는 그 근처에서의 유속을 개선하기 위해, 그리고/또는 솔더 유속을 제어하기 위해, 도 14-16에 도시되어 있듯이, 경사(gradient) 선폭을 활용할 수 있다. 도 17에 도시되어 있듯이, 선폭 및 내압은 기본적으로 역비례한다. 따라서 솔더 재분배 저장부가 범프와 먼 원심단에서부터 범프와 인접한 인접단까지 증가하는 선폭을 가지도록 설계함으로써, 솔더의 유속을 증가할 수 있다. 솔더가 완전히 용해되기 전에 솔더를 제거할 수 있도록 플라스틱 유동의 폭 범위를 가지는 솔더의 경우에, 유속의 증가가 바람직할 수 있다. 도 14 및 도 15에 도시되어 있는 바와 같이, 솔더 구조 60, 62는 각각 연속적인 선폭 경사를 가지는 솔더 재분배 저장부 64, 66을 포함한다. 그러나 본 발명에서는 연속적인 선폭 경사가 필요하지 않다. 선폭 경사는 솔더 재분배 저장부를 구성하는 단지 솔더 선의 일부일 수 있다.
그렇지 않으면, 솔더 재분배 저장부 72를 가지는 솔더 구조 70에 의해 도시된 바와 같이, 솔더 재분배 저장부는 유속을 감소시키기 위해 솔더범프와 먼 원심단에서부터 솔더범프와 인접한 인접단까지 감소하는 선폭을 가질 수 있다. 솔더 재분배 저장부의 솔더의 유속을 저속화하는 것은 빠른 유속이 불안정성 및 비예견성을 발생하는 공정 솔더(eutectic solder)와 같은 다양한 경우에 바람직할 수 있다. 구체적으로 말해, 공정 솔더의 불안정성 및 비예견성은 모두 동시에 용해되지 않는 솔더, 고 용해점 합금의 입자 등과 같은 다양한 요소에 의해 야기된다.
상기한 바와 같이, 리플로우 후에 작은 양의 솔더가 솔더 재분배 저장부에 남게 된다. 본원에서 서술한 솔더 재분배 저장부를 기판 상에서 아주 작은 공간을 가지는 형태 및 크기로 구성할 수 있다 할지라도, 리플로우 단계 후에 솔더 재분배 저장부를 제거하는 것이 바람직할 것이다. 본 발명에 따라, UBM의 구리(또는 다른 습식성 금속)층이 금속간(intermetallic)물로 완전히 변환되는 것을 방지하며, 나머지 구리를 UBM 에칭 단계에서 제거할 수 있다. 구리의 제거는 솔더 재분배 저장부의 잔여 솔더를 파손하고 UBM 에칭 용액에서 사라지게 한다. 솔더 재분배 저장부의 작은 양은 솔더저장부가 파손되는 약한 부분(weak point)을 생성하는 좁은 폭 또는 노치 74(도 16)를 가져 그 결과로 파손 지점을 제어할 수 있다.
실례로서, 금속층의 구리를 불완전하게 변환하는 하나의 방법은 납 함유율이 높은 솔더를 사용하는 것이다. 다른 기술은 상기한 기술을 사용하여 구현할 수 있는 신속한 솔더 유속을 사용하여, 구리의 완전한 변환을 위해 솔더 재분배 저장부의 잔여 솔더에 불충분한 양의 주석이 남게 되는 신속한 솔더 유속을 사용하는 것과 관련이 있다. 그러나 다른 기술을 활용하여 구리가 완전히 변환되는 것을 방지하여, 기판의 솔더 재분배 저장부를 해제(release)하는 새크리피셜(sacrificial) 구리층을 생성할 수 있다.
본 발명에 따라 솔더 재분배 저장부를 활용하여 제조된 솔더범프는 동일한 패드 직경 및 도금 두께를 가지며 솔더 재분배 저장부를 가지지 않는 솔더범프보다 높이가 높다. 특히 이것은 리플로우 단계 이후에 칩과 기판 사이의 유동 및 다른 잔여물을 적당하게 세정하는 것이 종종 어려운 플립 칩 설계에서 바람직하다. 이러한 유동 및 다른 잔여물을 불완전하게 제거하는 것은 언더필 에폭시의 불량한 접착, 전기적 누설 또는 금속의 부식과 같은 문제점을 야기할 수 있다. 칩과 기판 사이의 간격이 충분히 크기 않은 경우에는 세정 용액의 경계층이 칩과 기판 사이의 세정 용액의 흐름을 방지하거나 제한하게 된다.
그러나 솔더 재분배 저장부를 사용함으로써 야기되는 높이가 높은 솔더범프는 칩과 기판 사이의 간격을 증가함으로써 세정 용액의 효율을 증가하게 된다.
이와 유사하게 언더필 공정은 증가된 간격 크기의 이점을 이용한다. 언더필 에폭시는 일반적으로 낮은 점성을 가지며, 간격이 너무 작은 경우에는 칩과 기판 사이에서 흐르지 않는다. 높이가 높은 솔더범프는 증가된 세정력을 제공하여, 그 결과로 보다 나은 언더필을 제공한다. 도 11에 도시된 구조가 0250mm의 피치의 크기를 가지며 0.050mm의 높이로 도금되는 경우에는 0.07mm 내지 0.100mm로 증가하는 것으로 예상할 수 있다.
또한 솔더범프의 높이가 높을수록, 솔더범프의 기계적 신뢰성이 더 높아진다. 이것은 상기한 단위 길이당 응력의 감소에 주로 기인한다. 특별한 이점 중의 하나가 단위 길이당 응력이 솔더의 탄성 한계까지 감소하는 응력이다. 이것은 솔더 피로도 오류의 원인이 되는 플라스틱 손상을 제거한다.
플립 칩의 전기적 접속의 신뢰성을 개선하는 본 발명의 다른 적용예가 도 18 및 도 19에 도시되어 있다. 구체적으로 말해, 도 18을 참조하여 설명하면, 칩 80은 본 발명에 의해 관련된 하나 이상의 솔더 리플로우 저장부 84를 가지는 기계적 범프 82 및 칩 80과 기판 88 사이에 전기적 접속을 형성하는 하나 이상의 접속 솔더범프 86(도 19)을 포함할 수 있다. 칩 80 양단에 실질적으로 균등한 도금 두께를 부여하는 경우에, 기계적 범프 82는 접촉 범프 86의 높이가 높아지는 더 큰 체적을 가지게 된다. 접촉 범프 86은 기계적 범프 82와 관련된 접촉 패드 92와 동등하거나 더 큰 접촉 패드 90을 가져야 한다. 접촉 범프 86과 동일하거나 더 큰 크기의 접촉 패드를 사용함으로써, 기계적 범프 82는 접촉 범프 86이 기판 88과 납땜될 때까지 접촉 범프 86보다 크게 성장하지 않는다. 그렇지 않으면, 솔더 재분배 저장부로부터 기계적 범프 86까지 납땜되는 유속은 상기한 적당한 크기 및 형태의 솔더 재분배 저장부를 사용하여 저속화할 수 있다. 도 19에 도시되어 있듯이, 높이가 높은 기계적 범프 82는 칩 80과 기판 88 사이에 접촉 범프 86을 스트레치하는 큰 간격 또는 개구를 생성한다. 상기한 바와 같이, 신장된 접촉 범프 86은 단위 길이당 응력이 감소하기 때문에 보다 신뢰성이 있다. 도 18 및 도 19의 범프 설계 및 구성이 접촉 범프의 신뢰성을 개선하기 위해 접촉 범프를 스트레치하거나 신장하기 위해 활용될 수 있는 범프 및 관련된 솔더 재분배 저장부의 단순한 일례라는 사실을 인식해야 한다.
도 20A-20C 및 21에 도시된 바와 같이. 본 발명의 다른 바람직한 적용예에서, 밀봉 체임버에 개선된 진공을 제공한다. 구체적으로 말해, 리드 또는 캡(102)은 밀봉 체임버 108을 생성하는 기판 106을 결합하기 위해 납땜된 밀봉 링 104의 모양에 맞춰 패턴화된다. 도 21에 잘 도시되어 있듯이, 도시된 실시예에서 본 발명에는 필요하지 않지만 여분을 위해 그리고 신뢰성을 개선하기 위해, 제2 밀봉 링 110을 제공한다. 그럼에도 불구하고 제2 밀봉 링 110이 제1 밀봉 링 104 양단의 압력 차를 감소시킨다. 본 발명에 따라 각 밀봉 링 104와 관련하여, 110은 적어도 하나의 솔더 재분배 저장부 112이다. 솔더 재분배 저장부 112가 도시된 실시예에서는 직사각형이지만, 원하는 목적을 구현하기 위해 솔더 재분배 저장부를 본원에서 서술한 형태와 크기로 구성할 수 있다는 것을 인식해야 한다.
본 발명의 또 다른 바람직한 적용에 있어서, 도 20a - 20c 및 21에 도시된 바와 같이, 밀봉된 체임버내에는 개선된 진공이 형성될 수 있다. 특히, 리드 즉 캡 102이 솔더 밀봉링 104와 패턴으로 되어 기판 106을 접합하여 밀봉된 체임버 108을 형성한다. 도 21에서 잘 알 수 있는 바와 같이 본 발명에서는 필요하지 않지만, 도시된 실시예에 있어서는 제2 밀봉링이 용장도 및 신뢰성을 위하여 배설되어 있다. 그럼에도 불구하고, 제2 밀봉링 110은 제1 밀봉링 104를 가로지르는 압력차를 저감시킨다. 각각의 밀봉링 104, 110이 결합되어, 본 발명에 따른 최소한 하나의 솔더 재분배저장부 112가 형성된다. 도시된 실시예에는 솔더 재분배저장부 112가 장방형이지만, 솔더 재분배저장부는 여기 개시된 바의 형상 및 크기로 될 수 있어서 원하는 결과가 달성될 수 있음을 이해하여야 한다.
마이크로일렉트로메카닉 시스템(MEMS) 장치 112, 또는 진공환경에 바람직한 다른 장치가 체임버 108 내부에 배설되어 있다. MEMS장치 112는 기판 106상에 조립되어 있는 것으로 도시되어 있지만, 당해 기술 분야의 숙련자는 MEMS장치가 리드 102 와 기판 106 중 어느 하나 또는 양자 모두상에 조립될 수 있음을 이해할 것이다.
기판 상에는, 접합영역 114에는 금속화 형태 또는 다른 종래의 솔더 가용성물질이 배설되어 각각의 솔더 밀봉 링 104, 110에 접합된다. 접합영역의 조립은 잘 알려져 있어서 여기에서 더 설명할 필요가 없다. 또한, 캡 102로서 솔더 댐이 사용될 수 있다. 솔더 밀봉 링 104, 110은 도시한 바와 같이 정방형, 또는 원형, 장방형, 6각형, 또는 임의의 다른 형상일 수 있음을 주목하여야 한다.
특히 도 20a ∼ 20c를 참조하면, 캡 102는 초기에 솔더 밀봉 링 104, 110과 도금되어 있다. 다음에, 캡 102를 기판 106상에 위치시켜 솔더 링을 솔더 가용성패드와 함께 기판 106상에 정렬시킨다. 이 처리는 진공환경에서 행하여 얻어진 체임버 108이 진공환경 압력에 있도록 행하는 것이 바람직하다. 리플로 시, 솔더 밀봉 링 104, 110의 크기가 솔더 재분배저장부로부터의 추가 솔더로 증가되고, 이로써 체임버 108의 체적이 팽창된다. 체적의 증가로 체임버 108의 압력이 감소된다. 따라서, 체임버 108의 압력이 밀봉된 진공환경의 압력 보다 낮아진다,
예로서, 상기 간격 높이의 증가를 사용하여, 간격 체적이 0.070mm*A로부터 0.01mm*A로 증가되고, 여기서 A는 밀봉 링으로 밀폐된 영역이다. 그 후, 체적은 10/7 또는 1.43배 이상으로 증가된다. 압력은 체적에 반비례하기 때문에, 압력이 갭의 증가 없이 30% 이하로 된다.
본원의 도면 및 명세서에서 본 발명의 전형적인 바람직한 실시예에 대하여 서술하고 있으며, 사용된 구체적인 용어는 단지 일반적으로 그리고 서술적으로 사용되었으며, 본 발명을 제한하고자 하는 목적으로 사용되지 않았으며, 본 발명의 범위는 다음의 특허청구범위에 의해 명확해진다.
상기 내용 참고

Claims (24)

  1. 형태상 비선형인 솔더저장부 및 솔더범프부를 포함하는 솔더구조를 포함하는 마이크로일렉트로닉 기판 상의 솔더범프구조.
  2. 제1항에 있어서, 상기 솔더저장부는 상기 솔더범프부 주위를 최소한 부분적으로라도 감싸는 솔더범프구조.
  3. 제1항에 있어서, 상기 솔더구조는 상기 솔더범프부로부터 연장된 복수의 솔더저장부를 포함하는 솔더범프구조.
  4. 제3항에 있어서, 상기 솔더저장부는 상기 솔더범프부로부터 실질적으로 동일한 길이만큼 방사상으로 연장되는 솔더범프구조.
  5. 제1항에 있어서, 상기 솔더저장부는 솔더 리플로우 과정 중 상기 솔더저장부의 길이를 따라서 압력경도를 발생하도록 형성된 솔더범프구조.
  6. 제5항에 있어서, 상기 압력경도는 상기 솔더 리플로우 과정 중 솔더의 솔더범프부 방향으로 양의 유속을 발생하는 솔더범프구조.
  7. 제1항에 있어서, 상기 압력경도는 상기 솔더 리플로우 단계 중 솔더의 솔더범프부 방향으로 음의 유속을 발생하는 솔더범프구조
  8. 제1항에 있어서, 상기 솔더저장부는 노치를 포함하여 상기 마이크로일렉트로닉 기판으로부터 상기 솔더범프부의 제거를 용이하게 하는 솔더범프구조.
  9. 솔더저장부 및 솔더범프부를 포함하는 솔더구조를 구비하는 마이크로일렉트로닉 기판상의 솔더범프구조로, 상기 솔더저장부는 최소한 상기 저장부내에 불균일한 폭을 가지는 솔더범프구조.
  10. 기판과 공간적으로 이격된 관계에 있는 리드(lid);
    상기 리드를 상기 기판에 접착하여 그 사이에 밀봉된 체임버를 설정하며, 그것과 함께 결합된 최소한 하나의 솔더저장부를 포함하는 솔더 링;
    상기 체임버 내에 형성된 마이크로일렉트로메카닉시스템(MEMS) 소자;
    를 포함하는 MEMS 모듈.
  11. 제10항에 있어서, 상기 솔더 링과 동심적으로 정렬된 제2 솔더 링을 포함하며, 상기 제2 솔더 링은 그것에 결합된 최소한 하나의 솔더저장부를 더 포함하는 MEMS 모듈.
  12. 제10항에 있어서, 전기적으로 상기 리드를 상기 기판에 연결하는 연장된 전기접촉을 상기 체임버 내에 더 포함하는 MEMS 모듈.
  13. 제10항에 있어서, 상기 체임버는 진공으로 유지되는 제어된 환경을 포함하는 MEMS 모듈.
  14. 플립-칩 구조로,
    기판과 공간적으로 이격된 관계에 있는 리드;
    상기 리드를 상기 기판에 전기적으로 연결하는 연장된 접촉범프;
    상기 칩을 상기 기판에 접착하는 복수의 메카닉 범프로, 상기 범프 중 최소한 하나는 그것에 결합된 솔더범프부를 포함하는 플립-칩 구조.
  15. 제14항에 있어서, 상기 메카닉 범프는 리플로우 후 제1체적을 가지며 상기 연장된 접촉범프는 리플로우 후 제2체적을 가지며, 상기 제1체적은 상기 제2체적보다 큰 플립-칩 구조.
  16. 마이크로일렉트로닉 기판 상에 UBM층을 형성하는 단계;
    비선형의 솔더저장부 및 솔더범프부를 포함하는 솔더구조를 상기 마이크로일렉트로닉 기판의 맞은편 상기 UBM층상에 형성하는 단계;
    로 이루어지는 마이크로일렉트로닉 기판상 솔더범프구조를 형성하는 방법.
  17. 제16항에 있어서, 상기 솔더구조를 형성하는 단계는 복수의 솔더저장부를 구비하는 솔더구조를 형성하는 단계를 포함하는 마이크로일렉트로닉 기판상 솔더범프구조를 형성하는 방법.
  18. 제16항에 있어서, 상기 솔더구조를 형성하는 단계는 상기 솔더범프부 주위를 최소한 부분적으로 감싸는 솔더저장부를 구비하는 솔더구조를 형성하는 단계를 포함하는 마이크로일렉트로닉 기판상 솔더범프구조를 형성하는 방법.
  19. 16항에 있어서, 상기 솔더구조를 형성하는 단계는 솔더저장부의 길이를 따라 압력경도가 발생하도록 형성(shaped)된 솔더저장부를 구비하는 솔더구조를 형성하는 단계를 구비하는 마이크로일렉트로닉 기판상 솔더범프구조를 형성하는 방법.
  20. 마이크로일렉트로닉 기판 상에 UBM층을 형성하는 단계;
    솔더범프부 및 그곳으로부터 연장된 복수의 솔더저장부를 포함하는 솔더구조를 상기 마이크로일렉트로닉 기판의 맞은편 상기 UBM층상에 형성하는 단계;
    로 이루어지는 마이크로일렉트로닉 기판상 솔더범프구조를 형성하는 방법.
  21. 마이크로일렉트로닉 기판 상에 접촉솔더범프구조를 형성하는 단계;
    솔더저장부를 가지는 복수의 메카닉 솔더범프 구조를 상기 마이크로일렉트로닉 기판 상에 형성하는 단계;
    상기 마이크로일렉트로닉 기판을 제2기판에 일치시키는 단계;
    상기 마이크로일렉트로닉 기판을 제2기판에 접착시키기 위하여 상기 접촉솔더범프 및 상기 메카닉 솔더범프의 솔더를 리플로우하는 단계로, 상기 접촉솔더범프는 비교적 큰 메카닉 솔더범프에 의하여 연장되는 단계;
    를 구비하는 플립-칩 모듈 형성방법.
  22. 제21항에 있어서, 접촉솔더범프를 형성하는 단계는, 제2체적보다 적은 제1체적의 접촉을 형성하는 단계 및 메카닉 솔더범프를 형성하는 단계를 포함한 복수의 메카닉 솔더범프를 형성하는 단계를 구비하는 플립-칩 모듈 형성방법.
  23. 최소한 하나의 솔더저장부와 결합한 솔더 링을 마이크로일렉트로닉 기판 상에 형성하는 단계;
    상기 마이크로일렉트로닉 기판을 진공환경하의 제2기판에 일치시켜 그 사이에 체임버를 형성하는 단계;
    상기 체임버의 체적을 증가시키기 위하여 상기 제2기판에 대하여 상기 마이크로일렉트로닉 기판을 밀봉하기 위하여 상기 솔더 링의 솔더를 리플로우하여 상기 체임버가 상기 진공환경보다 상대적으로 압력이 낮도록 하는 단계;
    를 구비하는 플립-칩 모듈 형성단계.
  24. 제23항에 있어서, 최소한 하나 이상의 솔더저장부와 결합한 제2솔더 링을 상기 솔더 링과 실질적으로 동심적으로 정렬하는 단계를 구비하는 플립-칩 모듈 형성단계.
KR10-1998-0029980A 1997-07-25 1998-07-24 솔더범프의체적을증가시키는제어된형상의솔더저장부및그에의해형성되는구조 KR100378126B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5376197P 1997-07-25 1997-07-25
US60/053,761 1997-07-25

Publications (2)

Publication Number Publication Date
KR19990014176A true KR19990014176A (ko) 1999-02-25
KR100378126B1 KR100378126B1 (ko) 2003-07-18

Family

ID=21986359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0029980A KR100378126B1 (ko) 1997-07-25 1998-07-24 솔더범프의체적을증가시키는제어된형상의솔더저장부및그에의해형성되는구조

Country Status (5)

Country Link
EP (1) EP0899787A3 (ko)
JP (1) JP3425526B2 (ko)
KR (1) KR100378126B1 (ko)
SG (2) SG99384A1 (ko)
TW (1) TW520628B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349374B1 (ko) * 1999-12-16 2002-08-21 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100668809B1 (ko) * 2000-06-30 2007-01-16 주식회사 하이닉스반도체 웨이퍼 레벨 패키지

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
GB2381665B (en) * 2001-11-02 2005-06-22 Jetmask Ltd Method of forming a mask on a surface
US7834449B2 (en) * 2007-04-30 2010-11-16 Broadcom Corporation Highly reliable low cost structure for wafer-level ball grid array packaging
JP4962217B2 (ja) * 2007-08-28 2012-06-27 富士通株式会社 プリント配線基板及び電子装置製造方法
FR2924302B1 (fr) * 2007-11-23 2010-10-22 St Microelectronics Grenoble Procede de fabrication de plots de connexion electrique d'une plaque
KR20140041975A (ko) * 2012-09-25 2014-04-07 삼성전자주식회사 범프 구조체 및 이를 포함하는 전기적 연결 구조체
JP2015228472A (ja) * 2014-06-03 2015-12-17 株式会社ソシオネクスト 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
US4201261A (en) * 1977-08-10 1980-05-06 The B. F. Goodrich Company Vehicle tire
JPS5678356U (ko) * 1979-11-12 1981-06-25
GB2194387A (en) * 1986-08-20 1988-03-02 Plessey Co Plc Bonding integrated circuit devices
DE69215377T2 (de) * 1991-08-05 1997-05-15 Motorola Inc Aufschmeltzlötsverfahren zum bilden von einem löthocker auf einer printplatte
US5194137A (en) * 1991-08-05 1993-03-16 Motorola Inc. Solder plate reflow method for forming solder-bumped terminals
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
FR2705832B1 (fr) * 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
JP3263875B2 (ja) * 1993-08-24 2002-03-11 ソニー株式会社 表面実装型電子部品の製造方法及び表面実装型電子部品
US5760526A (en) * 1995-04-03 1998-06-02 Motorola, Inc. Plastic encapsulated SAW device
JP3549208B2 (ja) * 1995-04-05 2004-08-04 ユニティヴ・インターナショナル・リミテッド 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
US6025767A (en) * 1996-08-05 2000-02-15 Mcnc Encapsulated micro-relay modules and methods of fabricating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349374B1 (ko) * 1999-12-16 2002-08-21 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100668809B1 (ko) * 2000-06-30 2007-01-16 주식회사 하이닉스반도체 웨이퍼 레벨 패키지

Also Published As

Publication number Publication date
EP0899787A3 (en) 2001-05-16
JPH11102926A (ja) 1999-04-13
JP3425526B2 (ja) 2003-07-14
EP0899787A2 (en) 1999-03-03
SG99384A1 (en) 2003-10-27
TW520628B (en) 2003-02-11
KR100378126B1 (ko) 2003-07-18
SG81933A1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
US6392163B1 (en) Controlled-shaped solder reservoirs for increasing the volume of solder bumps
US5698465A (en) Process for manufacturing an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
KR100425750B1 (ko) 마이크로일렉트로닉 기판용 솔더범프구조체
US5902686A (en) Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
US7906425B2 (en) Fluxless bumping process
US9012266B2 (en) Copper post solder bumps on substrates
US6590295B1 (en) Microelectronic device with a spacer redistribution layer via and method of making the same
US6656827B1 (en) Electrical performance enhanced wafer level chip scale package with ground
US20040087057A1 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
KR100568006B1 (ko) 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
US6696356B2 (en) Method of making a bump on a substrate without ribbon residue
US7884471B2 (en) Solder bump and related intermediate structure having primary and secondary portions and method of manufacturing same
US6805279B2 (en) Fluxless bumping process using ions
KR100378126B1 (ko) 솔더범프의체적을증가시키는제어된형상의솔더저장부및그에의해형성되는구조

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080318

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee