CN110707013A - 一种电镀法制作大锡球方法 - Google Patents

一种电镀法制作大锡球方法 Download PDF

Info

Publication number
CN110707013A
CN110707013A CN201910904868.7A CN201910904868A CN110707013A CN 110707013 A CN110707013 A CN 110707013A CN 201910904868 A CN201910904868 A CN 201910904868A CN 110707013 A CN110707013 A CN 110707013A
Authority
CN
China
Prior art keywords
layer
sacrificial layer
manufacturing
electroplating
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910904868.7A
Other languages
English (en)
Inventor
郁发新
冯光建
王永河
马飞
程明芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimeike Microelectronics Co Ltd
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimeike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimeike Microelectronics Co Ltd filed Critical Zhejiang Jimeike Microelectronics Co Ltd
Priority to CN201910904868.7A priority Critical patent/CN110707013A/zh
Publication of CN110707013A publication Critical patent/CN110707013A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种电镀法制作大锡球方法，具体包括如下步骤：101)基础层制作步骤、102)辅助层制作步骤、103)电镀步骤、104)大锡球制作步骤；本发明提供工艺制作简单、成本较低的一种电镀法制作大锡球方法。

Description

一种电镀法制作大锡球方法
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种电镀法制作大锡球方法。
背景技术
晶圆级封装技术是先进封装领域用的最广的一种技术，尤其是对于消费类产品，晶圆级封装以其尺寸小，重量轻，厚度薄等优点，被广泛应用于移动电子设备，微型功能设备上。
晶圆级封装对外焊接互联一般用焊锡球或者金属凸点，焊锡球的制作工艺包括直接植球，用焊锡膏制作焊球以及电镀工艺制作焊球，凸点则包括种植金属柱和电镀凸点两种。但是在电镀制作焊锡球的工艺中，电镀锡的高度会受到光刻胶层的厚度影响，如果要制作较大的焊球，则需要电镀非常厚的焊锡，现在的光刻涂胶工艺一般很难做到。如果增加电镀面积，则可以增加电镀锡的量，却增加了焊球的底座，焊球仍然不能做的太大。
发明内容
本发明克服了现有技术的不足，提供一种电镀法制作大锡球方法。
本发明的技术方案如下：
一种电镀法制作大锡球方法，具体包括如下步骤：
101)基础层制作步骤：载板上表面制作牺牲层，牺牲层的厚度范围在10nm到100um之间；牺牲层采用光刻胶、氧化硅、氮化硅或金属层，牺牲层的沉积方式采用旋涂工艺、气相沉积工艺或者物理气相沉积工艺；通过光刻和刻蚀工艺，在牺牲层表面开口使载板上的互联焊盘露出；
通过物理溅射，磁控溅射或者蒸镀工艺在牺牲层上方制作种子层，种子层与牺牲层形成基础层；或者通过上述方法将种子层与牺牲层颠倒制作形成基础层；
102)辅助层制作步骤：在步骤101)的种子层上表面制作做光刻胶，光刻胶厚度在1um到200um之间；通过曝光显影工艺露出载板上的互联焊盘；
103)电镀步骤：电镀金属沉积，金属采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合，金属沉积采用一层或多层结构；通过湿法浸泡或者干法刻蚀工艺去除步骤102)中的光刻胶，再通过湿法腐蚀工艺去除步骤101)中的种子层；
104)大锡球制作步骤：通过湿法腐蚀或者干法刻蚀工艺去除牺牲层；对载板上表面涂布助焊剂，通过回流焊，清洗助焊剂得到大锡球。
进一步的，刻蚀工艺包括干法刻蚀和湿法刻蚀。
进一步的，种子层厚度范围在1nm到100um，其本身结构为一层或多层结构，其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。
本发明相比现有技术优点在于：本发明通过在载板表面先制作一层基础层，然后在基础层上面制作电镀焊锡，最后去除基础层，回流得到大焊球。
附图说明
图1为本发明的载板设置牺牲层示意图；
图2为本发明的图1设置种子层示意图；
图3为本发明的图2设置光刻胶示意图；
图4为本发明的图3经过曝光显影后的示意图；
图5为本发明的图4电镀金属示意图；
图6为本发明的图5去除光刻胶示意图；
图7为本发明的图6去除牺牲层示意图；
图8为本发明的示意图；
图9为本发明的载板设置种子层示意图；
图10为本发明的图9设置牺牲层示意图；
图11为本发明的图10设置光刻胶示意图；
图12为本发明的图11经过曝光显影后的示意图；
图13为本发明的图12电镀金属示意图；
图14为本发明的图13去除光刻胶示意图；
图15为本发明的图14去除牺牲层示意图。
图中标识：载板101、牺牲层102、互联焊盘103、种子层104、光刻胶105、电镀金属106、大锡球107。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例1：
如图1至图8所示，一种电镀法制作大锡球107方法，具体包括如下步骤：
101)基础层制作步骤：载板101上表面制作牺牲层102，牺牲层102的厚度范围在10nm到100um之间；牺牲层102可以是光刻胶105，PI等有机膜，也可以是氧化硅，氮化硅等无机氧化膜，或者是其他金属层。牺牲层102的沉积方式采用旋涂工艺、气相沉积工艺或者物理气相沉积工艺；通过光刻和刻蚀工艺，在牺牲层102表面开口使载板101上的互联焊盘103露出。此处刻蚀工艺包括干法刻蚀和湿法刻蚀。
通过物理溅射，磁控溅射或者蒸镀工艺在牺牲层102上方制作种子层104，种子层104与牺牲层102形成基础层。其中种子层104厚度范围在1nm到100um，其本身结构为一层或多层结构，其材质采用钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。
载板101采用4、6、8、12寸大小中的一种尺寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
102)辅助层制作步骤：在步骤101)的种子层104上表面制作做光刻胶105，光刻胶105厚度在1um到200um之间；通过曝光显影工艺露出载板101上的互联焊盘103。
103)电镀步骤：电镀金属106沉积bumping，金属采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合，也可以是其他低熔点合金，如镓合金等。金属沉积采用一层或多层结构；通过湿法浸泡或者干法刻蚀工艺去除步骤102)中的光刻胶105，再通过湿法腐蚀工艺去除步骤101)中的种子层104；
104)大锡球107制作步骤：通过湿法腐蚀或者干法刻蚀工艺去除牺牲层102；对载板101上表面涂布助焊剂，通过回流焊，清洗助焊剂得到大锡球107。
实施例2：
如图9至图15所示，一种电镀法制作大锡球107方法，具体包括如下步骤：
101)基础层制作步骤：在载板101上表面制作种子层104，种子层104厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。在种子层104上表面制作牺牲层102，牺牲层102可以是光刻胶105，PI等有机膜，也可以是氧化硅，氮化硅等无机氧化膜，或者是其他金属层。
牺牲层102的沉积方式包括旋涂工艺，气相沉积工艺或者物理气相沉积工艺；牺牲层102的厚度范围在10nm到100微米之间；通过光刻和刻蚀工艺，在牺牲层102表面开口使互联焊盘103露出，此处刻蚀工艺包括干法刻蚀和湿法刻蚀。
载板101采用4、6、8、12寸大小中的一种尺寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
102)辅助层制作步骤：在步骤101)的牺牲层102上表面制作做光刻胶105，光刻胶105厚度在1um到200um之间；通过曝光显影工艺露出载板101上的互联焊盘103。
103)电镀步骤：电镀金属106沉积bumping，金属采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合，也可以是其他低熔点合金，如镓合金等。金属沉积采用一层或多层结构；通过湿法浸泡或者干法刻蚀工艺去除步骤102)中的光刻胶105，再通过湿法或者干法腐蚀工艺去除步骤101)牺牲层102。
104)大锡球107制作步骤：通过湿法腐蚀或者干法刻蚀工艺去除牺牲层102；对载板101上表面涂布助焊剂，通过回流焊，清洗助焊剂得到大锡球107。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (3)

1.一种电镀法制作大锡球方法，其特征在于：具体包括如下步骤：
101)基础层制作步骤：载板上表面制作牺牲层，牺牲层的厚度范围在10nm到100um之间；牺牲层采用光刻胶、氧化硅、氮化硅或金属层，牺牲层的沉积方式采用旋涂工艺、气相沉积工艺或者物理气相沉积工艺；通过光刻和刻蚀工艺，在牺牲层表面开口使载板上的互联焊盘露出；
通过物理溅射，磁控溅射或者蒸镀工艺在牺牲层上方制作种子层，种子层与牺牲层形成基础层；或者通过上述方法将种子层与牺牲层颠倒制作形成基础层；
102)辅助层制作步骤：在步骤101)的种子层上表面制作做光刻胶，光刻胶厚度在1um到200um之间；通过曝光显影工艺露出载板上的互联焊盘；
103)电镀步骤：电镀金属沉积，金属采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合，金属沉积采用一层或多层结构；通过湿法浸泡或者干法刻蚀工艺去除步骤102)中的光刻胶，再通过湿法腐蚀工艺去除步骤101)中的种子层；
104)大锡球制作步骤：通过湿法腐蚀或者干法刻蚀工艺去除牺牲层；对载板上表面涂布助焊剂，通过回流焊，清洗助焊剂得到大锡球。
2.根据权利要求1所述的一种电镀法制作大锡球方法，其特征在于：刻蚀工艺包括干法刻蚀和湿法刻蚀。
3.根据权利要求1所述的一种电镀法制作大锡球方法，其特征在于：种子层厚度范围在1nm到100um，其本身结构为一层或多层结构，其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。
CN201910904868.7A 2019-09-24 2019-09-24 一种电镀法制作大锡球方法 Pending CN110707013A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910904868.7A CN110707013A (zh) 2019-09-24 2019-09-24 一种电镀法制作大锡球方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910904868.7A CN110707013A (zh) 2019-09-24 2019-09-24 一种电镀法制作大锡球方法

Publications (1)

Publication Number Publication Date
CN110707013A true CN110707013A (zh) 2020-01-17

Family

ID=69195900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910904868.7A Pending CN110707013A (zh) 2019-09-24 2019-09-24 一种电镀法制作大锡球方法

Country Status (1)

Country Link
CN (1) CN110707013A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111690962A (zh) * 2020-03-02 2020-09-22 浙江铖昌科技有限公司 一种基于电镀工艺制作大焊锡球的方法
CN112981482A (zh) * 2021-02-02 2021-06-18 无锡华友微电子有限公司 一种在半导体晶圆上电镀导电材质的方法
CN113173552A (zh) * 2021-04-09 2021-07-27 深圳清华大学研究院 具有导电性能的大尺度超滑元件及其加工工艺、大尺度超滑系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627512A (zh) * 2003-12-10 2005-06-15 富士通株式会社 半导体器件及其制造方法
US20100117229A1 (en) * 2001-09-21 2010-05-13 Madhav Datta Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
CN101847592A (zh) * 2010-04-09 2010-09-29 中国科学院上海微系统与信息技术研究所 一种基于电镀工艺制备铟焊球阵列方法
CN102881604A (zh) * 2011-07-12 2013-01-16 格罗方德半导体公司 在回焊前清洗焊料凸块的方法
CN104505376A (zh) * 2014-12-19 2015-04-08 华天科技（西安）有限公司 一种细节距钎料柱凸点互连结构及其制备方法
CN104952735A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 具有金属柱的芯片封装结构及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117229A1 (en) * 2001-09-21 2010-05-13 Madhav Datta Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
CN1627512A (zh) * 2003-12-10 2005-06-15 富士通株式会社 半导体器件及其制造方法
CN101847592A (zh) * 2010-04-09 2010-09-29 中国科学院上海微系统与信息技术研究所 一种基于电镀工艺制备铟焊球阵列方法
CN102881604A (zh) * 2011-07-12 2013-01-16 格罗方德半导体公司 在回焊前清洗焊料凸块的方法
CN104952735A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 具有金属柱的芯片封装结构及其形成方法
CN104505376A (zh) * 2014-12-19 2015-04-08 华天科技（西安）有限公司 一种细节距钎料柱凸点互连结构及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111690962A (zh) * 2020-03-02 2020-09-22 浙江铖昌科技有限公司 一种基于电镀工艺制作大焊锡球的方法
CN112981482A (zh) * 2021-02-02 2021-06-18 无锡华友微电子有限公司 一种在半导体晶圆上电镀导电材质的方法
CN113173552A (zh) * 2021-04-09 2021-07-27 深圳清华大学研究院 具有导电性能的大尺度超滑元件及其加工工艺、大尺度超滑系统
CN113173552B (zh) * 2021-04-09 2023-06-23 深圳清华大学研究院 具有导电性能的大尺度超滑元件及其加工工艺、大尺度超滑系统

Similar Documents

Publication Publication Date Title
US7199036B2 (en) Under-bump metallization layers and electroplated solder bumping technology for flip-chip
US7566650B2 (en) Integrated circuit solder bumping system
US7364998B2 (en) Method for forming high reliability bump structure
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US8211789B2 (en) Manufacturing method of a bump structure having a reinforcement member
JP2004048012A (ja) 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法
CN110707013A (zh) 一种电镀法制作大锡球方法
US8399348B2 (en) Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
USRE49286E1 (en) Method of making flip chip
KR101803746B1 (ko) 반도체 칩, 적층형 반도체 패키지 및 그 제조방법
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
US6458683B1 (en) Method for forming aluminum bumps by CVD and wet etch
US20060231927A1 (en) Semiconductor chip mounting body and manufacturing method thereof
CN110739237A (zh) 一种新型电镀法制作大锡球方法
US20090014897A1 (en) Semiconductor chip package and method of manufacturing the same
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
US6723630B2 (en) Solder ball fabrication process
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
US10217687B2 (en) Semiconductor device and manufacturing method thereof
CN110676175A (zh) 一种键合工艺制作大锡球的方法
USRE48422E1 (en) Method of making flip chip
WO2009130442A1 (en) Method of applying a bump to a substrate
TWI450371B (zh) 半導體裝置及其製造方法
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200117