CN104505376A - 一种细节距钎料柱凸点互连结构及其制备方法 - Google Patents

一种细节距钎料柱凸点互连结构及其制备方法 Download PDF

Info

Publication number
CN104505376A
CN104505376A CN201410799238.5A CN201410799238A CN104505376A CN 104505376 A CN104505376 A CN 104505376A CN 201410799238 A CN201410799238 A CN 201410799238A CN 104505376 A CN104505376 A CN 104505376A
Authority
CN
China
Prior art keywords
solder
layer
post
solder post
chip base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410799238.5A
Other languages
English (en)
Inventor
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201410799238.5A priority Critical patent/CN104505376A/zh
Publication of CN104505376A publication Critical patent/CN104505376A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种细节距钎料柱凸点互连结构及其制备方法，属于微电子先进封装技术领域。该结构特征是芯片表面的钎料柱凸点包括凸点下金属层、钎料柱以及钎料柱顶部的钎料球，钎料柱的熔点高于钎料球。形成该结构的一个方法是：在芯片晶圆表面的金属焊盘上溅射粘附层和种子层；涂胶、曝光、显影，形成凸点开口图案；然后电镀钎料柱至一定高度，通过印刷钎料膏或真空液态钎料填充低熔点钎料层至一定高度；之后去除厚光刻胶层；回流形成钎料柱凸点；以凸点为掩模刻蚀凸点下金属层。本发明形成的细节距凸点具有熔点低的特性，可以在低温下倒装回流，同时由于钎料柱比金属凸点柱具有更好的塑性和延展性，倒装回流工艺形成的焊点结构具有较低应力，有利于改善Cu low-K芯片可靠性，同时在凸点材料选择方面具有很大灵活性。

Description

一种细节距钎料柱凸点互连结构及其制备方法
技术领域
本发明涉及微电子封装技术、MEMS技术以及三维集成技术领域，特别涉及一种晶圆级微凸点制备技术，具体是一种细节距钎料柱凸点互连结构及其制备方法。
背景技术
随着CMOS工艺从向20nm及其以下的节点的不断推进，芯片I/O数急剧增加。I/O数目的增加，促使微凸点技术向着超高密度方向不断发展。使用凸点互连的倒装芯片逐渐取代引线键合成为目前高密度互连的主流。
随着对微凸点的节距要求越来越小，密度越来越高的趋势，凸点的制作工艺也在不断进步。工业界普遍采用的微凸点有钎料凸点和铜柱凸点两种。对于钎料凸点来说，考虑到凸点球形比率和足够的凸点高度以保证底部填充胶的流动性，凸点的节距一般为150μm，最小可以达到120μm。再小的话，钎料凸点在回流互连过程中就会因为钎料球之间接触在一起而造成短路。
铜柱凸点在Flip-chip技术的晶圆级凸点制造和微组装工艺中逐渐呈现。由于钎料凸点在回流过程中会坍塌，造成小节距钎料凸点制作无法保证足够的凸点高度，会影响底部填充和器件可靠性。铜柱微凸点是由铜柱和顶部钎料帽构成，铜柱没有坍塌问题，且具有可大于1：1的高度直径比，而钎料帽所占比例较少，所造成的坍塌影响小，所以它能在保证凸点高度的同时还可以减小节距，从而可以增加凸点密度以提高I/O互连密度。
虽然铜柱凸点在倒装互连中有优异的性能，也存在着一些问题。首先，在倒装互连中，钎料是实现冶金互连的关键，过薄在互连中造成虚焊或不连接，造成失效。钎料在不造成坍塌以及相邻凸点不短路的情况下，厚度越高越有利于弥补基板翘曲，凸点高度差异，从而提高倒装互连。铜柱凸点由于其物理结构的因素，钎料的厚度有一定的限制，厚度高会造成钎料从铜柱上坍塌，引起失效。进一步地，由于先进芯片中Cu low-K材料的使用，对互连可靠性提出了越来越苛刻的要求。由于铜的高弹性模量导致的应力问题，使得它在20nm节点及以下芯片的倒装中的应用会有很大挑战，必须优化材料与工艺参数，满足可靠性需要。另外，由于电镀铜柱凸点的钎料选择面较小，大多是锡或锡银，熔点高，回流曲线最高温度在260度左右，高温回流会造成基板翘曲，焊点应力大，也容易造成low-K层断裂。对于可改善界面可靠性的多元化化合金，电镀铜柱凸点也难以做到。
Advanpack Solutions公司的专利(US 6578754B1，2003授权)覆盖了目前铜柱微凸点的基本构成，即铜柱和顶部钎料两个构成。该专利严格规定了铜柱的高度要大于50μm。中国发明专利(申请号CN201010527576.5)提出了一种新的多元钎料凸点的合成技术在电镀基础上改进工艺，使得凸点可以获得微合金化。其工艺简单，避免了多元合金电镀的困难。
美国发明专利(US6348401B1)提出了一个可以获得更好共面性的钎料凸点制备方法，但该方法也不能拓展钎料凸点到细节距的应用。美国发明专利(5805853)提出了一种多级别的互连技术，提到了高熔点钎料上在制备低熔点钎料，但是该高熔点钎料是球形，也不能满足细节距互连要求。美国专利申请(US2005/0017376A1)披露了一个凸点结构，凸点中部是金属柱，下面和上面是钎料材料，这个种结构有利于减少应力，提高互连界面可靠性。问题是该技术路线成本高，难以应用。
美国专利申请(US20120305631A1)提出一种利用IMS(Injection moldedsolder)的方法制作均一高度的焊球凸点。利用光刻胶作为掩膜以及IMS技术使得焊料在低压下形成均一高度的焊球凸点。本专利可以试用于电镀铜柱凸点(copper pillar)、溅射UBM焊球凸点以及化镀UBM焊球凸点。该方法中任然是在铜柱或金属柱上制作钎料球，如图1所示。
因此，仍然需要新的技术，满足高端芯片细节距、超细节距(30μm以下)的凸点互连技术与解决方案。
发明内容
本发明针对细节距、超细节距的凸点互连技术提出一种细节距钎料柱凸点互连结构及其制备方法，通过高温钎料柱来取代铜柱，用钎料柱顶部低温钎料来进行互连。
一种细节距钎料柱凸点互连结构，该结构包括一个芯片基底，芯片基底上部至少有一个钎料柱凸点，钎料柱凸点包括钎料柱、钎料球和凸点下金属层，钎料球与钎料柱顶部相连，凸点下金属层与钎料柱底部连接，芯片基底顶部连接有金属焊盘，凸点下金属层下部与金属焊盘连接；钎料柱的熔点高于200度，高度大于5微米，钎料球熔点小于180度，形成钎料球的回流温度不高于200度。
利用该结构，首先钎料柱比铜柱有更优良的延展性和塑性，利用顶部低温钎料互连可以降低倒装芯片工艺温度，减少倒装过程中基板的翘曲。进一步地，低熔点钎料和高熔点钎料柱之间在回流过程中可以互扩散，能够为倒装互连时提供等多的液态钎料，从而弥补钎料共面性以及基板翘曲带来的焊盘位置高度差的影响，提高可焊接性。
一种细节距钎料柱凸点互连结构的制备方法，所述方法的第一种典型实现方式的步骤：
步骤1：在制作好金属焊盘的芯片基底上制作钝化层，钝化层覆盖芯片基底和金属焊盘的顶部，将金属焊盘顶部的钝化层选择性去除；
步骤2：在所述芯片基底上制作凸点下金属层，凸点下金属层覆盖钝化层和金属焊盘顶部去除钝化层的部分；
步骤3：在所述芯片基底上制作厚光刻胶层，在金属焊盘的上部空间不予制作厚光刻胶层，厚光刻胶层经曝光、显影形成凸点开口图案；
步骤4：在所述芯片基底上使用电镀的方式制作钎料柱，钎料柱位于金属焊盘的上部空间，钎料柱底部与凸点下金属层连接，钎料柱侧面为厚光刻胶层，从芯片基底顶面到钎料柱顶面的距离小于从芯片基底顶面到厚光刻胶层顶面的距离；
步骤5：在所述芯片基底上使用钎料膏印刷或者液态金属填充等方法制作钎料低熔点钎料层，低熔点钎料层与钎料柱的顶面连接；
步骤6：去除厚光刻胶层；
步骤7：在小于钎料柱熔点、高于低熔点钎料层熔点的温度回流形成钎料柱凸点，凸点顶部形成钎料球；
步骤8：以钎料柱凸点为掩模蚀刻掉与厚光刻胶层连接部分的凸点下金属层，完成凸点制造。
一种细节距钎料柱凸点互连结构的制备方法，所述方法的第二种典型实现方式的步骤：
步骤1：在制作好金属焊盘的芯片基底上制作钝化层，钝化层覆盖芯片基底和金属焊盘的顶部，将金属焊盘顶部的钝化层选择性去除；
步骤2：在所述芯片基底上制作凸点下金属层，凸点下金属层覆盖钝化层和金属焊盘顶部去除钝化层的部分；
步骤3：在所述芯片基底上制作厚光刻胶层，在金属焊盘的上部空间不予制作厚光刻胶层，厚光刻胶层经曝光、显影形成凸点开口图案；
步骤4：在所述芯片基底上使用电镀的方式制作钎料柱，钎料柱位于金属焊盘的上部空间，钎料柱底部与凸点下金属层连接，钎料柱侧面为厚光刻胶层，从芯片基底顶面到钎料柱顶面的距离小于从芯片基底顶面到厚光刻胶层顶面的距离；
步骤5：在钎料柱和低熔点钎料层之间制作一层金属阻挡层；
步骤6：在所述芯片基底上使用钎料膏印刷或者液态金属填充等方法制作钎料低熔点钎料层，低熔点钎料层通过金属阻挡层与钎料柱的顶面连接；
步骤7：去除厚光刻胶层表面的金属阻挡层和厚光刻胶层；
步骤8：在小于钎料柱熔点、高于低熔点钎料层熔点的温度下回流形成钎料柱凸点，凸点顶部形成钎料球；
步骤9：以钎料柱凸点为掩模蚀刻掉与厚光刻胶层连接部分的凸点下金属层，完成凸点制造。
附图说明
图1是本发明在芯片基底上制作钝化层并选择性去除金属焊盘顶部钝化层的示意图；
图2是本发明在芯片基底上沉积凸点下金属层的示意图；
图3是本发明在芯片基底上制作厚光刻胶层，并通过曝光、显影获得凸点开口图案的示意图；
图4是本发明通过电镀获得钎料柱和通过液态钎料填充低熔点钎料层的示意图；
图5是本发明将厚光刻胶层去除，通过回流处理获得钎料柱凸点示意图；
图6是本发明以钎料柱凸点为掩模刻蚀去除凸点下金属层之后的示意图。
图中，1为芯片基底，2为金属焊盘，3为钝化层，4为凸点下金属层，5为厚光刻胶层，6为钎料柱，7为低熔点钎料层，8为钎料球。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式作进一步详细描述。
实施例一
如图7所示，一种细节距钎料柱凸点互连结构，所述该结构包括一个芯片基底1，芯片基底1上部至少有一个钎料柱凸点，钎料柱凸点包括钎料柱6、钎料球8和凸点下金属层4，钎料球8与钎料柱6顶部相连，凸点下金属层4与钎料柱6底部连接，芯片基底1顶部连接有金属焊盘2，凸点下金属层4下部与金属焊盘2连接；钎料柱6的熔点高于200度，高度大于5微米，钎料球8熔点小于180度，形成钎料球8的回流温度不高于200度。
其中，所述芯片基底1已经完成金属焊盘的加工，金属焊盘2为硅晶片的顶层金属。
所述芯片基底1是硅、锗硅、砷化镓、绝缘体上硅(SOI)等半导体材料或玻璃、陶瓷、蓝宝石等绝缘材料中的一种。
所述钎料柱6为Sn、SnAg、SnCu等钎料中的一种。
所述钎料球8为In、InAg、SnIn、SnBi、SnInBi、SnInAg等钎料中的一种。
所述凸点下金属层4是但不限于是钛/铜(Ti/Cu)或钛钨/铜(TiW/Cu)等材料组合。
一种细节距钎料柱凸点互连结构的制备方法，所述方法按照以下步骤进行：
步骤1：在制作好金属焊盘2的芯片基底1上制作钝化层3，钝化层3覆盖芯片基底1和金属焊盘2的顶部，将金属焊盘2顶部的钝化层3选择性去除，如图2所示；
其中，钝化层3是但不限于是氮化硅(SixNy)、氧化硅、聚酰亚胺、苯并环丁烯树脂(BCB)材料；钝化层的制作采用等离子体增强化学汽相沉积(PECVD)、溅射、旋涂低温方法如图3所示；
步骤2：在所述芯片基底1上制作凸点下金属层4，凸点下金属层4覆盖钝化层3和金属焊盘2顶部去除钝化层3的部分，如图3所示；
凸点下金属层4主要是为后续电镀工艺提供种子层，是但不限于是钛/铜(Ti/Cu)或者钛钨/铜(TiW/Cu)的金属组合；
步骤3：在所述芯片基底1上制作厚光刻胶层5，在金属焊盘2的上部空间不予制作厚光刻胶层5，厚光刻胶层5经曝光、显影形成凸点开口图案，如图4所示；
步骤4：在所述芯片基底1上使用电镀的方式制作钎料柱6，钎料柱6位于金属焊盘2的上部空间，钎料柱6底部与凸点下金属层4连接，钎料柱6侧面为厚光刻胶层5，从芯片基底1顶面到钎料柱6顶面的距离小于从芯片基底1顶面到厚光刻胶层5顶面的距离，如图5所示；
钎料柱6材料可以有多种，熔点要高于200度，以保证在回流过程中，钎料柱6不会坍塌。本发明实施例使用锡材料，锡易于电镀且熔点221度，有利于后续回流工艺以及倒装互连。锡电镀高度为50微米；
步骤5：在所述芯片基底1上使用钎料膏印刷或者液态金属填充等方法制作钎料低熔点钎料层7，低熔点钎料层7与钎料柱6顶部连接，低熔点钎料层7侧面为厚光刻胶层5，从芯片基底1顶面到低熔点钎料层7顶面的距离小于从芯片基底1顶面到厚光刻胶层5顶面的距离，如图5所示；
钎料柱6顶部的低熔点钎料层7的制作可以采用两种方式：第一是钎料膏印刷，利用光刻胶为掩膜，钎料膏可以印刷到钎料柱上，但对于超细节距，光刻胶开口较小，印刷质量难以保证；另一个方式是使用液态钎料填充，该方法也是利用掩膜，以及液态钎料的流动性来印刷填充，美国专利申请(US20120305631A1)披露了该方法，为提高印刷质量，需要在真空环境下，加热钎料至液态，通过拿持工具在晶圆表面印刷，在表面张力作用下，液态钎料填充到图形里。在本实施例中，采用熔点为120度的锡姻材料，厚度30微米，该材料熔点低，回流时锡钎料柱可以保持形状；
步骤6：去除厚光刻胶层5，厚光刻胶层5的去除可以使用但不限于使用超声辅助丙酮浸泡的方式，如图6所示；
步骤7：在小于钎料柱6熔点、高于低熔点钎料层7熔点的温度下回流形成钎料柱凸点，凸点顶部形成钎料球8；回流温度曲线最高温度为160度，如图6所示；
步骤8：以钎料柱凸点为掩模蚀刻掉与厚光刻胶层5连接部分的凸点下金属层4，完成凸点制造，如图7所示。
所述步骤3中制作厚光刻胶层5使用液态光刻胶旋涂或干膜光刻胶粘贴的方式。
所述步骤4中钎料柱6的高度在5微米到100微米之间。
所述步骤5中低熔点钎料层7的厚度在1微米到50微米之间。
本发明实施例使用的凸点下金属层4的金属为钛与铜的组合，分别使用铜腐蚀液和钛腐蚀液处理芯片基底1，将凸点下金属层4去除干净。为了减少铜腐蚀液对铜柱的影响，使用腐蚀速率较低的铜腐蚀液。
实施例二
一种细节距钎料柱凸点互连结构，所述该结构包括一个芯片基底1，芯片基底1上部至少有一个钎料柱凸点，钎料柱凸点包括钎料柱6、钎料球8和凸点下金属层4，钎料球8与钎料柱6顶部相连，凸点下金属层4与钎料柱6底部连接，芯片基底1顶部连接有金属焊盘2，凸点下金属层4下部与金属焊盘2连接；钎料柱6的熔点高于200度，高度大于5微米，钎料球8熔点小于180度，形成钎料球8的回流温度不高于200度。
所述钎料柱6和钎料球8之间有一层金属阻挡层，阻挡层为钛、钯、锰、镍、铁、铬等材料中一种或多种的组合，厚度大于0.1微米，小于5微米。
一种细节距钎料柱凸点互连结构的制备方法，所述方法按照以下步骤进行：
步骤1：在制作好金属焊盘2的芯片基底1上制作钝化层3，钝化层3覆盖芯片基底1和金属焊盘2的顶部，将金属焊盘2顶部的钝化层3选择性去除；
步骤2：在所述芯片基底1上制作凸点下金属层4，凸点下金属层4覆盖钝化层3和金属焊盘2顶部去除钝化层3的部分；
步骤3：在所述芯片基底1上制作厚光刻胶层5，在金属焊盘2的上部空间不予制作厚光刻胶层5，厚光刻胶层5经曝光、显影形成凸点开口图案；
步骤4：在所述芯片基底1上使用电镀的方式制作钎料柱6，钎料柱6位于金属焊盘2的上部空间，钎料柱6底部与凸点下金属层4连接，钎料柱6侧面为厚光刻胶层5，从芯片基底1顶面到钎料柱6顶面的距离小于从芯片基底1顶面到厚光刻胶层5顶面的距离；
步骤5：在钎料柱6和低熔点钎料层7之间采用物理气相沉积或蒸镀方法制作一层金属阻挡层；
步骤6：在所述芯片基底1上使用钎料膏印刷或者液态金属填充方法制作钎料低熔点钎料层7，低熔点钎料层7通过金属阻挡层与钎料柱6顶部连接，低熔点钎料层7侧面为厚光刻胶层5，从芯片基底1顶面到低熔点钎料层7顶面的距离小于从芯片基底1顶面到厚光刻胶层5顶面的距离；
步骤7：去除厚光刻胶层5表面的金属阻挡层和厚光刻胶层5；
步骤8：在小于钎料柱6熔点、高于低熔点钎料层7熔点的温度下回流形成钎料柱凸点，凸点顶部形成钎料球8；
步骤9：以钎料柱凸点为掩模蚀刻掉与厚光刻胶层5连接部分的凸点下金属层4，完成凸点制造。
在钎料柱6和钎料球8之间增加了一层金属阻挡层，有利于防止在回流过程中钎料柱6和钎料球8之间的过快的界面反应，因为液态钎料和固态钎料之间润湿反应、扩散非常快，有可能会导致钎料球8坍塌。因此增加阻挡层有利于提高可焊性。

Claims (11)

1.一种细节距钎料柱凸点互连结构，其特征在于：该结构包括一个芯片基底(1)，芯片基底(1)上部至少有一个钎料柱凸点，钎料柱凸点包括钎料柱(6)、钎料球(8)和凸点下金属层(4)，钎料球(8)与钎料柱(6)顶部相连，凸点下金属层(4)与钎料柱(6)底部连接，芯片基底(1)顶部连接有金属焊盘(2)，凸点下金属层(4)下部与金属焊盘(2)连接；钎料柱(6)的熔点高于200度，高度大于5微米，钎料球(8)熔点小于180度，形成钎料球(8)的回流温度不高于200度。
2.根据权利要求1所述一种细节距钎料柱凸点互连结构，其特征在于：所述芯片基底(1)是硅、锗硅、砷化镓、绝缘体上硅(SOI)半导体材料或玻璃、陶瓷、蓝宝石绝缘材料中的一种。
3.根据权利要求1所述一种细节距钎料柱凸点互连结构，其特征在于：所述钎料柱(6)为Sn、SnAg、SnCu钎料中的一种。
4.根据权利要求1所述一种细节距钎料柱凸点互连结构，其特征在于：所述钎料球(8)为In、InAg、SnIn、SnBi、SnInBi、SnInAg钎料中的一种。
5.根据权利要求1所述一种细节距钎料柱凸点互连结构，其特征在于：所述凸点下金属层(4)是但不限于是钛/铜或钛钨/铜材料组合。
6.根据权利要求1所述一种细节距钎料柱凸点互连结构，其特征在于：所述钎料柱(6)和钎料球(8)之间有一层金属阻挡层，阻挡层为钛、钯、锰、镍、铁、铬材料中一种或多种的组合，厚度大于0.1微米，小于5微米。
7.一种细节距钎料柱凸点互连结构的制备方法，其特征在于：所述方法按照以下步骤进行：
步骤1：在制作好金属焊盘(2)的芯片基底(1)上制作钝化层(3)，钝化层(3)覆盖芯片基底(1)和金属焊盘(2)的顶部，将金属焊盘(2)顶部的钝化层(3)选择性去除；
步骤2：在所述芯片基底(1)上制作凸点下金属层(4)，凸点下金属层(4)覆盖钝化层(3)和金属焊盘(2)顶部去除钝化层(3)的部分；
步骤3：在所述芯片基底(1)上制作厚光刻胶层(5)，在金属焊盘(2)的上部空间不予制作厚光刻胶层(5)，厚光刻胶层(5)经曝光、显影形成凸点开口图案；
步骤4：在所述芯片基底(1)上使用电镀的方式制作钎料柱(6)，钎料柱(6)位于金属焊盘(2)的上部空间，钎料柱(6)底部与凸点下金属层(4)连接，钎料柱(6)侧面为厚光刻胶层(5)，从芯片基底(1)顶面到钎料柱(6)顶面的距离小于从芯片基底(1)顶面到厚光刻胶层(5)顶面的距离；
步骤5：在所述芯片基底(1)上使用钎料膏印刷或者液态金属填充方法制作钎料低熔点钎料层(7)，低熔点钎料层(7)与钎料柱(6)的顶面连接；
步骤6：去除厚光刻胶层(5)；
步骤7：在小于钎料柱(6)熔点、高于低熔点钎料层(7)熔点的温度下回流形成钎料柱凸点，凸点顶部形成钎料球(8)；
步骤8：以钎料柱凸点为掩模蚀刻掉与厚光刻胶层(5)连接部分的凸点下金属层(4)，完成凸点制造。
8.根据权利要求7所述的一种细节距钎料柱凸点互连结构的制备方法，其特征在于：所述步骤3中制作厚光刻胶层(5)使用液态光刻胶旋涂或干膜光刻胶粘贴的方式。
9.根据权利要求7所述的一种细节距钎料柱凸点互连结构的制备方法，其特征在于：所述步骤4中钎料柱(6)的高度在5微米到100微米之间。
10.根据权利要求7所述的一种细节距钎料柱凸点互连结构的制备方法，其特征在于：所述步骤5中低熔点钎料层(7)的厚度在5微米到50微米之间。
11.一种细节距钎料柱凸点互连结构的制备方法，其特征在于：所述方法按照以下步骤进行：
步骤1：在制作好金属焊盘(2)的芯片基底(1)上制作钝化层(3)，钝化层(3)覆盖芯片基底(1)和金属焊盘(2)的顶部，将金属焊盘(2)顶部的钝化层(3)选择性去除；
步骤2：在所述芯片基底(1)上制作凸点下金属层(4)，凸点下金属层(4)覆盖钝化层(3)和金属焊盘(2)顶部去除钝化层(3)的部分；
步骤3：在所述芯片基底(1)上制作厚光刻胶层(5)，在金属焊盘(2)的上部空间不予制作厚光刻胶层(5)，厚光刻胶层(5)经曝光、显影形成凸点开口图案；
步骤4：在所述芯片基底(1)上使用电镀的方式制作钎料柱(6)，钎料柱(6)位于金属焊盘(2)的上部空间，钎料柱(6)底部与凸点下金属层(4)连接，钎料柱(6)侧面为厚光刻胶层(5)，从芯片基底(1)顶面到钎料柱(6)顶面的距离小于从芯片基底(1)顶面到厚光刻胶层(5)顶面的距离；
步骤5：在钎料柱(6)和低熔点钎料层(7)之间采用物理气相沉积或蒸镀方法制作一层金属阻挡层；
步骤6：在所述芯片基底(1)上使用钎料膏印刷或者液态金属填充方法制作钎料低熔点钎料层(7)，低熔点钎料层(7)通过金属阻挡层与钎料柱(6)的顶面连接；
步骤7：去除厚光刻胶层(5)表面的金属阻挡层和厚光刻胶层(5)；
步骤8：在小于钎料柱(6)熔点、高于低熔点钎料层(7)熔点的温度下回流形成钎料柱凸点，凸点顶部形成钎料球(8)；
步骤9：以钎料柱凸点为掩模蚀刻掉与厚光刻胶层(5)连接部分的凸点下金属层(4)，完成凸点制造。
CN201410799238.5A 2014-12-19 2014-12-19 一种细节距钎料柱凸点互连结构及其制备方法 Pending CN104505376A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410799238.5A CN104505376A (zh) 2014-12-19 2014-12-19 一种细节距钎料柱凸点互连结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410799238.5A CN104505376A (zh) 2014-12-19 2014-12-19 一种细节距钎料柱凸点互连结构及其制备方法

Publications (1)

Publication Number Publication Date
CN104505376A true CN104505376A (zh) 2015-04-08

Family

ID=52947113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410799238.5A Pending CN104505376A (zh) 2014-12-19 2014-12-19 一种细节距钎料柱凸点互连结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104505376A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106112162A (zh) * 2016-07-25 2016-11-16 江苏科技大学 一种用于减少锡铋焊点金属间化合物形成的方法
CN106990270A (zh) * 2017-05-05 2017-07-28 北京工业大学 微型钎焊接头电迁移测试结构及制备方法
CN109786489A (zh) * 2018-11-15 2019-05-21 上海空间电源研究所 一种薄型器件平面减应力金属互连结构及制备方法
CN110047762A (zh) * 2019-04-03 2019-07-23 江苏纳沛斯半导体有限公司 一种提高不规则铜柱高度均匀性的优化方法
CN110707013A (zh) * 2019-09-24 2020-01-17 浙江集迈科微电子有限公司 一种电镀法制作大锡球方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026413A1 (en) * 2002-01-07 2005-02-03 Jin-Yuan Lee Method of fabricating cylindrical bonding structure
US20050214971A1 (en) * 2004-03-26 2005-09-29 Ching-Fu Hung Bumping process, bump structure, packaging process and package structure
CN103579099A (zh) * 2012-07-31 2014-02-12 三星电子株式会社 具有多凸点式电气互连件的半导体器件及其制造方法
CN204905240U (zh) * 2014-12-19 2015-12-23 华天科技（西安）有限公司 一种细节距钎料柱凸点互连结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026413A1 (en) * 2002-01-07 2005-02-03 Jin-Yuan Lee Method of fabricating cylindrical bonding structure
US20050214971A1 (en) * 2004-03-26 2005-09-29 Ching-Fu Hung Bumping process, bump structure, packaging process and package structure
CN103579099A (zh) * 2012-07-31 2014-02-12 三星电子株式会社 具有多凸点式电气互连件的半导体器件及其制造方法
CN204905240U (zh) * 2014-12-19 2015-12-23 华天科技（西安）有限公司 一种细节距钎料柱凸点互连结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106112162A (zh) * 2016-07-25 2016-11-16 江苏科技大学 一种用于减少锡铋焊点金属间化合物形成的方法
CN106112162B (zh) * 2016-07-25 2018-04-17 江苏科技大学 一种用于减少锡铋焊点金属间化合物形成的方法
CN106990270A (zh) * 2017-05-05 2017-07-28 北京工业大学 微型钎焊接头电迁移测试结构及制备方法
CN109786489A (zh) * 2018-11-15 2019-05-21 上海空间电源研究所 一种薄型器件平面减应力金属互连结构及制备方法
CN109786489B (zh) * 2018-11-15 2021-06-04 上海空间电源研究所 一种薄型器件平面减应力金属互连结构及制备方法
CN110047762A (zh) * 2019-04-03 2019-07-23 江苏纳沛斯半导体有限公司 一种提高不规则铜柱高度均匀性的优化方法
CN110707013A (zh) * 2019-09-24 2020-01-17 浙江集迈科微电子有限公司 一种电镀法制作大锡球方法

Similar Documents

Publication Publication Date Title
US8945995B2 (en) Copper post solder bumps on substrates
US9685372B2 (en) Method of forming Cu pillar bump with non-metal sidewall spacer and metal top cap
KR101344553B1 (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
US7427557B2 (en) Methods of forming bumps using barrier layers as etch masks
CN102386158B (zh) 半导体装置及其制法
TWI440106B (zh) 倒裝晶片互連結構
US7829380B2 (en) Solder pillar bumping and a method of making the same
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
US8546254B2 (en) Mechanisms for forming copper pillar bumps using patterned anodes
US7906425B2 (en) Fluxless bumping process
CN104505376A (zh) 一种细节距钎料柱凸点互连结构及其制备方法
US9627254B2 (en) Method for building vertical pillar interconnect
US20040087057A1 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
KR102650296B1 (ko) 범프 구조물을 갖는 반도체 디바이스 및 반도체 디바이스의 제조 방법
US20060199300A1 (en) IC chip solder bump structure and method of manufacturing same
CN102656677B (zh) 半导体装置和该半导体装置的制造方法
US20140035135A1 (en) Solder bump for ball grid array
CN204905240U (zh) 一种细节距钎料柱凸点互连结构
US20100038777A1 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
CN102456630A (zh) 制备微电子器件凸点多组分钎料层的方法
WO2009130442A1 (en) Method of applying a bump to a substrate
US20220262754A1 (en) Sintering a nanoparticle paste for semiconductor chip join

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150408

WD01 Invention patent application deemed withdrawn after publication