CN112038301A - 芯片、电子器件及芯片的制作方法 - Google Patents
芯片、电子器件及芯片的制作方法 Download PDFInfo
- Publication number
- CN112038301A CN112038301A CN201910485405.1A CN201910485405A CN112038301A CN 112038301 A CN112038301 A CN 112038301A CN 201910485405 A CN201910485405 A CN 201910485405A CN 112038301 A CN112038301 A CN 112038301A
- Authority
- CN
- China
- Prior art keywords
- chip
- protective layer
- layer
- manufacturing
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000011241 protective layer Substances 0.000 claims abstract description 122
- 239000010410 layer Substances 0.000 claims description 46
- 239000002346 layers by function Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 24
- 238000003384 imaging method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000004806 packaging method and process Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 5
- 150000002484 inorganic compounds Chemical group 0.000 claims description 5
- 229910010272 inorganic material Inorganic materials 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002861 polymer material Substances 0.000 claims description 3
- 238000001746 injection moulding Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000004033 plastic Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- -1 such as: cu Substances 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000008313 sensitization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
Abstract
本发明实施例公开了一种芯片、电子器件及芯片的制作方法。芯片包括芯片单元和保护层，所述芯片单元包括相对设置的底面和顶面及连接在所述底面和所述顶面之间的侧面，所述底面用于与电路板连接，所述保护层覆盖至所述侧面。本申请提供的芯片具有稳定的可靠性，侧边不容易开裂，且成本较低。
Description
技术领域
本发明涉及芯片技术领域，特别涉及芯片的结构及芯片的制作方法。
背景技术
相机模组中的芯片在芯片上塑封工艺(Molding on chip)制作过程中容易出现芯片侧边开裂导致芯片失效的问题。现有技术中可以通过改变封装过程中的环氧塑封料的材料参数来优化芯片侧边开裂的问题，环氧塑封料的材料参数的改变也需要大量的工作进行实验测试，以验证是否合格，增加了开发成本。因此，如何设计一种芯片，能够提升芯片的可靠性且具有较低的成本为业界研发的方向。
发明内容
本申请实施例提供一种芯片、电子器件及芯片的制作方法，芯片具有稳定的可靠性，侧边不容易开裂，且成本较低。
第一方面，本申请提供一种芯片，包括芯片单元和保护层，所述芯片单元包括相对设置的底面和顶面及连接在所述底面和所述顶面之间的侧面，所述底面用于与电路板连接，例如可以通过贴片胶与电路板进行粘接。所述保护层覆盖至所述侧面。本实施方式中的芯片单元可以为WLCSP(wafer level chip scale package，晶圆级芯片尺度安装)或者裸Die，保护层能够改善注塑过程中注塑压力和侧边点胶应用下的温冲(即温度冲击)风险，保证芯片具有稳定的可靠性，侧边不容易开裂。
一种实施方式中，所述芯片单元包括包括基材层和功能层，基材层可以为硅本体，芯片单元通过切割晶圆形成的其中一个芯片单元。所述基材层包括承载面、所述底面及连接在所述承载面和所述底面之间的第一侧壁，所述功能层形成在所述承载面，所述功能层包括相对设置的连接面和所述顶面及连接在所述连接面和所述顶面之间的第二侧壁，所述连接面面对所述承载面，所述保护层形成在所述第一侧壁和所述第二侧壁上。保护层在侧面可以保护使得功能层与基材层之间结合的更好，增强了功能层的剥离强度，另一方面，保护层也可以缓冲封装过程中芯片所受到的注塑冲击力，从而降低注塑工艺模流造成的芯片失效，保护层的结构亦具成本低的优势。
一种实施方式中，所述保护层延伸至所述顶面上，并遮盖所述顶面的边缘区域，这样的架构可以包覆芯片单元顶部边角区域，保护效果更好。
一种实施方式中，所述保护层延伸至所述底面，并与所述底面至少部分重叠，本实施方式亦增强了芯片的可靠性。
一种实施方式中，所述保护层包括层叠设置的导电层和屏蔽层，所述导电层位于所述屏蔽层和所述侧面之间。本实施方式为芯片单元提供了抗静电及信号干扰的保护。
一种实施方式中，所述屏蔽层材质为金属或者具有屏蔽性能的材质。
一种实施方式中，所述侧面设有突起结构或凹槽结构，以增强所述保护层与所述侧面之间的附着力。也可以通过改变侧面的表面粗糙度，加强保护层与侧面之间的结合力。
一种实施方式中，所述保护层的材料为金属材料，例如：Cu、Ti、Al等。所述保护层的厚度范围为：2-6um。
一种实施方式中，所述保护层的材料为高分子及复合材料，例如：PI、环氧类胶类等。所述保护层的厚度范围为：3-6um。
一种实施方式中，所述保护层的材料为无机化合物，例如：SiO2、Si3N4等。所述保护层的厚度范围为：0.5-1um。
本申请设置的保护层的厚度小，相较现有技术中通过保护胶设置在芯片的外围的方式，保护层因为是膜层的结构，占空小，为芯片的其它线路节省了空间。
一种实施方式中，所述保护层全面积覆盖所述侧面。其它实施方式中，保护层也可以覆盖侧面的部分面积，使得部分侧面区域外露，作为电连接外部器件的功能区域。
第二方面，本申请提供一种电子器件，包括电路板和前述任意一种实施方式所述的芯片，所述芯片设于所述电路板上，且所述底面面对所述电路板。
第三方面，本申请提供一种芯片制作方法，包括如下步骤：
切割晶圆，形成多个芯片单元，各芯片单元包括相对设置的底面和顶面及连接在所述底面和所述顶面之间的侧面；
在所述侧面上设置保护层；
将具有所述保护层的芯片单元封装至电路板上。
具体而言，所述芯片单元包括包括基材层和功能层，所述基材层包括承载面、所述底面及连接在所述承载面和所述底面之间的第一侧壁，所述功能层形成在所述承载面，所述功能层包括相对设置的连接面和所述顶面及连接在所述连接面和所述顶面之间的第二侧壁，所述连接面面对所述承载面，所述保护层形成在所述第一侧壁和所述第二侧壁上。切割晶圆后，对各芯片单元进行位置排列，以增加相邻芯片单元之间的间隙。
可以通过CVD或PVD或涂覆的方式在芯片单元的侧面制作保护层。
一种实施方式中，在所述侧面设置所述保护层之前，先将所述功能层的所述外表面覆盖成像区保护模具。成像区保护模具保护功能层的功能区免受污染。例如，当芯片为摄像头模组内的感应芯片时，成像区保护模具具有将成像区(即功能层的顶面)在芯片侧边做保护层过程中免受污染的作用，成像区是用于感光的，若制作保护层过程中，被保护层材料污染，将会影响成像效果，成像会有黑点。
一种实施方式中，所述侧面的保护层制作好后，具有所述保护层的芯片单元通过贴片工艺安装在所述电路板上。
一种实施方式中，所述侧面上制作所述保护层之前，先将所述芯片单元通过贴片工艺安装在所述电路板上。
一种实施方式中，通过涂覆的方式制作所述保护层，所述保护层的厚度为0.5-6um。
一种实施方式中，所述保护层的材料为金属材料。所述保护层的厚度范围为：2-6um。
一种实施方式中，所述保护层的材料为高分子及复合材料。所述保护层的厚度范围为：3-6um。
一种实施方式中，所述保护层的材料为无机化合物。所述保护层的厚度范围为：0.5-1um。
附图说明
为了更清楚地说明本发明实施例或背景技术中的技术方案，下面将对本发明实施例或背景技术中所需要使用的附图进行说明。
图1是本申请一种实施方式提供的芯片的示意图；
图2是本申请一种实施方式提供的芯片的示意图；
图3是本申请一种实施方式提供的芯片的示意图；
图4是本申请一种实施方式提供的芯片的示意图，主要表达保护层的结构部分的局部视图；
图5是本申请一种实施方式提供的芯片的示意图，主要表达芯片单元侧面及保护层的结构部分的局部视图；
图6是本申请一种实施方式提供的芯片的示意图，主要表达芯片单元侧面及保护层的结构部分的局部视图；
图7是本申请一种实施方式提供的芯片制作方法的示意图；
图8是本申请一种实施方式提供的芯片制作方法的示意图；
图9是本申请一种实施方式提供的芯片应用在电子器件中的对焊点跌落应用的改善效果图。
具体实施方式
下面结合本发明实施例中的附图对本发明实施例进行描述。
本申请提供一种芯片、具有所述芯片的电子器件及芯片制作方法，通过覆盖在芯片单元侧面的保护层，改善注塑过程中注塑压力和侧边点胶应用下的温冲(即温度冲击)风险，保证芯片具有稳定的可靠性，侧边不容易开裂。
如图1所示，芯片包括芯片单元10和保护层20，所述芯片单元10包括相对设置的底面11和顶面12及连接在所述底面11和所述顶面12之间的侧面13，所述底面11用于与电路板粘接。所述保护层20覆盖至所述侧面13。本实施方式中的芯片单元10可以为WLCSP(waferlevel chip scale package，晶圆级芯片尺度安装)或者裸Die，保护层20能够改善注塑过程中注塑压力和侧边点胶应用下的温冲(即温度冲击)风险，保证芯片具有稳定的可靠性，侧边不容易开裂。
如图2所示，一种实施方式中，所述芯片单元10包括包括基材层14和功能层15，基材层14可以为硅本体，芯片单元10通过切割晶圆形成的其中一个单元。所述基材层14包括承载面141、所述底面11及连接在所述承载面141和所述底面11之间的第一侧壁142，所述功能层15形成在所述承载面141，所述功能层15包括相对设置的连接面151和所述顶面12及连接在所述连接面141和所述顶面12之间的第二侧壁152，所述连接面151面对所述承载面141，所述保护层20形成在所述第一侧壁142和所述第二侧壁152上。功能层15可以视为金属层，其中包括数据线路或者信号线路，也视为线路层，这层架构是在晶圆上制作好的，即在切割晶圆之前，功能层15就制作好了。保护层20在侧面可以起到保护作用，使得功能层15与基材层14之间结合的更好，增强了功能层15的剥离强度，即能够保护功能层15不易脱离基材层14。另一方面，保护层20也可以缓冲封装过程中芯片所受到的注塑冲击力，从而降低注塑工艺模流造成的芯片失效。由于保护层20的设置不影响芯片的其它部分的结构，不需要改变封装结构中其它材料参数，因此，从整个封装工艺来看，保护层20的设置不影响封装工艺其它步骤的实施，不需要增加开发成本去进行实验测试，可见，保护层20的结构亦具成本低的优势。
请参阅图3，一种实施方式中，所述保护层20延伸至所述顶面12上，并遮盖所述顶面12的边缘区域，这样的架构可以包覆芯片单元10顶部边角区域，保护效果更好。所述保护层20也可以延伸至所述底面11，并与所述底面11至少部分重叠，本实施方式亦增强了芯片的可靠性。图2所示的实施例中，保护层20与底面11边缘区域重叠，其它实施方式中，保护层20也可以覆盖底面11所有的面积，这样的保护层20的结构更稳固，不容易脱落。图3所示的实施例中，保护层20同时延伸至顶面12和底面11上了，本申请其它实施方式中，保护层20可以只延伸至顶面12和底面11之一者上，例如，保护层20只包裹顶面12的边角区域，而底面11并没有覆盖保护层，这样的架构也可以起到保护作用了，因为芯片单元10的顶面的区域是重点需要保护的区域，顶12是功能层15设置的区域，只要保护功能层15，防止功能层15与基材层14分离，就可以使得芯片的结构得到加强了。
请参阅图4，一种实施方式中，所述保护层20包括层叠设置的导电层21和屏蔽层22，所述导电层21位于所述屏蔽层22和所述侧面12之间。本实施方式为芯片单元10提供了抗静电及信号干扰的保护。一种实施方式中，所述屏蔽层22材质为金属或者具有屏蔽性能的材质。
请参阅图5和图6，一种实施方式中，所述侧面13设有突起结构131或凹槽结构132，以增强所述保护层20与所述侧面13之间的附着力。也可以通过改变侧面13的表面粗糙度，加强保护层20与侧面13之间的结合力。
一种实施方式中，所述保护层20的材料为金属材料，例如：Cu、Ti、Al等。所述保护层的厚度范围为：2-6um。
一种实施方式中，所述保护层20的材料为高分子及复合材料，例如：PI、环氧类胶类等。所述保护层的厚度范围为：3-6um。
一种实施方式中，所述保护层20的材料为无机化合物，例如：SiO2、Si3N4等。所述保护层的厚度范围为：0.5-1um。
本申请设置的保护层20的厚度小，相较现有技术中通过保护胶设置在芯片的外围的方式，保护层因为是膜层的结构，占空小，为芯片的其它线路节省了空间。
一种实施方式中，所述保护层全面积覆盖所述侧面。其它实施方式中，保护层也可以覆盖侧面的部分面积，使得部分侧面区域外露，作为电连接外部器件的功能区域。
本申请提供的芯片应用在电子器件中，安装在电子器件内的电路板上，与电路板上的其它器件电连接。例如电子器件可以为移动终端内的摄像头模组，本申请提供的芯片为摄像头模组内的影像传感器，封装在电路板上，并通过软板或排线与移动终端内的主板电连接。
本申请提供一种芯片制作方法，包括如下步骤：
切割晶圆，形成多个芯片单元，各芯片单元包括相对设置的底面和顶面及连接在所述底面和所述顶面之间的侧面；
在所述侧面上设置保护层；
将具有所述保护层的芯片单元封装至电路板上。
具体而言，所述芯片单元包括包括基材层和功能层，所述基材层包括承载面、所述底面及连接在所述承载面和所述底面之间的第一侧壁，所述功能层形成在所述承载面，所述功能层包括相对设置的连接面和所述顶面及连述接在所连接面和所述顶面之间的第二侧壁，所述连接面面对所述承载面，所述保护层形成在所述第一侧壁和所述第二侧壁上。
如图7所示，一种实施方式中，本申请提供的芯片制作方法包括如下步骤：
S101，先对晶圆100进行切割，晶圆100呈圆盘状，切割后形成若干方形芯片单元10。
S102，切割晶圆后，对各芯片单元10进行位置排列，以增加相邻芯片单元10之间的间隙。
S103，然后将功能层15的外表面覆盖成像区保护模具50，成像区保护模具50将功能层15的电路部分遮挡保护起来，这样在设置保护层20的过程中，可以避免保护层20涂覆至功能层15的电路部分。通过CVD或PVD或涂覆的方式在芯片单元10的侧面制作保护层20。
成像区保护模具保护功能层的功能区免受污染。例如，当芯片为摄像头模组内的感应芯片时，成像区保护模具具有将成像区(即功能层的顶面)在芯片侧边做保护层过程中免受污染的作用，成像区是用于感光的，若制作保护层过程中，被保护层材料污染，将会影响成像效果，成像会有黑点。
S104，将具有保护层20的芯片单元10安装至电路板40上，可以通过贴片机进行安装。
S105，将芯片单元10电连接至电路板，可以通过打金线60的方式进行连接。
S106，封装所述芯片单元10，通过注塑的方式，利用塑封材料70将芯片单元10固定在电路板40上。
如图8所示，另一实施方式中，本申请提供的芯片制作方法包括如下步骤：
S201，先对晶圆100进行切割，晶圆100呈圆盘状，切割后形成若干方形芯片单元10。
切割晶圆后，对各芯片单元进行位置排列，以增加相邻芯片单元之间的间隙。图8中省略了此步骤。
S203，将芯片单元10安装至电路板40上，可以通过贴片机进行安装。
S204，然后将功能层15的外表面覆盖成像区保护模具50，成像区保护模具50将功能层15的电路部分遮挡保护起来，这样在设置保护层20的过程中，可以避免保护层20涂覆至功能层15的电路部分。通过CVD或PVD或涂覆的方式在芯片单元10的侧面制作保护层20。
S205，将芯片单元10电连接至电路板40，可以通过打金线60的方式进行连接。
S206，封装所述芯片单元，通过注塑的方式，利用塑封材料70将芯片单元10固定在电路板40上。
图7和图8所示的两种实施方式的区别在于：前者是先制作保护层，再进行贴片工艺，后者是先进行贴片工艺，再制作保护层。这两种方法均对芯片封装的工艺流程具有较小的改变，只是在进贴片机之前或之后增加了涂覆的步骤，一方面可以通过保护层与功能层及基材层的结合增强功能层的剥离强度，另一方面增加保护层可以缓冲封装过程中注塑冲击力，从而降低注塑工艺模流造成芯片的失效，并且可以去除芯片封装结构现有的金线保护胶，有利于降低成本。
成像区保护模具将功能层的电路部分遮挡保护起来，这样在设置保护层的过程中，可以避免保护层涂覆至功能层的电路部分。
一种实施方式中，通过涂覆的方式制作所述保护层，所述保护层的厚度为0.5-6um。
图9显示了增加不同厚度的保护层的情况下，封装过程中注塑压力对芯片的功能层应用的影响。从图中可以看出保护层厚度达到0.5um时，功能层应力降低40％，并趋于稳定。保护层材料模量越高，功能层应用降低越多，例如2.6Gpa的ploymer应力降低29％，73Gpa的SiO2应力降低35％，110Gpa的Gu应力降低40％。
本申请应用在摄像头模组中的芯片，可以保护芯片，提升摄像头模组的稳定性、可靠性。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施例进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施例及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (26)
1.一种芯片，其特征在于，包括芯片单元和保护层，所述芯片单元包括相对设置的底面和顶面及连接在所述底面和所述顶面之间的侧面，所述底面用于与电路板连接，所述保护层覆盖至所述侧面。
2.如权利要求1所述的芯片，其特征在于，所述芯片单元包括包括基材层和功能层，所述基材层包括承载面、所述底面及连接在所述承载面和所述底面之间的第一侧壁，所述功能层形成在所述承载面，所述功能层包括相对设置的连接面和所述顶面及连接在所述连接面和所述顶面之间的第二侧壁，所述连接面面对所述承载面，所述保护层形成在所述第一侧壁和所述第二侧壁上。
3.如权利要求1或2所述的芯片，其特征在于，所述保护层延伸至所述顶面上，并遮盖所述顶面的边缘区域。
4.如权利要求1或2所述的芯片，其特征在于，所述保护层延伸至所述底面，并与所述底面至少部分重叠。
5.如权利要求1或2所述的芯片，其特征在于，所述保护层包括层叠设置的导电层和屏蔽层，所述导电层位于所述屏蔽层和所述侧面之间。
6.如权利要求5所述的芯片，其特征在于，所述屏蔽层材质为金属。
7.如权利要求1或2所述的芯片，其特征在于，所述侧面设有突起结构或凹槽结构，以增强所述保护层与所述侧面之间的附着力。
8.如权利要求1或2所述的芯片，其特征在于，所述保护层的材料为金属材料。
9.如权利要求8所述的芯片，其特征在于，所述保护层的厚度范围为：2-6um。
10.如权利要求1或2所述的芯片，其特征在于，所述保护层的材料为高分子及复合材料。
11.如权利要求10所述的芯片，其特征在于，所述保护层的厚度范围为：3-6um。
12.如权利要求1或2所述的芯片，其特征在于，所述保护层的材料为无机化合物。
13.如权利要求12所述的芯片，其特征在于，所述保护层的厚度范围为：0.5-1um。
14.如权利要求1或2所述的芯片，其特征在于，所述保护层全面积覆盖所述侧面。
15.一种电子器件，包括电路板，其特征在于，所述电子器件还包括如权利要求1至14任意一项所述的芯片，所述芯片设于所述电路板上，且所述底面面对所述电路板。
16.一种芯片制作方法，其特征在于：包括：
切割晶圆，形成多个芯片单元，各芯片单元包括相对设置的底面和顶面及连接在所述底面和所述顶面之间的侧面；
在所述侧面上设置保护层；
将具有所述保护层的芯片单元封装至电路板上。
17.如权利要求16所述的芯片制作方法，其特征在于，在所述侧面设置所述保护层之前，先将所述顶面覆盖成像区保护模具。
18.如权利要求17所述的芯片制作方法，其特征在于，所述侧面上的保护层制作好后，具有所述保护层的芯片单元通过贴片工艺安装在所述电路板上。
19.如权利要求17所述的芯片制作方法，其特征在于，所述侧面上制作所述保护层之前，先将所述芯片单元通过贴片工艺安装在所述电路板上。
20.如权利要求16-19任意一项所述的芯片制作方法，其特征在于，通过涂覆的方式制作所述保护层，所述保护层的厚度为0.5-6um。
21.如权利要求20所述的芯片制作方法，其特征在于，所述保护层的材料为金属材料。
22.如权利要求21所述的芯片制作方法，其特征在于，所述保护层的厚度范围为：2-6um。
23.如权利要求20所述的芯片制作方法，其特征在于，所述保护层的材料为高分子及复合材料。
24.如权利要求23所述的芯片制作方法，其特征在于，所述保护层的厚度范围为：3-6um。
25.如权利要求20所述的芯片制作方法，其特征在于，所述保护层的材料为无机化合物。
26.如权利要求25所述的芯片制作方法，其特征在于，所述保护层的厚度范围为：0.5-1um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910485405.1A CN112038301A (zh) | 2019-06-03 | 2019-06-03 | 芯片、电子器件及芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910485405.1A CN112038301A (zh) | 2019-06-03 | 2019-06-03 | 芯片、电子器件及芯片的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112038301A true CN112038301A (zh) | 2020-12-04 |
Family
ID=73576300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910485405.1A Pending CN112038301A (zh) | 2019-06-03 | 2019-06-03 | 芯片、电子器件及芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038301A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023138203A1 (zh) * | 2022-01-21 | 2023-07-27 | 长鑫存储技术有限公司 | 一种芯片的处理方法及预键合晶圆结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080203511A1 (en) * | 2007-02-26 | 2008-08-28 | Siliconware Precision Industries Co., Ltd. | Sensor-type semiconductor package and method for fabricating the same |
| CN205177812U (zh) * | 2015-10-23 | 2016-04-20 | 宁波芯健半导体有限公司 | 侧壁及背面带有绝缘保护的芯片封装结构 |
| CN107039392A (zh) * | 2016-01-12 | 2017-08-11 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN108134898A (zh) * | 2018-01-30 | 2018-06-08 | 维沃移动通信有限公司 | 一种摄像头模组、摄像头模组的组装方法及移动终端 |
| CN109390365A (zh) * | 2018-11-12 | 2019-02-26 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
-
2019
- 2019-06-03 CN CN201910485405.1A patent/CN112038301A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080203511A1 (en) * | 2007-02-26 | 2008-08-28 | Siliconware Precision Industries Co., Ltd. | Sensor-type semiconductor package and method for fabricating the same |
| CN205177812U (zh) * | 2015-10-23 | 2016-04-20 | 宁波芯健半导体有限公司 | 侧壁及背面带有绝缘保护的芯片封装结构 |
| CN107039392A (zh) * | 2016-01-12 | 2017-08-11 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN108134898A (zh) * | 2018-01-30 | 2018-06-08 | 维沃移动通信有限公司 | 一种摄像头模组、摄像头模组的组装方法及移动终端 |
| CN109390365A (zh) * | 2018-11-12 | 2019-02-26 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023138203A1 (zh) * | 2022-01-21 | 2023-07-27 | 长鑫存储技术有限公司 | 一种芯片的处理方法及预键合晶圆结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8776597B2 (en) | Capacitive type humidity sensor and manufacturing method thereof | |
| KR101548739B1 (ko) | 반도체 디바이스 패키지 | |
| EP2885812B1 (en) | THIN SUBSTRATE PoP STRUCTURE | |
| US20020096755A1 (en) | Semiconductor device | |
| CN101017786A (zh) | 半导体封装的制造方法 | |
| US8963314B2 (en) | Packaged semiconductor product and method for manufacture thereof | |
| US8421242B2 (en) | Semiconductor package | |
| KR20010060343A (ko) | 반도체 장치 및 반도체 장치 제조 방법 | |
| WO2012145480A1 (en) | Reinforced fan-out wafer-level package | |
| JP2009094451A (ja) | 耐クラック性半導体パッケージ及びその製造方法 | |
| JP3406270B2 (ja) | 半導体装置及びその製造方法 | |
| CN111613541A (zh) | 半导体装置和制造半导体装置的方法 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| US7923296B2 (en) | Board on chip package and method of manufacturing the same | |
| CN112038301A (zh) | 芯片、电子器件及芯片的制作方法 | |
| CN111048468B (zh) | 电子元件的层叠件及其制造方法 | |
| US6844618B2 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| CN101226927B (zh) | 具有功率放大器的芯片模块及其制作方法 | |
| JP7086528B2 (ja) | 半導体素子及び半導体装置 | |
| CN107731694B (zh) | 一种生物识别模组的组装方法、生物识别模组及移动终端 | |
| WO2001026146A1 (en) | Semiconductor device and method of manufacture thereof | |
| US20080088037A1 (en) | Semiconductor package and method for manufacturing the same | |
| US20170011980A1 (en) | Semiconductor package | |
| CN210429792U (zh) | 一种电子设备 | |
| JP2010237095A (ja) | 容量型湿度センサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201204 |